CN115699182A - 读取操作期间的存储器单元偏压技术 - Google Patents

读取操作期间的存储器单元偏压技术 Download PDF

Info

Publication number
CN115699182A
CN115699182A CN202180024553.9A CN202180024553A CN115699182A CN 115699182 A CN115699182 A CN 115699182A CN 202180024553 A CN202180024553 A CN 202180024553A CN 115699182 A CN115699182 A CN 115699182A
Authority
CN
China
Prior art keywords
voltage
memory cell
biasing
read operation
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202180024553.9A
Other languages
English (en)
Inventor
A·洛卡泰利
G·塞尔瓦利
A·维斯孔蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115699182A publication Critical patent/CN115699182A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

本发明描述用于在读取操作期间对存储器单元进行偏压的方法、系统及装置。举例来说，存储器装置可在读取操作的激活阶段期间将存储器单元偏压至第一电压(例如，读取电压)。在将所述存储器单元偏压至所述第一电压之后，所述存储器装置可在所述读取操作的所述激活阶段期间将所述存储器单元偏压至大于所述第一电压的第二电压(例如，写入电压)。在将所述存储器单元偏压至所述第二电压之后，所述存储器装置可起始所述读取操作的刷新阶段。基于在将所述存储器单元偏压至所述第一电压之前由所述存储器单元存储的值，所述存储器装置可起始所述读取操作的预充电阶段。

Description

读取操作期间的存储器单元偏压技术
交叉参考
本专利申请案主张洛卡特利(Locatelli)等人于2020年3月30日申请的名为“读取操作期间的存储器单元偏压技术(MEMORY CELL BIASING TECHNIQUES DURING A READOPERATION)”的美国专利申请案第16/834,941号的优先权，所述申请案转让给本受让人，且明确地以全文引用的方式并入本文中。
背景技术
下文大体上涉及包含至少一个存储器装置的系统，且更特定地说，涉及读取操作期间的存储器单元偏压技术。
存储器装置广泛地用于在例如计算机、无线通信装置、相机、数字显示器及类似者的各种电子装置中存储信息。信息是通过使存储器装置内的存储器单元编程为各种状态来存储。举例来说，二元存储器单元可经编程为通常由逻辑1或逻辑0指明的两个经支持状态中的一者。在一些实例中，单一存储器单元可支持两个以上状态，所述状态中的任一者可予以存储。为了存取所存储信息，装置的组件可读取或感测存储器装置中的至少一种所存储状态。为了存储信息，装置的组件可在存储器装置中写入或编程状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它者。存储器装置可为易失性的或非易失性的。即使在不存在外部电源的情况下，例如FeRAM的非易失性存储器也可维持其所存储逻辑状态历时延长的时段。易失性存储器装置，例如DRAM，在与外部电源断开连接时可能丢失其所存储状态。FeRAM可能够实现类似于易失性存储器的密度，但可归因于铁电电容器被用作存储装置而具有非易失性性质。
附图说明
图1示出根据如本文所公开的实例的在读取操作期间支持存储器单元偏压技术的存储器装置的实例。
图2示出根据如本文所公开的实例的在读取操作期间支持存储器单元偏压技术的电路的实例。
图3A及3B示出根据如本文所公开的实例的铁电存储器单元的非线性电性质的实例。
图4示出根据如本文所公开的实例的在读取操作期间支持存储器单元偏压技术的时序图。
图5示出根据如本文所公开的实例的在读取操作期间支持存储器单元偏压技术的电路的实例。
图6示出根据如本文所公开的实例的在读取操作期间支持存储器单元偏压技术的存储器单元的实例电压曲线。
图7展示根据如本文所公开的实例的在读取操作期间支持存储器单元偏压技术的存储器装置的框图。
图8展示根据如本文所公开的实例的示出在读取操作期间支持存储器单元偏压技术的一或多种方法的流程图。
具体实施方式
存储器装置可使用各种感测操作确定由存储器阵列的存储器单元存储的逻辑状态。存储器装置可将一或多个电压施加至存储器单元，以执行各种感测或读取操作。举例来说，存储器装置可在读取操作的激活阶段期间将一或多个电压施加至存储器单元。存储器装置可随后在存储器操作的刷新阶段期间将一或多个额外电压施加至存储器单元。另外，存储器装置可在读取操作的预充电阶段期间将一或多个电压施加至存储器单元。在一些情况下，存储器装置可在执行读取操作时将相对较高电压施加至存储器单元。使用高电压读取存储器单元可导致寄生效应，例如较大漏电流。反过来，这些影响可对存储器阵列中的存储器单元造成干扰，由此在读取存储器单元时降低功能性及可靠性。在一些情况下，在感测操作期间降低施加至存储器单元的一或多个电压的电压电平可改进存储器装置的性能。
根据如本文所公开的实例，存储器装置可在读取操作的激活阶段期间降低施加至存储器单元的电压。一些存储器装置可在读取操作的激活阶段期间将存储器单元偏压为写入电压。相较于其它读取操作，存储器装置可将在激活阶段的第一部分期间施加至存储器单元的电压降低至小于写入电压的读取电压。举例来说，在激活阶段期间，存储器装置可首先将存储器单元偏压至第一电压(例如，读取电压)，以确定由存储器单元存储的逻辑状态。存储器装置可随后在读取操作的激活阶段期间将存储器单元的电压偏压增大至第二电压(例如，写入电压)。在一些情况下，降低在读取操作的激活阶段期间施加至存储器单元的电压电平可在减少存储器单元上的由读取操作造成的干扰的同时维持读取操作的性能。
本公开的特征最初在如参看图1及2所描述的存储器装置及相关电路系统的内容背景中加以描述。本公开的特征描述于上下文存储器单元特征及相关联电路及时序图中，如参看图3至6所描述。本公开的这些及其它特征通过关于如参看图7及8描述的读取操作期间的存储器单元偏压技术的设备图及流程图进一步示出，且参考所述图进行描述。
图1示出根据如本文所公开的实例的存储器装置100的实例，其支持存储器装置的差分感测。存储器装置100也可称作电子存储器设备。存储器装置100可包含可编程以存储不同逻辑状态的存储器单元105。在一些情况下，存储器单元105可编程以存储两个逻辑状态，其表示为逻辑0及逻辑1。在一些情况下，存储器单元105可编程以存储两个以上逻辑状态(例如，作为多电平单元(MLC))。存储器单元105的集合可为存储器装置100的存储器区段110的部分(例如，包含存储器单元105的阵列)，其中，在一些实例中，存储器区段110可指存储器单元105的相连图像块(例如，半导体芯片的元件的相连集合)。
在一些实例中，存储器单元105可存储可编程逻辑状态的电荷表示(例如，将电荷存储于电容器、电容式存储器元件、电容式存储元件中)。在一个实例中，带电及不带电电容器可分别表示两个逻辑状态。在另一实例中，带正电(例如，第一极性、正极性)及带负电(例如，第二极性、负极性)电容器可分别表示两个逻辑状态。DRAM或FeRAM架构可使用这些设计，且所使用电容器可包含具有线性或半电极化性质的介电材料作为绝缘体。在一些实例中，电容器的不同电荷电平可表示不同逻辑状态，其在一些实例中可支持相应存储器单元105中的两个以上逻辑状态。在一些实例中，例如FeRAM架构，存储器单元105可包含铁电电容器，其具有铁电材料，作为介于电容器的端子之间的绝缘(例如，非导电)材料。铁电电容器的不同极化电平或极性可表示不同逻辑状态(例如，支持相应存储器单元105中的两个或更多个逻辑状态)。
在存储器装置100的实例中，存储器单元105的每一行可与一组第一存取线120中的一者耦合(例如，字线(WL)，例如WL1至WLM中的一者)，且存储器单元105的每一列可与一组第二存取线130中的一者耦合(例如，数字线(DL)，例如DL1至DLN中的一者)。大体上说，一个存储器单元105可位于存取线120与存取线130的交叉点处(例如，与其耦合、耦合于其间)。此交叉点可称作存储器单元105的地址。目标或所选择存储器单元105可为位于供能或以其它方式选择的存取线120与供能或以其它方式选择的存取线130的交叉点处的存储器单元105。
在一些架构中，存储器单元105的存储组件可通过单元选择组件与第二存取线130电隔离(例如，选择性地隔离)，其在一些实例中可被称作存储器单元105的或以其它方式与所述存储器单元相关联的开关组件或选择器装置。第一存取线120可与单元选择组件耦合(例如，经由单元选择组件的控制节点或端子)，且可控制存储器单元105的单元选择组件。举例来说，单元选择组件可为晶体管，且第一存取线120可与晶体管的栅极耦合(例如，其中晶体管的栅极节点可为晶体管的控制节点)。激活第一存取线120可导致一或多个存储器单元105的相应逻辑存储组件与一或多个对应第二存取线130之间的电连接或闭合电路。接着可存取第二存取线130以从相应存储器单元105读取或被写入至所述相应存储器单元。
在一些实例中，存储器单元105还可与多个第三存取线140中的一者耦合(例如，极板线(PL)，例如PL1至PLN中的一者)。在一些实例中，第三存取线140中的每一者可独立寻址(例如，支持个别选择或偏压)。在一些实例中，多个第三存取线140可表示或以其它方式在功能上等效于共同板，或其它共同节点(例如，为存储器区段110中的存储器单元105中的每一者所共有的板节点)。当存储器单元105将电容器用于存储逻辑状态时，第二存取线130可提供对电容器的第一端子或第一板的存取，且第三存取线140可提供对电容器的第二端子或第二板的存取。尽管存储器装置100的多个第三存取线140展示为大致上平行于多个第二存取线130，但在其它实例中，多个第三存取线140可大致上平行于多个第一存取线120，或呈任何其它配置(例如，共同平坦导体、共同板材料)。
可通过激活或选择第一存取线120、第二存取线130，或与存储器单元105耦合的第三存取线140来对存储器单元105执行例如读取、写入、重写及刷新的存取操作，其可包含将电压、电荷或电流施加至相应存取线。当选择存储器单元105(例如，在读取操作中)时，可使用所得信号确定由存储器单元105存储的逻辑状态。举例来说，可选择存储逻辑状态的具有电容式存储器元件的存储器单元105，且可检测经由存取线的所得电流及存取线的所得电压，以确定由存储器单元105存储的编程逻辑状态。存取线120、130及140可由导电材料制成，例如金属(例如，铜(Cu)、银(Ag)、铝(Al)、金(Au)、钨(W)、钛(Ti))、金属合金、碳或其它导电或半导电材料、合金或化合物。
存取存储器单元105可经由行组件125(例如，行解码器)、列组件135(例如，列解码器)或板组件145(例如，板解码器、板驱动器)或其组合控制。举例来说，行组件125可从存储器控制器170接收行地址，且基于所接收行地址而激活适当第一存取线120。类似地，列组件135可从存储器控制器170接收列地址，且激活适当第二存取线130。在一些实例中，这些存取操作可伴随着对第三存取线140中的一或多者进行偏压(例如，对第三存取线140中的一者进行偏压、对第三存取线140进行偏压、对共同板进行偏压)的板组件145。
在一些实例中，存储器控制器170可经由各种组件(例如，行组件125、列组件135、板组件145、感测组件150)控制存储器单元105的操作(例如，读取操作、写入操作、重写操作、刷新操作)。在一些情况下，行组件125、列组件135、板组件145及感测组件150中的一或多者可与存储器控制器170共置或以其它方式包含有所述存储器控制器。存储器控制器170可产生行及列地址信号，以激活所要存取线120及存取线130。存储器控制器170还可产生或控制在存储器装置100的操作期间使用的各种电压或电流。
在各种实例中，可同时存取存储器装置100内的一个、多个或所有存储器单元105。举例来说，可同时存取共享共同存取线120的存储器单元105中的每一者，或共享共同存取线120(例如，共同单元选择线)的存储器单元105的一些子集(例如，根据存储器行存取布置，根据“页”存取布置，根据可同时存取或感测的一组存取线130或列)。在另一实例中，可在重设操作期间同时存取存储器装置100的多个或所有存储器单元105，在所述重设操作中，存储器单元105或一组存储器单元105(例如，存储器区段110的存储器单元105)被设定为单个逻辑状态。
可在(例如，与存储器控制器170合作)存取存储器单元105以确定由存储器单元105写入或存储的逻辑状态时由感测组件150读取(例如，感测)存储器单元105。举例来说，在读取操作的激活阶段期间，感测组件150可经配置以响应于读取操作，评估经由或来自存储器单元105的电流或电荷转移，或由存储器单元105与感测组件150耦合而产生的电压。感测组件150可将从存储器单元105读取的指示逻辑状态的输出信号提供至一或多个组件(例如，至列组件135、输入/输出组件160、至存储器控制器170)。
感测组件150可包含各种开关组件、选择组件、晶体管、放大器、电容器、电阻器或电压源，以检测或放大感测信号中的差(例如，读取电压与参考电压之间的差、读取电流与参考电流之间的差、读取电荷与参考电荷之间的差)，所述差在一些实例中可被称作锁存。在一些实例中，感测组件150可包含针对连接至感测组件150的一组存取线130中的每一者重复的组件的集合(例如，电路元件)。举例来说，感测组件150可包含用于与感测组件150耦合的一组存取线130中的每一者的单独感测电路(例如，单独或复制感测放大器、单独或复制信号产生组件)，从而可针对与所述一组存取线130中的相应者耦合的相应存储器单元105单独检测逻辑状态。
在读取操作的激活阶段期间，存储器控制器170可通过将一或多个电压施加至存储器单元105来对存储器单元105(例如，将在读取操作的执行期间读取的目标存储器单元105)进行偏压。举例来说，行组件125将存取线120(例如，WL1)偏压至第一电压(例如，读取电压)。虽然存储器单元被偏压至第一电压，但感测组件150可经配置以评估存储于存储器单元105中的电荷的量(例如，基于由存储器单元105存储的逻辑值)。在将存储器单元105偏压至第一电压之后，行组件125可在读取操作的激活阶段期间将存储器单元105偏压至大于第一电压的第二电压(例如，写入电压)。第二电压可约等于与存储器单元105相关联的饱和电压。即，将存储器单元105偏压至第二电压可使得存储器单元105饱和或与饱和充电容量相关联。
在一些存储器架构中，存取存储器单元105可降低或去除所存储逻辑状态，且可执行重写或刷新操作以将所存储逻辑状态返回至存储器单元105(例如，在读取操作的刷新阶段及/或预充电阶段期间)。在DRAM或FeRAM中，例如，存储器单元105的电容器可在感测操作期间部分或完全放电或去极化，由此破坏存储于存储器单元105中的逻辑状态。因此，在一些实例中，存储于存储器单元105中的逻辑状态可在存取操作之后重写。此外，激活单一存取线120、130或140可导致与经激活存取线120、130或140耦合的存储器单元105放电。因此，与存取操作相关联的与存取线120、130或140耦合的一或多个存储器单元105(例如存取行的单元、存取列的单元)可在存取操作之后重写。
在一些实例中，读取存储器单元105可为未损坏的。即，可能不在读取存储器单元105之后重写存储器单元105的逻辑状态。然而，在一些实例中，刷新存储器单元105的逻辑状态可能需要或可能不需要存在其它存取操作。举例来说，由存储器单元105存储的逻辑状态可通过施加适当写入、重写或刷新偏压来维持所存储逻辑状态以周期性间隔刷新。
可通过激活相关第一存取线120、第二存取线130或第三存取线140来设定或写入存储器单元105(例如，经由存储器控制器170)。换句话说，逻辑状态可存储于存储器单元105中。行组件125、列组件135或板组件145可接受数据(例如，经由输入/输出组件160)以待写入至存储器单元105。在一些实例中，可至少部分由感测组件150执行写入操作，或写入操作可经配置以绕过感测组件150。
在使用电容式存储器元件的情况下，可通过将电压施加至电容器或电容器两端，且接着隔离电容器(例如，将电容器与用以写入存储器单元105的电压源隔离，使得电容器浮动)以将电荷存储于与所要逻辑状态相关联的电容器中来写入存储器单元105。在使用铁电存储器的情况下，可通过施加足以运用与所要逻辑状态相关联的极化来极化铁电存储器元件的高量值的电压(例如，施加饱和电压)来写入存储器单元105的铁电存储器元件(例如，铁电电容器)，且铁电存储器元件可经隔离(例如，浮动)，或可在铁电存储器元件两端施加零净电压或偏压(例如，将铁电存储器元件两端的电压接地、实际上接地，或均衡)。
图2示出根据如本文所公开的实例的支持存储器装置的差分感测的实例电路200。电路200包含存储器单元105-a及感测组件150-a，其可为如参考图1所描述的相应组件的实例。电路200还包含字线205、数字线210及极板线215，其在一些实例中可分别对应于(例如，如参考图1所描述，存储器区段110的)第一存取线120、第二存取线130及第三存取线140。在各种实例中，极板线215可示出独立寻址极板线，或共同板节点(例如，或包含存储器单元105-a的存储器区段110)。
存储器单元105-a可包含逻辑存储组件(例如，存储器元件、存储元件、存储器存储元件)，例如具有第一板(单元板221)及第二板(单元底222)的电容器220。单元板221及单元底222可经由定位于其间的介电材料电容耦合(例如，在DRAM应用中)，或经由定位于其间的铁电材料电容耦合(例如，在FeRAM应用中)。单元板221可与电压Vplate相关联，且单元底222可与电压Vbottom相关联，如电路200中所示出。单元板221可经由极板线215存取，且单元底222可经由数字线210存取。如本文所描述，可通过对电容器220进行充电、放电或极化来存储各种逻辑状态。
电容器220可电连接至数字线210，且可通过操作表示于电路200中的各种元件来读取或感测电容器220的所存储逻辑状态。举例来说，存储器单元105-a还可包含单元选择组件230，其在一些实例中可被称作开关组件或选择器装置，其与存取线(例如，数字线210)及电容器220耦合或耦合于其间。在一些实例中，单元选择组件230可被视为位于存储器单元105-a的说明性界线之外，且单元选择组件230可被称作开关组件或选择器装置，其与存取线(例如，数字线210)及存储器单元105-a耦合或耦合于其间。
电容器220可在单元选择组件230激活(例如，借助于激活逻辑信号)时与数字线210选择性地耦合，且电容器220可在单元选择组件230取消激活(例如，借助于取消激活逻辑信号)时与数字线210选择性地隔离。可将逻辑信号或其它选择信号或电压施加至单元选择组件230的控制节点235(例如，经由字线205)。换句话说，单元选择组件230可经配置以基于经由字线205施加至控制节点235的逻辑信号或电压而选择性地耦合或去耦电容器220及数字线210。
激活单元选择组件230可被称作选择或激活存储器单元105-a，且取消激活单元选择组件230可被称作取消选择或取消激活存储器单元105-a。在一些实例中，单元选择组件230为晶体管，且可通过将激活电压施加至晶体管栅极(例如，控制或选择节点或端子)来控制其操作。用于激活晶体管的电压(例如，晶体管栅极端子与晶体管源极端子之间的电压)可为大于晶体管的阈值电压量值的电压。在一些实例中，激活单元选择组件230可被称作将存储器单元105-a与数字线210选择性地耦合。
对极板线215或数字线210进行偏压可导致电容器220两端的电压差(例如，数字线210的电压减极板线215的电压)。电压差可伴随由电容器220存储的电荷的变化(例如，归因于电容器220与数字线210之间的电荷共享、归因于电容器220与极板线215之间的电荷共享)，且所存储电荷中的变化的量值可取决于电容器220的初始状态(例如，初始电荷或逻辑状态存储逻辑1还是逻辑0)。
为对存储器单元105-a执行读取操作，可在读取操作的激活阶段期间，通过增大数字线210的电压且将极板线215的电压保持为恒定电压(例如，大约0伏特)来将第一电压施加于电容器220两端。虽然电容器220经偏压至第一电压，但电荷可流入或流出电容器220。在将存储器单元105-a偏压至第一电压之后，数字线210的电压可在读取操作的激活阶段期间增大至第二电压，以将电容器220偏压至第二电压(例如，写入电压)。将电容器220偏压至第二电压可导致电容器220饱和(例如，与饱和充电容量相关联)。
数字线210可与额外存储器单元105(图中未示)耦合，且数字线210可具有导致不可忽视之本征电容240(例如，数量级为微微法拉(pF))的性质，其可将数字线210与电压源250-a耦合。电压源250-a可表示共同接地或虚拟接地电压，或电路200(图中未示)的邻近存取线的电压。尽管在图2中示出为单独元件，本征电容240可与遍布数字线210分布的性质相关联。
感测组件150-a可包含信号产生组件260及经由信号线265与信号产生组件260耦合的感测放大器270。在各种实例中，信号产生组件260可包含经配置以在逻辑状态检测操作之前(例如，由感测放大器270)放大或以其它方式转换数字线210的信号的电路系统。信号产生组件260可包含例如晶体管、放大器、共源共栅放大器或经配置以产生用于感测由存储器单元105-a存储的逻辑状态的信号的任何其它电路系统。在一些实例中，信号产生组件260可包含电荷转移感测放大器(CTSA)，其可包含呈共源共栅放大器或电压控制配置的一或多个晶体管。
尽管数字线210及信号线265识别为单独线，但数字线210、信号线265及将存储器单元105与感测放大器270连接的任何其它线可被称作(例如，存储器单元105的或与其相关联的)单个存取线。此存取线的构成部分可出于示出各种实例配置中的介入组件及介入信号的目的而单独识别。
感测放大器270可包含第一节点291及第二节点292，所述节点在一些实例中可与电路的不同存取线(例如，对应地，电路200的信号线265及参考线285)耦合，或在其它实例中可与不同电路(图中未示)的共同存取线耦合。在一些实例中，第一节点291可被称作信号节点，且第二节点292可被称作参考节点。然而，可使用存取线或参考线的其它配置来支持本文中描述的技术。
感测放大器270可包含各种晶体管或放大器，以检测、转换或放大信号中的差分，其可被称作锁存。举例来说，感测放大器270可包含电路元件，其接收第一节点291处的感测信号电压(例如，信号线265的感测信号电压，Vsig)及第二节点292处的参考信号电压(例如，参考线285的参考信号电压，Vref)，并将其进行比较。第一节点271的电压可基于存取存储器单元105-a，例如至少部分基于在激活单元选择组件230时电容器220的电荷转移的电压。在一些实例中，第二节点292的电压可由参考组件280提供。在其它实例中，可省略参考组件280，且可例如通过(例如，在自参考存取操作中)存取存储器单元105-a以产生参考电压来提供参考电压。感测放大器270的输出可基于感测放大器270处的比较而经驱动至相对较高电压(例如，正电压)或相对较低电压(例如，负电压、接地电压)。
感测放大器270可基于第一节点271及第二节点272处的信号的比较而经由一或多条I/O线275输出所检测逻辑状态。举例来说，如果第一节点271相比第二节点272具有较低电压，那么感测放大器270的输出可经驱动至第一感测放大器电压源250-b的相对较低电压(例如，电压VL，其可为大致上等于V0或负电压的接地电压)。如果第一节点271相比第二节点272具有较高电压，那么感测放大器270的输出可经驱动至第二感测放大器电压源250-c的电压(例如，电压VH)。感测组件150-a可锁存感测放大器270的输出，以确定存储于存储器单元105-a中的逻辑状态(例如，在第一节点271相比第二节点272具有较低电压时锁存或确定逻辑0，在第一节点271相比第二节点272具有较高电压时锁存或确定逻辑1)。感测放大器270的对应于存储器单元105-a的所检测逻辑状态的经锁存输出可经由一或多个输入/输出(I/O)线(例如，I/O线275)输出，其可包含经由参考图1描述的列组件135或输入/输出组件160的输出。
为对存储器单元105-a执行写入操作，可通过控制单元板221(例如，经由极板线215)及单元底222(例如，经由数字线210)的电压来在电容器220两端施加电压。举例来说，为写入逻辑0，单元板221可取低(例如，将极板线215接地，将极板线215虚拟接地，将负电压施加至极板线215)，且单元底222可取高(例如，将正电压施加至数字线210)。可执行相反过程以写入逻辑1，其中单元板221取高且单元底222取低。在一些情况下，在写入操作期间施加于电容器220两端的电压可具有等于或大于电容器220中的铁电材料的饱和电压的量值，从而电容器220经极化，且因此即使在所施加电压的量值减小时，或零净电压经施加于电容器220两端的情况下也保持电荷。
包含感测放大器270、单元选择组件230、信号产生组件260或参考组件280的电路200可包含各种类型的晶体管。举例来说，电路200可包含n型晶体管，其中将高于n型晶体管的阈值电压的相对正电压(例如，相对于源极端子具有正量值的大于阈值电压的所施加电压)施加至n型晶体管的栅极实现n型晶体管的其它端子(例如，漏极端子及源极端子，横跨导电沟道)之间的导电路径。
在一些实例中，n型晶体管可充当开关组件，其中所施加电压为逻辑信号，用以通过施加相对较高逻辑信号电压(例如，对应于逻辑1状态的电压，其可与正逻辑信号电压供应相关联)来启用经由晶体管的导电性，或通过施加相对较低逻辑信号电压(例如，对应于逻辑0状态的电压，其可与接地或虚拟接地电压相关联)来停用经由晶体管的导电性。在其中n型晶体管被用作开关组件的一些实例中，可选择被施加至栅极端子的逻辑信号的电压，以在特定工作点操作晶体管(例如，在饱和区中或在作用区中)。
在一些实例中，n型晶体管的行为可比逻辑切换更复杂，且横跨晶体管的选择性导电性还可取决于变化的漏极及源极电压。举例来说，栅极端子处的所施加电压可具有特定电压电平(例如，箝位电压)，其用以在源极端子电压低于某一电平(例如，低于栅极端子电压减阈值电压)时启用漏极端子与源极端子之间的导电性。当源极端子的电压升高超过某一电平时，n型晶体管可经取消激活，使得漏极端子与源极端子之间的导电路径断开。
另外或替代地，电路200可包含p型晶体管，其中将高于p型晶体管的阈值电压的相对负电压(例如，相对于源极端子具有负量值的大于阈值电压的所施加电压)施加至p型晶体管的栅极实现p型晶体管的其它端子(例如，漏极端子及源极端子，横跨导电沟道)之间的导电路径。
在一些实例中，p型晶体管可充当开关组件，其中所施加电压为逻辑信号，用以通过施加相对较低逻辑信号电压(例如，对应于逻辑“1”状态的电压，其可与负逻辑信号电压供应相关联)来启用导电性，或通过施加相对较高逻辑信号电压(例如，对应于逻辑“0”状态的电压，其可与接地或虚拟接地电压相关联)来停用导电性。在其中p型晶体管被用作开关组件的一些实例中，可选择被施加至栅极端子的逻辑信号的电压，以在特定工作点操作晶体管(例如，在饱和区中或在作用区中)。
在一些实例中，p型晶体管的行为可比通过栅极电压的逻辑切换更复杂，且横跨晶体管的选择性导电性还可取决于变化的漏极及源极电压。举例来说，栅极端子处的所施加电压可具有特定电压电平，其用以只要源极端子电压高于某一电平(例如，高于栅极端子电压加阈值电压)便启用漏极端子与源极端子之间的导电性。当源极端子的电压降至低于某一电平时，p型晶体管可经取消激活，使得漏极端子与源极端子之间的导电路径断开。
电路200的晶体管可为场效应晶体管(FET)，包含金属氧化物半导体FET，其可被称作MOSFET。这些及其它类型的晶体管可通过材料的掺杂区形成于衬底上。在一些实例中，晶体管可形成于专用于电路200的特定组件的衬底上(例如，用于感测放大器270的衬底、用于信号产生组件260的衬底、用于参考组件280的衬底、用于存储器单元105-a的衬底)，或晶体管可形成于为电路200的特定组件所共有的衬底上(例如，为感测放大器270、信号产生组件260、参考组件280或存储器单元105-a中的两者或两者以上所共有的衬底)。一些FET可具有金属部分，包含铝或其它金属，但一些FET可实施例如多晶硅的其它非金属材料，包含可被称作MOSFET的那些FET。此外，尽管氧化物部分可被用作FET的介电部分，但其它非氧化物材料可用于FET中的介电材料中，包含可被称作MOSFET的那些FET。
尽管电路200示出与单个存储器单元105有关的一组组件，但电路200的各种组件可在存储器装置100中复制以支持各种操作。举例来说，为支持行存取或页存取操作，感测组件150可经配置有信号产生组件260、信号线265、参考组件280、参考线285、感测放大器270或其它组件中的一或多者的倍数，其中所述倍数可根据可在行存取或页存取操作中存取的一定数量的存储器单元105进行配置(例如，在同时操作中)。在各种实例中，这些倍数的集合可对应于或以其它方式针对存储器装置100中的每一存储器区段110重复，或此倍数集合可共享于存储器装置中的一或多个存储器区段110中。
图3A及3B分别运用磁滞曲线图300-a及300-b示出根据如本文所公开的各种实例的铁电存储器单元的非线性电气性质的实例。磁滞曲线图300-a及300-b可示出采用如参考图2所描述的铁电电容器220的存储器单元105的读取操作内的各种阶段的实例。磁滞曲线图300-a及300-b描绘存储于铁电电容器220上的作为铁电电容器220的端子之间的电压差Vcap的函数的电荷Q(例如，当电荷准许根据电压差Vcap流入或流出铁电电容器220时)。举例来说，电压差Vcap可表示单元底222与单元板221之间的电压差(例如，Vbottom-Vplate、VDL-VPL)。
铁电材料的特征在于电极化，其中材料可在无电场的情况下维持非零电荷。铁电材料的实例包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸锆铅(PZT)及钽酸铋锶(SBT)。本文中所描述的铁电电容器220可包含这些或其它铁电材料。铁电电容器220内的电极化在铁电材料的表面处产生净电荷，且经由铁电电容器220的端子吸引相反电荷。因此，电荷可存储于铁电材料与电容器端子的界面处。
图3A可包含磁滞曲线300-a，其示出在读取操作的激活阶段期间将读取电压315施加至存储器单元的过程。如磁滞曲线300-a中所描绘，用于铁电电容器220中的铁电材料可在铁电电容器220的端子之间不存在净电压差时维持正极化或负极化。举例来说，磁滞曲线300-a示出两个可能极化状态，电荷状态305-a及电荷状态310-a，其可分别表示正饱和极化状态及负饱和极化状态。电荷状态305-a及310-a可处于示出残余极化(Pr)值的物理条件，其可指在移除外部偏压(例如，电压)时保持的极化(或电荷)。根据磁滞曲线300-a的实例，电荷状态305-a可在铁电电容器220两端未施加电压差时表示逻辑0，且电荷状态310-a可在铁电电容器220两端未施加电压差时表示逻辑1。在一些实例中，相应电荷状态或极化状态的逻辑值可反转或以相反方式解译，以适应用于操作存储器单元105的其它方案。
为读取或感测铁电电容器220的所存储状态，电压(例如，读取电压)还可施加于铁电电容器220两端。响应于所施加电压，由铁电电容器存储的连续电荷Q变化，且变化程度可取决于初始极化状态、所施加电压、存取线上的本征电容或其它电容，及其它因数。换句话说，由读取操作产生的电荷状态或存取线电压可取决于最初是否存储其它因数当中的电荷状态305-a或电荷状态310-a或某一其它电荷状态。
磁滞曲线300-a示出用于在读取操作的激活阶段期间施加读取电压以读取所存储电荷状态305-a及310-a的实例。可例如经由如参考图2所描述的数字线210及极板线215将读取电压315施加为电压差。磁滞曲线300-a可示出读取操作，其中读取电压315为负电压差Vcap(例如，其中Vbottom-Vplate为负，其中VDL小于VPL)。铁电电容器220两端的负读取电压可被称为“极板高”读取操作，其中数字线210最初为低电压(例如，接地电压)，且215极板线最初处于高电压。尽管读取电压315展示为铁电电容器220两端的负电压，但在替代存取操作中，读取电压可为铁电电容器220两端的正电压，其可被称作“极板低”读取操作。
可在选择存储器单元105时将读取电压315施加于铁电电容器220两端(例如，通过经由如参考图2所描述的字线205激活单元选择组件230)。当将读取电压315施加至铁电电容器220时，电荷可经由相关联数字线210及极板线215流入或流出铁电电容器220，且在一些实例中，不同电荷状态或存取线电压可取决于铁电电容器220处于电荷状态305-a(例如，存储逻辑0)还是处于电荷状态310-a(例如，存储逻辑1)或某一其它电荷状态而产生。
当在电荷状态305-a(例如，逻辑0)对铁电电容器220执行读取操作时，所存储电荷可将极性反转为铁电电容器220两端的净负电荷积聚。在一些情况下，读取电压315可降低(例如，相较于关联于正施加于存储器单元两端的更大电压的写入电压)。此处，经降低读取电压315可施加于铁电电容器220两端，且电荷状态可遵循路径320，直至达到电荷状态305-b的电荷及电压为止。因为施加经降低读取电压315(例如，代替写入电压)，所以在读取操作的激活阶段的第一部分期间，电荷状态可能不会遵循经过电荷状态305-b的路径320。流经电容器220的电荷的量可与数字线210或其它存取线的本征电容或其它电容相关。在“极板高”读取配置中，与电荷状态305-a及305-b相关联的读取操作，或更一般来说，与逻辑0状态相关联的读取操作可与相对较大量的电荷转移相关联(例如，相较于关联于电荷状态310-a及310-b，或更一般来说关联于逻辑1状态的读取操作)。
当在电荷状态310-a(例如，逻辑1)对铁电电容器220执行读取操作时，可在铁电电容器220两端累积额外负电荷。在一些情况下，读取电压315可施加于铁电电容器220两端，且电荷状态可遵循路径325，直至达到电荷状态310-b的电荷及电压为止。因为施加读取电压315(例如，代替更大写入电压)，所以在读取操作的激活阶段的第一部分期间，电荷状态310可能不会遵循经过电荷状态310-b的路径325。流经电容器220的电荷的量可与数字线210或其它存取线的本征电容或其它电容相关。在“极板高”读取配置中，与电荷状态310-a及310-b相关联的读取操作，或更一般来说，与逻辑1状态相关联的读取操作可与相对较小量的电荷转移相关联(例如，相较于关联于电荷状态305-a及305-b，或更一般来说关联于逻辑0状态的读取操作)。
在起始读取操作之后，电荷状态305-b及电荷状态310-b的位置可取决于多个因素，包含特定感测方案及电路系统。在一些情况下，最终电荷可取决于与存储器单元105耦合的数字线210的净电容，其可包含本征电容240、(例如，感测组件150的)积分电容器，及其它者。举例来说，如果铁电电容器220与数字线210电耦合且施加读取电压315，那么数字线210的电压可在选择存储器单元105时归因于电荷从数字线210的净电容流动至铁电电容器220而降低。因此，在一些实例中，在感测组件150处测量的电压可能不等于读取电压315，且实际上可取决于电荷共享时段之后数字线210或其它存取线的电压。
可通过将由读取操作产生的数字线210或信号线265(适用时)的电压与参考电压(例如，经由如参考图2所描述的参考线285)进行比较来确定铁电电容器220的初始状态(例如，电荷状态、逻辑状态。在一些实例中，数字线电压可为极板线电压与铁电电容器220两端的最终电压(例如，在读取具有所存储电荷状态305-a的铁电电容器220时的电荷状态305-b的电压，或在读取具有所存储电荷状态310-a的铁电电容器220时的电荷状态310-b的电压)的和。
图3B可包含示出在读取操作的激活阶段期间以及读取操作的刷新及预充电阶段将写入电压330施加至存储器单元的过程的磁滞曲线300-b。在一些情况下，由磁滞曲线300-b示出的过程可出现在由磁滞曲线300-a示出的过程之后。
通过在铁电电容器220两端施加净电压差，可通过控制铁电材料的电极化且因此控制电容器端子上的电荷，来将逻辑0或1写入至存储器单元105。举例来说，在将铁电电容器220偏压至图3A的电荷状态305-b(例如，在读取具有所存储电荷状态305-a的铁电电容器220时)或电荷状态310-b(例如，在读取具有所存储电荷状态310-a的铁电电容器220时)任一者之后，可在铁电电容器220两端施加电压330。电压330可对应于写入电压330，且可大于在施加写入电压330之前施加至存储器单元的读取电压315。另外，电压330可为等于或小于负饱和电压的电压，且在铁电电容器220两端施加电压330可导致电荷累积直至达到电荷状态310-d(例如，写入逻辑1)为止。
当从铁电电容器220移除电压330(例如，在铁电电容器220的端子两端施加零净电压)时，铁电电容器220的电荷状态可在电容器两端的零电压下遵循展示于电荷状态310-d与电荷状态310-c之间的路径335。换句话说，电荷状态310-c可表示处于已负饱和的铁电电容器220两端的均衡电压下的逻辑1状态。
类似地，在将铁电电容器220偏压至电荷状态305-b或电荷状态310-b任一者之后，可在铁电电容器220两端施加电压340(例如，在读取操作的预充电阶段期间)。电压340可为等于或大于正饱和电压的电压，且在铁电电容器220两端施加电压340可导致电荷累积直至达到电荷状态305-e(例如，写入逻辑0)为止。当从铁电电容器220移除电压340(例如，在铁电电容器220的端子两端施加零净电压)时，铁电电容器220的电荷状态可在电容器两端的零电压下遵循展示于电荷状态305-e与电荷状态305-d之间的路径345。换句话说，电荷状态305-d可表示处于已正饱和的铁电电容器220两端的均衡电压下的逻辑0状态。在一些实例中，表示饱和电压的电压330及电压340可具有相同量值，但在铁电电容器220两端具有相反极性。
图4示出根据本公开的实例的在读取操作技术期间支持存储器单元偏压的时序图400。时序图400可示出在整个读取操作中存储器单元(例如，如参看图1至3描述的存储器单元105)两端的电压。读取操作可包含激活阶段405、刷新阶段410及预充电阶段415。
在存取之前，存储器单元可经偏压至电压425(例如，V0)，其可约等于0伏特。随后在T0，可在读取操作的激活阶段405期间，通过将单元偏压至读取电压430来存取存储器单元。可基于如参考图3所描述的极板线与数字线之间的电压差而将读取电压430施加至存储器单元。此处，数字线的电压可约等于读取电压430，且极板线的电压可约等于0伏特。在一些情况下，读取电压的极性可反转(例如，从正极性至负极性)。即，极板线的电压可约等于读取电压430，且数字线的电压可约等于0伏特。施加读取电压430可导致在将存储器单元偏压至读取电压430之前，如参考图3A所描述，存储器单元的电荷状态可基于存储器单元的逻辑状态而遵循路径320或325。
在时间T1，可将写入电压435施加至存储器单元。即，施加至存储器单元的电压可从读取电压430增大至写入电压435。在一些情况下，可通过将数字线的电压从约等于读取电压430增大至约等于写入电压435来将写入电压435施加至存储器单元。在一些其它情况下(例如，当施加至存储器单元的电压的极性反转时)，可通过将极板线的电压从约等于读取电压430增大至约等于写入电压435来将写入电压435施加至存储器单元。写入电压435可对应于等于或大于与存储器单元相关联的饱和电压的电压。因此，将写入电压435施加至存储器单元可导致存储器单元的电荷状态遵循磁滞曲线至饱和点，如参考图3B所描述。在一些情况下，这可对应于编程存储器装置以存储逻辑值‘1’。
在时间T2，可在读取操作的刷新阶段410期间将存储器单元偏压至大约0伏特。操作的刷新阶段410可出现在激活阶段405之后及读取操作的预充电阶段415之前。在一些情况下，读取操作的刷新阶段410可表示开放页存取操作。在这些状况下，开放页存取操作的持续时间可从激活阶段405的结束延伸至读取操作的预充电阶段415的开始。
在时间T3，存储器装置可起始读取操作的预充电阶段415。在读取操作的预充电阶段415期间，可基于在读取操作之前由存储器单元存储的值，视需要将存储器单元偏压至电压425(例如，V0)。举例来说，如果在读取操作之前存储器单元存储逻辑值‘1’，那么存储器装置可避免施加预充电脉冲。在一些其它情况下，可在预充电阶段415期间视需要将存储器单元偏压至电压440(例如，V1)。举例来说，如果在读取操作之前存储器单元存储逻辑值‘0’，那么存储器装置可从时间T3至时间T4施加预充电脉冲。在一些情况下，电压440(例如，V1)的量值可约等于具有相反极性的写入电压435。时序图400的特征可用于使用铁电存储器技术的存储器装置中。在一些情况下，时序图400的特征可用于其它类型的存储器技术中，例如随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)，或其它技术。
图5示出根据如本文所公开的实例的在读取操作期间支持存储器单元偏压技术的电路500的实例。电路500包含用于感测存储器单元105-b的逻辑状态的感测放大器290-a。电荷或其它信号可经由数字线210-a及信号线265-a在感测放大器290-a与存储器单元105-b之间传达，所述数字线及信号线可组合称为存储器单元105-b的单个存取线。存取线的信号可由数字线210-a上的电压VDL及信号线265-a上的Vsig示出，如所示。
实例电路500可包含耦合于数字线210-a与信号线265-a之间的共源共栅放大器505，其可由电压源510-l启用。在各种实例中，共源共栅放大器505可为信号产生组件260的实例，或以其它方式包含为信号产生组件260的部分。电路500还可包含用于选择或取消选择存储器单元105-b(例如，借助于逻辑信号WL)的字线205-a，及用于提供参考信号(例如，Vref，如所示)以供在检测到存储器单元105-b的逻辑状态时与信号线265-a的信号进行比较的参考线285-a。电路500还可包含用于存取存储器单元105-b的电容器的单元极板的极板线215-a。因此，存储器单元105-b可表示耦合于第一存取线(例如，数字线210-a及信号线265-a)与第二存取线(例如，极板线215-a)之间的存储器单元105。
电路500可包含各种电压源510，其可与包含实例电路500的存储器装置的各种电压供应或共同接地或虚拟接地点耦合。
电压源510-a可表示共同接地点(例如，机壳接地、中性点)，其可与具有电压V0的共同参考电压相关联，从其定义其它电压。电压源510-a可经由数字线210-a的本征电容240-a与数字线210-a耦合。
具有电压V1的电压源510-b可表示极板线电压源，且可经由存储器单元105-b的极板线215-a与存储器单元105-b耦合。在一些实例中，电压源510-b可经控制用于例如读取或写入操作的存取操作，包含参考图3的磁滞曲线图300-a及300-b所描述的那些操作。换句话说，在一些实例中，电压源510-b可为可变电压源，其中电压V1可具有多个电平。
具有电压V2的电压源510-c可表示数字线电压源，且可经由开关组件520-a与数字线210-a耦合，所述开关组件可通过逻辑信号SW1激活或取消激活。
具有电压V3的电压源510-d可表示信号线预充电电压源，且可经由开关组件520-c与信号线265-a耦合，所述开关组件可通过逻辑信号SW3激活或取消激活。
具有电压V4的电压源510-e可表示参考信号电压源，且可经由开关组件520-f与参考线285-a耦合，所述开关组件可通过逻辑信号SW6激活或取消激活。
具有电压V11的电压源510-l可表示放大器或共源共栅放大器电压源，且可与共源共栅放大器505耦合。在一些实例中，共源共栅放大器505可为晶体管或放大器，且电压源510-l可与晶体管的栅极耦合。共源共栅放大器505可在第一端子处与信号线265-a耦合，且在第二端子处与数字线210-a耦合。在一些情况下，共源共栅放大器可包含耦合于共源共栅放大器配置中的两个或更多个晶体管。
电压源510-l可经配置以将各种电压施加至数字线210-a。即，电压源510-a可将电压V11施加至共源共栅放大器505的栅极。施加至共源共栅放大器505的栅极的栅极电压的量值可影响施加至存储器单元的电压。举例来说，施加至共源共栅放大器505的栅极的栅极电压的第一量值可导致读取电压(例如，读取脉冲)被施加至存储器单元105-b，且施加至共源共栅放大器505的栅极的栅极电压的第二量值可导致写入电压(例如，写入脉冲)脉冲被施加至存储器单元105-b。如果电压V11超过共源共栅放大器505的栅极电压，那么可将电压施加至数字线210-a(例如，如果开关组件520-b闭合)。举例来说，在读取操作的激活阶段期间，电压源510-l可施加等效于共源共栅放大器505的栅极电压与读取电压的和的电压。因此，可将读取电压施加至数字线210-a。在将读取电压施加至数字线210-a之后，电压源510-l可将施加至共源共栅放大器505的栅极的电压升高至约等于共源共栅放大器505的栅极电压与写入电压的和的电压。此处，可在读取操作的激活阶段期间将写入电压施加至数字线210-a。
当将电压施加至数字线210-a时，存储器单元105-b两端的电压(例如，施加至存储器单元105-b的偏压电压)可约等于数字线210-a与极板线215-a的电压之间的差。此处，在读取操作的激活阶段期间，极板线215-a的电压可约等于零伏特(例如，V1可约等于零伏特)。基于电压源510-l在读取操作的激活阶段期间将电压施加至共源共栅放大器505，存储器单元105-b可在激活阶段期间经偏压至读取电压随后经偏压至写入电压。
共源共栅放大器505可在数字线210-a与信号线265-a之间提供电荷、电压或其它信号的转换。共源共栅放大器505可在数字线210-a的电压减小时(例如，在选择存储器单元105-b时)允许电荷(例如，电荷、电流)从信号线265-a流至数字线210-a，如由电压源510-l馈送或启用。因此，共源共栅放大器505可被称作电荷转移组件，且可经配置以在存储器单元105-b与(例如，与感测组件相关联的)电容器530-a之间转移电荷。在一些实例中，电荷在共源共栅放大器505两端的所描述流动(例如，从开关420-b至信号线265-a)可对应于与存储器单元105-b的逻辑状态相关联的电荷转移，或以其它方式与存取存储器单元105-b相关联的电荷转移。举例来说，当存储器单元105-b包含如由磁滞曲线图300-a及300-b所示出的铁电电容器，且共源共栅放大器505经配置以将数字线210-a的电压维持成读取电压(例如，如参考图3所描述的读取电压315、如参考图4所描述的读取电压430)时，在存储器单元105-b存储逻辑0时，电荷在共源共栅放大器505两端的流动(例如，当存储器单元105-b经偏压至读取电压时)可对应于或以其它方式至少部分基于电荷状态305-b与305-a之间的电荷Q的差，且在存储器单元105-b存储逻辑1时，电荷在共源共栅放大器505两端的流动可对应于或以其它方式至少部分基于电荷状态310-b与310-a之间的电荷Q的差。
电路500还可包含第一积分电容器530-a及第二积分电容器530-b，其可各自与相应可变电压源550耦合。举例来说，第一积分电容器530-a可在第一端子531-a与信号线265-a耦合，且在第二端子532-a与可变电压源550-a耦合。第二积分电容器530-b可在第一端子531-b与参考线285-a耦合，且在第二端子532-b与可变电压源550-b耦合。
在一些实例中，电荷在共源共栅放大器505两端的流动可伴随着信号线265-a的电压的变化。举例来说，当信号线265-a未以其它方式与电压源耦合时，至数字线210-a的相对较小电荷流动可与信号线265-a的电压的相对较小变化相关联，而至数字线210-a的相对较大电荷流动可与信号线265-a的电压的相对较大变化相关联。与存取操作相关联的信号线265-a的电压变化可基于信号线265-a(例如，包含积分电容器530-a)的净电容，其中信号线265-a可在选择存储器单元105-b之后经历取决于共源共栅放大器505两端的电荷流动的相对较小电压变化或相对较大电压变化。
在各种实例中，共源共栅放大器505可被称作与共源共栅放大器505如何响应于数字线210-a的电压或电荷转移而调节电荷的流动有关的“电压调节器”或“偏压组件”。在一些实例中，共源共栅放大器505或共源共栅放大器505与积分电容器530-a的组合可被称作电荷转移感测放大器。共源共栅放大器505可通过开关组件520-b与数字线210-a隔离，所述开关组件可通过逻辑信号SW2激活或取消激活。在一些实例中，开关组件520-b可为列组件135、多路复用器或经配置以将数字线210-a与共源共栅放大器505或信号线265-a选择性地耦合的某一其它电路系统的部分。
在电路500的实例中，可变电压源550-a可包含具有电压V5的电压源510-f及具有电压V6的电压源510-g，其可通过开关组件520-d借助于逻辑信号SW4进行选择以供用于与第一积分电容器530-a连接。在一些实例中，电压源510-f可与共同接地点(图中未示)耦合。在其它实例中，电压源510-f可与提供正或负电压的电压供应耦合。电压源510-g可与相比电压源510-f的那个电压具有更高电压的电压供应耦合，其可根据电压源510-g及510-f之间的电压差(等于V6-V5)，或在电压源510-f接地时仅根据V6提供增压功能。
在电路500的实例中，可变电压源550-b可包含具有电压V7的电压源510-h及具有电压V8的电压源510-i，其可通过开关组件520-e借助于逻辑信号SW5进行选择以供用于与第二积分电容器530-b连接。在一些实例中，电压源510-h可与共同接地点(图中未示)耦合。在其它实例中，电压源510-h可与提供正或负电压的电压供应耦合。电压源510-i可与相比电压源510-h的那个电压具有更高电压的电压供应耦合，其可根据电压源510-i及510-h之间的电压差(等于V8-V7)，或在电压源510-h接地时仅根据V8提供增压功能。
在各种实例中，电路500的一或多个组件可包含于信号产生电路系统的部分中或以其它方式被视为所述部分，例如参考图2描述的信号产生组件260。举例来说，电压源510-c、开关组件520-a、开关组件520-b、共源共栅放大器505、电压源510-l、电压源510-d、开关组件520-c、可变电压源550-a或积分电容器530-a中的任何一或多者可包含于信号产生组件260中，或以其它方式被视为此信号产生组件260的说明性边界内。
尽管电路500展示为包含两个可变电压源550，但根据本公开的一些配置可包含单个共同可变电压源550。举例来说，共同可变电压源550的第一电压源510可在共同可变电压源550的开关组件520取消激活时与第一积分电容器530-a的第二端子532-a及第二积分电容器530-b的第二端子532-b两者耦合，且共同可变电压源550的第二电压源510可在共同可变电压源550的开关组件520激活时与第一积分电容器530-a的第二端子532-a及第二积分电容器530-b的第二端子532-b两者耦合。在使用共同可变电压源550的一些实例中，被提供至第一积分电容器530-a的第二端子532-a的源极电压可归因于可变电压源550与积分电容器530中的每一者之间的电路(例如，导体长度、宽度、电阻、电容)的差而不同于被提供至第二积分电容器530-b的第二端子532-b的源极电压。
此外，尽管可变电压源550示出为包含两个电压源510及开关组件520，但支持本文中的操作的可变电压源550可包含其它配置，例如将可变电压提供至第一积分电容器530-a的第二端子532-a及第二积分电容器530-b的第二端子532-b中的一者或两者的电压缓冲器。在其它实例中，可变电压源550可替换为固定电压源，或其它类型的电压源。另外或替代地，可从存取操作省略所描述的增压操作。
为支持本文中所描述的各种操作，感测放大器290-a可与电路500的部分隔离。举例来说，感测放大器290-a可经由开关组件520-g(例如，隔离组件、激活组件)与信号线265-a耦合，所述开关组件可通过逻辑信号ISO1激活或取消激活。另外或替代地，感测放大器290-a可经由开关组件520-h(例如，隔离组件)与参考线285-a耦合，所述开关组件可通过逻辑信号ISO2激活或取消激活。此外，感测放大器290-a可与具有电压V9的电压源510-j及具有电压V10的电压源510-k耦合，其可分别为参考图2描述的感测放大器电压源250-b及250-c的实例。
电路500中所示出的逻辑信号中的每一者可由存储器控制器(图中未示)提供，例如参考图1描述的存储器控制器170。在一些实例中，某些逻辑信号可由其它组件提供。举例来说，逻辑信号WL可由行解码器(图中未示)提供，其可包含于参考图1描述的行组件125中。
在各种实例中，电压源510可与包含实例电路500的存储器装置的电压供应或共同接地或虚拟接地点的不同配置耦合。举例来说，在一些实例中，电压源510-a、510-f、510-h或510-j或其任何组合可与相同接地点或虚拟接地点耦合，且可为存取存储器单元105-b的各种操作提供大致上相同的参考电压。在一些实例中，若干电压源510可与存储器装置的相同电压供应耦合。举例来说，在一些实例中，电压源510-c、510-d、510-g、510-i或510-k或其任何组合可与具有某一电压(例如，电压1.5V，其可被称作“VARY”)的电压供应耦合。在这些实例中，在经由用于感测的字线205-a选择存储器单元105-b之前，信号线265-a可升压至大致上等于2*VARY或大约3.0V的电压。在其它实例中，电压源510-g及510-i可与不同于其它电压供应的电压供应耦合(例如，电压1.2V，其可被称作“PDS”)，其可因此与1.2V的电压升高相关联。
在一些实例中，可根据特定输入/输出参数选择电压源510-j及510-k。举例来说，根据某些输入/输出组件定则，例如一些DRAM定则，电压源510-j及510-k可大致上分别为0V及1V。尽管电压源510可与共同电压供应或接地点耦合，但与共同电压供应或共同接地点耦合的电压源510中的每一者的电压可归因于相应电压源510与相关联共同电压供应或共同接地点之间的电路(例如，导体长度、宽度、电阻、电容)的各种差而不同。
电压源510-e可提供用于感测存储器单元105-b的逻辑状态的参考电压。举例来说，电压V4可经配置为与感测逻辑1及逻辑0相关联的信号线电压之间的平均值。在一些实例中，电压V4可经提供为从存储器装置的电压供应下降的电压，其可为与其它电压源510耦合的相同电压供应。举例来说，可通过将电压源510-e与同一电压供应连接而提供V4作为电压源510-d，但电压供应与电压源510-e之间具有介入电力负载(例如，电阻性负载或电容)。
图6示出根据如本文所公开的实例的在读取操作期间支持存储器单元偏压技术的时序图600的实例。时序图600可示出包含激活阶段605、刷新阶段607及预充电阶段610的实例读取操作。时序图600可描绘随时间变化的电压。举例来说，时序图600可包含数字线电压615、字线电压620及极板线电压640。
在时间T1，可将数字线电压615从0V充电至读取电压630。举例来说，如参考图5所描述，电压源(例如，电压源510-l)可施加约等于读取电压630与共源共栅放大器的栅极电压的和的电压，以将数字线充电至读取电压630。在时间T2，可将字线电压620从0V充电至激活字线电压620。在此情况下，可在读取操作期间将电压施加至与存储器单元耦合的字线。可基于将字线电压620施加至字线而存取存储器单元。
在激活阶段605的第一部分期间(例如，从时间T2至时间T3)，存储器单元上的信号可在数字线电压615约等于读取电压630时产生，且数字线电压615、极板线电压640及字线电压620可维持于其相应电压。此处，可将存储器单元偏压至读取电压630，这是因为极板线电压640约等于0V。介于时间T2与时间T3之间，电荷可在存储器单元与关联于感测组件的电容器(例如，如参考图5所描述的电容器530-a)之间转移。在一些情况下，信号可在时间T2与时间T3之间放大。
在一些存储器装置中，可在激活阶段605的第一部分期间(例如，从时间T2至时间T3)将数字线电压615设定至写入电压635。此处，可将存储器单元偏压至大约写入电压635，且电荷可类似地在存储器单元与关联于感测组件的电容器之间转移。在一些情况下，相比从时间T2至时间T3将数字线电压615设定为读取电压630的存储器装置，这可与更低装置可靠性(例如，装置寿命)相关联。即，在相较于从时间T2至时间T3将写入电压635施加至存储器单元时，将读取电压630施加至数字线可在读取操作期间减少电压移位。另外，可能需要最小化存储器单元在存取操作期间的电压移位的量。减小在读取操作期间的电压移位可减少与读取操作相关联的电力消耗，且减少在读取操作期间至其它存储器单元的漏电流。另外，从时间T2至时间T3将数字线电压615从写入电压635减小至读取电压630可维持读取窗口，因此维持读取操作的可靠性。
在时间T3，数字线电压615可从读取电压630增大至写入电压635。举例来说，如参考图5所描述，电压源(例如，电压源510-l)可施加约等于写入电压635与共源共栅放大器的栅极电压的和的电压，以将数字线充电至写入电压635。在一些情况下，这可将存储器单元编程至状态(例如，逻辑0或逻辑1)。在一些情况下，可基于将数字线电压615增大至写入电压635，在时间T3或在时间T3之后激活感测组件。
刷新阶段607可从时间T4至时间T6遵循激活阶段605。在时间T4，存储器单元可经编程至状态。举例来说，存储器单元可经编程至第一状态或第二状态。如果存储器单元经编程至第一状态，那么可在时间T5减小数字线电压615直至时间T6为止(例如，如由数字线电压645所示)。如果存储器单元经编程至第二状态，那么可维持数字线电压615(例如，如由数字线电压650所示)。
在时间T6，可起始读取操作的预充电阶段610。数字线电压615可因为电压在时间T6被施加至数字线而增大。在此情况下，存储器单元可经编程至第一状态。
在时间T7，极板线电压640可因为电压在预充电阶段610期间被施加至极板线而增大。此处，存储器单元可经偏压至由极板线电压640与数字线电压615之间的差所指示的电压。在一些情况下，在预充电阶段610期间至存储器单元的电压偏压的极性可为与在激活阶段605期间施加至存储器单元的电压偏压相反的极性。
在时间T8，存储器装置可开始解决读取操作的预充电阶段610，且整体解决读取操作。举例来说，极板线电压640可减小至0V。
在时间T9，存储器装置可通过将数字线电压615偏压至电压0V来继续解决预充电阶段610。
在时间T10，存储器装置可通过取消激活字线电压620来解决及/或完成读取操作。当对字线电压进行偏压时，存储器单元可与数字线隔离。
图7展示根据如本文所公开的实例的在读取操作期间支持存储器单元偏压技术的存储器装置705的框图700。存储器装置705可为如参考图1至6所描述的存储器装置的方面的实例。存储器装置705可包含第一电压偏压管理器710、第二电压偏压管理器715、转移电荷组件720、感测组件管理器725、预充电组件730、第三电压偏压管理器735、共源共栅放大器电压管理器740、耦合组件745、去耦组件750及刷新阶段管理器755。这些模块中的每一者可直接地或间接地(例如，经由一或多个总线)彼此通信。
第一电压偏压管理器710可在读取操作的激活阶段期间将存储器单元偏压至第一电压。在一些实例中，将存储器单元偏压至第一电压可基于第三电压(例如，施加至将数字线与感测组件选择性地耦合的共源共栅放大器的栅极)与共源共栅放大器的阈值电压之间的差。在一些情况下，将存储器单元偏压至第一电压是基于数字线与耦合于存储器单元的极板线之间的电压差。
第二电压偏压管理器715可在将存储器单元偏压至第一电压之后，在读取操作的激活阶段期间将存储器单元偏压至大于第一电压的第二电压。在一些情况下，将存储器单元偏压至第二电压是基于数字线与耦合于存储器单元的极板线之间的电压差。在一些情况下，将存储器单元偏压至第二电压是基于第四电压(例如，施加至将数字线与感测组件选择性地耦合的共源共栅放大器的栅极)与共源共栅放大器的阈值电压之间的差。
转移电荷组件720可基于将存储器单元偏压至第一电压而在存储器单元与关联于感测组件的电容器之间转移电荷，其中将存储器单元偏压至第二电压是基于转移电荷。
感测组件管理器725可基于将存储器单元偏压至第二电压而激活感测组件以存储与存储器单元相关联的值，其中起始读取操作的刷新阶段是基于激活感测组件。
预充电组件730可在读取操作的刷新阶段之后，基于在将存储器单元偏压至第一电压之前由存储器单元存储的值而起始读取操作的预充电阶段。
第三电压偏压管理器735可基于起始读取操作的预充电阶段而将存储器单元偏压至第三电压，其中第一电压及第二电压具有第一极性，且第三电压具有不同于第一极性的第二极性。
共源共栅放大器电压管理器740可将第三电压施加至将数字线与感测组件选择性地耦合的共源共栅放大器的栅极，其中将存储器单元偏压至第一电压是基于将第三电压施加至共源共栅放大器的栅极。在一些情况下，共源共栅放大器电压管理器740可将大于第三电压的第四电压施加至共源共栅放大器的栅极，其中将存储器单元偏压至第二电压是至少部分基于将第四电压施加至共源共栅放大器的栅极。
耦合组件745可在将第三电压施加至共源共栅放大器之后将存储器单元与数字线耦合，其中在读取操作的激活阶段期间将存储器单元偏压至第一电压是基于将存储器单元与数字线耦合。
去耦组件750在起始读取操作的预充电阶段之后将存储器单元从数字线去耦。
刷新阶段管理器755可基于将存储器单元偏压至第二电压而起始读取操作的刷新阶段。在一些实例中，刷新阶段管理器755可基于在将存储器单元偏压至第一电压之前由存储器单元存储的第一值，在读取操作的刷新阶段期间将存储器单元维持于第二电压。另外或替代地，刷新阶段管理器755可基于在将存储器单元偏压至第一电压之前由存储器单元存储的第二值，在读取操作的刷新阶段期间从第二电压减去被施加至存储器单元的偏压。
图8展示根据如本文所公开的实例的示出在读取操作期间支持存储器单元偏压技术的一或多种方法800的流程图。方法800的操作可由如本文所描述的存储器装置或其组件实施。举例来说，方法800的操作可由如参看图7所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件来执行所描述功能。另外或替代地，存储器装置可使用专用硬件来执行所描述功能的方面。
在805，存储器装置可在读取操作的激活阶段期间将存储器单元偏压至第一电压。805的操作可根据本文中所描述的方法来执行。在一些实例中，805的操作的方面可由如参考图7所描述的第一电压偏压管理器执行。
在810，存储器装置可在将存储器单元偏压至第一电压之后，在读取操作的激活阶段期间将存储器单元偏压至大于第一电压的第二电压。810的操作可根据本文中所描述的方法来执行。在一些实例中，810的操作的方面可由如参考图7所描述的第二电压偏压管理器执行。
在815，存储器装置可基于将存储器单元偏压至第二电压而起始读取操作的刷新阶段。815的操作可根据本文中所描述的方法来执行。在一些实例中，815的操作的方面可由如参考图7所描述的刷新阶段管理器执行。
在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法800。设备可包含用于以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在读取操作的激活阶段期间将存储器单元偏压至第一电压；在将存储器单元偏压至第一电压之后，在读取操作的激活阶段期间将存储器单元偏压至大于第一电压的第二电压；及基于将存储器单元偏压至第二电压而起始读取操作的刷新阶段。
方法800及本文中所描述的设备的一些情况可进一步包含用于基于将存储器单元偏压至第一电压而在存储器单元与关联于感测组件的电容器之间转移电荷的操作、特征、构件或指令，其中将存储器单元偏压至第二电压可基于转移电荷。
方法800及本文中所描述的设备的一些例子可进一步包含用于基于将存储器单元偏压至第二电压而激活感测组件以存储与存储器单元相关联的值的操作、特征、构件或指令，其中起始读取操作的刷新阶段可基于激活感测组件。
方法800及本文中所描述的设备的一些实例可进一步包含用于在读取操作的刷新阶段之后，基于在将存储器单元偏压至第一电压之前由存储器单元存储的值而起始读取操作的预充电阶段的操作、特征、构件或指令。
方法800及本文中所描述的设备的一些情况可进一步包含用于基于起始读取操作的预充电阶段而将存储器单元偏压至第三电压的操作、特征、构件或指令，其中第一电压及第二电压可具有第一极性，且第三电压可具有不同于第一极性的第二极性。
方法800及本文中所描述的设备的一些例子可进一步包含用于将第三电压施加至将数字线与感测组件选择性地耦合的共源共栅放大器的栅极(其中将存储器单元偏压至第一电压可基于将第三电压施加至共源共栅放大器的栅极)，及将大于第三电压的第四电压施加至共源共栅放大器的栅极(其中将存储器单元偏压至第二电压可至少部分基于将第四电压施加至共源共栅放大器的栅极)的操作、特征、构件或指令。
在方法800及本文中所描述的设备的一些实例中，将存储器单元偏压至第一电压可至少基于第三电压与共源共栅放大器的阈值电压之间的差，且将存储器单元偏压至第二电压可基于第四电压与共源共栅放大器的阈值电压之间的差。
方法800及本文中所描述的设备的一些情况可进一步包含用于在将第三电压施加至共源共栅放大器之后将存储器单元与数字线耦合的操作、特征、构件或指令，其中在读取操作的激活阶段期间将存储器单元偏压至第一电压可基于将存储器单元与数字线耦合。
方法800及本文中所描述的设备的一些例子可进一步包含用于在起始读取操作的预充电阶段之后将存储器单元从数字线去耦的操作、特征、构件或指令。
方法800及本文中所描述的设备的一些实例可进一步包含用于基于在将存储器单元偏压至第一电压之前由存储器单元存储的第一值，在读取操作的刷新阶段期间将存储器单元维持于第二电压；或基于在将存储器单元偏压至第一电压之前由存储器单元存储的第二值，在读取操作的刷新阶段期间从第二电压减去被施加至存储器单元的偏压的操作、特征、构件或指令。
在方法800及本文中所描述的设备的一些实例中，将存储器单元偏压至第一电压及第二电压可基于数字线与耦合于存储器单元的极板线之间的电压差。
应注意，本文所描述的方法是可能的实施方案，且操作及步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合方法中的两者或更多者的部分。
描述一种设备。所述设备可包含偏压组件，其经配置以在读取操作的激活阶段期间将存储器单元偏压至第一电压，及在将所述存储器单元偏压至所述第一电压之后，在所述读取操作的所述激活阶段期间将所述存储器单元偏压至大于所述第一电压的第二电压。所述设备可进一步包含刷新组件，其用于基于将所述存储器单元偏压至所述第二电压而起始所述读取操作的刷新阶段。
所述设备的一些实例可包含电荷转移组件，其用于基于将所述存储器单元偏压至所述第一电压而在所述存储器单元与关联于感测组件的电容器之间转移电荷，其中将所述存储器单元偏压至所述第二电压可基于转移所述电荷。
所述设备的一些情况可包含激活组件，其用于基于将所述存储器单元偏压至所述第二电压而激活感测组件以存储与所述存储器单元相关联的值，其中起始所述读取操作的所述刷新阶段可基于激活所述感测组件。
所述设备的一些例子可包含预充电组件，其用于在所述读取操作的所述刷新阶段之后，基于在将所述存储器单元偏压至所述第一电压之前由所述存储器单元存储的值而起始所述读取操作的预充电阶段。
在一些实例中，所述偏压组件可经进一步配置以基于起始所述读取操作的所述预充电阶段而将所述存储器单元偏压至第三电压，其中所述第一电压及所述第二电压可具有第一极性，且所述第三电压可具有不同于所述第一极性的第二极性。
在一些情况下，所述偏压组件可经进一步配置以将第三电压施加至将数字线与感测组件选择性地耦合的共源共栅放大器的栅极，其中将所述存储器单元偏压至所述第一电压可基于将所述第三电压施加至所述共源共栅放大器的所述栅极；及将大于所述第三电压的第四电压施加至所述共源共栅放大器的所述栅极，其中将所述存储器单元偏压至所述第二电压可基于将所述第四电压施加至所述共源共栅放大器的所述栅极。
在一些情况下，将所述存储器单元偏压至所述第一电压可至少基于所述第三电压与所述共源共栅放大器的阈值电压之间的差，且将所述存储器单元偏压至所述第二电压可基于所述第四电压与所述共源共栅放大器的所述阈值电压之间的差。
所述设备的一些实例可包含耦合组件，其经配置以在将所述第三电压施加至所述共源共栅放大器之后将所述存储器单元与所述数字线耦合，其中在所述读取操作的所述激活阶段期间将所述存储器单元偏压至所述第一电压可基于将所述存储器单元与所述数字线耦合。
在一些情况下，所述耦合组件可经进一步配置以在起始所述读取操作的预充电阶段之后将所述存储器单元从所述数字线去耦。
在一些情况下，所述偏压组件可经进一步配置以基于在将所述存储器单元偏压至所述第一电压之前由所述存储器单元存储的第一值，在所述读取操作的所述刷新阶段期间将所述存储器单元维持于所述第二电压；或基于在将所述存储器单元偏压至所述第一电压之前由所述存储器单元存储的第二值，在所述读取操作的所述刷新阶段期间从所述第二电压减去被施加至所述存储器单元的偏压。
在一些实例中，将所述存储器单元偏压至所述第一电压及所述第二电压可基于数字线与耦合于所述存储器单元的极板线之间的电压差。
描述一种设备。所述设备可包含：存储器阵列：及控制器，其与所述存储器阵列耦合且可操作以：在读取操作的激活阶段期间将所述存储器阵列的存储器单元偏压至第一电压；在将所述存储器单元偏压至所述第一电压之后，在所述读取操作的所述激活阶段期间将所述存储器单元偏压至大于所述第一电压的第二电压；及基于将所述存储器单元偏压至所述第二电压而起始所述读取操作的刷新阶段。
在一些实例中，所述控制器可进一步可操作以基于将所述存储器单元偏压至所述第一电压而在所述存储器单元与关联于感测组件的电容器之间转移电荷，其中将所述存储器单元偏压至所述第二电压可基于转移所述电荷。
在一些情况下，所述控制器可进一步可操作以基于将所述存储器单元偏压至所述第二电压而激活感测组件以存储与所述存储器单元相关联的值，其中起始所述读取操作的所述刷新阶段可基于激活所述感测组件。
可使用各种不同技术及技艺中的任何者来表示本文中所描述的信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示遍及以上描述可能参考的数据、指令、命令、信息、信号、位、符号及码片。一些图式可将信号示出为单一信号；然而，所属领域的一般技术人员应理解，所述信号可表示信号的总线，其中所述总线可具有多种位宽度。
术语“电子通信”、“导电接触”、“连接”及“耦合”可指支持组件之间的信号流动的组件之间的关系。如果在组件之间存在可在任何时候支持组件之间的信号流动的任何导电路径，那么组件被视为彼此电子通信(或导电接触或连接或耦合)。在任何给定时间，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可基于包含所连接组件的装置的操作而为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
术语“耦合”是指从其中信号目前不能够经由导电路径在组件之间传达的组件之间的开路关系至其中信号可经由导电路径在组件之间传达的组件之间的开路关系移动的条件。当例如控制器的组件将其它组件耦合在一起时，所述组件起始允许信号经由先前并不准许信号流动的导电路径而在其它组件之间流动的改变。
术语“隔离”是指其中信号当前不能够在组件之间流动的所述组件之间的关系。如果在组件之间存在开路，那么所述组件彼此隔离。举例来说，由定位于组件之间的开关分离的两个组件在开关断开时彼此隔离。在控制器将两个组件彼此隔离时，控制器影响防止信号使用先前准许信号流动的导电路径在组件之间流动的改变。
如本文所用，术语“大致上”意指经修饰的特性(例如由术语大致上修饰的动词或形容词)不必是绝对值但足够接近以便实现所述特性的优点。
可在例如硅、锗、硅-锗合金、砷化镓、氮化镓等的半导体衬底上形成本文中所论述的包含存储器阵列的装置。在一些实例中，衬底为半导体晶片。在其它状况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOS)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物种掺杂而控制衬底或衬底的子区的导电性。可通过离子植入或通过任何其它掺杂方式在衬底的初始形成或生长期间执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如，金属)连接至其它电子元件。源极及漏极可为导电的，且可包括重掺杂(例如简并)的半导体区。源极与漏极可通过轻微掺杂的半导体区或沟道分隔。如果沟道为n型(即，多数载流子为电子)，那么FET可被称为n型FET。如果沟道为p型(即，多数载流子为空穴)，那么FET可被称为p型FET。沟道可由绝缘栅极氧化物覆盖。可通过将电压施加至栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加至n型FET或p型FET可使得沟道变得导电。在将大于或等于晶体管的阈值电压的电压施加至晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加至晶体管栅极时，晶体管可“断开”或“取消激活”。
本文结合附图所阐述的描述描述实例配置，且并不表示可实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意指“充当实例、例子或说明”，且并不意指“优选”或“优于其它实例”。具体实施方式包含特定细节以提供对所描述技术的理解。然而，可在没有这些特定细节的情况下实践这些技术。在一些情况下，以框图形式展示熟知的结构及装置以便避免混淆所描述实例的概念。
在随附图式中，相似组件或特征可具有相同参考标记。另外，可通过在参考标记之后使用短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一者。
可使用各种不同技术及技艺中的任何者来表示本文中所描述的信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示遍及以上描述可能参考的数据、指令、命令、信息、信号、位、符号及码片。
结合本公开所描述的各种说明性块及模块可通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心，或任何其它此类配置)。
本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案在本公开及随附权利要求书的范围内。举例来说，归因于软件的本质，上文所描述的功能可使用由处理器、硬件、固件、硬连线或这些中的任一者的组合执行的软件实施。实施功能的特征还可在物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。另外，如本文中所使用(包含在权利要求书中)，“或”在用于项目列表(例如，以例如“中的至少一者”或“中的一或多者”的短语作为结尾的项目列表)中时指示包含性列表，使得例如A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文所用，短语“基于”不应被认作对封闭条件集合的参考。举例来说，在不脱离本公开的范围的情况下，被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文中所使用，应以与短语“至少部分基于”相同的方式来解释短语“基于”。
提供本文中的描述以使所属领域的技术人员能够进行或使用本公开。对本公开的各种修改对于所属领域的技术人员来说将显而易见，且本文中所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变体。因此，本公开并不限于本文中所描述的实例及设计，而是应符合与本文中所公开的原理及新颖特征相一致的最广范围。

Claims (25)

1.一种方法，其包括：
在读取操作的激活阶段期间将存储器单元偏压至第一电压；
在将所述存储器单元偏压至所述第一电压之后，在所述读取操作的所述激活阶段期间将所述存储器单元偏压至大于所述第一电压的第二电压；及
至少部分基于将所述存储器单元偏压至所述第二电压而起始所述读取操作的刷新阶段。
2.根据权利要求1所述的方法，其进一步包括：
至少部分基于将所述存储器单元偏压至所述第一电压而在所述存储器单元与关联于感测组件的电容器之间转移电荷，其中将所述存储器单元偏压至所述第二电压是至少部分基于转移所述电荷。
3.根据权利要求1所述的方法，其进一步包括：
至少部分基于将所述存储器单元偏压至所述第二电压而激活感测组件以存储与所述存储器单元相关联的值，其中起始所述读取操作的所述刷新阶段是至少部分基于激活所述感测组件。
4.根据权利要求1所述的方法，其进一步包括：
在所述读取操作的所述刷新阶段之后，至少部分基于在将所述存储器单元偏压至所述第一电压之前由所述存储器单元存储的值而起始所述读取操作的预充电阶段。
5.根据权利要求4所述的方法，其进一步包括：
至少部分基于起始所述读取操作的所述预充电阶段而将所述存储器单元偏压至第三电压，其中所述第一电压及所述第二电压具有第一极性，且所述第三电压具有不同于所述第一极性的第二极性。
6.根据权利要求1所述的方法，其进一步包括：
将第三电压施加至将数字线与感测组件选择性地耦合的共源共栅放大器的栅极，其中将所述存储器单元偏压至所述第一电压是至少部分基于将所述第三电压施加至所述共源共栅放大器的所述栅极；及
将大于所述第三电压的第四电压施加至所述共源共栅放大器的所述栅极，其中将所述存储器单元偏压至所述第二电压是至少部分基于将所述第四电压施加至所述共源共栅放大器的所述栅极。
7.根据权利要求6所述的方法，其中：
将所述存储器单元偏压至所述第一电压是至少基于所述第三电压与所述共源共栅放大器的阈值电压之间的差；且
将所述存储器单元偏压至所述第二电压是至少部分基于所述第四电压与所述共源共栅放大器的所述阈值电压之间的差。
8.根据权利要求6所述的方法，其进一步包括：
在将所述第三电压施加至所述共源共栅放大器之后将所述存储器单元与所述数字线耦合，其中在所述读取操作的所述激活阶段期间将所述存储器单元偏压至所述第一电压是至少部分基于将所述存储器单元与所述数字线耦合。
9.根据权利要求8所述的方法，其进一步包括：
在起始所述读取操作的预充电阶段之后将所述存储器单元从所述数字线去耦。
10.根据权利要求1所述的方法，其进一步包括：
至少部分基于在将所述存储器单元偏压至所述第一电压之前由所述存储器单元存储的第一值，在所述读取操作的所述刷新阶段期间将所述存储器单元维持于所述第二电压；或
至少部分基于在将所述存储器单元偏压至所述第一电压之前由所述存储器单元存储的第二值，在所述读取操作的所述刷新阶段期间从所述第二电压减去被施加至所述存储器单元的偏压。
11.根据权利要求1所述的方法，其中：
将所述存储器单元偏压至所述第一电压及所述第二电压是至少部分基于数字线与耦合于所述存储器单元的极板线之间的电压差。
12.一种设备，其包括：
偏压组件，其经配置以：
在读取操作的激活阶段期间将存储器单元偏压至第一电压；
在将所述存储器单元偏压至所述第一电压之后，在所述读取操作的所述激活阶段期间将所述存储器单元偏压至大于所述第一电压的第二电压；及
刷新组件，其用于至少部分基于将所述存储器单元偏压至所述第二电压而起始所述读取操作的刷新阶段。
13.根据权利要求12所述的设备，其进一步包括：
电荷转移组件，其用于至少部分基于将所述存储器单元偏压至所述第一电压而在所述存储器单元与关联于感测组件的电容器之间转移电荷，其中将所述存储器单元偏压至所述第二电压是至少部分基于转移所述电荷。
14.根据权利要求12所述的设备，其进一步包括：
激活组件，其用于至少部分基于将所述存储器单元偏压至所述第二电压而激活感测组件以存储与所述存储器单元相关联的值，其中起始所述读取操作的所述刷新阶段是至少部分基于激活所述感测组件。
15.根据权利要求12所述的设备，其进一步包括：
预充电组件，其用于在所述读取操作的所述刷新阶段之后，至少部分基于在将所述存储器单元偏压至所述第一电压之前由所述存储器单元存储的值而起始所述读取操作的预充电阶段。
16.根据权利要求15所述的设备，其中所述偏压组件经进一步配置以：
至少部分基于起始所述读取操作的所述预充电阶段而将所述存储器单元偏压至第三电压，其中所述第一电压及所述第二电压具有第一极性，且所述第三电压具有不同于所述第一极性的第二极性。
17.根据权利要求12所述的设备，其中所述偏压组件经进一步配置以：
将第三电压施加至将数字线与感测组件选择性地耦合的共源共栅放大器的栅极，其中将所述存储器单元偏压至所述第一电压是至少部分基于将所述第三电压施加至所述共源共栅放大器的所述栅极；及
将大于所述第三电压的第四电压施加至所述共源共栅放大器的所述栅极，其中将所述存储器单元偏压至所述第二电压是至少部分基于将所述第四电压施加至所述共源共栅放大器的所述栅极。
18.根据权利要求17所述的设备，其中：
将所述存储器单元偏压至所述第一电压是至少基于所述第三电压与所述共源共栅放大器的阈值电压之间的差；且
将所述存储器单元偏压至所述第二电压是至少部分基于所述第四电压与所述共源共栅放大器的所述阈值电压之间的差。
19.根据权利要求17所述的设备，其进一步包括：
耦合组件，其经配置以在将所述第三电压施加至所述共源共栅放大器之后将所述存储器单元与所述数字线耦合，其中在所述读取操作的所述激活阶段期间将所述存储器单元偏压至所述第一电压是至少部分基于将所述存储器单元与所述数字线耦合。
20.根据权利要求19所述的设备，其中所述耦合组件经进一步配置以：
在起始所述读取操作的预充电阶段之后将所述存储器单元从所述数字线去耦。
21.根据权利要求12所述的设备，其中所述偏压组件经进一步配置以：
至少部分基于在将所述存储器单元偏压至所述第一电压之前由所述存储器单元存储的第一值，在所述读取操作的所述刷新阶段期间将所述存储器单元维持于所述第二电压；或
至少部分基于在将所述存储器单元偏压至所述第一电压之前由所述存储器单元存储的第二值，在所述读取操作的所述刷新阶段期间从所述第二电压减去被施加至所述存储器单元的偏压。
22.根据权利要求12所述的设备，其中：
将所述存储器单元偏压至所述第一电压及所述第二电压是至少部分基于数字线与耦合于所述存储器单元的极板线之间的电压差。
23.一种设备，其包括：
存储器阵列；及
控制器，其与所述存储器阵列耦合且能够操作以：
在读取操作的激活阶段期间将所述存储器阵列的存储器单元偏压至第一电压；
在将所述存储器单元偏压至所述第一电压之后，在所述读取操作的所述激活阶段期间将所述存储器单元偏压至大于所述第一电压的第二电压；及
至少部分基于将所述存储器单元偏压至所述第二电压而起始所述读取操作的刷新阶段。
24.根据权利要求23所述的设备，其中所述控制器进一步能够操作以：
至少部分基于将所述存储器单元偏压至所述第一电压而在所述存储器单元与关联于感测组件的电容器之间转移电荷，其中将所述存储器单元偏压至所述第二电压是至少部分基于转移所述电荷。
25.根据权利要求23所述的设备，其中所述控制器进一步能够操作以：
至少部分基于将所述存储器单元偏压至所述第二电压而激活感测组件以存储与所述存储器单元相关联的值，其中起始所述读取操作的所述刷新阶段是至少部分基于激活所述感测组件。
CN202180024553.9A 2020-03-30 2021-03-09 读取操作期间的存储器单元偏压技术 Withdrawn CN115699182A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/834,941 2020-03-30
US16/834,941 US11348635B2 (en) 2020-03-30 2020-03-30 Memory cell biasing techniques during a read operation
PCT/US2021/021508 WO2021202064A1 (en) 2020-03-30 2021-03-09 Memory cell biasing techniques during a read operation

Publications (1)

Publication Number Publication Date
CN115699182A true CN115699182A (zh) 2023-02-03

Family

ID=77856372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180024553.9A Withdrawn CN115699182A (zh) 2020-03-30 2021-03-09 读取操作期间的存储器单元偏压技术

Country Status (6)

Country Link
US (2) US11348635B2 (zh)
EP (1) EP4111451A4 (zh)
JP (1) JP2023519951A (zh)
CN (1) CN115699182A (zh)
TW (1) TWI773181B (zh)
WO (1) WO2021202064A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023150647A1 (en) 2022-02-02 2023-08-10 Sana Biotechnology, Inc. Methods of repeat dosing and administration of lipid particles or viral vectors and related systems and uses

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270967A (en) * 1991-01-16 1993-12-14 National Semiconductor Corporation Refreshing ferroelectric capacitors
NO312699B1 (no) * 2000-07-07 2002-06-17 Thin Film Electronics Asa Adressering av minnematrise
US7082073B2 (en) 2004-12-03 2006-07-25 Micron Technology, Inc. System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
KR100623618B1 (ko) * 2005-03-31 2006-09-14 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
US7660183B2 (en) 2005-08-01 2010-02-09 Rambus Inc. Low power memory device
KR100753048B1 (ko) 2005-09-05 2007-08-30 주식회사 하이닉스반도체 반도체 메모리 장치의 주변영역 전압 발생 장치
TW201201206A (en) * 2010-06-10 2012-01-01 Mosaid Technologies Inc Semiconductor memory device with sense amplifier and bitline isolation
US8576649B1 (en) 2010-07-02 2013-11-05 Farid Nemati Sense amplifiers and operations thereof
KR20140080945A (ko) 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9613691B2 (en) 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
US10269406B2 (en) 2016-05-19 2019-04-23 University of Pittsburgh—of the Commonwealth System of Higher Education Adaptive refreshing and read voltage control scheme for a memory device such as an FeDRAM
US10475498B2 (en) * 2017-07-18 2019-11-12 Micron Technology, Inc. Self-boost, source following, and sample-and-hold for accessing memory cells

Also Published As

Publication number Publication date
EP4111451A4 (en) 2023-09-06
JP2023519951A (ja) 2023-05-15
US20210304812A1 (en) 2021-09-30
US11348635B2 (en) 2022-05-31
EP4111451A1 (en) 2023-01-04
US20220270667A1 (en) 2022-08-25
WO2021202064A1 (en) 2021-10-07
TWI773181B (zh) 2022-08-01
TW202205282A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
US10438642B2 (en) Offset compensation for ferroelectric memory cell sensing
KR102627708B1 (ko) 분할 커패시터를 갖는 감지 증폭기
US11887689B2 (en) Techniques for precharging a memory cell
US20190318776A1 (en) Cell-specific reference generation and sensing
CN112908367B (zh) 用于感测存储器单元的差分放大器方案
CN110880338A (zh) 基于源极跟随器的感测方案
US11545206B2 (en) Differential amplifier sensing schemes for non-switching state compensation in a memory device
CN112041926A (zh) 感测存储器单元
US20220270667A1 (en) Memory cell biasing techniques during a read operation
CN113838513B (zh) 用于存储器装置的差分感测
US11837269B2 (en) Deck-level signal development cascodes
US20230267977A1 (en) Signal development circuitry layouts in a memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20230203