CN115692251A - 原位生成过程和系统 - Google Patents

原位生成过程和系统 Download PDF

Info

Publication number
CN115692251A
CN115692251A CN202210876995.2A CN202210876995A CN115692251A CN 115692251 A CN115692251 A CN 115692251A CN 202210876995 A CN202210876995 A CN 202210876995A CN 115692251 A CN115692251 A CN 115692251A
Authority
CN
China
Prior art keywords
hydrogen
halide
hydrogen halide
substrate
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210876995.2A
Other languages
English (en)
Inventor
V.夏尔马
M.吉文斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM IP Holding BV
Original Assignee
ASM IP Holding BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM IP Holding BV filed Critical ASM IP Holding BV
Publication of CN115692251A publication Critical patent/CN115692251A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H01L21/02049—Dry cleaning only with gaseous HF
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及原位生成卤化氢的方法，该卤化氢用于从衬底表面层上的其他材料选择性蚀刻材料的蚀刻过程，本发明还涉及利用原位生成的卤化氢进行蚀刻的方法，以及实施所公开过程的系统。

Description

原位生成过程和系统
技术领域
本公开总体涉及适用于制造电子器件的方法和系统。更具体地，本公开涉及用于蚀刻过程的原位生成卤化氢的方法、利用原位生成的卤化氢的蚀刻方法以及用于实施所公开的过程的系统。
背景技术
诸如原子层沉积(ALD)的气相沉积过程在本领域中是众所周知的。ALD过程通常利用气相反应物的交替和顺序脉冲，以受控和高度保形的方式沉积材料单层。由ALD沉积的薄膜用于各种各样的应用，例如用于集成电路的形成。在这些应用中，材料的受控去除(蚀刻)也是非常理想的。蚀刻过程中的一个问题是常用的蚀刻剂会带来储存、安全和运输问题。例如，卤化氢材料，例如HCl或HF，特别是它们的无水或吡啶形式，对大多数容器是高度腐蚀性的，并且运输是危险的。因此，在现场长时间存放这些材料可能是非常危险和不可取的。因此，需要解决方案来容易地提供期望的蚀刻剂材料，同时限制储存、安全和运输问题。
发明内容
本发明内容可以简化的形式介绍一些概念，这将在下面进一步详细描述。本发明内容不旨在必要地标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。
本发明的各方面可以通过公开能够形成用于从衬底表面选择性去除(蚀刻)材料的容易获得的蚀刻剂的过程和系统来克服现有技术中的缺陷。在一方面，用于生成蚀刻剂的过程被结合到蚀刻过程中，使得蚀刻剂被原位提供。以这种方式，蚀刻过程只需要很少甚至不需要运输或长期储存蚀刻剂。在其他方面，用于生成蚀刻剂的过程被结合到其中具有蚀刻步骤的沉积过程中，使得材料沉积在衬底上以形成层，然后利用原位生成的卤化氢从沉积层选择性地蚀刻材料。
如本文所用，应理解，术语“原位”是指本文所述的卤化氢在与待蚀刻的衬底表面相同的位置处或相同的系统内生成。这意味着所生成的卤化氢或者发生在容纳待蚀刻衬底的同一容器(例如半导体处理设备的反应室)内，或者至少在卤化氢形成后，所生成的卤化氢与待蚀刻衬底流体连接和/或可能立即接触。以这种方式，在卤化氢蚀刻剂生成时，卤化氢能够在例如打开阀时立即被输送到衬底表面。
在一方面，公开了一种在半导体处理设备中原位生成蚀刻剂的方法，该方法包括在半导体处理设备中原位生成卤化氢形式的蚀刻剂，该卤化氢是在氢气存在下由前体卤化物生成的，反应物包括氢或氢和氧。
另一方面，公开了一种在半导体处理设备中从衬底蚀刻可蚀刻材料的方法，该方法包括：在包含氢或氢和氧的反应物存在下，从前体卤化物原位生成卤化氢；以及经由卤化氢从半导体处理设备中的衬底的表面层选择性地蚀刻可蚀刻材料。
在又一方面，公开了一种半导体处理设备，包括：卤化氢生成空间，在该空间内，在包含氢气和氢气或氧气的反应物的存在下，从前体卤化物生成卤化氢；以及包括衬底的反应室，该衬底在其表面层上包括可蚀刻材料，该反应室与卤化氢生成空间流体连通，用于通过卤化氢从表面层选择性地去除可蚀刻材料。
附图说明
被包括进来以提供对本公开的进一步理解并构成本说明书的一部分的附图示出了示例性实施例，并与描述一起帮助解释本公开的原理。在附图中：
图1示出了根据本发明一方面的用于从衬底的表面层蚀刻可蚀刻材料的系统的实施例。
图2示出了根据本发明另一方面的用于从衬底的表面层蚀刻可蚀刻材料的系统的实施例。
图3示出了根据本发明又一方面的用于从衬底的表面层蚀刻可蚀刻材料的系统的实施例。
图4示出了根据本发明又一方面的用于从衬底的表面层蚀刻可蚀刻材料的系统的实施例。
图5示出了根据本发明又一方面的用于沉积材料(包括待蚀刻的材料)的系统的实施例。
附图中的元件是为了简单和清楚而示出的，并不一定是按比例绘制的。例如，图中的一些元件的尺寸可能相对于其他元件被夸大，以有助于提高对本公开的所示实施例的理解。
具体实施方式
下面提供的方法、结构、器件和设备的示例性实施例的描述仅仅是示例性的，并且仅仅是为了说明的目的。以下描述不旨在限制本公开或权利要求的范围。此外，对具有所述特征的多个实施例的叙述并不旨在排除具有附加特征的其他实施例或者结合了所述特征的不同组合的其他实施例。例如，各种实施例被阐述为示例性实施例，并且可以在从属权利要求中叙述。
本领域技术人员将理解，本发明延伸到具体公开的实施例和/或本发明的用途及其明显的修改和等同物之外。因此，意图是所公开的本发明的范围不应被下面描述的具体公开的实施例所限制。除非另有说明，否则示例性实施例或其部件可以组合或者可以彼此分开应用。
在本公开中，变量的任何两个数字可以构成该变量的可行范围，并且所指出的任何范围可以包括或不包括端点。此外，所指出的变量的任何值(不管它们是否用“约”表示)可以指精确值或近似值，并且包括等同物，并且可以指平均值、中间值、代表性值、多数值等。
在一方面，公开了一种用于半导体处理设备的原位生成蚀刻剂的方法。该方法包括原位生成用于半导体处理设备的蚀刻剂，其中蚀刻剂为卤化氢的形式，该卤化氢是在包含氢或氢和氧的反应物的存在下从前体卤化物生成的。
在一实施例中，在容纳衬底的半导体处理设备的反应室内，或者可替代地在与半导体处理设备内的反应室连通的容器内进行生成，使得所生成的卤化氢在原位生成，并且立即可用于从衬底表面层选择性地蚀刻可蚀刻材料。
本文所述的生成的卤化氢包括式HX，其中X是卤素，例如氟、氯、溴或碘。在某些实施例中，卤化氢包括选自HBr、HCl、HF、HI及其组合的成员。
前体卤化物可以包括适用于在氢或氢和氧存在下形成卤化氢的任何合适化合物。在一实施例中，前体卤化物包括金属、非金属卤化物、类金属卤化物或其组合。在一实施例中，金属、非金属或类金属卤化物包括式MXa，其中X＝一种或多种卤化物，其中M是金属、非金属或类金属，并且其中a＝1至8。在特定实施例中，前体卤化物包括金属卤化物。金属卤化物的金属可以是任何合适的金属，例如Al、Zr等。
在其他实施例中，前体卤化物包括非金属卤化物。在一实施例中，非金属化合物包括式MXa，其中M是非金属，X＝一种或多种卤化物，a＝1至8。在进一步的实施例中，前体卤化物包括类金属卤化物。在一实施例中，类金属卤化物包括式MXa，其中M是类金属，X＝一种或多种卤化物，a＝1至8。鉴于以上所述，在某些实施例中，前体卤化物包括选自以下化合物组的化合物：
a.非金属卤化物，比如S2Cl2,Se2Cl2,SCl2,SeCl4,SeF4/6或SeCl2；
b.类金属卤化物，比如SiCl4,SbCl3,SbCl5或BCl3；
c.非金属或类金属卤氧化物，比如SeO2Cl2,SO2Cl2,NOF,NOCl,NO2F或SeOCl2；或者
d.混合卤化物，比如NCl2F,NF2Cl,NOF,NOCl或NO2F。
当前体卤化物包括式MXa的卤氧化物时，其中M是非金属，X＝一种或多种卤化物，a＝1-8，该化合物的氧组分被理解为包括在M的定义中，但在计算M与X的比率时不计算在内。此外，当前体卤化物包括式MXa的混合卤化物时，其中M是非金属，X＝一种或多种卤化物，a＝1至8，应当理解，式中的两种或更多种卤化物一起计为X。在某些实施例中，前体卤化物包括非金属，比如S或Se。在其他实施例中，前体卤化物包括类金属，比如Si或Sb。
在特定实施例中，卤化物前体化合物包括选自NbF5,TiCl4,SiCl4,MoF6,WF6,TaF5,AlCl3,SbF3,SF4,SbF5,SF6及其组合的成员。在某些实施例中，当前体卤化物包括类金属卤化物时，类金属可以选自硼、硅、锗、砷、锑、碲及其组合。在特定实施例中，使用类金属，并且类金属包括硅。此外，在特定实施例中，前体卤化物包括NbF5或SiCl4中的至少一种，并且在某些实施例中包括NbF5或SiCl4中的每一种。
仅出于说明的目的，当前体卤化物包括NbF5和/或SiCl4，并且在某些实施例中包括NbF5或SiCl4中的每一种时，卤化氢物质的生成可以根据以下反应进行：
2NbF5+5H2O→NbOFx+HF→Nb2O5+10HF
SiCl4+2H2O→SiO2+4HCl。
卤化氢的生成是在包含氢或氢和氧的反应物(在本文中简称为“反应物”)的存在下进行的。在一实施例中，反应物包括氢气、包括氢和氧的化合物、或者包括氢气和氧气的气体混合物。因此，在一实施例中，卤化氢的生成是在氢气存在下进行的。在其他实施例中，氢和氧都用于从卤化物前体化合物生成卤化氢物质。
在某些实施例中，至少一部分氢和氧由选自水、O2、臭氧(O3)、过氧化氢(H2O2)、有机酸、空气及其组合的一个或多个成员提供。可替代地，氢和氧可以由包含氢和氧的任何其他合适的物质提供。
在一实施例中，与前体卤化物反应所需的氢和氧在同一化合物中提供。在这样的实施例中，氢和氧可以水、过氧化氢或有机酸(例如甲酸或乙酸)的形式提供。在特定实施例中，氧/氢化合物是水，并且在水存在下卤化氢的生成也是在无氧条件下进行的。在某些实施例中，包含氢和氧的化合物仅由氢和氧构成。
在其他实施例中，氢和氧作为气体混合物中的单独物质提供，用于与卤化物前体化合物反应以生成卤化氢。在一实施例中，氢以氢气(H2)的形式提供，而氧以O2或臭氧(O3)的形式提供。在某些实施例中，气体混合物包括H2和O2。在某些实施例中，气体混合物仅由氢气和氧气构成。
在其他实施例中，反应物包括水和O2的混合物。在某些实施例中，反应物包括水。在其他实施例中，氧和氢都以空气的形式提供用于与前体卤化物的反应。
前体卤化物与反应物的比例可以是能够使主题反应进行的任何合适的量。在某些实施例中，氢和氧都存在，并且氢和氧的含量为100ppm或更少、50ppm或更少、20ppm或更少，并且在某些实施例中为10ppm或更少。在某些实施例中，至少一部分存在用于生成卤化氢的氢和氧以氧和水的形式，并且其中存在的水和氧的总量为100ppm或更少、50ppm或更少、20ppm或更少、或10ppm或更少。在包含H2和O2的混合物的实施例中，混合物可以包含<5体积％、<10体积％、>60体积％或>70体积％的H2。在包含H2和H2O的实施例中，混合物可包含大于50体积％、大于60体积％、大于70体积％、大于80体积％或小于99.5体积％的H2。
卤化氢的生成可以在任何合适的温度和压力下进行，以提供所需量的卤化氢。在一实施例中，温度可以是0℃到500℃，比如0℃到200℃。在某些实施例中，温度可以在20℃到100℃或100℃到200℃的范围内。在某些实施例中，卤化氢的生成可以在环境温度或室温下进行。仅作为示例，NbF5和SiCl4可以在室温下与氢和氧反应，分别生成HF和HCl。
在一实施例中，用于生成卤化氢的压力可以从0.01托到300托，比如从0.01托到1托。在某些实施例中，温度可以在从1托到10托、10托到100托、100托到300托的范围内，或者任何其他合适的范围。
在某些实施例中，可以改变温度和/或压力，例如增加或降低，以增加或降低卤化氢的反应速率。举例来说，对于NbF5和SiCl4中的每一种，随着温度从20℃升高，反应速率增加，并且向HF和HCl的转化分别增加。在某些实施例中，压力可以替代地或也被改变，例如增加或降低，以增加或降低卤化氢的反应速率。
例如，在特定实施例中，温度增加到至少20℃的温度和/或压力增加到至少1托，以增加卤化氢的反应速率。应当理解，当卤化氢被用作本文所述的蚀刻剂时，可以适当地控制从前体卤化物中生成卤化氢，以提供所需剂量的卤化氢(蚀刻剂)。
如上所述，用于生成卤化氢物质的过程可以在半导体处理设备内使用，用于在半导体处理设备中原位生成用于蚀刻材料的卤化氢。因此，根据本发明的另一方面，公开了一种从衬底蚀刻可蚀刻材料的方法，该方法包括在包含氢或氢和氧的反应物的存在下，从前体卤化物原位生成卤化氢；以及经由卤化氢从衬底的表面层选择性地蚀刻可蚀刻材料。选择性蚀刻步骤通常在半导体处理设备的反应室内进行。
半导体处理设备可以包括本领域已知的用于在其中沉积和/或蚀刻衬底的任何合适的设备，包括市场上可买到的单元。在一实施例中，半导体处理设备包括反应器，该反应器包括至少一个用于在其中容纳衬底的反应室。反应器可以具有例如两个、三个、六个或八个反应室，并且可以包括将所需材料输入反应器所必需的任何合适的流体路径、阀等。
在一些实施例中，反应器可以是组合工具的一部分，其中执行用于形成集成电路的各种不同过程。在一些实施例中，反应器是流动型反应器。在一些实施例中，反应器可以是喷淋头型反应器。在其他实施例中，反应器可以包括空分反应器。在一些实施例中，反应器可以是具有高容量制造能力的单晶片原子层沉积反应器。在其他实施例中，反应器可以是其中包括多个衬底的分批反应器。
在该过程中，卤化氢的生成如上所述。在某些实施例中，生成的卤化氢可以储存在合适的容器内，然后输送到半导体处理设备的一个或多个反应室，用于从位于反应室内的衬底的表面层选择性蚀刻一种或多种可蚀刻材料。在其他实施例中，卤化氢的生成可以在反应室本身内进行，并且在某些实施例中，卤化氢可以在衬底的表面上形成。
卤化氢将从衬底的表面层选择性地蚀刻一种或多种可被卤化氢蚀刻的材料，同时留下一种或多种不可被卤化氢蚀刻的材料，因此称为“选择性蚀刻”。如本文所用，术语“衬底”可指可用于形成或在其上可形成器件、电路或材料层的任何一种或多种底层材料。衬底可以包括块体材料，比如硅(例如单晶硅)，并且可以包括覆盖块体材料的一层或多层。衬底还可以包括各种拓扑结构，比如间隙，包括凹陷、线、沟槽或凸起部分之间的空间，比如形成在衬底层的至少一部分之内或之上的鳍等。合适的衬底材料可以包括氮化物、氧化物、绝缘材料、介电材料、导电材料、金属，比如钨、钌、钼或铜，或者金属材料、晶体材料、外延材料、异质外延材料和/或单晶材料。在某些实施例中，衬底包括半导体衬底，比如硅晶片。
衬底具有表面层，该表面层是指在至少一侧的最外表面，该表面包括至少一种可被卤化氢蚀刻的材料(“可蚀刻材料”)和至少一种不会被卤化氢蚀刻的材料(“不可蚀刻材料”)。这样，原位生成的卤化氢可以从表面层选择性地蚀刻可蚀刻材料。在某些实施例中，衬底包括半导体衬底，并且该层的表面层包括可蚀刻材料和不可蚀刻材料。
在一实施例中，可蚀刻材料可以包括可被卤化氢蚀刻的任何材料。在一实施例中，可蚀刻材料包括一种或多种金属氮化物，比如TiN、TaN或MoN；金属，比如Mo,Nb,Ti,Ni或Co；氧化物，比如TiO2,Ta2O5或SiO2；或者金属碳化物，比如TiC、TaC或MoC。在特定实施例中，可蚀刻材料包括AlOx、HfOx或TiOx。在某些实施例中，包括AlOx的可蚀刻材料可以经由卤化氢从表面层中的至少一种其他不可蚀刻材料中选择性地蚀刻。
AlOx可以是任何化学计量，包括Al2O3，然而，应该理解本发明不限于Al2O3。在其他实施例中，AlOx可以包括掺杂的ALD生长的AlOx。掺杂剂可以是合适的材料，比如H、Si、Hf、Ti、Zr或Nb。AlOx还可以是无定形的或结晶的。无定形的AlOx往往比结晶的AlOx蚀刻得快。在一实施例中，Al:O的比率、材料厚度或退火条件可进一步有助于卤化氢的蚀刻选择性。蚀刻也可以取决于掺杂水平。例如，在类似的蚀刻条件下，轻掺杂的Ti:AlOx比如小于5原子％Ti掺杂的AlOx比重掺杂的Ti:AlOx比如AlOx中超过5原子％Ti蚀刻得更慢。在不同的蚀刻条件下，轻掺杂的Ti:AlOx比如小于5原子％Ti掺杂的AlOx比重掺杂的Ti:AlOx比如AlOx中超过5原子％Ti蚀刻得更快。
衬底表面层的不可蚀刻材料可以包括不被卤化氢蚀刻的任何合适的材料。示例性的不可蚀刻材料包括但不限于氮化物、氧化物，比如氧化硅等。在特定实施例中，不可蚀刻材料包括选自TiN、W、SiN、Si和AlN的成员。可以根据特定应用的需要来选择蚀刻化学和蚀刻条件，比如温度、蚀刻持续时间、压力和蚀刻剂浓度，以相对于另一种材料选择性地蚀刻一种材料。因此，给定材料在某些条件下可能是可蚀刻材料，而在其他条件下可能是不可蚀刻材料。例如，在某些蚀刻条件下，Al2O3在从350℃开始的温度下被蚀刻，而SiO2在至少高达430℃的温度下保持不可蚀刻。另一示例是，在类似的蚀刻条件下，TiN在从200℃开始的温度以上被蚀刻，而SiO2和Al2O3保持不可蚀刻。在类似的蚀刻条件下，至少在高达350℃的温度下，氮化硅也是不可蚀刻的，而TIN和Al2O3可被蚀刻。
衬底可以与生成的卤化氢接触任何合适的持续时间，以有效生成所需程度的蚀刻。在一实施例中，持续时间从0.5秒到60秒，例如从0.5秒到5秒。在某些实施例中，生成的卤化氢通过合适的载气引入反应室。在某些实施例中，载气包括氮气。在特定实施例中，选择性蚀刻步骤是利用纯度为6.0或更低、在某些实施例中纯度为5.0或更低的氮气(N2)作为卤化氢的载气来完成的。在某些实施例中，纯度为6.0或更低的氮气可以提供生成所需量卤化氢所需的一部分(如果不是全部的话)氢和氧。
此外，蚀刻可以在任何合适的温度下进行。在一实施例中，蚀刻在20℃至1200℃的温度下进行，例如250℃至600℃或390℃至470℃。此外，蚀刻可以任何合适的蚀刻速率进行，以获得期望的结果。在一实施例中，蚀刻以0.01至
Figure BDA0003762532160000081
/循环的蚀刻速率进行。在某些实施例中，蚀刻速率为0.01至
Figure BDA0003762532160000082
/循环、0.1至
Figure BDA0003762532160000083
/循环或
Figure BDA0003762532160000084
/循环至
Figure BDA0003762532160000085
/循环。在某些实施例中，蚀刻速率取决于卤化氢的分压。这样，例如通过增加卤化氢的分压，可以控制蚀刻速率。
卤化氢的浓度可以是有效实现所需蚀刻的任何合适的量。在一实施例中，浓度作为卤化氢的分压来测量，并且卤化氢在0.01至0.9Pa的分压下提供，例如0.1至0.5Pa。在其他实施例中，可以通过改变卤化氢的质量流量来改变浓度。
在某些实施例中，生成和选择性蚀刻步骤同时进行。例如，在一实施例中，卤化氢可以在半导体处理设备的反应室本身内形成，这样卤化氢立即可用于选择性蚀刻步骤。在其他实施例中，生成和选择性蚀刻步骤可以不同时执行。
在任一情况下(同时或不同时)，生成卤化氢的步骤可以在位于反应室上游的分离容器中生成，选择性蚀刻步骤在该反应室内进行。在具体实施例中，卤化氢可以在位于反应室上游的第一外壳例如反应器容器中生成，然后根据需要导入反应室进行蚀刻。在其他实施例中，卤化氢的生成可以在第一反应器容器中进行，所生成的卤化氢储存在第二外壳内，并且卤化氢根据蚀刻的需要从第二外壳导入反应室。在一实施例中，卤化氢仍在第一反应器中生成，同时被输送到反应室进行蚀刻。
在一些实施例中，如果需要，可以在蚀刻之前预处理衬底的暴露表面以修改衬底表面性质。在一些实施例中，不需要单独的预处理步骤。在一些实施例中，预处理衬底以提供期望的表面终端。在一些实施例中，用等离子体预处理衬底。
在某些实施例中，蚀刻可在约20至约1200℃、约50至约800℃、约75至约600℃、约300℃至约500℃或约350℃至约450℃的温度下进行。在一些实施例中，温度高于约20、50或100℃,但低于约1000、800、600或500℃。在一些实施例中，循环在约450℃的温度下进行。
此外，蚀刻可以在约0.001至约100托的压力下进行。然而，在某些情况下，压力将高于或低于该范围，这可以由技术人员在特定情况下确定。在某些情况下，反应器可以在等温(比如热壁)或非等温(比如冷壁)条件下操作。在某些实施例中，反应器不与蚀刻化学物质相互作用，也不与衬底相互作用。在一些实施例中，反应器可以是热壁、冷壁甚至暖壁类型的反应室。
根据另一方面，本文公开的卤化氢和蚀刻过程可以与沉积过程结合，使得生成的卤化氢可以用于从由沉积生成的沉积材料蚀刻可蚀刻材料。非限制性地，沉积过程可以是化学气相沉积(CVD)、等离子体增强CVD(PECVD)、物理气相沉积(PVD)、原子层沉积(ALD)或等离子体增强ALD(PEALD)过程。在一实施例中，本文公开的原位生成卤化氢和/或蚀刻的过程被集成到在衬底上沉积材料的过程中。因此，在某些实施例中，本文所述的方法可进一步包括，在选择性蚀刻之前，在衬底上沉积表面层，该表面层至少包括可蚀刻材料和不可蚀刻材料。在一实施例中，通过原子层解吸(ALD)过程来完成沉积。
如本文所用，ALD过程指的是气相沉积过程，其中进行沉积循环，比如多个连续的沉积循环。ALD是基于前体化学品的受控的、通常是自限性的表面反应。通过将前体交替顺序地送入反应室来避免气相反应。通常，在每个循环期间，第一前体被化学吸附到沉积表面(例如可以包括来自先前ALD循环的先前沉积的材料或其他材料的衬底表面)，从而形成不容易与附加第一前体反应的材料的单层或亚单层。此后，在一些情况下，第二前体或反应气体可随后被引入反应室，用于将化学吸附的前体转化成沉积表面上的期望材料。
气相反应物在反应室中彼此分离，例如通过在反应物脉冲之间从反应室中除去过量的反应物和/或反应物副产物。这可以通过排空步骤和/或惰性气体脉冲或吹扫来实现。在一些实施例中，衬底与诸如惰性气体的吹扫气体接触。例如，衬底可以在反应物脉冲之间与吹扫气体接触，以去除过量的反应物和反应副产物。
在某些实施例中，沉积过程例如ALD过程将沉积可被卤化氢蚀刻的材料(可蚀刻材料)，以及不可被卤化氢蚀刻的材料(不可蚀刻材料)。以这种方式，可蚀刻材料可以从衬底的表面层被选择性地蚀刻。选择性蚀刻步骤可以在沉积发生后的任何合适的时间范围内进行。
根据另一方面，还预期选择性蚀刻可以替代地用于清洁反应容器或室的壁。例如，如果可被卤化氢蚀刻的材料聚集在壁的表面上，例如不需要的金属或金属氧化物，则生成的卤化氢可用于减少或完全去除壁上的可蚀刻材料。这样，在一实施例中，衬底可以包括反应室的壁。蚀刻可以在沉积过程中的任何合适的时间进行。
用于从衬底表面去除材料或平坦化衬底表面的半导体器件制造的一些处理步骤，比如化学机械抛光(CMP),可能会在衬底表面上留下污染材料。作为另一示例，不同材料的区域选择性沉积可能导致目标材料在衬底的不期望表面上生长。根据本发明的选择性蚀刻可用于从衬底去除不想要的材料，比如金属(例如Cu)或金属氧化物(比如AlOx)。
根据另一方面，公开了一种用于执行上述方法的半导体处理设备。在一实施例中，该装置包括卤化氢生成空间，在该空间内，在氢和氧的存在下，由卤化物前体化合物生成卤化氢。此外，该设备还包括反应室，该反应室包括衬底，该衬底在其表面层上包括可蚀刻材料，该反应室与卤化氢生成空间流体连通，用于通过卤化氢从表面层选择性地去除可蚀刻材料。
如本文所用,“卤化氢生成空间”通常指输送到反应室用于蚀刻的至少大部分卤化氢生成的位置。在某些实施例中，卤化氢生成空间可以位于与衬底相同的位置。例如，在一实施例中，卤化氢生成空间可以位于反应室本身内。在其他实施例中，卤化氢生成空间可以位于具有壁的外壳内，卤化氢生成空间与反应室分离，但与反应室流体连通。例如，在特定实施例中，卤化氢生成空间可位于专用容器内，例如密封容器或生成室，其具有反应物的入口和将生成的卤化物前体化合物输送到反应室的出口。在其他实施例中，卤化氢生成空间可以位于用于生成卤化氢的至少一种反应物的源内。在某些实施例中，卤化氢生成空间可以位于反应室的上游，但保持与其流体连接。
此外，在某些实施例中，该设备包括与卤化氢生成空间流体连通的前体卤化物源和反应物源(氢或氢和氧组分)。在某些实施例中，卤化氢生成空间可以位于反应所需的部件之一内。例如，卤化氢生成空间可以位于卤化物前体化合物的源处。在这种情况下，将氢和氧引入前体卤化物源中，以允许在前体卤化物源中生成卤化氢。应理解，该设备还包括合适的流体管线、阀、泵或将材料输送到卤化氢生成空间所需的其他部件。
在一实施例中，前体卤化物源与第一阀流体连通，反应物与第二阀流体连通，并且该设备还包括可操作地连接到第一和第二阀的控制器。控制器配置和编程为控制通过第一和第二阀向卤化氢生成空间供应前体卤化物和反应物。控制器可以是处理器、CPU、服务器、主机或能够调节和控制材料从各个位置间的流动的其他合适的控制器或设备。
在某些实施例中，为蚀刻步骤生成多种卤化氢。在这种情况下，可以将第一卤化氢引入反应室进行蚀刻，随后引入不同于第一卤化氢的至少第二卤化氢。因此，在一实施例中，该设备可以进一步包括多个卤化氢生成空间或如本文所述的任何其他部件，以进行两种不同卤化氢的生成。在某些实施例中，多个卤化氢生成空间包括至少第一反应容器和与第一反应容器分离的第二反应容器，使得每个反应容器专用于特定卤化氢的生成。在一些实施例中，多种卤化氢可以在单个卤化氢生成空间中生成。
同样如上所述，卤化氢的原位生成和本文所述的蚀刻步骤可以结合到沉积过程中，例如本领域已知的ALD过程。因此，在某些实施例中，该设备还可以包括执行沉积过程所需的任何部件。例如，在一实施例中，该设备可以包括一个或多个沉积材料源，其包括可蚀刻材料以及至少一种其他金属或类金属材料。布置一个或多个沉积材料源以提供可蚀刻材料和至少一种其他金属或类金属材料，用于在衬底上沉积和在衬底上形成表面层。
此外，在某些实施例中，沉积材料源与第三阀流体连通。如同用于生成卤化氢的反应物一样，控制器可以类似地可操作地连接到第三阀，并且配置和编程为控制通过第三阀向反应室供应沉积材料，用于在衬底上沉积沉积材料。
在某些实施例中，至少暂时包括卤化氢的任何外壳可以由耐腐蚀材料形成，或者可以包括耐腐蚀涂层等。在一实施例中，外壳可以由石英材料或耐腐蚀金属或金属合金形成，例如哈氏合金或蒙乃尔合金。在其他实施例中，包括卤化氢的外壳可以涂有氟基膜，例如聚四氟乙烯(PTFE)、氟化乙烯丙烯共聚物(FEP)、全氟烷氧基(PFA)或对苯二甲酸酯共聚物(PETG)或聚酰胺基共聚物。
在一些实施例中，该设备可以包括一个以上的反应室。在一些实施例中，该设备可以包括至少一个反应室，该反应室包括一个以上的反应站(多站室)。在一些实施例中，蚀刻和沉积可以在不同的站和/或室中进行。
现在参考附图，图1示出了根据本发明一方面的进行卤化氢原位生成的设备10。在图1的实施例中，卤化氢的生成发生在反应室12的上游。反应室12容纳具有待蚀刻表面层的衬底14。如图所示，存在第一容器16，其可包含用于生成卤化氢的任一种反应物，例如氢或氧/氢反应物20或前体卤化物反应物22。提供第二容器18，其包含用于反应的反应物20、22中的另一种。载气24例如6.0或5.0氮从其合适的源流到第一容器16，以将所需量的反应物20从第一容器16运送到第二容器18。在第二容器18中，在氢或氢和氧20的存在下，从前体卤化物22生成卤化氢28，从而限定卤化氢生成空间26。一旦形成，卤化氢28可以通过用于蚀刻步骤的载气24导入反应室12。
如图所示，设备10可包括一个或多个阀40(图1和5)，例如针、手、气动阀或其他阀、泵等，用于控制通过设备10的材料流。还可以包括控制器32，其可操作地连接到该设备的阀、泵和部件，用于控制通过该设备的成分的流动和输送，这是本领域普通技术人员所熟知的。
参考图2，示出了设备的另一实施例，其中卤化氢替代地在容器例如第二容器18内生成。然而，在这种情况下，如图所示，没有第一容器16容纳第一反应物，比如含氢或氧和氢的成分。在该实施例中，具有合适纯度的载气，例如6.0或更低的纯度，为反应的发生提供必要的氧和氢。特别地，载气24被引导至第二容器18，用于与第二容器18中的金属或类金属卤化物反应，以形成卤化氢28，其然后被引导至反应室12。
在另一实施例中，如图3所示，该配置也可以具有与图1类似的布置，除了添加了专用反应容器34，在该反应容器内发生卤化氢28的生成。在该实施例中，载气24将反应物20(可以是前体卤化物20或反应物22(氢或氢和氧))运送到专用反应容器34。此外，来自相同或不同源的载气24又将反应物22导向专用反应容器34。
在又一实施例中，如图4所示，预期卤化氢28的生成可以发生在衬底14所在的相同位置内，例如在设备10的反应室12内。例如，如图4所示，来自第一容器16的前体卤化物20和来自第二容器18的反应物22(例如氢或氢和氧)可被引导到反应室12，然后在其中反应。以这种方式，生成的卤化氢例如HF或HCl可以在衬底14的表面层上生成。
在另外实施例中，如上所述，这里描述的用于生成卤化氢和蚀刻的方法可以与用于在衬底上沉积膜的方法结合使用，其中所沉积的至少包括要用卤化氢蚀刻的材料(可蚀刻材料)和不会被卤化氢蚀刻的材料。为了完成沉积，如图5所示，设备10可以进一步包括用于沉积的一种或多种前体的源。在所示的实施例中，提供了第一前体的源36和第二前体的源38，其可以将第一前体和第二前体输送到反应室12，用于在反应室12中的衬底14上沉积前体材料。类似于上文，可以在合适的流体路径上提供一个或多个阀40，以能够控制第一或第二前体流入反应室12。此外，前体源36、38可以是标准ALD装置的一部分，该装置具有用于控制吹扫气体42的阀40，使得吹扫气体42可以在将前体引入/脉冲到反应中之后或者根据需要从合适的源引入到反应室12中。应当理解，为了便于说明，用于生成氢的部件例如第一容器16、第二容器18等没有示出，但应当理解为可以与图5所示的部件以任何布置组合。
应当理解，这里描述的配置和/或方法本质上是示例性的，并且这些具体实施例或示例不应被认为是限制性的，因为许多变化是可能的。这里描述的特定例程或方法可以代表任意数量的处理策略中的一个或多个。因此，所示出的各种动作可以所示出的顺序、以其他顺序来执行，或者在某些情况下被省略。

Claims (20)

1.一种用于在半导体处理设备中原位生成蚀刻剂的方法，该方法包括在半导体处理设备中原位生成卤化氢形式的蚀刻剂，该卤化氢是在包含氢或氢和氧的反应物的存在下从前体卤化物生成的。
2.根据权利要求1所述的方法，其中，所述前体卤化物包括选自由金属卤化物、非金属卤化物、类金属卤化物及其组合构成的组的成员。
3.根据前述权利要求中任一项所述的方法，其中，所述前体卤化物包括式MXa，其中X是一种或多种卤化物，并且其中M是金属、非金属或类金属，并且a＝1至8。
4.根据前述权利要求中任一项所述的方法，其中，所述前体卤化物包括混合卤化物。
5.根据前述权利要求中任一项所述的方法，其中，所述前体卤化物包括卤氧化物。
6.根据前述权利要求中任一项所述的方法，其中，所述卤化氢包括选自由HF、HCl、HBr、HI及其组合构成的组的成员。
7.根据前述权利要求中任一项所述的方法，其中，所述反应物选自由氢气、包含氢和氧的化合物、包含氢和氧的气体混合物及其组合构成的组。
8.根据前述权利要求中任一项所述的方法，其中，所述反应物包括包含氢和氧的化合物，该氢和氧选自由水、有机酸、过氧化氢(H2O2)及其组合构成的组。
9.根据前述权利要求中任一项所述的方法，其中，所述反应物包括H2和O2气体的混合物。
10.根据前述权利要求中任一项所述的方法，其中，所述反应物包括氧气和水的混合物，并且其中氧气和水的混合物的含量为100ppm或更少。
11.根据前述权利要求中任一项所述的方法，其中，所述反应物包括氢气。
12.一种用于在半导体处理设备中从衬底蚀刻可蚀刻材料的方法，该方法包括：
在包含氢或氢和氧的反应物的存在下，从前体卤化物原位生成卤化氢；以及
经由卤化氢从半导体处理设备中的衬底的表面层选择性地蚀刻可蚀刻材料。
13.根据权利要求12所述的方法，其中，所述衬底包括半导体衬底，并且其中，所述表面层包括所述可蚀刻材料和不可被卤化氢蚀刻的不可蚀刻材料。
14.根据权利要求12和13中任一项所述的方法，其中，所述可蚀刻材料包括选自由金属氮化物、金属、氧化物、碳化物及其组合构成的组的成员。
15.根据权利要求12至14中任一项所述的方法，还包括，在选择性蚀刻之前，在衬底上沉积所述表面层，表面层至少包括所述可蚀刻材料和不可蚀刻材料。
16.根据权利要求12至15中任一项所述的方法，其中，所述生成步骤和选择性蚀刻步骤同时进行。
17.根据权利要求12至16中任一项所述的方法，其中，生成步骤在选择性蚀刻步骤的位置的上游位置进行。
18.根据权利要求12至17中任一项所述的方法，其中，所述卤化氢在位于反应室上游的分离容器中生成，在该反应室内进行选择性去除步骤。
19.根据权利要求12至18中任一项所述的方法，其中，生成步骤和选择性去除步骤在存在所述衬底的相同位置进行。
20.一种半导体处理设备，包括：
卤化氢生成空间，在该空间内，在包含氢或氢和氧的反应物的存在下，从前体卤化物生成卤化氢；以及
包括衬底的反应室，该衬底在其表面层上包括可蚀刻材料，该反应室与卤化氢生成空间流体连通，用于通过卤化氢从表面层选择性地去除可蚀刻材料。
CN202210876995.2A 2021-07-28 2022-07-25 原位生成过程和系统 Pending CN115692251A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163226196P 2021-07-28 2021-07-28
US63/226,196 2021-07-28

Publications (1)

Publication Number Publication Date
CN115692251A true CN115692251A (zh) 2023-02-03

Family

ID=85038244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210876995.2A Pending CN115692251A (zh) 2021-07-28 2022-07-25 原位生成过程和系统

Country Status (5)

Country Link
US (1) US20230032495A1 (zh)
JP (1) JP2023020984A (zh)
KR (1) KR20230017738A (zh)
CN (1) CN115692251A (zh)
TW (1) TW202310040A (zh)

Also Published As

Publication number Publication date
JP2023020984A (ja) 2023-02-09
KR20230017738A (ko) 2023-02-06
TW202310040A (zh) 2023-03-01
US20230032495A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
TWI765973B (zh) 用於在基板上選擇性地形成氮化矽膜之方法及相關半導體裝置結構
TWI698544B (zh) 選擇性地沈積材料的方法及選擇性地沈積金屬氧化物膜的方法
KR101749398B1 (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN102265383B (zh) 用于沉积具有降低电阻率及改良表面形态的钨膜的方法
TWI630281B (zh) 沉積金屬合金膜之方法
CN113675081A (zh) 在图案化中的氧化锡心轴
CN103946957A (zh) 使用铝烷基的前驱物的金属薄膜沉积
CN110581067A (zh) 蚀刻方法及蚀刻装置
US20220165554A1 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
JP2004096060A (ja) 成膜方法
JP2024514605A (ja) モリブデンの堆積
CN115692251A (zh) 原位生成过程和系统
WO2021241152A1 (ja) 混合ガス供給装置、金属窒化膜の製造装置、及び金属窒化膜の製造方法
JP7572168B2 (ja) 混合ガス供給装置、金属窒化膜の製造装置、及び金属窒化膜の製造方法
US20230142966A1 (en) Molybdenum precursor compounds
US20230279545A1 (en) Process for preparing silicon-rich silicon nitride films
TWI843931B (zh) 蝕刻或沉積之方法
US20220238330A1 (en) High throughput deposition process
TW202328401A (zh) 蝕刻製程和處理組件
CN118866679A (zh) 用于化学蚀刻目标层的方法
CN118241177A (zh) 沉积钼的等离子体增强方法
WO2022261216A1 (en) Etching of alkali metal compounds
JP2021167466A (ja) バリア層のないインシトゥタングステン堆積
CN118786517A (zh) 用于逻辑源极/漏极触点的低电阻钼沉积
CN117425745A (zh) 硅前体化合物和形成含硅膜的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination