CN115679271A - 半导体工艺腔室 - Google Patents

半导体工艺腔室 Download PDF

Info

Publication number
CN115679271A
CN115679271A CN202110831205.4A CN202110831205A CN115679271A CN 115679271 A CN115679271 A CN 115679271A CN 202110831205 A CN202110831205 A CN 202110831205A CN 115679271 A CN115679271 A CN 115679271A
Authority
CN
China
Prior art keywords
ring
sleeve
shielding
grounding
flange
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110831205.4A
Other languages
English (en)
Inventor
杨健
郭冰亮
武树波
宋玲彦
马迎功
赵晨光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202110831205.4A priority Critical patent/CN115679271A/zh
Priority to PCT/CN2022/105028 priority patent/WO2023001016A1/zh
Priority to TW111126102A priority patent/TWI813373B/zh
Publication of CN115679271A publication Critical patent/CN115679271A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Bipolar Transistors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请实施例提供了一种半导体工艺腔室。该半导体工艺腔室包括：承载装置包括基座及环绕基座设置的沉积环；屏蔽组件包括一体成型的屏蔽套筒和压环部，屏蔽套筒的顶部与腔室本体固定连接，用于与腔室本体形成接地回路，压环部环绕沉积环设置，且用于与沉积环导电接触；连接套筒环绕屏蔽套筒设置，并且连接套筒的顶部与腔室本体固定连接，连接套筒与屏蔽套筒的底部导电连接，用于在屏蔽组件与腔室本体之间形成接地回路；接地组件设置于基座下方，当基座上升至沉积环与压环部导电接触时，接地组件用于与连接套筒形成接地回路。本申请实施例能避免甚高频工艺条件下各结构之间出现打火及起辉现象，从而大幅提高了工艺稳定性及降低颗粒污染问题。

Description

半导体工艺腔室
技术领域
本申请涉及半导体加工技术领域，具体而言，本申请涉及一种半导体工艺腔室。
背景技术
目前，物理气相沉积(Physical vapor deposition,PVD)技术因为工艺稳定、技术灵活、适合大规模生产等特点，在集成电路(Integrated circuit,IC)制造领域得到了广泛的应用。PVD技术的主要应用包括用于制作前道联络(contact)层中的黏附层材料钛(Ti)，后道金属互联中的铜籽晶层(Cu)，在先进封装工艺中各种金属填充，例如镍(Ni)、钨化钛(TiW)等等。随着集成电路晶体管向更小尺寸演进，集成电路器件中出现越来越多具有更高深宽比(Aspectratio,AR)的结构，传统PVD技术因为其粒子运动角度的随机性，大部分粒子难以到达高深宽比结构(AR>5)的底部，难以满足先进工艺中孔隙填充的要求，因此，提高粒子运动的方向性成为PVD技术发展的趋势。提高PVD工艺中粒子运动的方向性主要有以下几种技术，一是提高粒子的离化率，使更多的粒子成为带电离子从而能够利用电场来控制它们的运动方向；二是在基座上加偏置电场，可以吸引带电离子垂直地向晶圆运动；三是增加靶材和晶圆之间的距离，目的是增加垂直落到晶圆表面的粒子的比例。
现有技术中提高PVD工艺中粒子的离化率是提高粒子运动方向性最重要的技术，具体来说使用功率密度更强的磁控管、高工艺气压及射频(Radio frequency,RF)溅射技术。目前RF频率普遍使用甚高频(大于27Mhz)，从而大大提高了粒子的离化率以改善工艺中粒子运动的方向性，使PVD技术填充高深宽比结构成为现实。但是，甚高频RF技术也带来了诸多问题，例如高工艺气压下，工艺腔室内的各结构由于电位差的原因导致打火(Arcing)问题发生，甚至引发各结构之间的等离子体启辉，从而严重影响工艺稳定性以及造成颗粒污染问题。
发明内容
本申请针对现有方式的缺点，提出一种半导体工艺腔室，用以解决现有技术存在由于打火问题影响工艺稳定性及颗粒污染的技术问题。
第一个方面，本申请实施例提供了一种半导体工艺腔室，包括：腔室本体、屏蔽组件、连接套筒、接地组件及承载装置；其中，所述承载装置包括设置在所述腔室本体中的基座及环绕所述基座设置的沉积环；所述屏蔽组件包括一体成型的屏蔽套筒和压环部，所述屏蔽套筒的顶部与所述腔室本体固定连接，用于与所述腔室本体形成接地回路，所述压环部环绕所述沉积环设置，且用于与所述沉积环导电接触；所述连接套筒环绕所述屏蔽套筒设置，并且所述连接套筒的顶部与腔室本体固定连接，所述连接套筒与所述屏蔽套筒的底部导电连接，用于在所述屏蔽组件与所述腔室本体之间形成接地回路；所述接地组件设置于所述基座下方，当所述基座上升至所述沉积环与所述压环部导电接触时，所述接地组件用于与所述连接套筒形成接地回路。
于本申请的一实施例中，所述腔室本体包括第一分体和设置于所述第一分体上方的转接件；所述屏蔽套筒的顶部外周设置有外凸缘，所述外凸缘与所述转接件的顶面固定连接。
于本申请的一实施例中，所述屏蔽组件包括有多个第一紧固件，多个所述第一紧固件穿设于所述外凸缘上且与所述转接件连接，用于将所述屏蔽套筒压紧于所述转接件上。
于本申请的一实施例中，所述连接套筒的顶端外周具有顶凸缘，所述顶凸缘抵接于所述转接件的底面上，并且与所述转接件固定连接；所述连接套筒的底端内侧上具有底凸缘，所述底凸缘与所述压环部的底面连接。
于本申请的一实施例中，所述半导体工艺腔室还包括第一导电环及第二导电环，所述第一导电环设置于所述顶凸缘与所述转接件之间，所述第二导电环设置于所述底凸缘与所述压环部的底面之间。
于本申请的一实施例中，所述顶凸缘开设有第一限位槽，用于对所述第一导电环进行限位；所述底凸缘开设有第二限位槽，用于对所述第二导电环进行限位。
于本申请的一实施例中，所述半导体工艺腔室还包括多个第二紧固件，多个第二紧固件穿设于所述顶凸缘上且与所述转接件的底面连接，用于将所述第一导电环及所述第二导电环压紧。
于本申请的一实施例中，所述接地组件包括接地部件及弹性接触件，所述接地部件设置于所述基座下方，多个所述弹性接触件沿所述接地部件的圆周方向均匀排布，并且位于所述接地部件顶面靠近外缘的位置。
于本申请的一实施例中，所述工艺腔室还包括绝缘屏蔽环，所述绝缘屏蔽环设置于所述接地部件上，并且环绕所述基座设置，所述绝缘屏蔽环的外周与所述压环部、所述底凸缘的端面、所述基座的外周面及所述沉积环底面之间均具有一预设间距。
于本申请的一实施例中，所述预设间距小于或等于1.5毫米。
本申请实施例提供的技术方案带来的有益技术效果是：
本申请实施例通过将屏蔽套筒顶部与腔室本体固定连接，压环部用于与沉积环导电接触，以使屏蔽套筒不仅可以为等离子体提供接地回路，而且还可以防止腔室本体被粒子污染。连接套筒环绕屏蔽套筒设置，并且连接套筒的顶部与腔室本体固定连接，以及与在屏蔽组件的底部导电连接，以用于在屏蔽组件与腔室本体形成接地回路，避免屏蔽组件由于较长而导致底部感应出较大的电位；而且连接套筒还能与接地组件之间形成接地回路，从而进一步提高屏蔽组件1的接地能力。由于屏蔽套筒顶部与腔室本体接地，屏蔽套筒的底部通过连接套筒与腔室本体及与接地组件之间形成接地，使得本申请实施例的接地能力及射频阻隔能力大幅提升，以实现甚高频工艺条件下腔室本体内的各结构电位差相对较小，从而避免各结构之间出现打火及起辉现象，进而大幅提高了工艺稳定性及降低颗粒污染问题。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的一种半导体工艺腔室的剖视示意图；
图2为本申请实施例提供的一种连接套筒的立体示意图；
图3为本申请实施例提供的一种第一导电环及第二导电环的俯视示意图；
图4为本申请实施例提供的一种连接套筒局部放大的剖视示意图；
图5A为本申请实施例提供的一种接地组件的俯视示意图；
图5B为本申请实施例提供的一种接地组件的侧视示意图；
图6A为本申请实施例提供的一种绝缘屏蔽环的俯视示意图；
图6B为本申请实施例提供的一种绝缘屏蔽环的剖视示意图；
图7为本申请实施例提供的一种半导体工艺腔室局部放大的剖视示意图；
图8为现有的半导体工艺腔室省略部分结构的剖视示意图。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
图8为目前应用的半导体工艺腔室的结构示意图。其中，基座201用于在工艺时承载晶圆，从靶材202溅射出的粒子落到晶圆上成膜。沉积环203用来遮挡沉积的粒子，防止腔室本体204的下方被污染。为了展示腔室内结构，腔室本体204仅示出了用于安装屏蔽套筒205的转接件。屏蔽套筒205可以提供等离子体接地回路，也用来保护腔室本体204以防被溅射的粒子污染。压环206同样是用来保护腔室本体204内部其他结构，防止被靶材溅射出的粒子污染。接地部件207是针对射频溅射工艺设计的，在执行工艺时通过弹性接触件208与屏蔽套筒205接触，使屏蔽套筒205下方部分通过接地部件207与基座201的支撑结构209连接，并且使支撑结构209接地，以增强屏蔽套筒205的接地能力。但是由于填充高深宽比结构，通常需要将靶材202与基座201的距离设置的比较大(例如大于100毫米)，从而造成屏蔽套筒205的长度较长。在甚高频(40.68MHz及以上频率)溅射过程中，虽然屏蔽套筒205上方与腔室本体204连接而形成接地，但是屏蔽套筒205下方部分距离接地位置较远，仍然会感应出比较大的电位，在高气压工艺条件下非常有可能与接地部件207及弹性接触件208之间发生打火，甚至引发等离子体启辉(图8中标号①所在的区域)，造成正常工艺的不稳定以及颗粒污染问题。此外，如图8所示，由于压环206与屏蔽套筒205二者分离设置，使得二者之间存在间隙，在工艺过程中，压环206处于悬浮电位，工艺时会感应出很高的电位，进而容易与屏蔽套筒205以及接地部件207之间发生打火。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供了一种半导体工艺腔室，该半导体工艺腔室的结构示意图如图1所示，包括：腔室本体100、屏蔽组件1、连接套筒2、接地组件3及承载装置4；其中，承载装置4包括设置在腔室本体100中的基座41及环绕基座41设置的沉积环42；屏蔽组件1包括一体成型的屏蔽套筒11及压环部12，屏蔽套筒11的顶部外周与腔室本体100固定连接，用于与腔室本体100形成接地回路，压环部12环绕沉积环42设置，且用于与沉积环42导电接触；连接套筒2环绕于屏蔽套筒11设置，并且连接套筒2的顶部与腔室本体100固定连接，连接套筒2与屏蔽套筒11的底部导电连接，用于在屏蔽组件1与腔室本体100之间形成接地回路；接地组件3设置于基座41下方，当基座41上升至沉积环42与压环部12导电接触时，接地组件3用于与连接套筒2形成接地回路。
如图1所示，半导体工艺腔室具体可以用于执行物理气相沉积，并且可以在甚高频工艺条件下工作。腔室本体100可以是具有圆腔的结构，用于容置晶圆以执行工艺。承载装置4具体可以包括有基座41及环绕基座41顶部设置的沉积环42，基座41用于承载晶圆(图中未示出)，沉积环42用来遮挡沉积的粒子，防止下方的腔室本体被污染。基座41可以通过支撑结构43设置于腔室本体100内的居中位置，但是本申请实施例并不以此为限。屏蔽组件1包括一体成型的屏蔽套筒11和压环部12，屏蔽套筒11具体采用金属材质制成的圆筒形结构，压环部12位于屏蔽套筒11的底端。屏蔽套筒11的顶部与腔室本体100固定连接，用于与腔室本体100形成接地回路，压环部12环绕于沉积环42设置，并且用于与沉积环42导电接触，屏蔽组件1可以提供等离子体接地回路，以及用于保护腔室本体100以防被溅射的粒子污染。连接套筒2可以采用金属材质制成的圆筒形结构，连接套筒2可以环绕屏蔽套筒11设置，并且具体套设于屏蔽套筒11的外周及底部。连接套筒2的顶部与腔室本体100固定连接，连接套筒2与屏蔽套筒11的底部导电连接，以用于在屏蔽组件1与腔室本体100之间形成接地回路，从而提高屏蔽组件1的接地能力，避免屏蔽组件1由于较长而导致底部感应出较大的电位。接地组件3的可以设置于基座41的下方，在执行工艺时基座41可以由支撑结构43的带动上升至第一位置，此时沉积环42与压环部12导电接触，接地组件3与连接套筒2导电接触以形成接地回路，从而使得屏蔽组件1的接地能力进一步提高。当停止执行工艺时，基座41可以由支撑结构43带动下降至第二位置，此时接地组件3与连接套筒2底端分离以断开接地回路。
本申请实施例通过将屏蔽套筒顶部与腔室本体固定连接，压环部用于与沉积环导电接触，以使屏蔽套筒不仅可以为等离子体提供接地回路，而且还可以防止腔室本体被粒子污染。连接套筒环绕屏蔽套筒设置，并且连接套筒的顶部与腔室本体固定连接，以及与在屏蔽组件的底部导电连接，以用于在屏蔽组件与腔室本体形成接地回路，避免屏蔽组件由于较长而导致底部感应出较大的电位；而且连接套筒还能与接地组件之间形成接地回路，从而进一步提高屏蔽组件1的接地能力。由于屏蔽套筒顶部与腔室本体接地，屏蔽套筒的底部通过连接套筒与腔室本体及与接地组件之间形成接地，使得本申请实施例的接地能力及射频阻隔能力大幅提升，以实现甚高频工艺条件下腔室本体内的各结构电位差相对较小，从而避免各结构之间出现打火及起辉现象，进而大幅提高了工艺稳定性及降低颗粒污染问题。
需要说明的是，本申请实施例并不限定工艺腔室的具体结构及工艺条件，因此本申请实施例并不以此为限，本领域技术人员可以根据实际情况自行调整设置。
于本申请的一实施例中，如图1所示，腔室本体100包括有第一分体101和设置于第一分体101上方的转接件102；屏蔽套筒11的顶部外周设置有外凸缘111，外凸缘111与转接件102的顶面固定连接。
如图1所示，第一分体101例如采用金属材质制成的圆柱形结构，第一分体101内形成圆腔结构，以用于容置承载装置4、屏蔽组件1及连接套筒2等部件，但是本申请实施例并不限定第一分体101的具体结构。转接件102具体采用金属材质制的圆环结构，转接件102具体采用螺栓连接方式设置于第一本体101的顶端上方，但是本申请实施例并不以此为限，例如转接件102还可以采用焊接方式与第一分体101连接。屏蔽套筒11的顶部的外周一体形成有外凸缘111，屏蔽套筒11可以嵌套于转接件102内，外凸缘111可以与转接件102的顶面固定连接，并且屏蔽套筒11的外周可以与转接件102内端面紧密配合。采用上述设计，使得本申请实施例结构简单，并且可以增加接触面积以提高导电能力，从而降低屏蔽套筒11与腔室本体100内其它结构的电位差，例如降低与承载装置4之间的电位差，从而进一步提高工艺稳定性。
需要说明的是，本申请实施例并不限定屏蔽套筒11的具体结构，例如外凸缘111可以设置于屏蔽套筒11的顶端。因此本申请实施例并不以此为限，本领域技术人员可以根据实际情况自行调整设置。
于本申请的一实施例中，如图1所示，压环部12包括有一体形成的连接环121及压环122，压环122位于连接环121的内侧，压环122用于压紧承载装置4的沉积环42。具体来说，连接环121直接由屏蔽套筒11底端内壁上形成，并且具体可以是一环形结构，连接环121可以用于与连接套筒2导电连接。连接环121内端面上还一体形成有压环122，压环122厚度可以小于连接环121的厚度，并且压环122的顶面与连接环121的顶面平齐。压环122的内缘用于压抵沉积环42上以实现导电接触，并且与沉积环42配合以用于遮挡沉积的粒子，从而防止下方的腔室本体100被污染。采用上述设计，由于压环122与屏蔽套筒11为整体结构，以及屏蔽套筒11与转接件102连接，因此压环122上的电位会大幅降低，从而防止压环122与承载装置4的基座41发生打火现象，并且还可以避免现有技术中由于压环与屏蔽套筒采用分体式结构导致的打火现象，进一步提高了工艺稳定性。
于本申请的一实施例中，如图1所示，屏蔽组件1包括有多个第一紧固件13，多个第一紧固件13穿设于外凸缘111上且与转接件102连接，用于将屏蔽套筒11压紧于转接件102上。具体来说，第一紧固件13例如采用螺栓，多个第一紧固件13沿外凸缘111的周向均匀分布，第一紧固件13穿过外凸缘111后与转接件102螺接。采用上述设计，使得外凸缘111压紧于转接件102以提高导电接触面积，从而进一步降低屏蔽套筒11与其它结构之间的电位差，从而避免发生打火现象。但是本申请实施例并不限定第一紧固件13的具体类型，例如第一紧固件13还可以采用销钉。因此本申请实施例并不以此为限，本领域技术人员可以根据实际情况自行调整设置。
于本申请的一实施例中，如图1及图2所示，连接套筒2的顶端外周具有顶凸缘211，顶凸缘211抵接于转接件102的底面上，并且与转接件102固定连接；连接套筒2的底端内侧上具有底凸缘212，底凸缘212与压环部12的底面连接。
如图1及图2所示，连接套筒2可以采用金属材质制成圆形套筒结构。连接套筒2的顶端设置有顶凸缘211，该顶凸缘211由连接套筒2的顶端沿径向朝外侧延伸设置。连接套筒2的底端内侧具有底凸缘212，该底凸缘212由连接套筒2的底端沿径向朝内侧延伸设置。连接套筒2整体套设于屏蔽套筒11的外周及底部，具体地，顶凸缘211的顶面可以与转接件102的底面贴合设置并且固定连接，底凸缘212的顶面可以与压环部12的连接环121的底面贴合设置。采用上述设计，使得连接套筒2与屏蔽套筒11之间的导电接触面积增大以提高导电能力，以降低屏蔽套筒11连接套筒2与腔室本体100内其它结构的电位差，从而进一步的降低发生打火的可能性。
于本申请的一实施例中，如图1至图3所示，半导体工艺腔室还包括有第一导电环22及第二导电环23，第一导电环22设置于顶凸缘211与转接件102之间，第二导电环23设置于底凸缘212与压环部12的底面之间。
如图1至图3所示，第一导电环22及第二导电环23均可以采用导电性能较佳的合金材质制成，例如具体可以采用铜金或铜银合金材质制成，以提高第一导电环22及第二导电环23导电性能，但是本申请实施例并不限定第一导电环22及第二导电环23的具体材质，只要其导电性能较佳即可。第一导电环22及第二导电环23均可以设置为螺旋形，并且具有较佳的弹性，但是本申请实施例并不限定两个导电环的具体形状，本领域技术人员可以根据实际情况自行调整设置。第一导电环22设置于连接套筒2的顶凸缘211与转接件102的底面之间，第二导电环23设置于底凸缘212与压环部12的连接环121的底面之间，由于第一导电环22及第二导电环23具有较佳的导电性能，从而进一步提高屏蔽套筒11与连接套筒2之的导电能力；并且由于第一导电环22及第二导电环23具有弹性，不仅可以提高屏蔽套筒11与连接套筒2之间导电接触面积，而且还能提高避免两者之间硬接触，从而降低本申请实施例的故障率。
于本申请的一实施例中，如图1至图4所示，顶凸缘211开设有第一限位槽213，用于对第一导电环22进行限位；底凸缘212的顶面上开设有第二限位槽214，用于对第二导电环23进行限位。
如图1至图4所示，连接套筒2的顶凸缘211开设有周向延伸设置的第一限位槽213，第一限位槽213例如可以采用燕尾槽结构，即第一限位槽213的截面形状可以参照如图4所示，但是本申请实施例并不以此为限，本领域技术人员可以根据实际情况自行调整设置。第一导电环22的底部可以设置于第一限位槽213内，其顶部可以凸出于顶凸缘211顶面以便于与转接件102接触。连接套筒2的底凸缘212的顶面上开设有第二限位槽214，第二限位槽214可以沿底凸缘212的周向延伸设置。第二限位槽214例如可以采用燕尾槽结构，即第二限位槽214的截面形状可以参照如图4所示，但是本申请实施例并不以此为限，本领域技术人员可以根据实际情况自行调整设置。第二导电环23的底部设置于第二限位槽214内，其顶部可以凸出于底凸缘212顶面以便于与压环部12的连接环121底面接触。采用上述设计，使得本申请实施例结构设计合理，避免第一导电环22及第二导电环23脱落，从而提高本申请实施例的稳定性及降低故障率。
于本申请的一实施例中，如图1所示，半导体工艺腔室还包括多个第二紧固件24，多个第二紧固件24穿设于顶凸缘211上且与转接件102的底面连接，用于将第一导电环22及第二导电环23压紧。具体来说，第二紧固件24例如采用销钉，多个第二紧固件24沿连接套筒2的周向均匀分布，并且第二紧固件24穿过顶凸缘211后与转接件102卡接，以将连接套筒2压紧于转接件102及屏蔽套筒11上。由于多个第二紧固件24的作用，连接套筒2的顶凸缘211将第一导电环22压紧于转接件102底面，以及连接套筒2的底凸缘212将第二导电环23压紧于压环部12的连接环121底面。采用上述设计，能有效提高连接套筒2与屏蔽组件1的接触面积及导电能力，从而大幅提高屏蔽套筒11下部分的接地能力，进而降低屏蔽套筒11下方的感应电位。需要说明的是，本申请实施例并不限定第二紧固件24的具体类型，例如第二紧固件24还可以采用螺栓。因此本申请实施例并不以此为限，本领域技术人员可以根据实际情况自行调整设置。
于本申请的一实施例中，如图1、图5A及图5B所示，接地组件3包括接地部件31及弹性接触件32，接地部件31设置于基座41下方，多个弹性接触件32沿接地部件31的圆周方向均匀排布，并且位于接地部件31顶面靠近外缘的位置。
如图1、图5A及图5B所示，接地部件31包括有接地板311及连接板312，其中接地板311具体可以采用金属材质制成环形板状结构，接地板311具体可以环绕基座41的外周设置，并且可以随基座41上升至第一位置或下降至第二位置。接地板311内缘可以与连接板312的外缘通过螺栓固定连接,但是本申请实施例并不以此为限例，例如接地板311与连接板312可以采用一体成形结构。连接板312设置于支撑结构43的顶部，例如与支撑结构43的波纹管固定连接，但是本申请实施例并不以此为限。基座41可以通过一“U”形的绝缘件44设置于连接板312的顶部，以实现基座41与连接板312的绝缘设置。可选地，接地板311的左侧具有弧形缺口313，该弧形缺口313可以与腔室本体100的挡门所在位置对应设置，避免该弧形缺口313与挡门发生机械干涉，从而降低本申请实施例的故障率及延长使用寿命。弹性接触件32具体可以采用铜材质制成的环状结构，从而提高接地组件3的导电性能。弹性接触件32具体形状可以为椭圆形结构，多个弹性接触件32可以沿接地板311的周向均匀分布，并且相对较长的径向与接地板311的周向相切。弹性接触件32的两相对的外周面分别用于与接地板311及连接套筒2的底凸缘212接触，弹性接触件32例如采用螺栓或者焊接方式设置于接地板311上，但是本申请实施例并不以此为限。采用上述设计，使得接地板311与连接套筒2的导电接触面积增大，从而进一步降低屏蔽套筒11及连接套筒2的感应电位，以进一步降低打火现象发生。
需要说明的是，本申请实施例并不限定弹性接触件32的具体材质及形状，例如弹性接触件32采用其它导电性能较佳的弹性结构。因此本申请实施例并不以此为限，本领域技术人员可以根据实际情况自行调整设置。
于本申请的一实施例中，如图1、图6A至图7所示，工艺腔室还包括绝缘屏蔽环5，绝缘屏蔽环5设置于接地部件31上，并且环绕承载装置4设置，绝缘屏蔽环5的外周与压环部12、底凸缘212的端面、基座41的外周面及沉积环42底面之间均具有一预设间距。可选地，预设间距小于或等于1.5毫米。
如图1、图6A至图7所示，绝缘屏蔽环5具体采用陶瓷或石英制成的环状结构，绝缘屏蔽环5可以通过销钉固定设置于接地部件31的接地板311上，并且具体环绕基座41设置。具体地，绝缘屏蔽环5的外侧面与压环部12的连接环121端面及底凸缘212的端面之间具有预设间距；绝缘屏蔽环5的内侧面与基座41的外周面之间具有预设间距，绝缘屏蔽环5的顶面与沉积环42及压环部12的压环122底面之间具有预设间距，该预设间距例如可以小于或等于1.5毫米，但本申请实施例并不以此为限，本领域技术人员可以根据实际情况自行调整。绝缘屏蔽环5可以用于填充屏蔽套筒11、连接套筒2、接地组件3及基座41之间的区域，以排除可能发生启辉的工艺气体，从而大幅提高本申请实施例的工艺稳定性。进一步的，绝缘屏蔽环5能隔绝基座41与屏蔽套筒11和接地板311，防止屏蔽套筒11及接地板311与承载装置4带电的部件之间以及相互之间发生打火现象，使得本申请实施例能够适用于高气压工艺条件，从而大幅提高本申请实施例的适用性及适用范围。可选地，绝缘屏蔽环5的内侧面顶端开设有避让缺口51，该避让缺口51对应于承载装置4的沉积环42设置，从而避免两者之间发生机械干涉，并且该避让缺口51与沉积环42外周面之间同样需要满足预设间距。
需要说明的，本申请实施例并不限绝缘屏蔽环5具体实施方式，例如绝缘屏蔽环5可以其它绝缘材质制成，并且通过螺栓设置于接地板311上。因此本申请实施例并不以此为限，本领域技术人员可以根据实际情况自行调整设置。
应用本申请实施例，至少能够实现如下有益效果：
本申请实施例通过将屏蔽套筒顶部与腔室本体固定连接，压环部用于与沉积环导电接触，以使屏蔽套筒不仅可以为等离子体提供接地回路，而且还可以防止腔室本体被粒子污染。连接套筒环绕屏蔽套筒设置，并且连接套筒的顶部与腔室本体固定连接，以及与在屏蔽组件的底部导电连接，以用于在屏蔽组件与腔室本体形成接地回路，避免屏蔽组件由于较长而导致底部感应出较大的电位；而且连接套筒还能与接地组件之间形成接地回路，从而进一步提高屏蔽组件1的接地能力。由于屏蔽套筒顶部与腔室本体接地，屏蔽套筒的底部通过连接套筒与腔室本体及与接地组件之间形成接地，使得本申请实施例的接地能力及射频阻隔能力大幅提升，以实现甚高频工艺条件下腔室本体内的各结构电位差相对较小，从而避免各结构之间出现打火及起辉现象，进而大幅提高了工艺稳定性及降低颗粒污染问题。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种半导体工艺腔室，其特征在于，包括：腔室本体、屏蔽组件、连接套筒、接地组件及承载装置；其中，
所述承载装置包括设置在所述腔室本体中的基座及环绕所述基座设置的沉积环；
所述屏蔽组件包括一体成型的屏蔽套筒和压环部，所述屏蔽套筒的顶部与所述腔室本体固定连接，用于与所述腔室本体形成接地回路，所述压环部环绕所述沉积环设置，且用于与所述沉积环导电接触；
所述连接套筒环绕所述屏蔽套筒设置，并且所述连接套筒的顶部与腔室本体固定连接，所述连接套筒与所述屏蔽套筒的底部导电连接，用于在所述屏蔽组件与所述腔室本体之间形成接地回路；
所述接地组件设置于所述基座下方，当所述基座上升至所述沉积环与所述压环部导电接触时，所述接地组件用于与所述连接套筒形成接地回路。
2.如权利要求1所述的工艺腔室，其特征在于，所述腔室本体包括第一分体和设置于所述第一分体上方的转接件；所述屏蔽套筒的顶部外周设置有外凸缘，所述外凸缘与所述转接件的顶面固定连接。
3.如权利要求2所述的工艺腔室，其特征在于，所述屏蔽组件包括有多个第一紧固件，多个所述第一紧固件穿设于所述外凸缘上且与所述转接件连接，用于将所述屏蔽套筒压紧于所述转接件上。
4.如权利要求2所述的工艺腔室，其特征在于，所述连接套筒的顶端外周具有顶凸缘，所述顶凸缘抵接于所述转接件的底面上，并且与所述转接件固定连接；所述连接套筒的底端内侧上具有底凸缘，所述底凸缘与所述压环部的底面连接。
5.如权利要求4所述的工艺腔室，其特征在于，所述半导体工艺腔室还包括第一导电环及第二导电环，所述第一导电环设置于所述顶凸缘与所述转接件之间，所述第二导电环设置于所述底凸缘与所述压环部的底面之间。
6.如权利要求5所述的工艺腔室，其特征在于，所述顶凸缘开设有第一限位槽，用于对所述第一导电环进行限位；所述底凸缘开设有第二限位槽，用于对所述第二导电环进行限位。
7.如权利要求5所述的工艺腔室，其特征在于，所述半导体工艺腔室还包括多个第二紧固件，多个第二紧固件穿设于所述顶凸缘上且与所述转接件的底面连接，用于将所述第一导电环及所述第二导电环压紧。
8.如权利要求5所述的工艺腔室，其特征在于，所述接地组件包括接地部件及弹性接触件，所述接地部件设置于所述基座下方，多个所述弹性接触件沿所述接地部件的圆周方向均匀排布，并且位于所述接地部件顶面靠近外缘的位置。
9.如权利要求8所述的工艺腔室，其特征在于，所述工艺腔室还包括绝缘屏蔽环，所述绝缘屏蔽环设置于所述接地部件上，并且环绕所述基座设置，所述绝缘屏蔽环的外周与所述压环部、所述底凸缘的端面、所述基座的外周面及所述沉积环底面之间均具有一预设间距。
10.如权利要求9所述的工艺腔室，其特征在于，所述预设间距小于或等于1.5毫米。
CN202110831205.4A 2021-07-22 2021-07-22 半导体工艺腔室 Pending CN115679271A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110831205.4A CN115679271A (zh) 2021-07-22 2021-07-22 半导体工艺腔室
PCT/CN2022/105028 WO2023001016A1 (zh) 2021-07-22 2022-07-12 半导体工艺腔室
TW111126102A TWI813373B (zh) 2021-07-22 2022-07-12 半導體製程腔室

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110831205.4A CN115679271A (zh) 2021-07-22 2021-07-22 半导体工艺腔室

Publications (1)

Publication Number Publication Date
CN115679271A true CN115679271A (zh) 2023-02-03

Family

ID=84978881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110831205.4A Pending CN115679271A (zh) 2021-07-22 2021-07-22 半导体工艺腔室

Country Status (3)

Country Link
CN (1) CN115679271A (zh)
TW (1) TWI813373B (zh)
WO (1) WO2023001016A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116937194A (zh) * 2023-09-18 2023-10-24 上海陛通半导体能源科技股份有限公司 接地端子底座及包含其的磁控溅射电介质薄膜沉积装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718045B2 (en) * 2006-06-27 2010-05-18 Applied Materials, Inc. Ground shield with reentrant feature
US8066857B2 (en) * 2008-12-12 2011-11-29 Fujifilm Corporation Shaped anode and anode-shield connection for vacuum physical vapor deposition
KR101904516B1 (ko) * 2011-02-09 2018-10-04 어플라이드 머티어리얼스, 인코포레이티드 Ｒｆ ｐｖｄ 챔버를 위한 균일성 튜닝 가능한 정전척 접지 키트
US9177763B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. Method and apparatus for measuring pressure in a physical vapor deposition chamber
JP6249659B2 (ja) * 2013-07-25 2017-12-20 東京エレクトロン株式会社 プラズマ処理装置
US10886113B2 (en) * 2016-11-25 2021-01-05 Applied Materials, Inc. Process kit and method for processing a substrate
CN108231526B (zh) * 2016-12-14 2020-06-19 北京北方华创微电子装备有限公司 一种腔室和半导体设备
JP7134104B2 (ja) * 2019-01-09 2022-09-09 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置の載置台
JP7339062B2 (ja) * 2019-08-09 2023-09-05 東京エレクトロン株式会社 載置台及び基板処理装置
JP7386683B2 (ja) * 2019-12-02 2023-11-27 東京エレクトロン株式会社 プラズマ処理装置及び電極消耗量測定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116937194A (zh) * 2023-09-18 2023-10-24 上海陛通半导体能源科技股份有限公司 接地端子底座及包含其的磁控溅射电介质薄膜沉积装置

Also Published As

Publication number Publication date
TW202305900A (zh) 2023-02-01
WO2023001016A1 (zh) 2023-01-26
TWI813373B (zh) 2023-08-21

Similar Documents

Publication Publication Date Title
US8677590B2 (en) Plasma confinement structures in plasma processing systems and methods thereof
US6723214B2 (en) Apparatus for improved power coupling through a workpiece in a semiconductor wafer processing system
JP4233618B2 (ja) プラズマ反応装置における電気的に浮遊したシールド
KR101801760B1 (ko) Ｒｆ 에너지가 중심에 공급되는 물리적 기상 증착용 장치
JP3100986U (ja) プラズマチャンバーにおいて半導体ワークピースを取り巻く導電性カラー
KR101904516B1 (ko) Ｒｆ ｐｖｄ 챔버를 위한 균일성 튜닝 가능한 정전척 접지 키트
EP1118106A2 (en) Cathode assembly containing an electrostatic chuck for retaining a wafer in a semiconductor wafer processing system
EP1012869A1 (en) Apparatus for coupling power through a workpiece in a semiconductor wafer processing system
KR101969039B1 (ko) 플라즈마 암공간의 동심을 가능하게 하는 장치
CN115679271A (zh) 半导体工艺腔室
KR100489917B1 (ko) 플라즈마생성용코일을지지하는스탠드오프및코일지지방법
CN105734520B (zh) 工艺腔室
CN114446760B (zh) 工艺腔室及半导体工艺设备
CN101001974A (zh) 单件线圈支撑组件，线圈结构和装配线圈结构的方法
CN110396664B (zh) 接地环、腔室以及物理气相沉积设备
CN108231526B (zh) 一种腔室和半导体设备
TW201441404A (zh) 自行定心處理屏蔽
CN113445017B (zh) 半导体腔室及半导体工艺设备
CN113078091B (zh) 一种晶圆吸盘保护装置及半导体制造设备
CN115985745A (zh) 半导体工艺腔室和半导体工艺设备
CN117810772A (zh) 接地环组件及半导体工艺设备
CN107287573B (zh) 机械卡盘
CN112585717A (zh) 溅射装置、沉积设备以及操作溅射装置的方法
US20110217465A1 (en) Shields for substrate processing systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination