CN113078091B - 一种晶圆吸盘保护装置及半导体制造设备 - Google Patents

一种晶圆吸盘保护装置及半导体制造设备 Download PDF

Info

Publication number
CN113078091B
CN113078091B CN202010011488.3A CN202010011488A CN113078091B CN 113078091 B CN113078091 B CN 113078091B CN 202010011488 A CN202010011488 A CN 202010011488A CN 113078091 B CN113078091 B CN 113078091B
Authority
CN
China
Prior art keywords
wafer
annular structure
wafer chuck
ring
annular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010011488.3A
Other languages
English (en)
Other versions
CN113078091A (zh
Inventor
杨艳秋
徐旻
石锗元
栾园翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010011488.3A priority Critical patent/CN113078091B/zh
Publication of CN113078091A publication Critical patent/CN113078091A/zh
Application granted granted Critical
Publication of CN113078091B publication Critical patent/CN113078091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明实施例提供了一种晶圆吸盘保护装置及半导体制造设备。在本发明实施例中，通过在晶圆吸盘的外周设置包括第一环状结构和第二环状结构的晶圆吸盘保护装置以保护晶圆吸盘。其中，第一环状结构中的基体的内壁与晶圆吸盘配合，基体的上表面用于与所述晶圆的下表面的边缘部分配合；第二环状结构设置在第一环状结构下用于支撑第一环状结构。由此，使第一环状结构保护下方的第二环状结构。第一环状结构与工艺过程中的等离子体或气体接触，并定期更换。能够避免由于长时间使用在晶圆吸盘保护装置中形成凹陷，并在凹陷处放电而导致在晶圆的边缘区域的半导体器件的良率降低。因此，能够提高半导体器件的良率。

Description

一种晶圆吸盘保护装置及半导体制造设备
技术领域
本发明涉及半导体技术领域，尤其涉及一种晶圆吸盘保护装置及半导体制造设备。
背景技术
随着半导体制造工艺的不断发展，对半导体制造设备的精度提出了更高的要求。因此，半导体制造设备的精度还需要提高。
发明内容
有鉴于此，本发明实施例提供了一种晶圆吸盘保护装置及半导体制造设备，以提高半导体制造设备的精度，进而提高所形成的半导体器件的精度。
第一方面，本发明实施例提供一种晶圆吸盘保护装置，本发明实施例的晶圆吸盘用于吸附晶圆，所述晶圆吸盘保护装置包括：
第一环状结构，所述第一环状结构包括具有第一厚度的基体，其中，所述基体的内壁用于与所述晶圆吸盘配合，所述基体的上表面用于与所述晶圆的下表面的边缘部分配合；以及
第二环状结构，具有第二厚度，设置于所述第一环状结构下，用于支撑所述第一环状结构。
进一步地，所述第一环状结构覆盖所述第二环状结构的上表面。
进一步地，所述第一环状结构的下表面和所述第二环状结构的上表面配合。
进一步地，所述第一环状结构包括位于所述基体的下表面的环状凸起，所述第二环状结构的上表面具有与所述环状凸起配合的凹陷区。
进一步地，所述第一环状结构的基体上具有横截面为环状的环状凸起，所述环状凸起的内壁用于与所述晶圆的外缘配合，所述环状凸起的厚度大于或等于所述晶圆的厚度，所述环状凸起的内周的直径大于或等于所述晶圆的外周的直径。
进一步地，所述第一厚度小于所述第二厚度。
进一步地，所述第二环状结构的内壁用于与所述晶圆吸盘配合。
进一步地，所述第一环状结构和所述第二环状结构的材料为石英。
进一步地，所述晶圆吸盘保护装置用于保护等离子体刻蚀、化学气相沉积或者物理气相沉积设备中的晶圆吸盘。
第二方面，本发明实施例提供一种半导体制造设备，所述半导体制造设备包括第一方面所述的晶圆吸盘保护装置。
进一步地，所述半导体制造设备用于等离子体刻蚀、化学气相沉积或者物理气相沉积。
在本发明实施例中，通过在晶圆吸盘的外周设置包括第一环状结构和第二环状结构的晶圆吸盘保护装置以保护晶圆吸盘。其中，第一环状结构中的基体的内壁与晶圆吸盘配合，基体的上表面用于与所述晶圆的下表面的边缘部分配合；第二环状结构设置在第一环状结构下用于支撑第一环状结构。由此，使第一环状结构保护下方的第二环状结构。第一环状结构与工艺过程中的等离子体或气体接触，并定期更换。能够避免由于长时间使用在晶圆吸盘保护装置中形成凹陷，并在凹陷处放电而导致在晶圆的边缘区域的半导体器件的良率降低。因此，能够提高半导体器件的良率。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是第一对比例的晶圆吸盘的保护装置的截面示意图；
图2是第一对比例的晶圆吸盘的保护装置的局部截面图；
图3是第一对比例的晶圆的良率检测结果示意图；
图4是本发明第一实施例的晶圆吸盘保护装置的截面示意图；
图5是本发明第一实施例的晶圆吸盘的保护装置的局部截面图；
图6是本发明实施例的第一环状结构的立体图；
图7是本发明第一实施例的第一环状结构的俯视图；
图8是本发明第一实施例的第一环状结构的仰视图；
图9是本发明第一实施例的第二环状结构的立体图；
图10是本发明第二实施例的半导体制造设备的截面示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则在说明书的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
半导体器件是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电特性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信号和进行能量转换。在半导体制程中，大多数工艺(例如，刻蚀以及化学气相沉积等)均需要采用静电吸盘(ElectroStatic Chuck，ESC)固定晶圆。为了保护晶圆吸盘会在晶圆吸盘的外侧设置保护装置。
图1是第一对比例的晶圆吸盘的保护装置的截面示意图。图2是图1中区域A的放大截面图。如图1和图2所示，对比例的晶圆吸盘ESC的保护装置包括聚焦环1和绝缘环2。绝缘环2用于保护晶圆吸盘ESC，避免在机台刻蚀过程或者气相沉积的过程中被破坏，从而延长晶圆吸盘ESC的使用寿命，降低机台的维护成本。聚焦环1与绝缘环2配合，固定在绝缘环2的上方。绝缘环2的上表面与晶圆的上表面基本平齐，用于保护晶圆的边缘，能够确保在刻蚀的过程中等离子体溅射在晶圆的表面，避免等离子体从晶圆的侧面刻蚀晶圆的边缘。由于聚焦环1的上表面会与等离子体接触，随着机台工作时间的延长，聚焦环1会存在损耗，因此，聚焦环1会定期更换。而绝缘环2的表面暴露在等离子体中的面积很小，因此绝缘环2更换的周期较长。
然而，如图2所示，还是会有一部分等离子体Palsma会在晶圆和聚焦环的间隙刻蚀绝缘环，随着机台工作时间的延长，绝缘环2因为被等离子体刻蚀而形成凹槽。在凹槽的大小达到一定尺寸后，等离子体在这个空间内聚集,偶尔会产生放电形成电弧,在晶圆边缘的芯片中形成缺陷，降低半导体器件的良率。图3是第一对比例的晶圆的良率检测结果示意图。如图3所示，由于电弧放电，在晶圆的边缘区域集中的出现不合格的芯片。
在第二对比例中，在化学气相沉积设备或者物理气相沉积设备中，在晶圆和聚焦环的间隙会不断沉积不同的材料，导致绝缘环在晶圆下方的侧壁沉积杂质，污染晶圆的边缘。
有鉴于此，本发明实施例提供了一种晶圆吸盘保护装置，用于提高半导体器件的良率。本发明实施例的晶圆吸盘保护装置以用于保护等离子体刻蚀设备中的晶圆吸盘为例进行说明。应理解，本发明实施例的晶圆吸盘保护装置也可以用于保护化学气相沉积设备以及物理气相沉积设备等其他设备中的晶圆吸盘。
图4是本发明第一实施例的晶圆吸盘保护装置的截面示意图。图5是图4中区域B的放大截面图。如图4和图5所示，本发明第一实施例的晶圆吸盘保护装置包括：第一环状结构10和第二环状结构20。其中，所述晶圆吸盘ESC用于吸附晶圆Wafer。晶圆吸盘ESC、晶圆Wafer、第一环状结构10和第二环状结构20在机台工作过程中基本同心。
图6-图8是本发明实施例的第一环状结构的示意图。其中，图4-图6分别是第一环状结构10的立体图，主视图以及仰视图。
如图6-8所示，所述第一环状结构10包括具有第一厚度的基体11，其中，所述基体11的内壁用于与所述晶圆吸盘ESC配合，所述基体11的上表面用于与所述晶圆Wafer的下表面的边缘部分配合。其中，晶圆Wafer的直径大于晶圆吸盘ESC的直径，晶圆Wafer的下表面的边缘部分可以是晶圆Wafer与晶圆吸盘ESC同心放置的情况下，晶圆Wafer下表面不与晶圆吸盘ESC接触的区域。
图9是本发明实施例的第二环状结构的示意图。如图9所示，所述第二环状结构20具有第二厚度，设置于所述第一环状结构10下，用于支撑所述第一环状结构10。第二环状结构20的下表面用于固定在晶圆吸盘ESC的保护壳体上，起到保护壳体等位于第二环状结构20的下方的机台零部件，以减少生产过程中机台的损耗。在一种可选的实现方式中，第二环状结构20的外周尺寸大于保护壳体的尺寸。
第一环状结构10的部分结构位于晶圆Wafer的下方，能够避免对比例中晶圆Wafer下方的绝缘环暴露在等离子体下而被等离子体刻出凹陷。由此，能够避免在凹陷处形成电弧，提高晶圆Wafer的边缘的半导体器件的良率。
所述第一环状结构10覆盖所述第二环状结构20的上表面。也就是说，第一环状结构10的内孔尺寸小于第二环状结构20的内孔尺寸，第一环状结构10的外径尺寸大于第二环状结构20的外径尺寸。
第一环状结构10覆盖所述第二环状结构20的上表面能够使第一环状结构10保护第二环状结构20。避免第二环状结构20接触等离子体。
在一种可选的实现方式中，所述第一环状结构10的下表面和所述第二环状结构20的上表面配合。具体地，所述第一环状结构10包括位于所述基体的下表面的环状凸起13，所述第二环状结构20的上表面具有与所述环状凸起13配合的凹陷区21。
环状凸起13起到定位的作用，在其他可选的实现方式中，也可以在第一环状结构10和所述第二环状结构20分别形成对应的定位凹槽和定位销。或者可以形成其他对应的定位结构。
所述第一环状结构10的基体11上具有横截面为环状的环状凸起12，所述环状凸起12的内壁用于与所述晶圆Wafer的外缘配合，所述环状凸起12的厚度大于或等于所述晶圆Wafer的厚度，所述环状凸起12的内径大于或等于所述晶圆Wafer的外径。
环状凸起12可以用于定位晶圆Wafer的位置，并保护晶圆Wafer的外缘，确保等离子体从晶圆Wafer的上表面刻蚀晶圆Wafer，起到聚焦等离子体的作用。在一种可选的实现方式中，所述环状凸起12的厚度基本等于所述晶圆Wafer的厚度，所述环状凸起12的内周的直径大于或等于所述晶圆Wafer的外周的直径。环状凸起12的外周可以具有倒角。
环状凸起12的内壁与所述晶圆Wafer的外缘间具有一定的缝隙，会导致第一环状结构10的基体露出，被等离子体刻蚀。由于第一环状结构10的部分上表面暴露在等离子体下，因此第一环状结构10作为耗材会定期更换。不会形成对比例中的凹槽，不能达到放电条件，因此，能够避免形成电弧，进而能够提高晶圆Wafer的边缘的半导体器件的良率。
所述第一环状结构10和所述第二环状结构20的材料为石英。所述第一厚度小于所述第二厚度。
由于第一环状结构定期更换，因此，第一环状结构的尺寸越小，越能够降低成本。在一种可选的实现方式中，第一环状结构的基体的厚度为3mm。第二环状结构的厚度为21mm。
在本发明实施例中，通过在晶圆吸盘的外周设置包括第一环状结构和第二环状结构的晶圆吸盘保护装置以保护晶圆吸盘。其中，第一环状结构中的基体的内壁与晶圆吸盘配合，基体的上表面用于与所述晶圆的下表面的边缘部分配合；第二环状结构设置在第一环状结构下用于支撑第一环状结构。由此，使第一环状结构保护下方的第二环状结构。第一环状结构与工艺过程中的等离子体或气体接触，并定期更换，能够避免长时间使用在晶圆吸盘保护装置中形成凹陷，并在凹陷处放电而导致在晶圆的边缘区域的半导体器件的良率降低，因此，能够提高半导体器件的良率。
另一方面，本发明第二实施例提供一种半导体制造设备，所述半导体制造设备包括：晶圆吸盘和本发明第一实施例的晶圆吸盘保护装置。
图10是本发明第二实施例的半导体制造设备的截面示意图。如图10所示，晶圆吸盘ESC,和本发明第一实施例的晶圆吸盘保护装置中的第一环状结构10和第二环状结构20。
具体地，本实施例所述的半导体制造设备包括外壳40。外壳40可以由底面、侧壁以及盖板等多个零部件组成，在此不一一赘述。在外壳40围成的腔体中包括晶圆吸盘ESC,以及在晶圆吸盘ESC下方的静电发生装置(图中未示出)。静电发生装置用于使晶圆吸盘ESC表面具有静电，以吸附晶圆。静电发生装置位于壳体30的内部。
在一种可选的实现方式中，所述半导体制造设备用于等离子体刻蚀。在外壳的上方，本发明实施例所述半导体制造设备还包括等离子体发生装置50。图中未示出等离子体发生装置50中的内部包括各种管路以及零部件。
在其他可选的实现方式中，所述半导体制造设备用于化学气相沉积或物理气相沉积。在外壳的上方，本发明实施例所述半导体制造设备还包括气体发生装置50。所述气体发生装置50用于利用化学气相沉积以或物理气相沉积的原理形成气体。
本发明实施例所述的半导体制造设备能够提高半导体器件的良率。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种晶圆吸盘保护装置，所述晶圆吸盘用于吸附晶圆，其特征在于，所述装置包括：
第一环状结构，所述第一环状结构包括具有第一厚度的基体，其中，所述基体的内壁用于与所述晶圆吸盘配合，所述基体的上表面用于与所述晶圆的下表面的边缘部分配合，所述第一环状结构用于聚焦等离子体；以及
第二环状结构，具有第二厚度，设置于所述第一环状结构下，用于支撑所述第一环状结构，所述第一环状结构的外径尺寸大于所述第二环状结构的外径尺寸；
其中，所述第一环状结构和所述第二环状结构的材料为石英。
2.根据权利要求1所述的装置，其特征在于，所述第一环状结构覆盖所述第二环状结构的上表面。
3.根据权利要求2所述的装置，其特征在于，所述第一环状结构的下表面和所述第二环状结构的上表面配合。
4.根据权利要求3所述的装置，其特征在于，所述第一环状结构包括位于所述基体的下表面的环状凸起，所述第二环状结构的上表面具有与所述环状凸起配合的凹陷区。
5.根据权利要求1所述的装置，其特征在于，所述第一环状结构的基体上具有横截面为环状的环状凸起，所述环状凸起的内壁用于与所述晶圆的外缘配合，所述环状凸起的厚度大于或等于所述晶圆的厚度，所述环状凸起的内周的直径大于或等于所述晶圆的外周的直径。
6.根据权利要求1所述的装置，其特征在于，所述第一厚度小于所述第二厚度。
7.根据权利要求1所述的装置，其特征在于，所述第二环状结构的内壁用于与所述晶圆吸盘配合。
8.根据权利要求1所述的装置，其特征在于，所述晶圆吸盘保护装置用于保护等离子体刻蚀设备、化学气相沉积设备或者物理气相沉积设备中的晶圆吸盘。
9.一种半导体制造设备，其特征在于，所述半导体制造设备包括：晶圆吸盘和如权利要求1-8中任意一项所述的晶圆吸盘保护装置。
10.根据权利要求9所述的设备，其特征在于，所述半导体制造设备用于等离子体刻蚀、化学气相沉积或者物理气相沉积。
CN202010011488.3A 2020-01-06 2020-01-06 一种晶圆吸盘保护装置及半导体制造设备 Active CN113078091B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010011488.3A CN113078091B (zh) 2020-01-06 2020-01-06 一种晶圆吸盘保护装置及半导体制造设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010011488.3A CN113078091B (zh) 2020-01-06 2020-01-06 一种晶圆吸盘保护装置及半导体制造设备

Publications (2)

Publication Number Publication Date
CN113078091A CN113078091A (zh) 2021-07-06
CN113078091B true CN113078091B (zh) 2023-03-14

Family

ID=76608965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010011488.3A Active CN113078091B (zh) 2020-01-06 2020-01-06 一种晶圆吸盘保护装置及半导体制造设备

Country Status (1)

Country Link
CN (1) CN113078091B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292410B1 (ko) * 1998-09-23 2001-06-01 윤종용 불순물 오염이 억제된 반도체 제조용 반응 챔버
KR20020095324A (ko) * 2001-06-14 2002-12-26 삼성전자 주식회사 고주파 파워를 이용하는 반도체장치 제조설비
KR100578129B1 (ko) * 2003-09-19 2006-05-10 삼성전자주식회사 플라즈마 식각 장치
CN101989544B (zh) * 2009-08-07 2012-05-23 中微半导体设备(上海)有限公司 一种可减少基片背面聚合物的结构
CN106920729B (zh) * 2015-12-28 2019-05-31 中微半导体设备(上海)股份有限公司 一种均匀刻蚀基片的等离子体处理装置及方法

Also Published As

Publication number Publication date
CN113078091A (zh) 2021-07-06

Similar Documents

Publication Publication Date Title
KR102496625B1 (ko) 베벨 에처용 튜닝가능한 상부 플라즈마―배제―존 링
US10832923B2 (en) Lower plasma-exclusion-zone rings for a bevel etcher
KR200333176Y1 (ko) 플라즈마 챔버의 반도체 가공물을 둘러싸는 전도성 칼라
US20040035532A1 (en) Etching apparatus for use in manufacturing a semiconductor device and shield ring for upper electrode thereof
US7943007B2 (en) Configurable bevel etcher
KR100505035B1 (ko) 기판을 지지하기 위한 정전척
US8382942B2 (en) Method and apparatus for reducing substrate backside deposition during processing
KR20180135152A (ko) 정전 척, 그를 포함하는 플라즈마 처리 장치 및 그를 이용한 반도체 소자의 제조방법
KR20040012364A (ko) 반도체 제조설비용 프로세스 챔버
US20190006156A1 (en) Plasma Processing Apparatus
US20210066052A1 (en) Plasma processing apparatus
CN111627843A (zh) 新型边缘刻蚀反应装置和边缘刻蚀方法
CN113078091B (zh) 一种晶圆吸盘保护装置及半导体制造设备
CN101541140B (zh) 等离子体处理装置及其屏蔽环
KR20070009159A (ko) 플라즈마 식각설비의 웨이퍼 서셉터
CN109767968B (zh) 下电极结构及反应腔室
CN212277161U (zh) 新型边缘刻蚀反应装置
KR20040096129A (ko) 반도체 식각장치의 쉴드 링
TWM584538U (zh) 半導體製程設備及其o形環
KR200367950Y1 (ko) 정전척
KR20040051147A (ko) 반도체 식각 장치
KR20040016693A (ko) 웨이퍼 지지대
KR20000008541A (ko) 에지 링에 의하여 웨이퍼보다 큰 플라즈마 영역이 형성되는 건식 식각장치
KR20000050752A (ko) 플라즈마 에칭장치의 정전기 척
KR20110015886A (ko) 외부팁이 형성된 진공 척

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant