CN114446760B - 工艺腔室及半导体工艺设备 - Google Patents

Abstract

本发明提供一种工艺腔室及半导体工艺设备，内衬组件环绕下电极组件设置，隔离部件设置于腔室本体的内周壁和内衬组件之间，使等离子体与腔室本体电绝缘；内衬组件的上内衬套设在下内衬的外周，上内衬的顶部和下内衬的底部分别与腔室本体的顶壁和底部电连接；上内衬和下内衬均具有沿周向分布且间隔设置的多个遮挡部和开口部，下内衬能够相对于上内衬旋转，以调节其中一者的遮挡部与另一者的开口部的重叠面积。本发明提供的工艺腔室及半导体工艺设备能够对等离子体的接地面积进行调节，从而能够提高对等离子体的能量、轰击晶圆的能力以及刻蚀晶圆的速率的可控性，进而能够提高等离子体刻蚀工艺的灵活性，满足低损伤的等离子体刻蚀工艺的需要。

Description

工艺腔室及半导体工艺设备

技术领域

本发明涉及半导体设备技术领域，具体地，涉及一种工艺腔室及半导体工艺设备。

背景技术

现有的一种能够进行等离子体刻蚀工艺的半导体设备的工艺腔室包括腔室本体、介质窗、射频线圈、卡盘(Chuck)、射频引入件(Match)和内衬(Liner)，介质窗设于腔室本体的顶部，射频线圈设于介质窗的上方，卡盘设于腔室本体内，射频引入件与卡盘连接，内衬设于腔室本体内，并遮挡腔室本体的内周壁和底壁。

在等离子体刻蚀工艺中，腔室本体内通入有能够被磁场电离产生等离子体的工艺气体，射频线圈加载有射频功率产生磁场，磁场通过介质窗进入腔室本体内，使腔室本体内的工艺气体电离产生等离子体，射频引入件将射频功率引至卡盘中的电极，在卡盘上形成自偏压，吸引等离子体轰击承载于卡盘上的晶圆，内衬用于阻挡腔室本体内的等离子体轰击腔室本体的内周壁和底壁，并起到射频回路的作用，自偏压的大小会影响等离子体的能量，影响等离子体轰击晶圆的能力，影响等离子体刻蚀晶圆的速率，而自偏压的大小不仅与射频功率和腔室腔体内的气压有关，还会与等离子体的接地面积和卡盘的面积有关。

但是，现有的等离子体的接地面积无法改变，使得对于等离子体的能量、等离子体轰击晶圆的能力以及等离子体刻蚀晶圆的速率的可控性较低，而等离子体能量通常也较高，无法满足低损伤的等离子体刻蚀工艺的需要。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种工艺腔室及半导体工艺设备，其能够对等离子体的接地面积进行调节，从而能够提高对等离子体的能量、等离子体轰击晶圆的能力以及等离子体刻蚀晶圆的速率的可控性，进而能够提高等离子体刻蚀工艺的灵活性，满足低损伤的等离子体刻蚀工艺的需要。

为实现本发明的目的而提供一种工艺腔室，应用于半导体工艺设备，包括腔室本体和设置于所述腔室本体中的下电极组件、内衬组件和隔离部件，所述内衬组件环绕设置在所述下电极组件的四周，所述下电极组件包括用于承载晶圆的卡盘和向所述卡盘馈入射频功率的射频引入件，所述隔离部件设置于所述腔室本体的内周壁和所述内衬组件之间，以使等离子体与所述腔室本体电绝缘；

所述内衬组件包括上内衬和下内衬，所述上内衬套设在所述下内衬的外周，所述上内衬的顶部与所述腔室本体的顶壁电连接，所述下内衬的底部与所述腔室本体的底部电连接；

所述上内衬和所述下内衬均具有沿周向分布且间隔设置的多个遮挡部和多个开口部，所述下内衬能够相对于所述上内衬旋转，用以调节其中一者的所述遮挡部与另一者的所述开口部的重叠面积。

可选的，所述下内衬包括第一环体、第二环体和连接部，所述第一环体和所述第二环体连接于所述连接部的两侧并向上延伸设置，所述第一环体靠近所述上内衬设置且具有多个所述遮挡部和多个所述开口部，所述第二环体靠近所述下电极组件环绕设置，所述连接部与所述腔室本体的底部电连接。

可选的，多个所述开口部和多个所述遮挡部均匀分布；在所述内衬组件的轴向上，多个所述开口部和多个所述遮挡部的尺寸均与所述腔室本体的内周壁的高度相同；每个所述遮挡部的遮挡面积均不小于相应的所述开口部的开口面积。

可选的，每个所述遮挡部的遮挡面积均等于相应的所述开口部的开口面积，以使多个所述开口部的未被多个所述遮挡部遮挡的面积占所述第一环体的或所述上内衬的内周壁面积的0％-50％。

可选的，所述上内衬的内周壁与所述第一环体的外周壁之间具有间隙，所述上内衬的内周壁具有第一电导通结构，所述第一环体的外周壁上具有第二电导通结构，所述第一电导通结构和所述第二电导通结构保持相互接触，用于使所述上内衬和所述下内衬电导通。

可选的，所述第一电导通结构和所述第二电导通结构，其中一者具有环形的凹部，另一者具有与所述凹部配合的环形的凸部。

可选的，所述凹部和所述凸部的表面具有镍金属层。

可选的，所述隔离部件的材质包括聚四氟乙烯、陶瓷、石英、树脂中的一种。

可选的，所述工艺腔室还包括驱动组件，所述驱动组件设置在所述腔室本体的底部，并与所述连接部连接，用于驱动所述下内衬旋转。

可选的，所述驱动组件包括驱动件和密封件，在所述腔室本体的底壁且所述下电极组件的外周设有环状的装配通孔，所述密封件呈环状且可旋转的与所述装配通孔密封连接，所述密封件的上部与所述下内衬的底部连接，所述密封件的下部与所述驱动件连接，所述驱动件设置于所述腔室本体的底部外侧，用于通过驱动所述密封件旋转，以带动所述下内衬旋转。

可选的，所述驱动组件还包括控制器，所述控制器与所述驱动件连接，所述驱动件接收所述控制器的控制信号，用于在工艺过程中对所述重叠面积进行连续控制；

当需要增加所述等离子体的刻蚀速率时，控制所述下内衬旋转以使所述重叠面积增大；当需要减小所述等离子体的刻蚀速率时，控制所述下内衬旋转以使所述重叠面积减小。

本发明还提供一种半导体工艺设备，所述半导体工艺设备包括如本发明提供的所述工艺腔室。

本发明具有以下有益效果：

本发明提供的工艺腔室，通过设计内衬组件包括上内衬和下内衬，并使上内衬和下内衬分别与腔室本体电连接，且使上内衬和下内衬均具有沿周向分布且间隔设置的多个遮挡部和多个开口部，且使上内衬套设在下内衬的周围，下内衬能够相对于上内衬旋转，且在腔室本体的内周壁和内衬组件之间设置隔离部件，使等离子体与腔室本体电绝缘，可以通过使下内衬相对于上内衬旋转，以能够调节其中一者的遮挡部与另一者的开口部的重叠面积，对与等离子体接触的内衬组件的面积进行调节，由于内衬组件的上内衬和下内衬分别与腔室本体电连接，因此，也就是能够对等离子体的接地面积进行调节，从而能够对卡盘上形成的自偏压进行调节，继而能够提高对等离子体的能量、等离子体轰击晶圆的能力以及等离子体刻蚀晶圆的速率的可控性，进而能够提高等离子体刻蚀工艺的灵活性，满足低损伤的等离子体刻蚀工艺的需要。

本发明提供的半导体工艺设备，借助本发明提供的工艺腔室，能够对等离子体的接地面积进行调节，从而能够提高对等离子体的能量、等离子体轰击晶圆的能力以及等离子体刻蚀晶圆的速率的可控性，进而能够提高等离子体刻蚀工艺的灵活性，满足低损伤的等离子体刻蚀工艺的需要。

附图说明

图1为本发明实施例提供的工艺腔室的结构示意图；

图2为本发明实施例提供的工艺腔室的内衬组件的结构示意图；

图3为本发明实施例提供的工艺腔室的内衬组件的上内衬的结构示意图；

图4为本发明实施例提供的工艺腔室的内衬组件的下内衬的结构示意图；

图5为本发明实施例提供的工艺腔室的内衬组件的上内衬和下内衬装配时的结构示意图；

图6为图5中的局部W的放大结构示意图；

附图标记说明：

1-腔室本体；2-内衬组件；21-上内衬；211-电连接部；212-第一电导通结构；22-下内衬；221-连接部；222-第二电导通结构；223-第二环体；23-遮挡部；24-开口部；3-隔离部件；4-驱动组件；41-驱动件；42-密封件；51-卡盘；52-射频引入件；53-隔离环；54-隔离支撑环；55-金属支撑环；61-介质窗；62-射频线圈；7-等离子体。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的工艺腔室及半导体工艺设备进行详细描述。

如图1和图2所示，本发明实施例提供一种工艺腔室，应用于半导体工艺设备，包括腔室本体1和设置于腔室本体1中的下电极组件、内衬组件2和隔离部件3，内衬组件2环绕设置在下电极组件的四周，下电极组件包括用于承载晶圆的卡盘51(Chuck)和向卡盘51馈入射频功率的射频引入件52，隔离部件3设置于腔室本体1的内周壁和内衬组件2之间，以使等离子体7与腔室本体1电绝缘；内衬组件2包括上内衬21和下内衬22，上内衬21套设在下内衬22的外周，上内衬21的顶部与腔室本体1的顶壁电连接，下内衬22的底部与腔室本体1的底部电连接；上内衬21和下内衬22均具有沿周向分布且间隔设置的多个遮挡部23和多个开口部24，下内衬22能够相对于上内衬21旋转，用以调节其中一者的遮挡部23与另一者的开口部24的重叠面积。

本发明实施例提供的工艺腔室，通过设计内衬组件2包括上内衬21和下内衬22，并使上内衬21和下内衬22分别与腔室本体1电连接，且使上内衬21和下内衬22均具有沿周向分布且间隔设置的多个遮挡部23和多个开口部24，且使上内衬21套设在下内衬22的周围，下内衬22能够相对于上内衬21旋转，且在腔室本体1的内周壁和内衬组件2之间设置隔离部件3，使等离子体7与腔室本体1电绝缘，可以通过使下内衬22相对于上内衬21旋转，以能够调节其中一者的遮挡部23与另一者的开口部24的重叠面积，对与等离子体7接触的内衬组件2的面积进行调节，由于内衬组件2的上内衬21和下内衬22分别与腔室本体1电连接，因此，也就是能够对等离子体7的接地面积进行调节，从而能够对卡盘51上形成的自偏压进行调节，继而能够提高对等离子体7的能量、等离子体7轰击晶圆的能力以及等离子体7刻蚀晶圆的速率的可控性，进而能够提高等离子体刻蚀工艺的灵活性，满足低损伤的等离子体刻蚀工艺的需要。

并且，本发明实施例提供的工艺腔室，由于上内衬21套设在下内衬22的外周，因此，上内衬21的遮挡部23有时转动至下内衬22的遮挡部23的外侧，有时转动至下内衬22的开口部24的外侧，也就是说，上内衬21的遮挡部23有时会与腔室本体1中的等离子体7接触，有时不会与腔室本体1中的等离子体7接触，即，上内衬21的遮挡部23并不是总是与腔室本体1中的等离子体7接触，因此，可以使得上内衬21的使用寿命得到提高。

在实际应用中，晶圆承载于卡盘51上，射频引入件52向卡盘51馈入射频，在卡盘51上形成自偏压，吸引腔室本体1中的等离子体7轰击卡盘51上的晶圆。由于上内衬21套设在下内衬22的外周，因此，腔室本体1中的等离子体7会与下内衬22的遮挡部23接触，并会与上内衬21的遮挡部23与下内衬22的开口部24重叠的部分(也就是上内衬21的遮挡部23从下内衬22的开口部24露出的部分)接触，而下内衬22的开口部24与上内衬21的开口部24重叠的部分(也就是下内衬22的开口部24未与上内衬21的遮挡部23重叠的部分)会使得腔室本体1中的等离子体7穿过，由于上内衬21的顶部与腔室本体1的顶壁电连接，下内衬22的底部与腔室本体1的底部电连接，腔室本体1的内周壁和内衬组件2之间设置有隔离部件3，因此，腔室本体1中的等离子体7可以通过下内衬22的遮挡部23接地，并可以通过上内衬21的遮挡部23的与下内衬22的开口部24重叠的部分接地，而从下内衬22的开口部24的未与上内衬21的遮挡部23重叠的部分穿过的等离子体7会与隔离部件3接触，而由于隔离部件3能够使等离子体7与腔室本体1电绝缘，因此，从下内衬22的开口部24与上内衬21的开口部24重叠的部分穿过的等离子体7，不会因与隔离部件3接触而通过腔室本体1接地，也就是说，等离子体7与内衬组件2的接触面积可以理解为等离子体7的接地面积。

因此，通过调节下内衬22和上内衬21中一者的遮挡部23与另一者的开口部24的重叠面积，可以对与等离子体7接触的内衬组件2的面积进行调节，从而能够对等离子体7的接地面积进行调节，以能够对卡盘51上形成的自偏压进行调节，继而能够提高对等离子体7的能量、等离子体7轰击晶圆的能力以及等离子体7刻蚀晶圆的速率的可控性，进而能够提高等离子体刻蚀工艺的灵活性，满足低损伤的等离子体刻蚀工艺的需要。

如图1-图4所示，以上内衬21的遮挡部23和下内衬22的遮挡部23的数量均为四个为例，当上内衬21的遮挡部23和下内衬22的遮挡部23的数量为四个时，则上内衬21的开口部24和下内衬22的开口部24的数量均为四个。通过使下内衬22相对于上内衬21旋转，可以调节上内衬21的四个遮挡部23分别与下内衬22的四个开口部24的重叠面积，并调节下内衬22的四个遮挡部23分别与上内衬21的四个开口部24的重叠面积。

本发明的发明人发现在半导体工艺中腔室本体1内的用于承载晶圆的卡盘51的自偏压，会与等离子体7的接地面积和卡盘51的面积具有对应关系，对应关系可以为Vdc～(A1/A2)ⁿ，其中，Vdc为卡盘51的自偏压，A1为等离子体7的接地面积，A2为卡盘51的面积，n为指数因子(可选的，n可以为1-2之间的常数)。由此，当卡盘51的面积不变时，等离子体7的接地面积越大，则卡盘51的自偏压越大，则等离子体7的能量、等离子体7轰击晶圆的能力以及等离子体7刻蚀晶圆的速率越大，可以实现快速刻蚀。当卡盘51的面积不变时，等离子体7的接地面积越小，则卡盘51的自偏压越小，则等离子体7的能量、等离子体7轰击晶圆的能力以及等离子体7刻蚀晶圆的速率越小，可以实现低损伤刻蚀。

如图1、图2和图4所示，在本发明一优选实施例中，下内衬22可以包括第一环体、第二环体223和连接部221，第一环体和第二环体223连接于连接部221的两侧并向上延伸设置，第一环体靠近上内衬21设置且具有多个遮挡部23和多个开口部24，第二环体223靠近下电极组件环绕设置，连接部221与腔室本体1的底部电连接。

也就是说，下内衬22通过连接部221实现与腔室本体1的底部电连接，第二环体223靠近下电极组件环绕设置，以对下电极组件的四周进行遮挡，一是阻挡腔室本体1中的等离子体7刻蚀下电极组件的四周，二是避免副产物沉积在下电极组件的四周。多个遮挡部23和多个开口部24形成在第一环体上，形成有多个遮挡部23和多个开口部24的第一环体靠近上内衬21设置，以能够与上内衬21的多个遮挡部23和多个开口部24配合，实现通过使下内衬22相对于上内衬21旋转，调节其中一者的遮挡部23与另一者的开口部24的重叠面积。并且，连接部221可以还对腔室本体1的底壁进行遮挡，一是避免腔室本体1内的等离子体7刻蚀腔室本体1的底壁，二是避免副产物沉积在腔室本体的底壁。

在本发明一优选实施例中，多个开口部24和多个遮挡部23可以均匀分布；在内衬组件2的轴向上，多个开口部24和多个遮挡部23的尺寸均与腔室本体1的内周壁的高度可以相同；每个遮挡部23的遮挡面积可以均不小于相应的开口部24的开口面积。

这样的设计，通过在内衬组件2的轴向上，使多个开口部24和多个遮挡部23的尺寸均与腔室本体1的内周壁的高度相同，可以使开口部24和遮挡部23在内衬组件2的轴向上的尺寸最大化，并且，通过使每个遮挡部23的遮挡面积均不小于相应的开口部24的开口部面积，可以使遮挡部23能够与开口部24完全重合，从而能够使内衬组件2与等离子体7接触的面积的调节范围得到提高，使等离子体7的接地面积的调节范围得到提高。

如图1-图4，以上内衬21的遮挡部23和下内衬22的遮挡部23的数量均为四个，上内衬21的开口部24和下内衬22的开口部24的数量均为四个为例，若卡盘51的面积不变，当四个遮挡部23环绕四个遮挡部设置时，即，四个遮挡部23完全不从四个遮挡部之间的四个开口部露出时，内衬组件2与等离子体7接触的面积最小，则等离子体7的接地面积最小，卡盘51的自偏压最小，则等离子体7的能量、等离子体7轰击晶圆的能力以及等离子体7刻蚀晶圆的速率最小，此时，可以实现低损伤刻蚀。当四个遮挡部23对四个遮挡部之间的各开口部的全部进行遮挡，四个遮挡部对四个遮挡部23之间的各开口部的全部进行遮挡时，即，四个遮挡部23完全从四个遮挡部之间的四个开口部露出时，内衬组件2与等离子体7接触的面积最大，则等离子体7的接地面积最大，卡盘51的自偏压最大，则等离子体7的能量、等离子体7轰击晶圆的能力以及等离子体7刻蚀晶圆的速率最大，此时，可以实现快速刻蚀。

在本发明一优选实施例中，每个遮挡部23的遮挡面积可以均等于相应的开口部24的开口面积，以使多个开口部24的未被多个遮挡部23遮挡的面积占第一环体的或上内衬21的内周壁面积的0％-50％。

这样的设计，可以使遮挡部23能够与开口部24完全重合，并且，可以使上内衬21的遮挡部23与下内衬22的开口部24完全不重合，即，上内衬21的遮挡部23完全补充下内衬22的开口部24露出，并且，由于每个遮挡部23的遮挡面积均等于相应的开口部24的开口面积，因此，可以使遮挡部23的遮挡面积和开口部24的开口面积分别占第一环体的或上内衬21的内周壁面积的50％，这样就可以使多个开口部24的未被多个遮挡部23遮挡的面积占第一环体的或上内衬21的内周壁面积的0％-50％，从而能够使内衬组件2与等离子体7接触的面积的调节范围最大化，使等离子体7的接地面积的调节范围最大化。

如图2-图4所示，可选的，遮挡部23和开口部24可以均呈矩形。

可选的，上内衬21的多个遮挡部23所在圆周的外径可以为200mm-800mm。可以根据例如腔室本体1的内径进行选择。

可选的，下内衬22的多个遮挡部23所在圆周的外径可以为199mm-800mm。上内衬21内径和下内衬22的外径在腔室本体1内部具有间隙，下内衬22的外径可根据上内衬21和间隙进行选择。

可选的，各遮挡部23在腔室本体1的内周壁的径向上的长度(厚度)可以为1mm-10mm。

可选的，各遮挡部23在腔室本体1的内周壁的轴向上的长度(高度)可以为100mm-400mm。可以根据例如腔室本体1的内周壁的轴向长度(高度)进行选择。

如图2-图6所示在本发明一优选实施例中，上内衬21的内周壁与第一环体的外周壁之间可以具有间隙，上内衬21的内周壁可以具有第一电导通结构212，第一环体的外周壁上可以具有第二电导通结构222，第一电导通结构212和第二电导通结构222保持相互接触，用于使上内衬21和下内衬22电导通。

通过使上内衬21的内周壁与第一环体的外周壁之间具有间隙，可以使下内衬22能够顺利的相对于上内衬21旋转。而由于上内衬21的内周壁与第一环体的外周壁之间具有间隙，因此，通过在上内衬21的内周壁设置第一电导通结构212，并在第一环体的外周壁上设置第二电导通结构222，且使第一电导通结构212和第二电导通结构222保持相互接触，可以借助第一电导通结构212和第二电导通结构222使上内衬21和下内衬22电导通，避免上内衬21和下内衬22之间存在电势差，从而避免上内衬21和下内衬22由于电势差不同而导致二者之间产生放电现象，从而提高工艺腔室的使用稳定性。

可选的，上内衬21的内周壁与第一环体的外周壁之间的间隙可以为大于0mm，且小于或等于5mm。

可选的，遮挡部23的与等离子体7接触的表面上可以涂覆有保护层。这样的设计，可以借助保护层对遮挡部23的与等离子体7接触的表面进行保护，避免遮挡部23的与等离子体7接触的表面被等离子体7腐蚀以及因等离子体7腐蚀而造成金属污染。

可选的，可以通过导电喷涂的方式在遮挡部23的与等离子体7接触的表面上涂覆保护层。

如图1-图5所示，在本发明一优选实施例中，上内衬21可以还包括电连接部211，电连接部211呈环状，并固定设置于腔室本体1的顶部，且与多个遮挡部23连接，且与腔室本体1的顶部电连接。

也就是说，上内衬21通过电连接部211与腔室本体1的顶部固定设置，并实现与腔室本体1的顶部电连接。

在本发明一优选实施例中，第一电导通结构212和第二电导通结构222，可以其中一者具有环形的凹部，另一者具有与凹部配合的环形的凸部。

如图2-图6所示，以第一电导通结构212为环形的凹部，第二电导通结构222为环形的凸部为例，则第一电导通结构212在上内衬21的内周壁上，第二电导通结构222在第一环体的外周壁上，当上内衬21套设在下内衬22的外周时，为环形的凸部的第二电导通结构222与为环形的凹部第一电导通结构212贴合以保持相互接触，从而使上内衬21和下内衬22电导通。

如图2-图6所示，可选的，凹部可以设置在上内衬21的内周壁的底部，凸部可以设置在第一环体的外周壁的底部，这样可以避免由于上内衬21和下内衬22发生变形，而导致凹部和凸部无法完全接触的情况出现，从而提高凹部和凸部贴合保持相互接触的稳定性。

在本发明一优选实施例中，凹部和凸部的表面具有镍金属层。以实现上内衬21和下内衬22电导通。

可选的，凹部在腔室本体1的内周壁的轴向上的长度(高度)可以为2mm-10mm。

可选的，凸部在腔室本体1的内周壁的轴向上的长度(高度)可以为2mm-10mm。

可选的，凹部在腔室本体1的内周壁的径向上的长度(厚度)可以为20μm-300μm。

可选的，凸部在腔室本体1的内周壁的径向上的长度(厚度)可以为20μm-300μm。

在本发明一优选实施例中，隔离部件3的材质可以包括聚四氟乙烯、陶瓷、石英和树脂中的一种。

可选的，隔离部件3在腔室本体1的内周壁的径向上的长度(厚度)可以为1mm-2mm。

可选的，隔离部件3与上内衬21的遮挡部23之间可以具有间隙。

可选的，隔离部件3与上内衬21的遮挡部23之间的间隙可以大于0mm，且小于1mm。

可选的，隔离部件3与腔室本体1的内周壁可以贴合。

如图1所示，在本发明一优选实施例中，工艺腔室可以还包括驱动组件4，驱动组件4设置在腔室本体1的底部，并与连接部221连接，用于驱动下内衬22旋转。

也就是说，下内衬22通过与驱动组件4连接的连接部221可旋转的设置在腔室本体1的底部，驱动组件4通过带动连接部221旋转，以使下内衬22能够相对于上内衬21旋转。

如图1所示，在本发明一优选实施例中，驱动组件4可以包括驱动件41和密封件42，腔室本体1的底壁且下电极组件的外周设有环状的装配通孔，密封件42呈环状且可旋转的与装配通孔密封连接，密封件42的上部与下内衬22的底部连接，密封件42的下部与驱动件41连接，驱动件41设置于腔室本体1的底部外侧，通过驱动密封件42旋转，以带动下内衬22旋转。

在本发明一优选实施例中，驱动组件4可以还包括控制器，控制器与驱动件41连接，驱动件41接收控制器的控制信号，用于在工艺过程中对重叠面积进行连续控制；当需要增加等离子体7的刻蚀速率时，控制下内衬22旋转以使重叠面积增大；当需要减小等离子体7的刻蚀速率时，控制下内衬22旋转以使重叠面积减小。

如图1所示，可选的，工艺腔室可以还包括介质窗61、射频线圈62、下电极组件可以还包括隔离环53、隔离支撑环54和金属支撑环55，射频引入件52可以为射频匹配器(Match)，介质窗61设置在上内衬21的顶部，射频线圈62设置在介质窗61的上方，卡盘51设置在腔室本体1内，金属支撑环55设置在腔室本体1的底壁上，隔离支撑环54设置在金属支撑环55上，并对卡盘51进行支撑，隔离环53环绕卡盘51、隔离支撑环54和金属支撑环55设置，第二环体223环绕隔离环53设置，射频引入件52设置在腔室本体1的底部之外，并与卡盘51连接。

在等离子体刻蚀工艺中，腔室本体1内通入有能够被磁场电离产生等离子体7的工艺气体，射频线圈62加载有射频功率产生磁场，磁场通过介质窗61进入腔室本体1内，使腔室本体1内的工艺气体电离产生等离子体7，射频引入件52将射频功率匹配至卡盘51中的电极，在卡盘51上形成自偏压，吸引等离子体7轰击承载于卡盘51上的晶圆，内衬组件2和卡盘51可以为金属件，与等离子体7接触，并起到射频回路的作用，隔离环53和隔离支撑环54可以为非金属材质，起到射频隔离的作用。

本发明实施例还提供一种半导体工艺设备，半导体工艺设备包括如本发明实施例提供的工艺腔室。

本发明实施例提供的半导体工艺设备，借助本发明实施例提供的工艺腔室，能够对等离子体7的接地面积进行调节，从而能够提高对等离子体7的能量、等离子体7轰击晶圆的能力以及等离子体7刻蚀晶圆的速率的可控性，进而能够提高等离子体刻蚀工艺的灵活性，满足低损伤的等离子体刻蚀工艺的需要。

综上所述，本发明实施例提供的工艺腔室及半导体工艺设备，能够对等离子体7的接地面积进行调节，从而能够提高对等离子体7的能量、等离子体7轰击晶圆的能力以及等离子体7刻蚀晶圆的速率的可控性，进而能够提高等离子体刻蚀工艺的灵活性，满足低损伤的等离子体刻蚀工艺的需要。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种工艺腔室，应用于半导体工艺设备，其特征在于，包括腔室本体和设置于所述腔室本体中的下电极组件、内衬组件和隔离部件，所述内衬组件环绕设置在所述下电极组件的四周，所述下电极组件包括用于承载晶圆的卡盘和向所述卡盘馈入射频功率的射频引入件，所述隔离部件设置于所述腔室本体的内周壁和所述内衬组件之间，以使等离子体与所述腔室本体电绝缘；

所述内衬组件包括上内衬和下内衬，所述上内衬套设在所述下内衬的外周，所述上内衬的顶部与所述腔室本体的顶壁电连接，所述下内衬的底部与所述腔室本体的底部电连接；

所述上内衬和所述下内衬均具有沿周向分布且间隔设置的多个遮挡部和多个开口部，所述下内衬能够相对于所述上内衬旋转，用以调节其中一者的所述遮挡部与另一者的所述开口部的重叠面积。

2.根据权利要求1所述的工艺腔室，其特征在于，所述下内衬包括第一环体、第二环体和连接部，所述第一环体和所述第二环体连接于所述连接部的两侧并向上延伸设置，所述第一环体靠近所述上内衬设置且具有多个所述遮挡部和多个所述开口部，所述第二环体靠近所述下电极组件环绕设置，所述连接部与所述腔室本体的底部电连接。

3.根据权利要求2所述的工艺腔室，其特征在于，多个所述开口部和多个所述遮挡部均匀分布；在所述内衬组件的轴向上，多个所述开口部和多个所述遮挡部的尺寸均与所述腔室本体的内周壁的高度相同；每个所述遮挡部的遮挡面积均不小于相应的所述开口部的开口面积。

4.根据权利要求3所述的工艺腔室，其特征在于，每个所述遮挡部的遮挡面积均等于相应的所述开口部的开口面积，以使多个所述开口部的未被多个所述遮挡部遮挡的面积占所述第一环体的或所述上内衬的内周壁面积的0％-50％。

5.根据权利要求2所述的工艺腔室，其特征在于，所述上内衬的内周壁与所述第一环体的外周壁之间具有间隙，所述上内衬的内周壁具有第一电导通结构，所述第一环体的外周壁上具有第二电导通结构，所述第一电导通结构和所述第二电导通结构保持相互接触，用于使所述上内衬和所述下内衬电导通。

6.根据权利要求5所述的工艺腔室，其特征在于，所述第一电导通结构和所述第二电导通结构，其中一者具有环形的凹部，另一者具有与所述凹部配合的环形的凸部。

7.根据权利要求6所述的工艺腔室，其特征在于，所述凹部和所述凸部的表面具有镍金属层。

8.根据权利要求1-7任意一项所述的工艺腔室，其特征在于，所述隔离部件的材质包括聚四氟乙烯、陶瓷、石英、树脂中的一种。

9.根据权利要求2所述的工艺腔室，其特征在于，所述工艺腔室还包括驱动组件，所述驱动组件设置在所述腔室本体的底部，并与所述连接部连接，用于驱动所述下内衬旋转。

10.根据权利要求9所述的工艺腔室，其特征在于，所述驱动组件包括驱动件和密封件，在所述腔室本体的底壁且所述下电极组件的外周设有环状的装配通孔，所述密封件呈环状且可旋转的与所述装配通孔密封连接，所述密封件的上部与所述下内衬的底部连接，所述密封件的下部与所述驱动件连接，所述驱动件设置于所述腔室本体的底部外侧，用于通过驱动所述密封件旋转，以带动所述下内衬旋转。

11.根据权利要求10所述的工艺腔室，其特征在于，所述驱动组件还包括控制器，所述控制器与所述驱动件连接，所述驱动件接收所述控制器的控制信号，用于在工艺过程中对所述重叠面积进行连续控制；

当需要增加所述等离子体的刻蚀速率时，控制所述下内衬旋转以使所述重叠面积增大；当需要减小所述等离子体的刻蚀速率时，控制所述下内衬旋转以使所述重叠面积减小。

12.一种半导体工艺设备，其特征在于，所述半导体工艺设备包括权利要求1至11中任意一项所述的工艺腔室。