CN115662986A - 一种sip芯片封装结构及其加工工艺方法 - Google Patents
一种sip芯片封装结构及其加工工艺方法 Download PDFInfo
- Publication number
- CN115662986A CN115662986A CN202211335095.3A CN202211335095A CN115662986A CN 115662986 A CN115662986 A CN 115662986A CN 202211335095 A CN202211335095 A CN 202211335095A CN 115662986 A CN115662986 A CN 115662986A
- Authority
- CN
- China
- Prior art keywords
- memory
- packaging substrate
- substrate
- flat
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种S I P芯片封装结构及其加工工艺方法,该S I P芯片封装结构,包括封装基板,所述封装基板的上表面错位分布有SMD元件、存储器、控制器及若干个垫块,所述垫块的上方覆盖有平型垫板,所述平型垫板上堆叠设置有存储芯片。本发明通过将存储器和控制器贴装在封装基板的上表面,然后通过垫块布局使得存储器、控制器和垫块处于一个平面高度上,再通过平型垫板做成一个大的平台,再将存储芯片堆叠粘贴于平台上,然后焊线,达到整体封装厚度减薄的目的,从而稳定生产测试良率。
Description
技术领域
本发明涉及芯片封装技术领域,尤其是指一种SIP芯片封装结构及其加工工艺方法。
背景技术
现有SIP芯片的封装,往往采用以下两种方式:
一、SMD被动元件贴装焊接,控制器和NORflash(非易失闪存芯片)采用金线焊接,对控制器和Norflash进行FOD(FilmOnDie芯片上膜)接下来进行Dram/Flash存储芯片晶圆堆叠粘贴和焊线,然后产品整体封胶印字,植球后切单颗,但是由于控制器和Norflash设计被FOD包裹,FOD整体厚度偏大,最小厚度为0.12mm,且效率低下,良率不稳定;
二、先将SMD被动元件贴装焊接,接下来进行Dram/Flash存储芯片晶圆堆叠,再将控制器和NorFlash堆叠在Dram/Flash的顶部,然后再进行焊线,产品整体封胶印字,植球后切单颗,但是由于控制器和Norflash设计在顶部,由于控制器是多层线,在从顶部往下打线时线弧较难控制,塑封后易出现线弯和短路问题,导致良率不稳定。
综上所述,现有的结构设计均存在缺陷,导致无法满足需求。
发明内容
本发明的目的在于克服现有技术的不足,提供一种SIP芯片封装结构及其加工工艺方法。
为了解决上述技术问题,本发明采用如下技术方案:
第一方面,本发明实施例提供了一种SIP芯片封装结构,包括封装基板,所述封装基板的上表面错位分布有SMD元件、存储器、控制器及若干个垫块,所述垫块的上方覆盖有平型垫板,所述平型垫板上堆叠设置有存储芯片。
其进一步技术方案为:所述存储芯片粘接于所述平型垫板的上表面。
其进一步技术方案为:所述存储芯片与所述封装基板的上表面之间还设有金线。
其进一步技术方案为:所述平型垫板的下表面与所述垫块的上表面粘接。
其进一步技术方案为:所述垫块和平型垫板均由绝缘硅制成。
其进一步技术方案为:所述存储器和控制器通过非导电胶固定于所述封装基板的上表面。
其进一步技术方案为:所述存储器和控制器与所述封装基板的上表面之间还设有金线。
其进一步技术方案为:所述封装基板的下表面设有若干个锡球。
第二方面,本发明实施例提供了一种SIP芯片封装结构的加工工艺方法,包括以下步骤:
制作封装基板,并对封装基板锡膏印刷;
将SMD元件贴装回流焊接于封装基板并清洗;
将存储器和控制器装贴于封装基板的上表面,并在存储器和控制器与封装基板的上表面之间焊接金线;
将若干个垫块装贴于封装基板的上表面,然后在垫块的上方覆盖平型垫板;
将存储芯片堆叠设置于平型垫板的上表面,并在存储芯片与封装基板的上表面之间焊接金线;
对封装基板的上表面进行整体封胶;
在封装基板的下表面植入锡球,然后切割形成若干个单粒,以完成加工。
其进一步技术方案为:所述将若干个垫块装贴于封装基板的上表面,然后在垫块的上方覆盖平型垫板步骤中,通过非导电胶将垫块粘贴到封装基板的上表面和将平型垫板粘贴到垫块的上表面。
本发明与现有技术相比的有益效果是:通过将存储器和控制器贴装在封装基板的上表面,然后通过垫块布局使得存储器、控制器和垫块处于一个平面高度上,再通过平型垫板做成一个大的平台,再将存储芯片堆叠粘贴于平台上,然后焊线,达到整体封装厚度减薄的目的,从而稳定生产测试良率。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的SIP芯片封装结构的示意图一;
图2为本发明实施例提供的SIP芯片封装结构的示意图二;
图3为本发明实施例提供的SIP芯片封装结构的示意图三;
图4为本发明实施例提供的SIP芯片封装结构的示意图四;
图5为本发明实施例提供的SIP芯片封装结构的加工工艺方法的流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,下面结合附图和具体实施方式对本发明作进一步详细说明。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不应理解为必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行结合和组合。
如图1至图4所示,本发明公开了一种SIP芯片封装结构;其中,图1为SIP芯片封装结构的主视图;图2为SIP芯片封装结构的俯视图一;图3为SIP芯片封装结构的俯视图二;图4为SIP芯片封装结构的俯视图三。
其中,所述SIP芯片封装结构,包括封装基板10,所述封装基板10的上表面错位分布有SMD元件20、存储器30、控制器40及若干个垫块50,所述垫块50的上方覆盖有平型垫板60,所述平型垫板60上堆叠设置有存储芯片70。
具体地,通过将存储器30和控制器40贴装在封装基板10的上表面,然后通过垫块50布局使得存储器30、控制器40和垫块50处于一个平面高度上,再通过平型垫板60做成一个大的平台,再将存储芯片70堆叠粘贴于平台上,然后焊线,达到整体封装厚度减薄的目的,从而稳定生产测试良率。
在一实施例中,所述存储芯片70粘接于所述平型垫板60的上表面。
具体地,存储芯片70通过粘晶胶纸粘接于平型垫板60的上表面,结构稳定且便于操作,还节约空间,降低了整体高度。
在一实施例中,所述存储芯片70与所述封装基板10的上表面之间还设有金线80。
具体地,通过焊接金线80,将各层芯片及封装基板10的接口连接起来,使得线路导通,实现了信号的稳定传递。
在一实施例中,所述平型垫板60的下表面与所述垫块50的上表面粘接。
具体地,平型垫板60的下表面与垫块50的上表面粘接,采用非导电胶粘接,结构稳定且便于操作,还节约空间,降低了整体高度。
具体地,垫块50的数量至少为3个以上,且呈错位分布,平型垫板60用于覆盖所有的垫块50,以达到形成稳固地基的作用,使得位于平型垫板60上表面的存储芯片70不会因为下面的元器件位置差异而导致崩裂。
优选地,平型垫板60的长度和宽度等于若干个垫块50的长度和宽度之和,以起到最稳固地基的效果。
在一实施例中,所述垫块50和平型垫板60均由绝缘硅制成。
具体地,绝缘硅的性能稳定且起到绝缘的作用,避免了信号干扰。
在一实施例中,所述存储器30和控制器40通过非导电胶固定于所述封装基板10的上表面。
具体地,非导电胶使得存储器30和控制器40与封装基板10的上表面之间的连接更牢固且节约空间,同时起到绝缘的作用。
在一实施例中,所述存储器30和控制器40与所述封装基板10的上表面之间还设有金线80。
具体地,通过焊接金线80,将各层芯片及封装基板10的接口连接起来,使得线路导通,实现了信号的稳定传递。
在一实施例中,所述封装基板10的下表面设有若干个锡球90。
具体地,封装基板10的上表面还设有封胶层,将所有功能器件覆盖,起到保护的作用。
如图5所示,本发明实施例还提供了一种SIP芯片封装结构的加工工艺方法,包括以下步骤:
S1,制作封装基板,并对封装基板锡膏印刷;
具体地,根据芯片的线路原理图,用CADENCE设计软件画出基板设计图,基板厂商根据基板设计图进行制作,以得到封装基板。
具体地,通过对封装基板锡膏印刷,形成锡膏层,便于后续焊接,起到更好的焊接作用。
S2,将SMD元件贴装回流焊接于封装基板并清洗;
具体地,通过清洗除去残余的粘结剂,防止发生腐蚀封装基板的情况。
S3,将存储器和控制器装贴于封装基板的上表面,并在存储器和控制器与封装基板的上表面之间焊接金线;
具体地,通过非导电胶将存储器和控制器粘贴到封装基板的上表面,固定效果好且不影响存储器和控制器的使用性能。
S4,将若干个垫块装贴于封装基板的上表面,然后在垫块的上方覆盖平型垫板;
具体地,通过非导电胶或粘晶胶纸将垫块粘贴到封装基板的上表面和将平型垫板粘贴到垫块的上表面,固定效果好且便于操作。
S5,将存储芯片堆叠设置于平型垫板的上表面,并在存储芯片与封装基板的上表面之间焊接金线;
具体地,通过焊接金线,将各层芯片及封装基板的接口连接起来,使得线路导通,实现了信号的稳定传递。
S6,对封装基板的上表面进行整体封胶;
具体地,通过整体封胶,将所有功能器件覆盖,起到保护的作用;然后对封装基板印字,以起到标识作用。
S7,在封装基板的下表面植入锡球,然后切割形成若干个单粒,以完成加工。
其中,通过该SIP芯片封装结构的加工工艺制成的产品,比传统使用FOD方式或将小芯片放在大芯片顶部结构方式制成的产品厚度和体积更小,良率稳定性更好,更好地适应高密度多芯片的发展趋势。
上述实施例为本发明较佳的实现方案,除此之外,本发明还可以其它方式实现,在不脱离本技术方案构思的前提下任何显而易见的替换均在本发明的保护范围之内。
Claims (10)
1.一种SIP芯片封装结构,其特征在于,包括封装基板,所述封装基板的上表面错位分布有SMD元件、存储器、控制器及若干个垫块,所述垫块的上方覆盖有平型垫板,所述平型垫板上堆叠设置有存储芯片。
2.根据权利要求1所述的一种SIP芯片封装结构,其特征在于,所述存储芯片粘接于所述平型垫板的上表面。
3.根据权利要求1所述的一种SIP芯片封装结构,其特征在于,所述存储芯片与所述封装基板的上表面之间还设有金线。
4.根据权利要求1所述的一种SIP芯片封装结构,其特征在于,所述平型垫板的下表面与所述垫块的上表面粘接。
5.根据权利要求1所述的一种SIP芯片封装结构,其特征在于,所述垫块和平型垫板均由绝缘硅制成。
6.根据权利要求1所述的一种SIP芯片封装结构,其特征在于,所述存储器和控制器通过非导电胶固定于所述封装基板的上表面。
7.根据权利要求1所述的一种SIP芯片封装结构,其特征在于,所述存储器和控制器与所述封装基板的上表面之间还设有金线。
8.根据权利要求1所述的一种SIP芯片封装结构,其特征在于,所述封装基板的下表面设有若干个锡球。
9.一种SIP芯片封装结构的加工工艺方法,其特征在于,包括以下步骤:
制作封装基板,并对封装基板锡膏印刷;
将SMD元件贴装回流焊接于封装基板并清洗;
将存储器和控制器装贴于封装基板的上表面,并在存储器和控制器与封装基板的上表面之间焊接金线;
将若干个垫块装贴于封装基板的上表面,然后在垫块的上方覆盖平型垫板;
将存储芯片堆叠设置于平型垫板的上表面,并在存储芯片与封装基板的上表面之间焊接金线;
对封装基板的上表面进行整体封胶;
在封装基板的下表面植入锡球,然后切割形成若干个单粒,以完成加工。
10.根据权利要求9所述的一种SIP芯片封装结构的加工工艺方法,其特征在于,所述将若干个垫块装贴于封装基板的上表面,然后在垫块的上方覆盖平型垫板步骤中,通过非导电胶将垫块粘贴到封装基板的上表面和将平型垫板粘贴到垫块的上表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211335095.3A CN115662986A (zh) | 2022-10-28 | 2022-10-28 | 一种sip芯片封装结构及其加工工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211335095.3A CN115662986A (zh) | 2022-10-28 | 2022-10-28 | 一种sip芯片封装结构及其加工工艺方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115662986A true CN115662986A (zh) | 2023-01-31 |
Family
ID=84992764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211335095.3A Pending CN115662986A (zh) | 2022-10-28 | 2022-10-28 | 一种sip芯片封装结构及其加工工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115662986A (zh) |
-
2022
- 2022-10-28 CN CN202211335095.3A patent/CN115662986A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI426591B (zh) | 多晶片封裝系統 | |
US7005325B2 (en) | Semiconductor package with passive device integration | |
US8395251B2 (en) | Integrated circuit package to package stacking system | |
US6522018B1 (en) | Ball grid array chip packages having improved testing and stacking characteristics | |
TW495953B (en) | Semiconductor device and method of manufacturing the same | |
CN100541785C (zh) | 具有贯通孔连接的半导体封装堆体 | |
TWI415201B (zh) | 多晶片堆疊結構及其製法 | |
US8559185B2 (en) | Integrated circuit package system with stackable devices and a method of manufacture thereof | |
JPH05109975A (ja) | 樹脂封止型半導体装置 | |
TW201312723A (zh) | 晶片封裝結構及其製造方法 | |
KR20110124065A (ko) | 적층형 반도체 패키지 | |
US8368199B2 (en) | Integrated circuit package system for stackable devices and method for manufacturing thereof | |
JP2005005709A (ja) | チップ積層パッケージ、連結基板及びチップ連結方法 | |
TWI518857B (zh) | 用於半導體元件之線尾連接器 | |
TW200531246A (en) | Semiconductor package | |
CN114340203A (zh) | 双面系统级封装结构及其制备方法 | |
CN115662986A (zh) | 一种sip芯片封装结构及其加工工艺方法 | |
KR100321159B1 (ko) | 스택형 메모리 모듈 및 그의 제조 방법 | |
CN101211792A (zh) | 半导体封装件及其制法与堆叠结构 | |
JP2737322B2 (ja) | メモリモジュール | |
US8067275B2 (en) | Integrated circuit package system with package integration | |
CN100533728C (zh) | 集成的多芯片芯片级封装 | |
CN113594153B (zh) | 一种存储芯片封装结构及其加工工艺方法 | |
CN215496713U (zh) | 一种被动元件与芯片堆叠的封装结构及系统 | |
US7863726B2 (en) | Integrated circuit package system with package substrate having corner contacts and method of manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |