CN115631712A - 显示面板 - Google Patents

Abstract

本发明提供一种显示面板，包括衬底、有源层以及可变信号线。有源层位于衬底上，包括第一沟道部、第二沟道部及连接于第一沟道部和第二沟道部之间的耦容有源部；第一沟道部和第二沟道部在第一方向上分别具有第一宽度和第二宽度，耦容有源部在与第一方向交叉的第二方向上具有第三宽度，第三宽度大于第一宽度和第二宽度。可变信号线与耦容有源部重叠，以形成具有电容特性的耦容晶体管，以利用耦容晶体管及可变信号线传输的可变信号改善低频闪烁问题。

Description

显示面板

技术领域

本发明涉及显示技术领域，具体涉及一种显示面板。

背景技术

显示面板在采用低频驱动时，发光器件在一显示周期内的亮度变化较大，导致显示面板出现闪烁问题。虽然采用LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)背板制得的显示面板搭配自适应刷新频率技术，可以改善低频闪烁问题。但LTPO背板的结构和制备工艺相较于LTPS(Low Temperature Poly-silicon低温多晶硅)背板复杂，制备成本较LTPS背板更高。

发明内容

本发明实施例提供一种显示面板，可以改善低频闪烁问题。

本发明实施例提供一种显示面板，包括衬底、有源层以及可变信号线。有源层位于衬底上，包括第一沟道部、第二沟道部及连接于第一沟道部和第二沟道部之间的耦容有源部。可变信号线与耦容有源部重叠。其中，第一沟道部和第二沟道部在第一方向上分别具有第一宽度和第二宽度，耦容有源部在与第一方向交叉的第二方向上具有第三宽度，第三宽度大于第一宽度和第二宽度。

可选地，在本发明的一些实施例中，所述耦容有源部包括相接的连接部和重叠部，所述重叠部与所述第一沟道部分别位于所述连接部的相对两侧，所述第一沟道部和所述第二沟道部位于所述连接部的同侧且均与所述连接部相接。其中，所述重叠部与所述可变信号线重叠。

可选地，在本发明的一些实施例中，所述重叠部的离子掺杂浓度小于所述连接部的离子掺杂浓度。

可选地，在本发明的一些实施例中，显示面板还包括发光器件及像素驱动电路，所述像素驱动电路包括驱动晶体管以及补偿晶体管。驱动晶体管与所述发光器件串联于第一电源线和第二电源线之间；补偿晶体管包括串联的第一子晶体管和第二子晶体管，所述第一子晶体管的源极和漏极中的一个与所述驱动晶体管的栅极电性连接，所述第一子晶体管的源极和漏极中的另一个电性连接于所述第二子晶体管的源极和漏极中的一个，所述第二子晶体管的源极和漏极中的另一个电性连接于所述驱动晶体管的源极和漏极中的一个，所述第一子晶体管的栅极和所述第二子晶体管的栅极均电性连接于第一扫描线。其中，所述有源层还包括所述第一子晶体管的第一子有源图案及所述第二子晶体管的第二子有源图案，所述第一子有源图案包括所述第一沟道部，所述第二子有源图案包括所述第二沟道部。

可选地，在本发明的一些实施例中，所述第一扫描线沿所述第一方向延伸，所述第一扫描线包括第一走线部和位于所述第一走线部两端且与所述第一走线部相接的第二走线部，所述第一走线部与第一沟道部和所述第二沟道部重叠。其中，在所述第二方向上，所述第一走线部距所述可变信号线的距离大于所述第二走线部距所述可变信号线的距离。

可选地，在本发明的一些实施例中，所述像素驱动电路还包括复位晶体管，所述复位晶体管包括串联的第三子晶体管和第四子晶体管，所述第三子晶体管的源极和漏极中的一个与第一复位线电性连接，所述第四子晶体管的源极和漏极中的一个与所述第二子晶体管的源极和漏极中的另一个电性连接，所述第四子晶体管的源极和漏极中的另一个与所述第三子晶体管的源极和漏极中的另一个电性连接，所述第三子晶体管的栅极和所述第四子晶体管的栅极均与第二扫描线电性连接。其中，所述可变信号线位于所述第一扫描线和所述第二扫描线之间。

可选地，在本发明的一些实施例中，所述有源层还包括所述第三子晶体管的第三子有源图案、所述第四子晶体管的第四子有源图案及电连接部，所述第三子有源图案和所述第四子有源图案通过所述电连接部相接，所述第三子有源图案和所述第四子有源图案均与所述可变信号线间隔设置。其中，所述第三子有源图案与所述第二子有源图案分别位于所述可变信号线的相对两侧，且所述第三子有源图案和所述第四子有源图案位于所述可变信号线的同侧。

可选地，在本发明的一些实施例中，所述第二子有源图案和所述第四子有源图案通过与所述可变信号线异层的桥接部电性连接。

可选地，在本发明的一些实施例中，所述第一复位线位于所述第二扫描线远离所述可变信号线的一侧，且所述第一复位线与所述电连接部重叠。

可选地，在本发明的一些实施例中，所述可变信号线与所述第一扫描线和所述第二扫描线同层且材料相同。

本发明提供一种显示面板，包括衬底、有源层以及可变信号线。有源层位于衬底上，包括第一沟道部、第二沟道部及连接于第一沟道部和第二沟道部之间的耦容有源部；第一沟道部和第二沟道部在第一方向上分别具有第一宽度和第二宽度，耦容有源部在与第一方向交叉的第二方向上具有第三宽度，第三宽度大于第一宽度和第二宽度。可变信号线与耦容有源部重叠，以形成具有电容特性的耦容晶体管，以利用耦容晶体管及可变信号线传输的可变信号改善低频闪烁问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1A是可变信号线与有源层重叠的结构示意图；

图1B是图1A中沿p-p’剖切的剖视图；

图1C是图1A中沿z-z’剖切的剖视图；

图2是本发明实施例提供的像素驱动电路的结构示意图；

图3是本发明实施例提供的像素驱动电路的时序图；

图4是本发明实施例提供的显示亮度变化示意图；

图5是本发明实施例提供的像素驱动电路的膜层结构示意图；

图6是本发明实施例提供的有源层的结构示意图；

图7是本发明实施例提供的第一导电层的结构示意图；

图8是本发明实施例提供的第二导电层的结构示意图；

图9是本发明实施例提供的第三导电层的结构示意图；

图10是本发明实施例提供的第四导电层的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。

图1A是可变信号线与有源层重叠的结构示意图；图1B是图1A中沿p-p’剖切的剖视图；图1C是图1A中沿z-z’剖切的剖视图。本申请提供一种显示面板，包括衬底100、有源层101及可变信号线EML1。

衬底100包括刚性衬底和柔性衬底。可选地，衬底100包括玻璃、聚酰亚胺、石英等。可选地，衬底100上还设有缓冲层100a。

有源层101位于衬底100上。可选地，有源层101包括硅半导体材料或氧化物半导体材料。可选地，硅半导体材料包括单晶硅、多晶硅等；氧化物半导体材料可以包括铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)或者铟镓锌锡氧化物(IGZTO)等。可选地，有源层101采用低温多晶硅工艺制得。

可选地，有源层101包括第一沟道部CP1、第二沟道部CP2及连接于第一沟道部CP1和第二沟道部CP2之间的耦容有源部。第一沟道部CP1和第二沟道部CP2分别在第一方向x上具有第一宽度W1和第二宽度W2，耦容有源部在与第一方向x交叉的第二方向y上具有第三宽度W3，第三宽度W3大于第一宽度W1和第二宽度W2。

可变信号线EML1与耦容有源部至少部分重叠，以形成具有电容特性的耦容晶体管，以利用耦容晶体管及可变信号线EML1传输的可变信号EM1改善低频闪烁问题。

可选地，耦容有源部包括相接的连接部Cn1和重叠部Cn2，重叠部Cn2与第一沟道部CP1分别位于连接部Cn1的相对两侧，第一沟道部CP1和第二沟道部CP2位于连接部Cn1的同侧，且均与连接部Cn1相接。其中，重叠部Cn2与可变信号线EML1重叠，以形成具有电容特性的耦容晶体管。

可选地，可在制程中利用自对准工艺对有源层101进行掺杂，即可变信号线EML1对重叠部Cn2形成遮挡，使重叠部Cn2的离子掺杂浓度小于连接部Cn1的离子掺杂浓度，以节省制程中所使用的光罩数量，从而节省制备成本。

可选地，显示面板还包括位于有源层101上的第一绝缘层1001。可选地，第一绝缘层1001包括硅化合物、金属氧化物等。进一步地，第一绝缘层1001包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。

可选地，显示面板还包括位于第一绝缘层1001上的第一导电层102，第一导电层102包括可变信号线EML1。可选地，第一导电层102包括钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)、铜(Cu)等中的至少一种。可选地，第一导电层102可为单层膜层结构，也可为Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo、Cu/Mo、Cu/Ti、Cu/MoTi或Cu/MoNb等叠层结构。

可选地，所述第一导电层102也可位于所述衬底100和所述有源层101之间，所述第一绝缘层1001位于所述第一导电层102和所述有源层101之间。

图1B～图1C中的100b为多层复合绝缘层(即包括第二绝缘层、层间介电层、第一平坦层、第二平坦层和像素定义层等)。

如图2是本发明实施例提供的像素驱动电路的结构示意图，图3是本发明实施例提供的像素驱动电路的时序图。显示面板还包括多个发光器件D、多个像素驱动电路和多条信号线。

多个发光器件D和多个像素驱动电路电性连接，多个像素驱动电路用于驱动多个发光器件D进行发光。可选地，所述发光器件D包括有机发光二极管、次毫米发光二极管、微型发光二极管等。

可选地，多条信号线包括多条扫描线，多条数据线DL、多条发光控制线EML和可变信号线EML1。多条扫描线用于传输多个扫描信号，多条扫描线包括多条第一扫描线SL1、多条第二扫描线SL22、多条第三扫描线SL21和多条第四扫描线SL23。第一扫描线SL1用于传输第一扫描信号S1，第二扫描线SL22、第三扫描线SL21及第四扫描线SL23均用于传输第二扫描信号S2。数据线DL用于传输数据信号，发光控制线EML用于传输发光控制信号EM，可变信号线EML1用于传输可变信号EM1。

可选地，第一扫描信号S1的频率小于第二扫描信号S2的频率。可选地，第一扫描信号S1的有效脉冲位于一显示周期的写入帧WF内，第二扫描信号S2的有效脉冲位于一显示周期的写入帧WF和保持帧HF内。其中，在一显示周期包括保持帧HF时，即为显示面板采用了低刷新频率的驱动方式。

可选地，显示面板还包括多个选通驱动电路，多个选通驱动电路包括多个级联的第一选通驱动电路、多个级联的第二选通驱动电路及多个级联的第三选通驱动电路。多个级联的第一选通驱动电路与多条第一扫描线SL1电性连接，以向多条第一扫描线SL1提供多个第一扫描信号S1。多个级联的第二选通驱动电路与多条第二扫描线SL22、多条第三扫描线SL21及多条第四扫描线SL23电性连接，以向多条第二扫描线SL22、多条第三扫描线SL21及多条第四扫描线SL23提供多个第二扫描信号S2。多个级联的第三选通驱动电路与多条发光控制线EML电性连接，以向多条发光控制线EML提供多个发光控制信号EM。

可选地，多个选通驱动电路还包括多个级联的第四选通驱动电路，多个级联的第四选通驱动电路与可变信号线EML1电性连接，以向可变信号线EML1提供可变信号EM1。可选地，可变信号线EML1也可与驱动芯片电性连接，以通过驱动芯片提供可变信号EM1。

每一像素驱动电路与对应的扫描线，对应的数据线DL及对应的发光控制线EML电性连接，以根据对应的扫描信号、数据信号及发光控制信号EM控制对应的发光器件D发光。

请继续参阅图2，至少一像素驱动电路包括驱动晶体管T1、补偿晶体管及耦容晶体管TC。

驱动晶体管T1与发光器件D串联在第一电源线VDD和第二电源线VSS之间，驱动晶体管T1用于根据数据信号产生驱动发光器件D发光的驱动电流。其中，写入帧WF包括数据信号被传输至驱动晶体管T1的栅极的阶段，保持帧HF则不包括数据信号被传输至驱动晶体管T1的栅极的阶段。

补偿晶体管包括串联的第一子晶体管TL1和第二子晶体管TL2，第一子晶体管TL1和第二子晶体管TL2之间具有连接节点A。第一子晶体管TL1的源极和漏极中的一个与驱动晶体管T1的栅极电性连接，第一子晶体管TL1的源极和漏极中的另一个通过连接节点A电性连接于第二子晶体管TL2的源极和漏极中的一个，第二子晶体管TL2的源极和漏极中的另一个电性连接于驱动晶体管T1的源极和漏极中的一个，第一子晶体管TL1的栅极和所述第二子晶体管TL2的栅极均电性连接于第一扫描线SL1。可选地，驱动第n行的发光器件D时，第一子晶体管TL1的栅极和第二子晶体管TL2的栅极电性连接的第一扫描线SL1传输第n级的第一扫描信号S1(n)。其中，n大于等于1。

所述耦容晶体管TC的栅极电性连接于可变信号线EML1，耦容晶体管TC的源极和漏极均电性连接于连接节点A，耦容晶体管TC用于根据可变信号线EML1传输的可变信号EM1耦合连接节点A的电位，以改变连接节点A和驱动晶体管T1的栅极电位之差。

请继续参阅图2，至少一像素驱动电路还包括复位晶体管，所述复位晶体管包括串联的第三子晶体管TL3和第四子晶体管TL4。可选地，第三子晶体管TL3的源极和漏极中的一个与第一复位线VL1电性连接，第四子晶体管TL4的源极和漏极中的一个与第二子晶体管TL2的源极和漏极中的另一个电性连接，第四子晶体管TL4的源极和漏极中的另一个与第三子晶体管TL3的源极和漏极中的另一个电性连接，第三子晶体管TL3的栅极和第四子晶体管TL4的栅极均与第二扫描线SL22电性连接。

请继续参阅图2，至少一像素驱动电路还包括第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6及存储电容Cst。

第二晶体管T2的源极和漏极电性连接于驱动晶体管T1的源极和漏极中的一个和数据线DL之间，第二晶体管T2的栅极电性连接于第三扫描线SL21。第二晶体管T2用于根据第三扫描线SL21传输的第二扫描信号S2而向驱动晶体管T1的栅极传输数据信号，以使驱动晶体管T1的栅极具有第一电位。

第三晶体管T3的源极和漏极电性连接于驱动晶体管T1的源极和漏极中的另一个与第二子晶体管TL2的源极和漏极中的另一个之间，第三晶体管T3的栅极电性连接于第三扫描线SL21。第三晶体管T3用于根据第三扫描线SL21传输的第二扫描信号S2，配合补偿晶体管和第二晶体管T2将数据信号传输至驱动晶体管T1的栅极。其中，第二扫描线SL22传输的第二扫描信号先于第三扫描线SL21传输的第二扫描信号有效。即驱动第n行的发光器件D时，第二晶体管T2的栅极和第三晶体管T3的栅极电性连接的第三扫描线SL21传输第n级的第二扫描信号S2(n)，第三子晶体管TL3的栅极和第四子晶体管TL4的栅极电性连接的第二扫描线SL22传输第n-1级的第二扫描信号S2(n-1)。

第四晶体管T4的源极和漏极电性连接于驱动晶体管T1的源极和漏极中的一个和第一电源线VDD之间，第五晶体管T5的源极和漏极电性连接于驱动晶体管T1的源极和漏极中的另一个和第一节点B之间，第四晶体管T4的栅极和第五晶体管T5的栅极均电性连接于发光控制线EML。第四晶体管T4和第五晶体管T5用于根据发光控制线EML传输的发光控制信号EM使驱动晶体管T1驱动发光器件D发光。可选地，驱动第n行的发光器件D时，第四晶体管T4的栅极和第五晶体管T5的栅极电性连接的发光控制线EML传输第n级的发光控制信号EM(n)。

第六晶体管T6的源极和漏极电性连接于第二复位线VL2和第一节点B之间，第六晶体管T6的栅极电性连接于第四扫描线SL23，第六晶体管T6用于根据第四扫描线SL23传输的第二扫描信号将第二复位线VL2传输的第二复位信号传输至所述第一节点B。可选地，驱动第n行的发光器件D时，第六晶体管T6的栅极电性连接的第四扫描线SL23传输第n级的第二扫描信号S2(n)或传输第n-1级的第二扫描信号S2(n-1)。

发光器件D电性连接于第一节点B和第二电源线VSS之间。存储电容Cst串联于第一电源线VDD和驱动晶体管T1的栅极之间，用于维持驱动晶体管T1的栅极电位。

在驱动晶体管T1驱动发光器件D发光的发光阶段内，可变信号EM1具有至少一次由第二电位V2至第三电位V3的跳变。其中，第一电位介于第二电位V2和第三电位V3之间。

可以理解的，一像素驱动电路也可驱动多个发光器件D。第一复位信号和第二复位信号可以相等或不相等，第一复位信号和第二复位信号不相等的设计，相对于第一复位信号和第二复位信号相等的设计，像素驱动电路的可调性更高。像素驱动电路包括的各晶体管均包括硅半导体材料。可选地，硅半导体材料包括多晶硅、单晶硅等。在像素驱动电路包括的各晶体管均包括硅半导体材料时，可采用较简单的结构制得显示面板，因而可节省制备成本。

请继续参阅图2～图3，以像素驱动电路包括的各晶体管为P型晶体管，像素驱动电路驱动第n行的发光器件D发光为例，对像素驱动电路的工作原理进行说明。像素驱动电路包括：复位阶段t1、数据写入阶段t2及发光阶段t3。

在复位阶段t1，第一扫描线SL1传输的第一扫描信号S1(n)及第二扫描线SL22传输的第二扫描信号S2(n-1)有效，第一子晶体管TL1、第二子晶体管TL2、第三子晶体管TL3和第四子晶体管TL4导通，第一复位线VL1传输的第一复位信号经第三子晶体管TL3、第四子晶体管TL4、第二子晶体管TL2和第一子晶体管TL1传输至驱动晶体管T1的栅极，以对驱动晶体管T1的栅极电位进行复位。

在数据写入阶段t2，第一扫描线SL1传输的第一扫描信号S1(n)及第三扫描线SL21和第四扫描线SL23传输的第二扫描信号S2(n)有效，第一子晶体管TL1、第二子晶体管TL2导通，第二晶体管T2、第三晶体管T3及第六晶体管T6均响应第二扫描信号S2(n)导通，数据线DL传输的数据信号经第二晶体管T2、第三晶体管T3、第二子晶体管TL2和第一子晶体管TL1传输至驱动晶体管T1的栅极，以使驱动晶体管T1的栅极具有第一电位。第二复位线VL2传输的第二复位信号经第六晶体管T6传输至第一节点B，以对发光器件D的阳极电位进行复位。

在发光阶段t3，发光控制线EML传输的发光控制信号EM(n)有效，第四晶体管T4和第五晶体管T5响应发光控制信号EM(n)导通，驱动晶体管T1生成驱动发光器件D发光的驱动电流。可选地，发光控制信号EM(n)的频率大于第一扫描信号S1(n)的频率，以通过发光器件D亮暗状态的切换改善低频闪烁问题。

在一显示周期的写入帧WF内，至少包括复位阶段t1和数据写入阶段t2。在采用低频进行驱动显示时，一显示周期至少包括一保持帧HF，保持帧HF所显示的数据与写入帧WF内所显示的数据保持一致。因此，可以理解的，发光阶段t3自写入帧WF延续至保持帧HF。第二扫描信号S2在保持帧内仍具有有效脉冲，可对驱动晶体管T1的栅极电位进行修正，补偿发光器件D的亮度变化。可变信号EM1(n)的跳变时刻位于数据信号被传输至驱动晶体管T1的栅极之后。如可变信号EM1(n)可在写入帧的发光阶段t3内进行跳变，也可在保持帧HF内进行跳变。其中，为避免可变信号EM1(n)的跳变导致发光器件D的亮度变化被人眼所察觉，可变信号EM1(n)的跳变时刻位于发光控制信号EM(n)的无效脉冲作用时间内，或可变信号EM1(n)的跳变时刻与发光控制信号EM(n)的跳变时刻相同。

如在写入帧WF的发光阶段t3内，可变信号EM1(n)由第二电位V2跳变至第三电位V3的时刻与发光控制信号EM(n)由高电平跳变至低电平的时刻相同；或，可变信号EM1(n)由第三电位V3跳变至第二电位V2的时刻与发光控制信号EM(n)由高电平跳变至低电平的时刻相同。可选地，第一电位大于第三电位V3，且小于第二电位V2。由于耦容晶体管TC的源极和漏极均电性连接，耦容晶体管表现出电容特性，在第一时间段t11内，驱动晶体管T1的栅极主要受第一复位信号和数据信号的影响，可变信号EM1(n)为第三电位V3或第二电位V2并不影响驱动晶体管T1的栅极电位。在可变信号EM1(n)在发光阶段t3内具有跳变后，连接节点A的电位受耦合作用而相应变化，从而使驱动晶体管T1的栅极电位也相应变化。

如以像素驱动电路的各晶体管仍为P型晶体管为例进行说明，可变信号EM1(n)由第三电位V3跳变至第二电位V2，则连接节点A的电位被耦合升高至大于驱动晶体管T1的栅极电位，连接节点A向驱动晶体管T1的栅极漏电，使得驱动晶体管T1的栅极电位相应变高，从而使驱动电流降低，引起发光器件D的发光亮度降低。可变信号EM1(n)由第二电位V2跳变至第三电位V3时，连接节点A的电位被耦合降低至小于驱动晶体管T1的栅极电位，驱动晶体管T1的栅极向连接节点A漏电，使得驱动晶体管T1的栅极电位相应降低，从而使驱动电流升高，引起发光器件D的发光亮度升高。因此，可变信号EM1(n)的跳变可引起发光器件D的亮度变化，通过不断的使可变信号EM1(n)在第二电位V2和第三电位V3之间进行跳变，可以使驱动晶体管T1的栅极电位的均值基本稳定在第一电位。

可选地，可变信号EM1(n)保持第二电位V2的时长为第一时间段t11，可变信号EM1(n)保持第三电位V3的时长为第二时间段t12。第一时间段t11的时长可与第二时间段t12的时长相等，也可不相等。可以理解的，第一时间段t11的时长与第二时间段t12的时长可根据实际需求进行设定，可变信号EM1(n)每次维持第二电位V2的时长可均相等或均不相等，可变信号EM1(n)每次维持第三电位V3的时长也可均相等或均不相等。第一时间段t11的时长与第二时间段t12的时长越短，可变信号EM1(n)的跳变次数越多，可变信号EM1(n)的频率也就越高。

理论上连接节点A的电位和驱动晶体管T1的栅极电位一直相等，发光器件D的亮度变化最小。但由于不同灰阶下，驱动晶体管T1的栅极电位不同，而连接节点A的电位相差不大，因此，在不改变连接节点A的电位的情况下，只能使个别灰阶具有较好的显示效果，其余大部分灰阶由于连接节点A的电位和驱动晶体管T1的栅极电位之间的差异，显示的改善效果并不好。因此，本申请利用低频驱动时必然存在的较长时间段的发光阶段t3，使连接节点A的电位在发光阶段t3内可变，以综合第二电位V2和第三电位V3对驱动晶体管T1的栅极电位的影响，使驱动晶体管T1的栅极电位的均值基本稳定在第一电位，从而使发光器件D的发光亮度基本维持在最初发光亮度，可以改善低频驱动存在的闪烁问题，从而改善显示品质。

如图4是本发明实施例提供的显示亮度变化示意图；其中，L1表示利用本申请的像素驱动电路驱动发光器件得到的随驱动晶体管T1的栅极电位变化的显示亮度变化曲线，L2表示利用现有技术中的像素驱动电路(现有技术中的像素驱动电路无耦容晶体管设计)驱动发光器件得到的随驱动晶体管的栅极电位变化的显示亮度变化曲线。经对比可知，在一显示周期(1Display)的时长内，L1对应的发光器件D的发光亮度会变化多次，发光器件D的发光亮度的变化幅度明显小于L2所对应的发光器件的亮度变化幅度。由于一显示周期(1Display)的时长要大于每一发光亮度的变化时长。因此，即使第二电位V2大于驱动晶体管T1的栅极电位的次数，与第三电位V3小于驱动晶体管T1的栅极电位的次数不相等，也仅表现为L1中亮度变化切换次数的差异，从一显示周期(1Display)的时长内来看，亮度变化切换次数的差异对整体的亮度变化影响不大。可以理解的，一显示周期(1Display)可以只包括写入帧WF一帧，也可包括一写入帧WF和至少一保持帧HF。

图5是本发明实施例提供的像素驱动电路的膜层结构示意图，如图6是本发明实施例提供的有源层的结构示意图。请继续参阅图5～图6，有源层包括第一子晶体管TL1的第一子有源图案、第二子晶体管TL2的第二子有源图案、耦容晶体管TC的耦容有源图案、驱动晶体管T1的第一有源图案、第二晶体管T2的第二有源图案、第三晶体管T3的第三有源图案、第四晶体管T4的第四有源图案、第五晶体管T5的第五有源图案及第六晶体管T6的第六有源图案。

可选地，第一子有源图案包括第一沟道部CP1，第二子有源图案包括第二沟道部CP2，耦容有源图案包括耦容有源部。可选地，耦容有源部连接于第一子有源图案的第一掺杂部STL1和第二子有源图案的第二掺杂部DTL2之间，以用作连接节点A，耦容有源部的导电性能高于第一子有源图案、第二子有源图案的导电性能，以利用耦容有源部电性连接第一子有源图案和第二子有源图案。

可变信号线EML1与耦容有源部重叠的部分用作耦容晶体管TC的栅极，耦容有源部可用作耦容晶体管TC的源极和漏极，以使耦容晶体管TC具有电容特性。由于耦容晶体管TC的源极和漏极均电性连接于连接节点A，且耦容有源部为半导体材料，因而当耦容晶体管TC的栅极电位改变时，因空穴载流子在半导体界面积累差异，耦容晶体管TC表现的电容特性会有所变化。因此，耦容晶体管TC能表现出可变电容的特性，相应的，应用耦容晶体管TC的像素驱动电路的可调性较灵活。可以理解的，耦容晶体管TC所表现的电容的电容值，可由可变信号线EML1和耦容有源部的交叠面积、可变信号EM1的电位等因素决定。

可选地，耦容有源部包括的连接部Cn1的两端分别连接于第一子有源图案的第一掺杂部STL1和第二子有源图案的第二掺杂部DTL2；第一沟道部Cp1位于第一子有源图案的第一掺杂部STL1远离耦容有源部的一侧，第二沟道部Cp2位于第二子有源图案的第二掺杂部STL2远离耦容有源部的一侧。第一子有源图案和第二子有源图案位于连接部Cn1的同侧，重叠部Cn2位于连接部Cn1远离第一子有源图案的第二掺杂部DTL1和第二子有源图案的第一掺杂部STL2的一侧。

第一有源图案的第一掺杂部ST1连接于第二有源图案的第二掺杂部DT2、第四有源图案的第二掺杂部DT4；第一有源图案的第二掺杂部DT1连接于第三有源图案的第一掺杂部ST3、第五有源图案的第一掺杂部ST5，第五有源图案的第二掺杂部DT5连接于第六有源图案的第一掺杂部ST6。第二有源图案和第三有源图案均沿第二方向y延伸且间隔设置，第三有源图案的第二掺杂部DT3连接于第二子有源图案的第一掺杂部STL2。

可选地，所述有源层101还包括电连接部Cn3、所述第三子晶体管TL3的第三子有源图案、所述第四子晶体管TL4的第四子有源图案。可选地，第三子有源图案包括第三沟道部CP3，第四子有源图案包括第四沟道部CP4。

电连接部Cn3连接于第三子有源图案和第四子有源图案之间且与第一复位线VL1重叠，以形成耦合电容，从而维持第三子晶体管TL3和第四子晶体管TL4的中间节点(即图2中的C点)的电位，降低第三子晶体管TL3和第四子晶体管TL4的中间节点电位对驱动晶体管T1的栅极电位的影响。可选地，电连接部Cn3沿第一方向x延伸，且电连接部Cn3的导电性能高于第三子有源图案、第四子有源图案的导电性能，第三子有源图案的第一掺杂部STL3和第四子有源图案的第二掺杂部DTL4通过电连接部Cn3相接，第三子有源图案和第四子有源图案均与耦容有源部间隔设置。

可选地，第二子有源图案和第四子有源图案通过与可变信号线EML1异层的桥接部F3电性连接，以实现第四子晶体管TL4和第二子晶体管TL2的电性连接。

可选地，所述可变信号线EML1与所述第一扫描线SL1同层且材料相同。

图7是本发明实施例提供的第一导电层的结构示意图。可选地，所述可变信号线EML1与所述第一扫描线SL1同层且材料相同。可选地，第一导电层还包括第一扫描线SL1。第一扫描线SL1沿第一方向x延伸。可选地，第一扫描线SL1包括第一走线部和位于第一走线部两端且与第一走线部相接的第二走线部，第一走线部与第一沟道部Cp1和第二沟道部Cp2重叠。其中，在第二方向y上，第一走线部距可变信号线EML1的距离P1大于第二走线部距可变信号线EML1的距离P2，以使第一扫描线SL1和连接部Cn1不重叠。

可选地，所述可变信号线EML1与所述第二扫描线SL22同层且材料相同。第一导电层102还包括第二扫描线SL22，第二扫描线SL22与第三沟道部CP3和第四沟道部CP4重叠。可变信号线EML1位于第一扫描线SL1和第二子扫描线SL22之间，所述第三子有源图案与所述第二子有源图案分别位于所述可变信号线EML1的相对两侧，且所述第三子有源图案和所述第四子有源图案位于所述可变信号线的同侧，以避免第四子晶体管TL4和第二子晶体TL2管实现电性连接时，可变信号线EML1及第一扫描线SL1分别与实现第四子晶体管TL4和第二子晶体管TL2电性连接的桥接部F3之间形成晶体管，影响像素驱动电路的正常工作。

可选地，第一导电层102还包括第三扫描线SL21、第四扫描线SL23、发光控制线EML以及与第一有源图案重叠的第一电极部E1，以降低显示面板厚度，节省制程工序。第三扫描线SL21位于第一扫描线SL1远离可变信号线EML1的一侧，发光控制线EML位于第三扫描线SL21远离可变信号线EML1的一侧，第四扫描线SL23位于发光控制线EML远离第三扫描线SL21的一侧,第一电极部E1位于发光控制线EML和第三扫描线SL21之间。

第一电极部E1用作驱动晶体管T1的栅极；第三扫描线SL21与第二有源图案重叠的部分用作第二晶体管T2的栅极，第三扫描线SL21与第三有源图案重叠的部分用作第三晶体管T3的栅极；发光控制线EML与第四有源图案重叠的部分用作第四晶体管T4的栅极，发光控制线EML与第五有源图案重叠的部分用作第五晶体管T5的栅极，第四扫描线SL23与第六有源图案重叠的部分用作第六晶体管T6的栅极。

可选地，连接部Cn1位于第一扫描线SL1和可变信号线EML1之间。第一有源图案位于第三扫描线SL21和发光控制线EML之间。可选地，第一有源图案为u形。第二有源图案的第二掺杂部DT2和第三有源图案的第一掺杂部ST3均位于第三扫描线SL21远离第一扫描线SL1的一侧。第二有源图案的第一掺杂部ST2、第三有源图案的第二掺杂部DT3、第一子有源图案的第二掺杂部DTL1及第二子有源图案的第一掺杂部STL2均位于第三扫描线SL21和第一扫描线SL1之间。第三子有源图案的第二掺杂部DTL3和第四子有源图案的第一掺杂部STL4均位于可变信号线EML1和第二扫描线SL22之间。

可选地，显示面板还包括第二绝缘层和第二导电层。第二绝缘层位于第一导电层上，第二导电层位于所述第二绝缘层上。如图8是本发明实施例提供的第二导电层的结构示意图；请继续参阅图5～图8，第二导电层包括第一复位线VL1、第二复位线VL2、第一电源线VDD以及与第一电源线VDD相接的第二电极部E2，第一电极部E1和第二电极部E2重叠以用作存储电容Cst的两电极。

第一电源线VDD位于第三扫描线SL21和发光控制线EML之间，第二复位线VL2位于发光控制线EML和第四扫描线SL23之间，第一复位线VL1位于第二扫描线SL22远离可变信号线EML1的一侧。第四有源图案的第一掺杂部ST4和第五有源图案的所述第二掺杂部DT5均位于发光控制线EML和第二复位线VL2之间，第六有源图案的第二掺杂部DT6位于第四扫描线SL23远离第二复位线VL2的一侧。

如图9是本发明实施例提供的第三导电层的结构示意图；请继续参阅图5～图9，显示面板还包括位于第二导电层上的层间介电层和第三导电层。第三导电层包括第一导电部F1、第二导电部F2、桥接部F3、第四导电部F4、第五导电部F5、第六导电部F6、第七导电部F7。

第一导电部F1沿第二方向y延伸，电性连接于第一电极部E1和第一子有源图案的第二掺杂部DTL1之间，以实现驱动晶体管T1的栅极和第一子晶体管TL1的电性连接。具体的，第二电极部E2包括暴露出第一电极部E1的第一开孔，第一导电部F1通过第一开孔及贯穿层间介电层和第二绝缘层的过孔与第一电极部E1电性连接(如图9中的CNT1处)，通过贯穿层间介电层、第二绝缘层和第一绝缘层的过孔与第一子有源图案的所述第二掺杂部DTL1电性连接(如图9中的CNT2处)。

第二导电部F2与第二有源图案的第一掺杂部ST2重叠，以用作第二晶体管T2的源极。具体的，第二导电部F2通过贯穿层间介电层、第二绝缘层和第一绝缘层的过孔与第二有源图案的第一掺杂部ST2电性连接(如图9中的CNT3处)，以用作第二晶体管T2的源极。

桥接部F3沿第二方向y延伸，电性连接于第二子有源图案的第一掺杂部STL2和第四子有源图案的第一掺杂部STL4之间，以实现第二子晶体管TL2和第四子晶体管TL4的电性连接。具体的，桥接部F3通过贯穿层间介电层、第二绝缘层和第一绝缘层的过孔与第二子有源图案的第一掺杂部STL2电性连接(如图9中的CNT4处)，通过贯穿层间介电层、第二绝缘层和第一绝缘层的过孔与第四子有源图案的第一掺杂部STL4电性连接(如图9中的CNT5处)。可选地，桥接部F3还电性连接于第三有源图案的第二掺杂部DT3和第四子有源图案的第一掺杂部STL4之间，以实现第三晶体管T3和第四子晶体管TL4的电性连接。

第四导电部F4沿第二方向y延伸，电性连接于第二电极部E2和第四有源图案的第一掺杂部ST4之间，实现第四晶体管T4与第一电源线VDD的电性连接。具体的，第四导电部F4通过贯穿层间介电层的过孔与第二电极部E2电性连接(如图9中的CNT6处)，通过贯穿层间介电层、第二绝缘层和第一绝缘层的过孔与第四有源图案的第一掺杂部ST4电性连接(如图9中的CNT7处)。

第五导电部F5沿第二方向y延伸，且与第二电极部E2和发光控制线EML、第五有源图案部分重叠，电性连接第五有源图案的第二掺杂部DT5，以用作第一节点B。具体的，第五导电部F5通过贯穿层间介电层、第二绝缘层和第一绝缘层的过孔与第五有源图案的第二掺杂部DT5电性连接(如图9中的CNT8处)。

第六导电部F6电性连接于第三子有源图案的第二掺杂部DTL3和第一复位线VL1之间，以实现第三子晶体管TL3与第一复位线VL1的电性连接。具体的，第六导电部F6通过贯穿层间介电层、第二绝缘层和第一绝缘层的过孔与第三子有源图案的第二掺杂部DTL3电性连接(如图9中的CNT9处)，通过贯穿层间介电层的过孔第一复位线VL1电性连接(如图9中的CNT10处)。

第七导电部F7电性连接于第六有源图案的第二掺杂部DT6和第二复位线VL2之间，以实现第六晶体管T6与第二复位线VL2的电性连接。具体的，第七导电部F7通过贯穿层间介电层、第二绝缘层和第一绝缘层的过孔与第六有源图案的第二掺杂部DT6电性连接(如图9中的CNT11处)，通过贯穿层间介电层的过孔第二复位线VL2电性连接(如图9中的CNT12处)。

图10是本发明实施例提供的第四导电层的结构示意图；请继续参阅图5～图10，驱动电路层还包括位于第三导电层上的第一平坦层和第四导电层，第四导电层包括数据线DL和第三电源线VDD1。

数据线DL包括相接的第一主体部DL1和延伸部DL2，第一主体部DL1沿第二方向y延伸；延伸部DL2与第二导电部F2重叠，且电性连接于第二导电部F2。具体的，延伸部DL2通过贯穿第一平坦层的过孔与第二导电部F2电性连接(如图10中的PLN1处)。

第三电源线VDD1与数据线DL间隔设置，包括沿第二方向y延伸的第二主体部VD1、第三主体部VD2和位于第二主体部VD1和第三主体部VD2之间且对应延伸部DL2设置的避让部VD3。第三主体部VD2的部分与第四导电部F4重叠并与第四导电部F4电性连接，以使第四晶体管T4的源极和漏极中的一个与第一电源线VDD和第三电源线VDD1电性连接。具体的，第三主体部VD2通过贯穿第一平坦层的过孔与第四导电部F4电性连接(如图10中的PLN2处)。

可选地，第四导电层还包括节点连接部B1，节点连接部B1位于第三电源线VDD1远离数据线DL的一侧，且与第五导电部F5重叠并电性连接于第五导电部F5。具体地，节点连接部B1通过贯穿第一平坦层的过孔与第五导电部F5电性连接(如图10中的PLN3处)。

可选地，发光器件位于第二平坦层上，第二平坦层位于第四导电层上。可选地，显示面板还包括位于第二平坦层上的阳极层、位于阳极层上的像素定义层、位于像素定义层的像素定义区内的发光层、位于发光层上的阴极层等；像素定义区暴露出阳极层。

可选地，第一电源线VDD电性连接于第一电压端和驱动晶体管T1的源极和漏极中的一个之间，第二电源线VSS电性连接于发光器件的阴极和第二电压端之间。

可以理解的，各导电层及有源层中与过孔对应处的尺寸，可以大于各导电层及有源层中与过孔非对应处的尺寸。

本发明还提供一种显示装置，所述显示装置包括任一上述的驱动电路或任一上述的显示面板。可以理解地，所述显示装置包括可移动显示装置(如笔记本电脑、手机等)、固定终端(如台式电脑、电视等)、测量装置(如运动手环、测温仪等)等。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种显示面板，其特征在于，包括：

衬底；

有源层，位于所述衬底上，包括第一沟道部、第二沟道部及连接于所述第一沟道部和所述第二沟道部之间的耦容有源部；以及

可变信号线，与所述耦容有源部重叠；

其中，所述第一沟道部和所述第二沟道部在第一方向上分别具有第一宽度和第二宽度，所述耦容有源部在与所述第一方向交叉的第二方向上具有第三宽度，所述第三宽度大于所述第一宽度和所述第二宽度。

2.根据权利要求1所述的显示面板，其特征在于，所述耦容有源部包括相接的连接部和重叠部，所述重叠部与所述第一沟道部分别位于所述连接部的相对两侧，所述第一沟道部和所述第二沟道部位于所述连接部的同侧且均与所述连接部相接；

其中，所述重叠部与所述可变信号线重叠。

3.根据权利要求2所述的显示面板，其特征在于，所述重叠部的离子掺杂浓度小于所述连接部的离子掺杂浓度。

4.根据权利要求1所述的显示面板，其特征在于，还包括发光器件及像素驱动电路，所述像素驱动电路包括：

驱动晶体管，与所述发光器件串联于第一电源线和第二电源线之间；以及

补偿晶体管，包括串联的第一子晶体管和第二子晶体管，所述第一子晶体管的源极和漏极中的一个与所述驱动晶体管的栅极电性连接，所述第一子晶体管的源极和漏极中的另一个电性连接于所述第二子晶体管的源极和漏极中的一个，所述第二子晶体管的源极和漏极中的另一个电性连接于所述驱动晶体管的源极和漏极中的一个，所述第一子晶体管的栅极和所述第二子晶体管的栅极均电性连接于第一扫描线；

其中，所述有源层还包括所述第一子晶体管的第一子有源图案及所述第二子晶体管的第二子有源图案，所述第一子有源图案包括所述第一沟道部，所述第二子有源图案包括所述第二沟道部。

5.根据权利要求4所述的显示面板，其特征在于，所述第一扫描线沿所述第一方向延伸，所述第一扫描线包括第一走线部和位于所述第一走线部两端且与所述第一走线部相接的第二走线部，所述第一走线部与第一沟道部和所述第二沟道部重叠；

其中，在所述第二方向上，所述第一走线部距所述可变信号线的距离大于所述第二走线部距所述可变信号线的距离。

6.根据权利要求4所述的显示面板，其特征在于，所述像素驱动电路还包括复位晶体管，所述复位晶体管包括串联的第三子晶体管和第四子晶体管，所述第三子晶体管的源极和漏极中的一个与第一复位线电性连接，所述第四子晶体管的源极和漏极中的一个与所述第二子晶体管的源极和漏极中的另一个电性连接，所述第四子晶体管的源极和漏极中的另一个与所述第三子晶体管的源极和漏极中的另一个电性连接，所述第三子晶体管的栅极和所述第四子晶体管的栅极均与第二扫描线电性连接；

其中，所述可变信号线位于所述第一扫描线和所述第二扫描线之间。

7.根据权利要求6所述的显示面板，其特征在于，所述有源层还包括所述第三子晶体管的第三子有源图案、所述第四子晶体管的第四子有源图案及电连接部，所述第三子有源图案和所述第四子有源图案通过所述电连接部相接，所述第三子有源图案和所述第四子有源图案均与所述可变信号线间隔设置；

其中，所述第三子有源图案与所述第二子有源图案分别位于所述可变信号线的相对两侧，且所述第三子有源图案和所述第四子有源图案位于所述可变信号线的同侧。

8.根据权利要求7所述的显示面板，其特征在于，所述第二子有源图案和所述第四子有源图案通过与所述可变信号线异层的桥接部电性连接。

9.根据权利要求7所述的显示面板，其特征在于，所述第一复位线位于所述第二扫描线远离所述可变信号线的一侧，且所述第一复位线与所述电连接部重叠。

10.根据权利要求6所述的显示面板，其特征在于，所述可变信号线与所述第一扫描线和所述第二扫描线同层且材料相同。

Images