CN115622655B - 一种频率自适应的时钟分发与同步方法 - Google Patents

一种频率自适应的时钟分发与同步方法 Download PDF

Info

Publication number
CN115622655B
CN115622655B CN202211599890.3A CN202211599890A CN115622655B CN 115622655 B CN115622655 B CN 115622655B CN 202211599890 A CN202211599890 A CN 202211599890A CN 115622655 B CN115622655 B CN 115622655B
Authority
CN
China
Prior art keywords
clock
frequency
phase
information
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211599890.3A
Other languages
English (en)
Other versions
CN115622655A (zh
Inventor
赵雷
朱佳玉
秦家军
安琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN202211599890.3A priority Critical patent/CN115622655B/zh
Publication of CN115622655A publication Critical patent/CN115622655A/zh
Application granted granted Critical
Publication of CN115622655B publication Critical patent/CN115622655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种频率自适应的时钟分发与同步方法，用于实现任意频率时钟特征信息的提取与恢复，从而实现任意频率时钟的分发与同步。本方法适用于基于FPGA高速收发器的传输系统，在主节点采用TDC对目标时钟的特征信息进行提取并转化为DDS需要的频率和相位信息，将提取的信息通过FPGA高速收发器构造的传输系统传输至从节点，在从节点通过DDS恢复为数字正弦信号后，经过DAC、滤波电路和过零甄别，恢复出与主节点一致的目标时钟信号，即完成了目标时钟的分发与同步。本发明可以实现任意频率时钟的自适应分发，无需针对各种频率时钟定制化处理，大大降低了硬件复杂度，显著提高了时钟分发与同步系统的兼容性。

Description

一种频率自适应的时钟分发与同步方法
技术领域
本发明涉及时钟信号分发与同步技术领域，尤其涉及一种频率自适应的时钟分发与同步方法。
背景技术
时钟分发与同步技术是电路与系统相关实验中广泛需要的重要技术，是实验中所有组件同步配合运行的保证，比如：物理实验中需要控制电子枪、提取脉冲磁铁等组件在正确的时间触发，以及相应的束流诊断设备，如位置监控器（position monitors）、电流互感器（current transformers）等与束流同步工作，因此对时钟分发与同步系统提出了很高的要求。为了实现较高的同步精度和时间分辨率，目前时钟同步与分发技术发展出了WR（white rabbit） PTP（precise time protocol）、硬件定制的时钟分发网络和光学分发网络等方法。
在各种实验中加速器装置对时钟的需求较为特殊，由于加速器装置的时钟往往是特殊频率时钟，无法从常见频率的时钟分频得到，因此其时钟分发与同步系统的设计需要考虑特殊频率时钟的分发。目前加速器装置的时钟分发与同步系统大多采用定制的设计来解决特殊频率时钟分发的问题，虽然能满足较高的同步精度和时间分辨的要求，但是不利于系统升级，难以兼容其他频率时钟的分发，以及定制化的硬件电路设计较为复杂，成本大大提高，部分设计难以实现多模块扩展。
针对加速器装置的时钟分发与同步的问题，已有几种方法和技术提出，比如采用定制化的自上而下分布式的时钟分发方式、软硬件全定制的WR时钟分发系统、基准WR结合DDS（Direct Digital Synthesis，简称DDS，直接数字频率合成）技术的特殊频率时钟分发技术等。但是大多是针对某个频率的时钟进行定制化的设计，无法兼容任意频率，其中基准WR结合DDS技术的方式可以兼容任意频率时钟的分发，但存在硬件电路复杂，实现的时间同步精度不高等问题。
有鉴于此，特提出本发明。
发明内容
本发明的目的是在于提供一种频率自适应的时钟分发与同步方法，用以实现对任意频率目标时钟的同步与分发，以提高时钟分发精度和时钟分发系统的兼容性，同时降低系统的硬件复杂度，进而解决现有技术所存在的问题。
本发明的目的是通过以下技术方案实现的：
一种频率自适应的时钟分发与同步方法，包括以下步骤：
步骤S1：构建基于FPGA（Field Programmable Gate Array）高速收发器的基准时钟分发系统，将主节点的基准时钟送入所述基准时钟分发系统的FPGA高速收发器，由所述FPGA高速收发器和光纤将基准时钟传输至从节点，从节点的高速收发器恢复出基准时钟并作为恢复时钟回传至主节点，主节点进行基准时钟和恢复时钟的相位测量，并将相位测量结果反馈给所述基准时钟分发系统的FPGA高速收发器内置的调相模块，由调相模块进行调相，重复进行回传、测量、调相直至主节点的基准时钟与从节点的恢复时钟相位一致；
步骤S2：在主节点提取目标时钟的特征信息；
步骤S3：将所述步骤S2提取的目标时钟的特征信息通过所述基准时钟分发系统的FPGA高速收发器传输至从节点，从节点根据获得的目标时钟的特征信息对目标时钟进行恢复，恢复后即完成目标时钟的分发与同步。
与现有技术相比，本发明所提供的频率自适应的时钟分发与同步方法，其有益效果包括：
（1）本发明将目标时钟分发与同步看作目标时钟信号的特征信息的提取与恢复过程，利用TDC（Time-to-Digital Converters）技术提取特征信息，用DDS技术恢复时钟信号，主、从节点间只存在数字信息的传输。该方法具有很高的通用性，可以实现任意频率时钟的自适应分发，不受分发频率的限制，尤其适用于加速器装置目标时钟信号的同步与分发。
（2）本发明采用FPGA TDC提取目标时钟的特征信息，无需复杂的硬件电路支持，应用灵活且电路简单。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本发明实施例提供的频率自适应的时钟分发与同步方法的流程图。
图2为本发明实施例提供的频率自适应的时钟分发与同步方法的系统结构图。
图3为本发明实施例1提供的频率自适应的时钟分发与同步方法的具体流程图。
图4为本发明实施例提供的方法中主节点目标时钟频率和相位信息提取原理示意图。
图5为本发明实施例提供的方法中主从节点目标时钟的波形转换图。
具体实施方式
下面结合本发明的具体内容，对本发明实施例中的技术方案进行清楚、完整地描述；显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，这并不构成对本发明的限制。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
首先对本文中可能使用的术语进行如下说明：
术语“和/或”是表示两者任一或两者同时均可实现，例如，X和/或Y表示既包括“X”或“Y”的情况也包括“X和Y”的三种情况。
术语“包括”、“包含”、“含有”、“具有”或其它类似语义的描述，应被解释为非排它性的包括。例如：包括某技术特征要素（如原料、组分、成分、载体、剂型、材料、尺寸、零件、部件、机构、装置、步骤、工序、方法、反应条件、加工条件、参数、算法、信号、数据、产品或制品等），应被解释为不仅包括明确列出的某技术特征要素，还可以包括未明确列出的本领域公知的其它技术特征要素。
术语“由……组成”表示排除任何未明确列出的技术特征要素。若将该术语用于权利要求中，则该术语将使权利要求成为封闭式，使其不包含除明确列出的技术特征要素以外的技术特征要素，但与其相关的常规杂质除外。如果该术语只是出现在权利要求的某子句中，那么其仅限定在该子句中明确列出的要素，其他子句中所记载的要素并不被排除在整体权利要求之外。
除另有明确的规定或限定外，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如：可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本文中的具体含义。
术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化描述，而不是明示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本文的限制。
下面对本发明所提供的频率自适应的时钟分发与同步方法进行详细描述。本发明实施例中未作详细描述的内容属于本领域专业技术人员公知的现有技术。本发明实施例中未注明具体条件者，按照本领域常规条件或制造商建议的条件进行。本发明实施例中所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
如图1所示，本发明实施例提供一种频率自适应的时钟分发与同步方法，包括：
步骤S1：构建基于FPGA高速收发器的基准时钟分发系统，该基准时钟分发系统的构成参见图2，其基准时钟周期记为Ts，将主节点的基准时钟送入所述基准时钟分发系统的FPGA高速收发器，由所述FPGA高速收发器和光纤将基准时钟传输至从节点，从节点的高速收发器恢复出基准时钟并作为恢复时钟回传至主节点，主节点进行基准时钟和恢复时钟的相位测量，并将相位测量结果反馈给所述基准时钟分发系统的FPGA高速收发器内置的调相模块，由调相模块进行调相，重复进行回传、测量、调相直至主节点的基准时钟与从节点的恢复时钟相位一致；
步骤S2：在主节点提取目标时钟的特征信息；
步骤S3：将所述步骤S2提取的目标时钟的特征信息通过所述基准时钟分发系统的FPGA高速收发器传输至从节点，从节点根据获得的目标时钟的特征信息对目标时钟进行恢复，恢复后即完成目标时钟的分发与同步。
上述方法步骤S2中的目标时钟的特征信息包括：频率信息和相位信息。
上述方法的步骤S2中，采用TDC测量对目标时钟的特征信息中的频率信息进行提取，包括：
在主节点用TDC测量得出目标时钟和基准时钟的边沿到来时刻的测量值，将得到的测量值转化为直接数字式频率合成器的频率信息和相位信息，通过所述频率信息f和相位信息
Figure 931988DEST_PATH_IMAGE001
构造出与目标时钟同频同相的正弦信号u(t)，为：
Figure 645866DEST_PATH_IMAGE002
（1）
公式（1）中，f是得到的目标时钟的频率信息，f =1/T，T为所述正弦信号u(t)的周期计算值；t是目标时钟的边沿到来时刻的测量值；
Figure 832128DEST_PATH_IMAGE003
是相位信息；
所述正弦信号u(t)的周期T的计算表达式为：
Figure 758496DEST_PATH_IMAGE004
（2）
公式（2）中，tn是目标时钟的第n个边沿到来时刻的测量值；t1是目标时钟的第1个边沿到来时刻的测量值。
上述方法的步骤S2中，按以下方式对目标时钟的特征信息中的相位信息进行计算，包括：
若第一次测量的目标时钟边沿后首个基准时钟的边沿在A1个基准时钟周期后恢复，则该恢复点的首个初始相位
Figure 979392DEST_PATH_IMAGE005
用第一次测量差值T1表示为：
Figure 333013DEST_PATH_IMAGE006
（3）
公式（3）中，A1为整数；Ts是基准时钟分发系统的基准时钟的周期；T1为目标时钟边沿与其后首个基准时钟边沿到来时间点的差值，T1的获得方法是先测量目标时钟边沿到来时刻t1和目标时钟边沿后首个基准时钟的边沿到来时刻tm1，通过以下公式计算得出T1：
Figure 508036DEST_PATH_IMAGE007
（4）
经过多次测量得到t1… tn和tm1… tmn，并按上述方式计算得到第二次、第三次……第n次测量差值T2、T3… Tn，用这些差值表示各初始相位
Figure 238095DEST_PATH_IMAGE008
，
Figure 579077DEST_PATH_IMAGE009
……
Figure 838020DEST_PATH_IMAGE010
，分别为：
Figure 998874DEST_PATH_IMAGE011
（5）
Figure 407990DEST_PATH_IMAGE012
（6）
Figure 462534DEST_PATH_IMAGE013
Figure 63017DEST_PATH_IMAGE014
（7）
公式（5）至（7）中，A2、A3……An均为整数。
上述方法的步骤S2中，按以下公式将多次测量得到的初始相位值取平均值作为目标时钟的特征信息中的相位信息，为：
Figure 835801DEST_PATH_IMAGE015
（8）
公式（8）中，
Figure 517449DEST_PATH_IMAGE016
为平均后的最终相位信息；n为测为测量次数；
Figure 692079DEST_PATH_IMAGE005
为第一次测量的目标时钟边沿后首个基准时钟的边沿在A1个基准时钟周期后恢复的恢复点的首个初始相位值；
Figure 433770DEST_PATH_IMAGE008
，
Figure 428271DEST_PATH_IMAGE009
……
Figure 913610DEST_PATH_IMAGE010
为对应于每次测量计算得出的初始相位值。
上述方法的步骤S3中，从节点根据获得的目标时钟的特征信息中的频率信息和相位信息对目标时钟进行恢复。
参见图4和图5，上述方法的步骤S3中，从节点按以下方式根据获得的目标时钟的特征信息中的频率信息和相位信息对目标时钟进行恢复，包括：
从节点利用接收到的目标时钟的频率信息、相位信息和直接数字式频率合成器，构造出与目标时钟同频同相的数字正弦查找表，构造数字正弦查找表所需的频率字、相位字与主节点测得的频率信息f和相位信息
Figure 942746DEST_PATH_IMAGE001
对应关系如下：
Figure 622382DEST_PATH_IMAGE017
（9）
Figure 104179DEST_PATH_IMAGE018
（10）
公式（9）、（10）中，fdds是直接数字式频率合成器的参考时钟；N1是直接数字式频率合成器中频率的位数；n1是目标时钟的频率信息计算后的频率字；N2是直接数字式频率合成器中相位的位数；n2是目标时钟的频率信息计算后的相位字；
将构造的数字正弦查找表在预计的A1个基准时钟周期后送入数模转换器（即DAC）恢复出数字正弦信号，由于目标时钟的正确恢复是建立在步骤S1中的基于FPGA高速收发器的基准时钟分发系统的基础上，因此目标时钟恢复的初始时间A1*Ts要大于基准时钟分发系统从初始状态到建立稳定的时间tsys_su与数字正弦查找表的数据传输时间ttrans之和，即满足：
Figure 658788DEST_PATH_IMAGE019
（11）
之后将数模转换器输出的数字正弦信号经过滤波器滤波后送入高速甄别器，采用过零甄别的方式得到方波信号，得到的方波信号即为恢复的目标时钟信号。
上述方法的基本思想是在主节点利用TDC测量基准时钟与目标时钟的边沿时间差，转化为频率和相位信息，并通过基准时钟同步与分发系统传输至从节点，从节点利用DDS技术结合DAC、滤波和过零甄别电路恢复出与主节点一致的目标频率信号，从而完成目标时钟分发的目的。
综上可见，本发明实施例的方法将目标时钟分发与同步看作目标时钟信号的特征信息的提取与恢复过程，利用TDC测量提取特征信息，用DDS技术恢复时钟信号，主、从节点间只存在数字信息的传输。该方法具有很高的通用性，可以实现任意频率时钟的自适应分发，不受分发频率的限制，尤其适用于加速器装置目标时钟信号的同步与分发；由于采用FPGA TDC提取目标时钟的特征信息，无需复杂的硬件电路支持，应用灵活且电路简单。
为了更加清晰地展现出本发明所提供的技术方案及所产生的技术效果，下面以具体实施例对本发明实施例所提供的频率自适应的时钟分发与同步方法进行详细描述。
实施例1
本实施例为频率自适应的时钟分发与同步方法的示例性实施。参见图2，主节点的硬件部分是FPGA芯片，基准时钟为156.25 MHz由晶振产生，目标时钟为9.0278 MHz由外部输入。
本发明的方法是基于DDS技术的任意频率时钟的自适应分发方法，能实现对上述的目标时钟的特征信息进行提取和恢复，该方法的具体流程图如图3所示。
包括以下步骤：
步骤S1，构建基准时钟分发系统，并将主节点的基准时钟与从节点的恢复时钟相位一致，具体包括：
步骤S11，根据时钟分发的应用需求，采用GTH和单模1310 nm的光纤收发器带宽应用需求，构建基于FPGA高速收发器的基准时钟分发系统，分发的基准时钟频率为156.25MHz，高速收发器的串行数据传输速率为3.125 Gbps。
步骤S12，在主节点的FPGA进位链carry 8资源构造TDC，首先利用信号源脉冲信号进行多次测试，计算出误差修正系数，并将该修正系数存入FPGA，以便在实际测试时进行实时的误差修正。用修整后的TDC测量目标时钟和基准时钟的上升沿到来时间；计算出频率信号的频率f，计算方法如下所示：
Figure 542431DEST_PATH_IMAGE004
（2）
Figure 891503DEST_PATH_IMAGE020
（3）
其中，目标时钟与TDC时钟不相关，t1是第一次测量的目标时钟上升沿时刻，tn是第n次测量的目标时钟上升沿时刻，T是目标时钟周期。
步骤S2：根据步骤S12的TDC测量结果，计算出从节点恢复正弦信号的初始相位信息，并用不同的测量值表示出该初始相位信息
Figure 860596DEST_PATH_IMAGE021
，计算方法如下所示：
Figure 687738DEST_PATH_IMAGE022
（4）
Figure 691466DEST_PATH_IMAGE011
（5）
Figure 709976DEST_PATH_IMAGE023
（6）
Figure 900786DEST_PATH_IMAGE013
Figure 531618DEST_PATH_IMAGE014
（7）
其中，T2、T3… Tn是计算得到第二次、第三次……第n次边沿测量差值，Ts是基准时钟分发系统的基准频率时钟周期，目标时钟将在A1*Ts时间之后在从节点恢复。
步骤S21，将步骤S2中多次测量计算得到的初始相位信息做平均，得到平均后的初始相位信息，计算方法如下所示：
Figure 124273DEST_PATH_IMAGE015
（8）
本实施例中，A1的取值为1000。TDC测量的频率时钟上升沿时刻分别为3206.497ns、3317.266 ns、3428.035 ns、3538.804 ns……测量得到的目标频率上升沿后的首个基准频率时钟上升沿时刻分别为3206.416 ns、3321.616 ns、3430.416 ns、3539.216 ns……计算得到的频率时钟频率约为9.0278 MHz，从节点恢复时的初始相位为363.0335 rad，即4.8919 rad。
步骤S3：将步骤S2和步骤S21计算出的频率和初始相位信息通过步骤S1的FPGA高速收发器和光纤链路传输至从节点，从节点通过FPGA内DDScore构造出数字正弦查找表，其中，DDS的参考时钟是基准频率时钟由外部高质量PLL倍频得到，因此与基准时钟频率同步，其中构建数字正弦查找表所需频率字、相位字与主节点测量的频率信息和相位信息关系如下：
Figure 815149DEST_PATH_IMAGE017
（9）
Figure 758834DEST_PATH_IMAGE018
（10）
其中，fdds是DDS的参考时钟；N1是DDS中频率的位数；n1是目标时钟频率信息计算后的频率字；N2是DDS中相位的位数；n2是目标频率信息计算后的相位字。在本实施例中fdds为312.5 MHz，N1为16，N2为16，则n1为1893，n2为51024。
步骤S31，将步骤S3的数字正弦查找表输出结果送入DAC得到数字正弦信号，其中该DAC的有效位是16位，DAC的参考时钟为基准频率时钟经过外部高质量PLL倍频得到，因此与基准时钟频率同步。将DAC输出的数字正弦信号经过滤波器滤波后送入高速甄别器，采用过零甄别的方式得到恢复后的目标时钟。
主节点目标时钟信息提取和从节点目标时钟恢复的波形转换过程以及传输系统的结构如图3所示。
综上可见，本发明实施例的方法，与目前采用的时钟分发与同步方法相比，在更少的硬件设计复杂度情况下，实现了自适应任意频率时钟的分发与同步。相对于目前国际上广泛采用的时钟分发与同步方案，具有时钟频率灵活、硬件简单、兼容性好、可以实现较高精度等特点，应用范围更广，这种时钟分发与同步技术可应用于任意时钟分发领域，包括加速器系统特殊频率时钟分发、探测器系统时钟同步、医疗成像领域的正电子发射型计算机断层显像（即PET）仪器时钟系统等。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。本文背景技术部分公开的信息仅仅旨在加深对本发明的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

Claims (3)

1.一种频率自适应的时钟分发与同步方法，其特征在于，包括以下步骤：
步骤S1：构建基于FPGA高速收发器的基准时钟分发系统，将主节点的基准时钟送入所述基准时钟分发系统的FPGA高速收发器，由所述FPGA高速收发器和光纤将基准时钟传输至从节点，从节点的高速收发器恢复出基准时钟并作为恢复时钟回传至主节点，主节点进行基准时钟和恢复时钟的相位测量，并将相位测量结果反馈给所述基准时钟分发系统的FPGA高速收发器内置的调相模块，由调相模块进行调相，重复进行回传、测量、调相直至主节点的基准时钟与从节点的恢复时钟相位一致；
步骤S2：在主节点提取目标时钟的特征信息；所述目标时钟的特征信息包括：频率信息和相位信息；采用TDC测量对目标时钟的特征信息中的频率信息进行提取，包括：
在主节点用TDC测量得出目标时钟和基准时钟的边沿到来时刻的测量值，将得到的测量值转化为直接数字式频率合成器的频率信息和相位信息，通过所述频率信息和相位信息构造出与目标时钟同频同相的正弦信号
Figure QLYQS_1
，为：
Figure QLYQS_2
（1）
公式（1）中，f是得到的目标时钟的频率信息，f =1/T，T为所述正弦信号
Figure QLYQS_3
的周期计算值；t是目标时钟的边沿到来时刻的测量值；
Figure QLYQS_4
是相位信息；
所述正弦信号
Figure QLYQS_5
的周期计算值T为：
Figure QLYQS_6
（2）
公式（2）中，tn是目标时钟的第n个边沿到来时刻的测量值；t1是目标时钟的第1个边沿到来时刻的测量值；
按以下方式对目标时钟的特征信息中的相位信息进行计算，包括：
若第一次测量的目标时钟边沿后首个基准时钟的边沿在A1个基准时钟周期后恢复，则该恢复点的首个初始相位值
Figure QLYQS_7
用第一次测量差值T1表示为：
Figure QLYQS_8
（3）
公式（3）中，A1为整数；Ts是所述基准时钟分发系统的基准时钟的周期；T1为目标时钟边沿与其后首个基准时钟边沿到来时间点的差值，T1的获得方法是先测量目标时钟边沿到来时刻t1和目标时钟边沿后首个基准时钟的边沿到来时刻tm1，通过以下公式计算得出T1：
Figure QLYQS_9
（4）
经过多次测量得到t1… tn和tm1… tmn，并计算得到第二次、第三次……第n次测量差值T2、T3… Tn，用这些差值表示各初始相位
Figure QLYQS_10
，
Figure QLYQS_11
……
Figure QLYQS_12
，分别为：
Figure QLYQS_13
（5）
Figure QLYQS_14
（6）
Figure QLYQS_15
Figure QLYQS_16
（7）
公式（5）至（7）中，A2、A3……An均为整数；
步骤S3：将所述步骤S2提取的目标时钟的特征信息通过所述基准时钟分发系统的FPGA高速收发器传输至从节点，从节点根据获得的目标时钟的特征信息对目标时钟进行恢复，恢复后即完成目标时钟的分发与同步。
2.根据权利要求1所述的频率自适应的时钟分发与同步方法，其特征在于，按以下公式将多次测量得到的初始相位值取平均值作为目标时钟的特征信息中的相位信息，为：
Figure QLYQS_17
（8）
公式（8）中，
Figure QLYQS_18
为最终的相位信息；n为测量次数；
Figure QLYQS_19
为第一次测量的目标时钟边沿后首个基准时钟的边沿在A1个基准时钟周期后恢复的恢复点的首个初始相位值；
Figure QLYQS_20
，
Figure QLYQS_21
……
Figure QLYQS_22
为对应于每次测量计算得出的初始相位值。
3.根据权利要求1所述的频率自适应的时钟分发与同步方法，其特征在于，所述步骤S3中，从节点按以下方式根据获得的目标时钟的特征信息中的频率信息和相位信息对目标时钟进行恢复，包括：
从节点利用接收到的目标时钟的频率信息、相位信息和直接数字式频率合成器，构造出与目标时钟同频同相的数字正弦查找表，构造数字正弦查找表所需的频率字、相位字与主节点测得的频率信息f和相位信息
Figure QLYQS_23
对应关系如下：
Figure QLYQS_24
（9）
Figure QLYQS_25
（10）
公式（9）、（10）中，fdds是直接数字式频率合成器的参考时钟；N1是直接数字式频率合成器中频率的位数；n1是目标时钟的频率信息计算后的频率字；N2是直接数字式频率合成器中相位的位数；n2是目标时钟的频率信息计算后的相位字；
将构造的数字正弦查找表在预计的A1个基准时钟周期后送入数模转换器恢复出数字正弦信号，目标时钟恢复的初始时间A1*Ts大于基准时钟分发系统从初始状态到建立稳定的时间tsys_su与数字正弦查找表的数据传输时间ttrans之和，即满足：
Figure QLYQS_26
（11）
之后将数模转换器输出的数字正弦信号经过滤波器滤波后送入高速甄别器，采用过零甄别的方式得到方波信号，得到的方波信号即为恢复的目标时钟信号。
CN202211599890.3A 2022-12-14 2022-12-14 一种频率自适应的时钟分发与同步方法 Active CN115622655B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211599890.3A CN115622655B (zh) 2022-12-14 2022-12-14 一种频率自适应的时钟分发与同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211599890.3A CN115622655B (zh) 2022-12-14 2022-12-14 一种频率自适应的时钟分发与同步方法

Publications (2)

Publication Number Publication Date
CN115622655A CN115622655A (zh) 2023-01-17
CN115622655B true CN115622655B (zh) 2023-04-21

Family

ID=84880855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211599890.3A Active CN115622655B (zh) 2022-12-14 2022-12-14 一种频率自适应的时钟分发与同步方法

Country Status (1)

Country Link
CN (1) CN115622655B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110912635A (zh) * 2019-11-15 2020-03-24 浙江赛思电子科技有限公司 基于高精度时间同步的方法和装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0782063A1 (en) * 1995-12-26 1997-07-02 Lsi Logic Corporation Noise reduction in digital frequency synthesizers
CN102664701A (zh) * 2012-04-19 2012-09-12 中国科学技术大学 一种动态调整多通道大范围时钟传输延迟的系统和方法
CN102684807B (zh) * 2012-05-21 2018-05-04 中兴通讯股份有限公司 一种时钟恢复方法和装置
CN108347317B (zh) * 2017-01-22 2020-11-10 华为技术有限公司 一种业务的传输方法、网络设备及网络系统
CN112311492B (zh) * 2020-03-24 2024-04-05 李鸿明 基于fpga的高精度时钟同步方法
CN113645004B (zh) * 2021-10-14 2021-12-17 成都金诺信高科技有限公司 一种基于脉宽调制的高精度双向时频比对系统的比对方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110912635A (zh) * 2019-11-15 2020-03-24 浙江赛思电子科技有限公司 基于高精度时间同步的方法和装置

Also Published As

Publication number Publication date
CN115622655A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
US10763865B1 (en) Field programmable gate array with internal phase-locked loop
CN102013970B (zh) 时钟同步方法、装置及基站时钟设备
US9742549B1 (en) Apparatus and methods for asynchronous clock mapping
US9521636B2 (en) Synchronization circuitry, common public radio interface enable device, and a method of synchronizing a synchronized clock signal of a second transceiver to a clock of a first transceiver
US9143142B2 (en) Transparent timing of a stratum synchronized ethernet signal using standard optical transport network rates
GB2369940A (en) A clock recovery circuit using PLL
US9608754B2 (en) Systems and methods for synchronization of clock signals
CN109495203A (zh) 一种ptp从钟的恢复系统
US9893826B2 (en) Method for retaining clock traceability over an asynchronous interface
WO2019169820A1 (zh) 高精度时间同步方法
CN115622655B (zh) 一种频率自适应的时钟分发与同步方法
CN116155430A (zh) 一种光纤双向信号传输时延误差消除方法及时频系统
CN112311492B (zh) 基于fpga的高精度时钟同步方法
CN115021802A (zh) 网络可自愈的光纤时频同步网、同步方法、组网及介质
CN113055149B (zh) 一种射频收发机级联系统下的时间同步和频率同步方法
CN207884639U (zh) 一种网络节点、时间噪声传递特性测量装置和同步通信网络
CN1852288B (zh) 一种时间传递的方法
CN109150178A (zh) 一种无电感实现小数正交分频的装置和方法
Ye et al. Timing system based on customized frequency White Rabbit network in SHINE
WO2009121421A1 (en) Method and apparatus for transferring timing information between clock domains
WO2020147108A1 (zh) 一种时间同步的方法及装置
Deev et al. Subnanosecond synchronization method based on the synchronous Ethernet network
Ye et al. Sub-nanosecond synchronization implementation in pure Xilinx Kintex-7 FPGA
EP4102765A1 (en) Time synchronization device, time synchronization system, and time synchronization method
CN112953669B (zh) 一种提高时间戳精度的方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant