CN115621284A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN115621284A
CN115621284A CN202210856048.7A CN202210856048A CN115621284A CN 115621284 A CN115621284 A CN 115621284A CN 202210856048 A CN202210856048 A CN 202210856048A CN 115621284 A CN115621284 A CN 115621284A
Authority
CN
China
Prior art keywords
electrode
line
layer
fan
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210856048.7A
Other languages
English (en)
Inventor
金莲璟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115621284A publication Critical patent/CN115621284A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/2505—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

本申请涉及显示设备。显示设备包括：显示区域，包括像素；扇出区域；焊盘区域；显示驱动器；衬底；金属层，设置在衬底上；数据线、第一电压线和第二电压线，在显示区域中在金属层中在第一方向上延伸；扇出线，在扇出区域中在金属层中将数据线电连接到显示驱动器；栅极线，在显示区域中设置在金属层上并且在与第一方向相交的第二方向上延伸；源‑漏层，设置在栅极线上；以及电极层，设置在源‑漏层上。第一电压线包括在扇出区域中设置在源‑漏层中的第一板部分，并且第二电压线包括在扇出区域中设置在电极层中的第二板部分。

Description

显示设备
技术领域
本公开涉及显示设备。
背景技术
随着面向信息的社会的发展，对用于以各种方式显示图像的显示设备存在越来越多的需求。例如，在诸如智能电话、数码相机、膝上型计算机、导航设备和智能电视的各种电子设备中使用显示设备。显示设备可以是平板显示设备，诸如液晶显示设备、场发射显示设备和有机发光显示设备。在平板显示设备中的发光显示设备中，由于显示面板的像素中的每个包括能够自身发光的发光元件，因此可以在没有向显示面板提供光的背光单元的情况下显示图像。发光元件可以是使用有机材料作为荧光材料的有机发光二极管和使用无机材料作为荧光材料的无机发光二极管。
发明内容
本公开的方面提供一种显示设备，其能够减小非显示区域的尺寸，保护显示面板的电极和线免受静电的影响并且防止扇出区域中的短路风险。
然而，本公开的方面不限于本文中所阐述的方面。通过参考以下给出的本公开的详细描述，本公开的以上和其他方面对于本公开所属领域的普通技术人员而言将变得更加显而易见。
根据本公开的实施方式，显示设备可以包括：显示区域，包括像素；扇出区域，设置在显示区域的一侧上；焊盘区域，设置在扇出区域的一侧上；显示驱动器，电连接到焊盘区域以驱动像素；衬底；金属层，设置在衬底上；数据线、第一电压线和第二电压线，在显示区域中在金属层中在第一方向上延伸；扇出线，在扇出区域中在金属层中将数据线电连接到显示驱动器；栅极线，在显示区域中设置在金属层上并且在与第一方向交叉的第二方向上延伸；源-漏层，设置在栅极线上；以及电极层，设置在源-漏层上。第一电压线可以包括在扇出区域中设置在源-漏层中的第一板部分，并且第二电压线可以包括在扇出区域中设置在电极层中的第二板部分。
第一电压线可以是将驱动电压提供给像素的驱动电压线，并且第二电压线可以是将低电势电压提供给像素的低电势线。
第一电压线可以是将低电势电压提供给像素的低电势线，并且第二电压线可以是将驱动电压提供给像素的驱动电压线。
源-漏层与金属层之间的距离可以等于或大于约10000埃
Figure BDA0003741328160000021
并且电极层与源-漏层之间的距离可以等于或大于约10000埃
Figure BDA0003741328160000022
显示设备还可以包括：缓冲层，设置在衬底和金属层上；栅极绝缘层，设置在缓冲层上；以及层间绝缘层，设置在栅极绝缘层和栅极线上。缓冲层、栅极绝缘层和层间绝缘层的厚度的总和可以等于或大于约10000埃
Figure BDA0003741328160000023
显示设备还可以包括：钝化层，设置在源-漏层上；以及通孔层，设置在钝化层上以支承电极层。钝化层和通孔层的厚度的总和可以等于或大于约10000埃
Figure BDA0003741328160000024
扇出线、第一板部分和第二板部分可以在扇出区域中在厚度方向上彼此重叠。
第二板部分的面积可以大于第一板部分的面积。
第二电压线的宽度可以大于第一电压线的宽度。
显示设备还可以包括在显示区域中在金属层中在第一方向上延伸的第三电压线。第三电压线可以电连接在像素与扇出线之间。
根据本公开的实施方式，显示设备可以包括：显示区域，包括像素；第一扇出区域和第二扇出区域；第一焊盘区域和第二焊盘区域，分别与第一扇出区域和第二扇出区域对应；第一显示驱动器和第二显示驱动器，第一显示驱动器电连接到第一焊盘区域，第二显示驱动器电连接到第二焊盘区域；衬底；金属层，设置在衬底上；数据线、第一电压线和第二电压线，在显示区域中在金属层中在第一方向上延伸；扇出线，在第一扇出区域中在金属层中将数据线电连接到第一显示驱动器，并且在第二扇出区域中在金属层中将数据线电连接到第二显示驱动器；栅极线，在显示区域中设置在金属层上并且在与第一方向相交的第二方向上延伸；源-漏层，设置在栅极线上；以及电极层，设置在源-漏层上。第一电压线可以包括：第一源板部分，在第一扇出区域中设置在源-漏层中；以及第二电极板部分，在第二扇出区域中设置在电极层中。第二电压线可以包括：第一电极板部分，在第一扇出区域中设置在电极层中；以及第二源板部分，在第二扇出区域中设置在源-漏层中。
第一扇出区域和第二扇出区域可以在显示区域的一侧上交替地设置。
第一电压线可以是将驱动电压提供给像素的驱动电压线，并且第二电压线可以是将低电势电压提供给像素的低电势线。
第一电压线可以是将低电势电压提供给像素的低电势线，并且第二电压线可以是将驱动电压提供给像素的驱动电压线。
源-漏层与金属层之间的距离可以等于或大于约10000埃
Figure BDA0003741328160000031
并且电极层与源-漏层之间的距离可以等于或大于约10000埃
Figure BDA0003741328160000032
显示设备还可以包括：缓冲层，设置在衬底和金属层上；栅极绝缘层，设置在缓冲层上；以及层间绝缘层，设置在栅极绝缘层和栅极线上。缓冲层、栅极绝缘层和层间绝缘层的厚度的总和可以等于或大于约10000埃
Figure BDA0003741328160000033
显示设备还可以包括：钝化层，设置在源-漏层上；以及通孔层，设置在钝化层上以支承电极层。钝化层和通孔层的厚度的总和可以等于或大于约10000埃
Figure BDA0003741328160000034
第一电极板部分的面积可以大于第一源板部分的面积，并且第二电极板部分的面积可以大于第二源板部分的面积。
扇出线、第一源板部分和第一电极板部分可以在第一扇出区域中在显示设备的厚度方向上彼此重叠。扇出线、第二源板部分和第二电极板部分可以在第二扇出区域中在厚度方向上彼此重叠。
显示设备还可以包括在显示区域中在金属层中在第一方向上延伸的第三电压线。第三电压线可以电连接在像素与扇出线之间。
通过包括设置在扇出区域的金属层中的扇出线、设置在源-漏层中的第一电压线以及设置在电极层中的第二电压线，根据本公开的实施方式的显示设备能够减小扇出区域的尺寸，保护显示面板的电极和线免受静电的影响，并且防止扇出区域中的短路风险。
然而，本公开的效果不限于上述效果，并且各种其他效果包括在说明书中。
附图说明
通过参考附图详细描述本公开的示例性实施方式，本公开的以上和其他方面和特征将变得更显而易见，在附图中：
图1是示出根据实施方式的显示设备的示意性立体图；
图2是示出根据实施方式的显示设备的示意性平面图；
图3是示出根据实施方式的显示设备中的像素和线的示意图；
图4是示出根据实施方式的显示设备的像素的等效电路的示意图；
图5和图6是示出根据实施方式的显示设备中的像素区域的示意性平面图；
图7是示出根据实施方式的显示设备的发光元件层的示意性平面图；
图8是沿着图7的线I-I'截取的示意性剖视图；
图9是沿着图7的线II-II'截取的示意性剖视图；
图10是图2的区域A1的示例的示意性放大图；
图11是沿着图10的线III-III'截取的示意性剖视图；
图12是图2的区域A1的另一示例的示意性放大图；
图13是沿着图12的线IV-IV'截取的示意性剖视图；
图14是示出根据另一实施方式的显示设备的示意性平面图；
图15是图14的区域A2的示意性放大图；以及
图16是沿着图15的线V-V'和线VI-VI'截取的示意性剖视图。
具体实施方式
在以下描述中，出于解释的目的，阐述了许多细节，以提供对本公开的各种实施方式或实现方式的透彻理解。如本文中所使用的，“实施方式”和“实现方式”是可互换的词，它们是采用本文中所公开的实现方式或实施方式中的一个或多个的设备或方法的非限制性示例。然而，显而易见的是，可以在没有这些细节或具有一个或多个等同布置的情况下实践各种实施方式。在其他情况下，可以以框图形式示出结构和设备，以避免不必要地模糊各种实施方式。此外，各种实施方式可以是不同的，但不必是排他的。例如，在不背离本公开的精神和范围的情况下，实施方式的形状、配置和特性可以在另一实施方式中使用或实现。
除非另外说明，否则所说明的实施方式应理解为提供可在实践中实施本公开的一些或多个方式的变化细节的特征。因此，除非另有说明，否则在不背离本公开的情况下，各种实施方式的特征、组件、模块、层、膜、面板、区域和/或方面(在下文中，单独或统称为“元件”)等可以以其他方式组合、分离、互换和/或重新布置。
附图中的交叉影线和/或阴影的使用通常被提供来阐明相邻元件之间的边界。因此，除非指定，否则交叉影线或阴影的存在或缺失都不传达或表示对材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。此外，在附图中，出于清楚和/或描述的目的，可以夸大元件的尺寸和相对尺寸。当实施方式可以不同地实施时，可以与所描述的顺序不同地执行工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序执行。另外，相同的附图标记表示相同的元件。
当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或直接联接到另一元件或层，或者可以存在居间元件或层。然而，当元件或层被称为直接在另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。此外，X轴、Y轴和Z轴不限于直角坐标系的三个轴，诸如x轴、y轴和z轴，并且可以在更宽泛的意义上解释。例如，X轴、Y轴和Z轴可以彼此基本上垂直，或者可以表示可以彼此不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的群组中的至少一个”可以被解释为仅X、仅Y、仅Z或X、Y和Z中的两个或更多个的任意组合，诸如例如XYZ、XYY、YZ和ZZ。如本文中所使用的，术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。
术语“和”和“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
尽管可以在本文中使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受到这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。
出于描述的目的，可以在本文中使用空间相对术语，诸如“下面”、“下方”、“之下”、“下”、“上方”、“上”、“之上”、“更高”、“侧”(例如，如“侧壁”中那样)等，并且从而描述如附图中所示的一个元件与另一元件(多个元件)的关系。除了附图中描绘的定向之外，空间相对术语旨在包含装置在使用、操作和/或制造中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件将随之定向在其他元件或特征“上方”。因此，术语“下方”可以包含上方和下方两种定向。另外，装置可以另外定向(例如，旋转90度或约90度或者处于其他定向)，并且因此，本文中使用的空间相对描述语应被相应地解释。
术语“重叠(overlap)”或“重叠(overlapped)”意味着第一对象可以在第二对象的上方或下方，或者在第二对象的一侧，且反之亦然。另外，术语“重叠(overlap)”可以包括分层、堆叠、面对(face)或面对(facing)、在…之上延伸、覆盖或部分覆盖或者如将由本领域普通技术人员领会和理解的任何其他合适的术语。
当元件被描述为“不重叠(not overlapping)”或“不重叠(to not overlap)”另一元件时，这可以包括元件彼此隔开、彼此偏移或彼此分开或者如将由本领域普通技术人员领会和理解的任何其他合适的术语。
术语“面对(face)”和“面对(facing)”意味着第一元件可以与第二元件直接相对或间接相对。在其中第三元件插入在第一元件和第二元件之间的情况下，第一元件和第二元件可以被理解为彼此间接相对，但是仍然彼此面对。
本文中使用的术语是出于描述实施方式的目的，并且不旨在限制。如本文中所使用的，单数形式“一(a)”、“一个(an)”和“该(the)”旨在还包括复数形式，除非上下文另有明确表示。此外，当在本说明书中使用时，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”、“具有(has)”和/或“具有(having)”和/或其变型指定所阐述的特征、整体、步骤、操作、元件、组件和/或其群组的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。还注意的是，如本文中所使用的，术语“基本上”、“约”和其他类似的术语用作近似术语而不用作程度术语，并且因此，被用于为将由本领域普通技术人员认识到的测量值、计算值和/或提供值中的固有偏差留有余量。
例如，如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
本文中参考作为实施方式和/或中间结构的示意图的剖视图和/或分解图描述各种实施方式。因此，应预期例如由于制造技术和/或公差而导致的、图中的形状的变型。因此，本文中所公开的实施方式不应一定被解释为受限于所示出的区域形状，而是应包括例如由制造而导致的形状的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映设备的区域的实际形状，并且因此不一定旨在进行限制。
针对功能性块、单元和/或模块，描述了并在附图中示出了一些或多个实施方式。本领域技术人员将理解，这些块、单元和/或模块通过可利用基于半导体的制造技术或其他制造技术形成的、诸如逻辑电路、离散组件、微处理器、硬布线电路、存储器元件、布线连接器等的电气电路(或光学电路)物理上地实现。在块、单元和/或模块通过微处理器或其他相似硬件实现的情况下，可利用软件(例如，微代码)对它们进行编程并控制它们以执行本文中所讨论的各种功能，并且可选择性地通过固件和/或软件来驱动它们。还可设想到，每个块、单元和/或模块可通过专用硬件来实现，或者可实现为用于执行一些或多个功能的专用硬件与用于执行其他功能的处理器(例如，一个或多个编程式微处理器和关联的电路)的组合。另外，在不脱离本公开的精神和范围的情况下，一些或多个实施方式中的每个块、单元和/或模块可在物理上分离成两个或更多个交互且离散的块、单元和/或模块。此外，在没有脱离本公开的精神和范围的情况下，一些或多个实施方式中的块、单元和/或模块可在物理上组合成更复杂的块、单元和/或模块。
除非在本文中另有定义或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于形式化的含义进行解释。
图1是示出根据实施方式的显示设备的示意性立体图。图2是示出根据实施方式的显示设备的示意性平面图。
如本文中所使用的，术语“上方”、“顶”和“顶表面”是指相对于显示设备的向上方向(例如，Z轴方向)。如本文中所使用的，术语“下方”、“底”和“底表面”是指相对于显示设备的向下方向(例如，与Z轴方向相反的方向)。此外，术语“左”、“右”、“上”和“下”分别表示显示设备的表面上的相应方向。例如，术语“左”表示与X轴方向相反的方向，术语“右”表示X轴方向，术语“上”表示Y轴方向，并且术语“下”表示与Y轴方向相反的方向。
参考图1和图2，作为用于显示运动图像或静止图像的设备的显示设备可以用作诸如电视、膝上型计算机、监视器、广告牌和物联网(IoT)设备的各种产品以及便携式电子设备的显示屏，便携式电子设备诸如为移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书阅读器、便携式多媒体播放器(PMP)、导航设备和超移动PC(UMPC)。
显示设备可以包括显示面板100、柔性膜210、显示驱动器220、电路板230、时序控制器240、电源部分250和栅极驱动器260。
显示面板100在平面图中可以具有矩形形状。例如，显示面板100在平面图中可以具有矩形形状，该矩形形状具有在第一方向(例如，X轴方向)上的长边和在第二方向(例如，Y轴方向)上的短边。由第一方向(例如，X轴方向)上的长边和第二方向(例如，Y轴方向)上的短边形成的拐角可以是直角或具有预定(或选定)曲率的圆角。显示面板100的平面形状不限于矩形形状，并且可以形成为多边形形状、圆形形状或椭圆形形状。例如，显示面板100可以形成为平坦的，但是本公开不限于此。在另一示例中，显示面板100可以以预定的曲率弯曲。
显示面板100可以包括显示区域DA和非显示区域NDA。
作为用于显示图像的区域的显示区域DA可以限定为显示面板100的中央区域。显示区域DA可以包括形成在由彼此相交的数据线DL和栅极线GL限定的像素区域中的像素SP。像素SP中的每个可电连接到栅极线GL、数据线DL和电力线VL。像素SP中的每个可以限定为输出光的最小单元。
栅极线GL可以在第一方向(例如，X轴方向)上延伸，并且可以在第二方向(例如，Y轴方向)上彼此间隔开。栅极线GL可以将从栅极驱动器260接收的栅极信号顺序地提供给像素SP。
数据线DL可以在第二方向(例如，Y轴方向)上延伸，并且可以在第一方向(例如，X轴方向)上彼此间隔开。数据线DL可以将从显示驱动器220接收的数据电压提供给像素SP。
电力线VL可以在第二方向(例如，Y轴方向)上延伸，并且可以在第一方向(例如，X轴方向)上彼此间隔开。电力线VL可以将从电源部分250接收的电源电压提供给像素SP。例如，电源电压可以包括但不限于驱动电压、低电势电压和初始化电压。
非显示区域NDA可以限定为除了显示区域DA之外的剩余区域。非显示区域NDA可以包括扇出区域FOA和焊盘区域。扇出区域FOA和焊盘区域可以设置在非显示区域NDA的一侧上。扇出区域FOA可以包括将数据线DL电连接到显示驱动器220的扇出线FOL。焊盘区域可以包括电连接到柔性膜210的焊盘部分。
柔性膜210可以电连接在显示面板100和电路板230之间。设置在柔性膜210的一侧上的输入端子可以通过膜附接工艺附接到电路板230，并且设置在柔性膜210的另一侧上的输出端子可以通过膜附接工艺附接到显示面板100的焊盘部分。例如，柔性膜210可以是可以弯曲的柔性膜，诸如载带封装或膜上芯片。柔性膜210可以朝向显示面板100的下部分弯曲，以减小显示设备的边框区域。
显示驱动器220可以安装在柔性膜210上。例如，显示驱动器220可以实现为集成电路(IC)。显示驱动器220可以从时序控制器240接收数字视频数据和数据控制信号，并且基于数据控制信号将数字视频数据转换为模拟数据电压，以通过扇出线FOL将模拟数据电压提供给数据线DL。此外，显示驱动器220可以通过栅极控制线GCL将从时序控制器240提供的栅极控制信号提供给栅极驱动器260。
电路板230可以支承时序控制器240和电源部分250，并且在显示驱动单元的组件之间传输信号和电力。作为示例，电路板230可以将从时序控制器240提供的信号和从电源部分250提供的电源电压提供给显示驱动器220。为此，信号线和电力线可以设置在电路板230上。
时序控制器240可以安装在电路板230上，并且通过设置在电路板230上的用户连接器接收从显示驱动系统提供的图像数据和时序同步信号。时序控制器240可以通过基于时序同步信号排列图像数据以适合像素排列结构来生成数字视频数据，并且可以将生成的数字视频数据提供给相应的显示驱动器220。时序控制器240可以基于时序同步信号生成数据控制信号和栅极控制信号。时序控制器240可以基于数据控制信号来控制显示驱动器220的数据电压提供时序，并且可以基于栅极控制信号来控制栅极驱动器260的栅极信号提供时序。
电源部分250可以设置在电路板230上，以向显示驱动器220和显示面板100提供电源电压。例如，电源部分250可以产生驱动电压以将其提供给驱动电压线，产生低电势电压以将其提供给低电势线，并且产生初始化电压以将其提供给初始化电压线。
栅极驱动器260可以设置在非显示区域NDA的第一方向(例如，X轴方向)上的一侧和另一侧上。例如，扇出区域FOA和焊盘区域可以设置在非显示区域NDA的下侧上，并且栅极驱动器260可以设置在非显示区域NDA的左侧上，但是本公开不限于此。栅极驱动器260可以基于通过栅极控制线GCL接收的栅极控制信号来产生栅极信号，并且可以以设定次序将栅极信号依次提供给栅极线GL。
图3是示出根据实施方式的显示设备中的像素和线的示意图。
参考图3，像素SP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1可以是输出红光的红色像素，第二像素SP2可以是输出绿光的绿色像素，并且第三像素SP3可以是输出蓝光的蓝色像素，但本公开不限于此。第一像素SP1、第三像素SP3和第二像素SP2的像素电路可以布置在与第二方向(例如，Y轴方向)相反的方向上，但是像素电路的布置方向不限于此。
电力线VL可以在第二方向(例如，Y轴方向)上延伸。电力线VL可以包括驱动电压线VDDL、低电势线VSSL和初始化电压线VIL。例如，驱动电压线VDDL可以是提供第一电压的第一电压线，低电势线VSSL可以是提供第二电压的第二电压线，并且初始化电压线VIL可以是提供第三电压的第三电压线。
驱动电压线VDDL可以在第二方向(例如，Y轴方向)上延伸。驱动电压线VDDL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的一侧或左侧上。驱动电压线VDDL可以向像素SP提供驱动电压或高电势电压。例如，驱动电压线VDDL可以向第一像素SP1至第三像素SP3中的每个的晶体管提供驱动电压。
低电势线VSSL可以在第二方向(例如，Y轴方向)上延伸。低电势线VSSL可以设置在驱动电压线VDDL的一侧或左侧上。低电势线VSSL可以向像素SP提供低电势电压。例如，低电势线VSSL可以向第一像素SP1、第二像素SP2和第三像素SP3的发光元件的第二电极或阴极电极提供低电势电压。作为另一示例，低电势线VSSL可以设置在驱动电压线VDDL的另一侧或右侧上。
栅极线GL可以在第一方向(例如，X轴方向)上延伸。栅极线GL可以设置在第一像素SP1上方。栅极线GL可以电连接在栅极驱动器260(参见图2)和辅助栅极线BGL之间。栅极线GL可以通过辅助栅极线BGL向像素SP提供栅极信号。
辅助栅极线BGL可以在与第二方向(例如，Y轴方向)相反的方向上从栅极线GL延伸。辅助栅极线BGL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的另一侧或右侧上。辅助栅极线BGL可以将从栅极线GL接收的栅极信号提供给第一像素SP1、第二像素SP2和第三像素SP3中的每个的晶体管。
数据线DL可以在第二方向(例如，Y轴方向)上延伸。数据线DL可以将数据电压提供给像素SP。数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。
第一数据线DL1可以在第二方向(例如，Y轴方向)上延伸。第一数据线DL1可以设置在辅助栅极线BGL的另一侧或右侧上。第一数据线DL1可以将从显示驱动器220接收的数据电压提供给第一像素SP1。
第二数据线DL2可以在第二方向(例如，Y轴方向)上延伸。第二数据线DL2可以设置在第一数据线DL1的另一侧或右侧上。第二数据线DL2可以将从显示驱动器220接收的数据电压提供给第二像素SP2。
第三数据线DL3可以在第二方向(例如，Y轴方向)上延伸。第三数据线DL3可以设置在第二数据线DL2的另一侧或右侧上。第三数据线DL3可以将从显示驱动器220接收的数据电压提供给第三像素SP3。
初始化电压线VIL可以在第二方向(例如，Y轴方向)上延伸。初始化电压线VIL可以设置在第三数据线DL3的另一侧或右侧上。初始化电压线VIL可以将从显示驱动器220接收的初始化电压提供给第一像素SP1、第二像素SP2和第三像素SP3中的每个。
图4是示出根据实施方式的显示设备的像素的等效电路的示意图。
参考图4，像素SP中的每个可以电连接到栅极线GL、数据线DL、驱动电压线VDDL、低电势线VSSL和初始化电压线VIL。
像素SP中的每个可以包括开关元件、存储电容器C1和发光元件ED。开关元件可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。
第一晶体管ST1可以包括栅电极、漏电极和源电极。第一晶体管ST1的栅电极可以电连接到第一节点N1，其漏电极可以电连接到驱动电压线VDDL，并且其源电极可以电连接到第二节点N2。第一晶体管ST1可以根据施加到栅电极的数据电压来控制源-漏电流(或驱动电流)。
发光元件ED可以通过接收驱动电流来发光。发光元件ED的发光量或亮度可以与驱动电流的大小成比例。发光元件ED可以是无机发光元件，该无机发光元件包括第一电极、第二电极和设置在第一电极和第二电极之间的无机半导体。发光元件ED的第一电极可以电连接到第二节点N2，并且发光元件ED的第二电极可以电连接到低电势线VSSL。发光元件ED的第一电极可以通过第二节点N2电连接到第一晶体管ST1的源电极、第三晶体管ST3的源电极和存储电容器C1的第二电容器电极。
例如，发光元件ED可以串联电连接在第二节点N2和低电势线VSSL之间。作为另一示例，发光元件ED可以并联电连接在第二节点N2和低电势线VSSL之间。作为另一示例，发光元件ED可以串联并联电连接在第二节点N2和低电势线VSSL之间。
第二晶体管ST2可以由来自栅极线GL的栅极信号导通，以将数据线DL电连接到作为第一晶体管ST1的栅电极的第一节点N1。第二晶体管ST2可以根据栅极信号而导通，以将数据电压提供给第一节点N1。第二晶体管ST2的栅电极可以电连接到栅极线GL，其漏电极可以电连接到数据线DL，并且其源电极可以电连接到第一节点N1。第二晶体管ST2的源电极可以通过第一节点N1电连接到第一晶体管ST1的栅电极和存储电容器C1的第一电容器电极。
第三晶体管ST3可以由来自栅极线GL的栅极信号导通，以将初始化电压线VIL电连接到作为第一晶体管ST1的源电极的第二节点N2。第三晶体管ST3可以根据栅极信号而导通，以将初始化电压提供给第二节点N2。第三晶体管ST3的栅电极可以电连接到栅极线GL，其漏电极可以电连接到初始化电压线VIL，并且其源电极可以电连接到第二节点N2。第三晶体管ST3的源电极可以通过第二节点N2电连接到第一晶体管ST1的源电极、存储电容器C1的第二电容器电极和发光元件ED的第一电极。
图5和图6是示出根据实施方式的显示设备中的像素区域的示意性平面图。图5和图6示出了其中具有不同附图标记的相同布局。
参考图1、图2、图5和图6，显示面板100可以包括像素区域SPA。像素区域SPA中的每个可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1的像素电路、第三像素SP3的像素电路和第二像素SP2的像素电路可以布置在与第二方向(例如，Y轴方向)相反的方向上。
驱动电压线VDDL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的左侧上。驱动电压线VDDL可以通过第一接触孔CNT1电连接到第一像素SP1的第一晶体管ST1的漏电极DE1，通过第七接触孔CNT7电连接到第二像素SP2的第一晶体管ST1的漏电极DE1，并且通过第十三接触孔CNT13电连接到第三像素SP3的第一晶体管ST1的漏电极DE1。因此，驱动电压线VDDL可以将驱动电压或高电势电压提供给第一像素SP1、第二像素SP2和第三像素SP3。
水平驱动电压线HVDL可以设置在栅极线GL上方。水平驱动电压线HVDL可以在第一方向(例如，X轴方向)上延伸。水平驱动电压线HVDL可以从驱动电压线VDDL接收驱动电压。水平驱动电压线HVDL可以将驱动电压提供给第一像素SP1、第二像素SP2和第三像素SP3中的每个的对准电极。
低电势线VSSL可以设置在驱动电压线VDDL的左侧上。低电势线VSSL可以是将低电势电压提供给像素SP的低电势电压线。低电势线VSSL可以通过第十九接触孔CNT19电连接到水平低电势线HVSL。
水平低电势线HVSL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路之下。水平低电势线HVSL可以在第一方向(例如，X轴方向)上延伸。水平低电势线HVSL可以通过第二十八接触孔CNT28电连接到电极层的第二电极。水平低电势线HVSL可以将从低电势线VSSL接收的低电势电压提供给第一像素SP1、第二像素SP2和第三像素SP3中的每个的第二电极。
栅极线GL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路上方。栅极线GL可以将从栅极驱动器260接收的栅极信号提供给辅助栅极线BGL。
辅助栅极线BGL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的右侧上。辅助栅极线BGL可以将从栅极线GL接收的栅极信号提供给第一像素SP1、第二像素SP2和第三像素SP3的像素电路。
第一数据线DL1可以设置在辅助栅极线BGL的右侧上。第一数据线DL1可以通过第二十二接触孔CNT22电连接到第二连接电极BE2，并且第二连接电极BE2可以通过第三接触孔CNT3电连接到第一像素SP1的第二晶体管ST2的漏电极DE2。因此，第一数据线DL1可以将数据电压提供给第一像素SP1的第二晶体管ST2。
第二数据线DL2可以设置在第一数据线DL1的右侧上。第二数据线DL2可以通过第二十四接触孔CNT24电连接到第五连接电极BE5，并且第五连接电极BE5可以通过第九接触孔CNT9电连接到第二像素SP2的第二晶体管ST2的漏电极DE2。因此，第二数据线DL2可以将数据电压提供给第二像素SP2的第二晶体管ST2。
第三数据线DL3可以设置在第二数据线DL2的右侧上。第三数据线DL3可以通过第二十六接触孔CNT26电连接到第八连接电极BE8，并且第八连接电极BE8可以通过第十五接触孔CNT15电连接到第三像素SP3的第二晶体管ST2的漏电极DE2。因此，第三数据线DL3可以将数据电压提供到第三像素SP3的第二晶体管ST2。
初始化电压线VIL可以设置在第三数据线DL3的右侧上。初始化电压线VIL可以通过第二十接触孔CNT20电连接到第十连接电极BE10。第十连接电极BE10可以通过第五接触孔CNT5电连接到第一像素SP1的第三晶体管ST3的漏电极DE3，通过第十一接触孔CNT11电连接到第二像素SP2的第三晶体管ST3的漏电极DE3，并且通过第十七接触孔CNT17电连接到第三像素SP3的第三晶体管ST3的漏电极DE3。因此，初始化电压线VIL可以将初始化电压提供给第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三晶体管ST3并且从第三晶体管ST3接收感测信号。
第一像素SP1的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第一像素SP1的第一晶体管ST1可以包括有源区域ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区域ACT1可以在厚度方向(例如，Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。
第一晶体管ST1的栅电极GE1可以是存储电容器C1的第一电容器电极CPE1的一部分。第一电容器电极CPE1可以电连接到第三连接电极BE3，并且第三连接电极BE3可以通过第四接触孔CNT4电连接到第二晶体管ST2的源电极SE2。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源区域ACT1的材料进行热处理而变成导体。第一晶体管ST1的漏电极DE1可以通过第一接触孔CNT1电连接到第十一连接电极BE11，并且第十一连接电极BE11可以通过第二十七接触孔CNT27电连接到驱动电压线VDDL。第一晶体管ST1的漏电极DE1可以从驱动电压线VDDL接收驱动电压。
第一晶体管ST1的源电极SE1可以通过第二接触孔CNT2电连接到第一连接电极BE1。第一连接电极BE1可以通过第二十一接触孔CNT21电连接到第二电容器电极CPE2。因此，可以在第一电容器电极CPE1和第二电容器电极CPE2之间以及在第一电容器电极CPE1和第一连接电极BE1之间双重地形成存储电容器C1。
第一连接电极BE1可以通过第六接触孔CNT6电连接到第三晶体管ST3的源电极SE3。第一连接电极BE1可以通过第二十九接触孔CNT29电连接到电极层的第一电极。
第一像素SP1的第二晶体管ST2可以包括有源区域ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区域ACT2可以在厚度方向(例如，Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2可以通过第三接触孔CNT3电连接到第二连接电极BE2，并且第二连接电极BE2可以通过第二十二接触孔CNT22电连接到第一数据线DL1。第二晶体管ST2的漏电极DE2可以从第一数据线DL1接收第一像素SP1的数据电压。
第二晶体管ST2的源电极SE2可以通过第四接触孔CNT4电连接到第三连接电极BE3。第三连接电极BE3可以电连接到第一电容器电极CPE1以电连接到第一晶体管ST1的栅电极GE1。
第一像素SP1的第三晶体管ST3可以包括有源区域ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区域ACT3可以在厚度方向(例如，Z轴方向)上与栅电极GE3重叠。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3可以通过第五接触孔CNT5电连接到第十连接电极BE10。第十连接电极BE10可以通过第二十接触孔CNT20电连接到初始化电压线VIL。第三晶体管ST3的漏电极DE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的漏电极DE3可以向初始化电压线VIL提供感测信号。
第三晶体管ST3的源电极SE3可以通过第六接触孔CNT6电连接到第一连接电极BE1。第一连接电极BE1可以通过第二接触孔CNT2电连接到第一晶体管ST1的源电极SE1，通过第二十一接触孔CNT21电连接到第二电容器电极CPE2，并且通过第二十九接触孔CNT29电连接到电极层的第一电极。
第二像素SP2的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第二像素SP2的第一晶体管ST1可以包括有源区域ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区域ACT1可以在厚度方向(例如，Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。
第一晶体管ST1的栅电极GE1可以是存储电容器C1的第一电容器电极CPE1的一部分。第一电容器电极CPE1可以电连接到第六连接电极BE6，并且第六连接电极BE6可以通过第十接触孔CNT10电连接到第二晶体管ST2的源电极SE2。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源区域ACT1的材料进行热处理而变成导体。第一晶体管ST1的漏电极DE1可以通过第七接触孔CNT7电连接到第十一连接电极BE11，并且第十一连接电极BE11可以通过第二十七接触孔CNT27电连接到驱动电压线VDDL。第一晶体管ST1的漏电极DE1可以从驱动电压线VDDL接收驱动电压。
第一晶体管ST1的源电极SE1可以通过第八接触孔CNT8电连接到第四连接电极BE4。第四连接电极BE4可以通过第二十三接触孔CNT23电连接到第二电容器电极CPE2。因此，可以在第一电容器电极CPE1和第二电容器电极CPE2之间以及在第一电容器电极CPE1和第四连接电极BE4之间双重地形成存储电容器C1。
第四连接电极BE4可以通过第十二接触孔CNT12电连接到第三晶体管ST3的源电极SE3。第四连接电极BE4可以通过第三十接触孔CNT30电连接到电极层的第一电极。
第二像素SP2的第二晶体管ST2可以包括有源区域ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区域ACT2可以在厚度方向(例如，Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2可以通过第九接触孔CNT9电连接到第五连接电极BE5，并且第五连接电极BE5可以通过第二十四接触孔CNT24电连接到第二数据线DL2。第二晶体管ST2的漏电极DE2可以从第二数据线DL2接收第二像素SP2的数据电压。
第二晶体管ST2的源电极SE2可以通过第十接触孔CNT10电连接到第六连接电极BE6。第六连接电极BE6可以电连接到第一电容器电极CPE1以电连接到第一晶体管ST1的栅电极GE1。
第二像素SP2的第三晶体管ST3可以包括有源区域ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区域ACT3可以在厚度方向(例如，Z轴方向)上与其栅电极GE3重叠。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3可以通过第十一接触孔CNT11电连接到第十连接电极BE10。第十连接电极BE10可以通过第二十接触孔CNT20电连接到初始化电压线VIL。第三晶体管ST3的漏电极DE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的漏电极DE3可以向初始化电压线VIL提供感测信号。
第三晶体管ST3的源电极SE3可以通过第十二接触孔CNT12电连接到第四连接电极BE4。第四连接电极BE4可以通过第八接触孔CNT8电连接到第一晶体管ST1的源电极SE1，通过第二十三接触孔CNT23电连接到第二电容器电极CPE2，并且通过第三十接触孔CNT30电连接到电极层的第一电极。
第三像素SP3的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第三像素SP3的第一晶体管ST1可以包括有源区域ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区域ACT1可以在厚度方向(例如，Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。
第一晶体管ST1的栅电极GE1可以是存储电容器C1的第一电容器电极CPE1的一部分。第一电容器电极CPE1可以电连接到第九连接电极BE9，并且第九连接电极BE9可以通过第十六接触孔CNT16电连接到第二晶体管ST2的源电极SE2。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源区域ACT1的材料进行热处理而变成导体。第一晶体管ST1的漏电极DE1可以通过第十三接触孔CNT13电连接到第十一连接电极BE11，并且第十一连接电极BE11可以通过第二十七接触孔CNT27电连接到驱动电压线VDDL。第一晶体管ST1的漏电极DE1可以从驱动电压线VDDL接收驱动电压。
第一晶体管ST1的源电极SE1可以通过第十四接触孔CNT14电连接到第七连接电极BE7。第七连接电极BE7可以通过第二十五接触孔CNT25电连接到第二电容器电极CPE2。因此，可以在第一电容器电极CPE1和第二电容器电极CPE2之间以及在第一电容器电极CPE1和第七连接电极BE7之间双重地形成存储电容器C1。
第七连接电极BE7可以通过第十八接触孔CNT18电连接到第三晶体管ST3的源电极SE3。第七连接电极BE7可以通过第三十一接触孔CNT31电连接到电极层的第一电极。
第三像素SP3的第二晶体管ST2可以包括有源区域ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区域ACT2可以在厚度方向(例如，Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2可以通过第十五接触孔CNT15电连接到第八连接电极BE8，并且第八连接电极BE8可以通过第二十六接触孔CNT26电连接到第三数据线DL3。第二晶体管ST2的漏电极DE2可以从第三数据线DL3接收第三像素SP3的数据电压。
第二晶体管ST2的源电极SE2可以通过第十六接触孔CNT16电连接到第九连接电极BE9。第九连接电极BE9可以电连接到第一电容器电极CPE1以电连接到第一晶体管ST1的栅电极GE1。
第三像素SP3的第三晶体管ST3可以包括有源区域ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区域ACT3可以在厚度方向(例如，Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3可以通过第十七接触孔CNT17电连接到第十连接电极BE10。第十连接电极BE10可以通过第二十接触孔CNT20电连接到初始化电压线VIL。第三晶体管ST3的漏电极DE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的漏电极DE3可以向初始化电压线VIL提供感测信号。
第三晶体管ST3的源电极SE3可以通过第十八接触孔CNT18电连接到第七连接电极BE7。第七连接电极BE7可以通过第十四接触孔CNT14电连接到第一晶体管ST1的源电极SE1，通过第二十五接触孔CNT25电连接到第二电容器电极CPE2，并且通过第三十一接触孔CNT31电连接到电极层的第一电极。
图7是示出根据实施方式的显示设备的发光元件层的示意性平面图，图8是沿着图7的线I-I'截取的示意性剖视图，并且图9是沿着图7的线II-II'截取的示意性剖视图。
参考图7至图9，显示设备的发光元件层可以包括衬底SUB、第一堤图案BP1和第二堤图案BP2、第一电极RME1和第二电极RME2、第一绝缘层PAS1、堤层BNL、第二绝缘层PAS2、第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3以及第三绝缘层PAS3。
第一堤图案BP1可以设置在发射区域EMA的中央部分，并且第二堤图案BP2可以彼此间隔开，且第一堤图案BP1位于其之间。第一堤图案BP1和第二堤图案BP2可以交替布置在第一方向(例如，X轴方向)上。发光元件ED可以设置在第一堤图案BP1和第二堤图案BP2之间的空间中。
第一堤图案BP1和第二堤图案BP2可以在第二方向(例如，Y轴方向)上具有相同的长度，并且在第一方向(例如，X轴方向)上具有不同的长度。堤层BNL的在第二方向(例如，Y轴方向)上延伸的区域可以在厚度方向(例如，Z轴方向)上与第二堤图案BP2重叠。第一堤图案BP1和第二堤图案BP2可以以岛状图案设置在显示区域DA的整个表面上。
第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一电极RME1和第二电极RME2以及对准电极RMC可以设置在电极层RML中。第一像素SP1的第一电极RME1可以在像素区域的中央处在第二方向(例如，Y轴方向)上延伸。第一像素SP1的第二电极RME2可以在像素区域的左侧和右侧上在第二方向(例如，Y轴方向)上延伸。第二像素SP2的第一电极RME1可以在像素区域的中央处在第二方向(例如，Y轴方向)上延伸。第二像素SP2的第二电极RME2可以在像素区域的左侧和右侧上在第二方向(例如，Y轴方向)上延伸。第三像素SP3的第一电极RME1可以在像素区域的中央处在第二方向(例如，Y轴方向)上延伸。第三像素SP3的第二电极RME2可以在像素区域的左侧和右侧上在第二方向(例如，Y轴方向)上延伸。设置在第一像素SP1的右侧上的第二电极RME2可以与设置在第二像素SP2的左侧上的第二电极RME2一体地形成。设置在第二像素SP2的右侧上的第二电极RME2可以与设置在第三像素SP3的左侧上的第二电极RME2一体。
第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一电极RME1的一端可以通过分离部分ROP与对准电极RMC分离。对准电极RMC是指通过第三十二接触孔CNT32、第三十三接触孔CNT33和第三十四接触孔CNT34电连接到水平驱动电压线HVDL的部分，并且对准电极RMC和第一电极RME1可以在发光元件ED的对准期间彼此电连接。在完成发光元件ED的对准之后，对准电极RMC和第一电极RME1可以通过分离部分ROP分离。
第一发光元件ED1可以在第一电极RME1和其右边上的第二电极RME2之间对准。第一绝缘层PAS1可以覆盖第一电极RME1和第二电极RME2。第一发光元件ED1可以通过第一绝缘层PAS1与第一电极RME1和第二电极RME2绝缘。在第一电极RME1和对准电极RMC通过分离部分ROP分离之前，第一电极RME1和第二电极RME2中的每个可以接收对准信号，并且可以在第一电极RME1和第二电极RME2之间形成电场。例如，第一发光元件ED1可以通过喷墨印刷工艺喷射到第一电极RME1和第二电极RME2上，并且分散在墨水中的第一发光元件ED1可以通过由于形成在第一电极RME1和第二电极RME2之间的电场而产生的介电泳力来对准。
第二发光元件ED2可以在第一电极RME1和其左边上的第二电极RME2之间对准。在第一电极RME1和对准电极RMC通过分离部分ROP分离之前，第一电极RME1和第二电极RME2中的每个可以接收对准信号，并且可以在第一电极RME1和第二电极RME2之间形成电场。例如，第二发光元件ED2可以通过喷墨印刷工艺喷射到第一电极RME1和第二电极RME2上，并且分散在墨水中的第二发光元件ED2可以通过由于形成在第一电极RME1和第二电极RME2之间的电场而产生的介电泳力来对准。
第一像素SP1的第一电极RME1可以通过第二十九接触孔CNT29电连接到像素电路的第一连接电极BE1。第一电极RME1可以从第一连接电极BE1接收已经通过第一晶体管ST1的驱动电流。第一电极RME1可以将驱动电流提供给第一像素SP1的第一发光元件ED1。
第一像素SP1的第二电极RME2可以通过第二十八接触孔CNT28电连接到像素电路的水平低电势线HVSL。因此，第一像素SP1的第二电极RME2可以从水平低电势线HVSL接收低电势电压。
第二像素SP2的第一电极RME1可以通过第三十接触孔CNT30电连接到像素电路的第四连接电极BE4。第一电极RME1可以从第四连接电极BE4接收已经通过第一晶体管ST1的驱动电流。第一电极RME1可以将驱动电流提供给第二像素SP2的第一发光元件ED1。
第二像素SP2的第二电极RME2可以通过第二十八接触孔CNT28电连接到像素电路的水平低电势线HVSL。因此，第二像素SP2的第二电极RME2可以从水平低电势线HVSL接收低电势电压。
第三像素SP3的第一电极RME1可以通过第三十一接触孔CNT31电连接到像素电路的第七连接电极BE7。第一电极RME1可以从第七连接电极BE7接收已经通过第一晶体管ST1的驱动电流。第一电极RME1可以将驱动电流提供给第三像素SP3的第一发光元件ED1。
第三像素SP3的第二电极RME2可以通过第二十八接触孔CNT28电连接到像素电路的水平低电势线HVSL。因此，第三像素SP3的第二电极RME2可以从水平低电势线HVSL接收低电势电压。
第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3可以设置在第一电极RME1和第二电极RME2上。第二绝缘层PAS2可以设置在堤层BNL、第一绝缘层PAS1和发光元件ED的中央部分上。第三绝缘层PAS3可以覆盖第二接触电极CTE2。第二绝缘层PAS2和第三绝缘层PAS3可以使第一接触电极CTE1和第二接触电极CTE2绝缘，并且可以使第二接触电极CTE2和第三接触电极CTE3绝缘。
第一接触电极CTE1可以设置在第一电极RME1上并通过第三十五接触孔CNT35电连接到第一电极RME1。第一接触电极CTE1可以电连接在第一电极RME1和第一发光元件ED1之间。第一接触电极CTE1可以对应于第一发光元件ED1的阳极电极，但本公开不限于此。
第二接触电极CTE2可以设置在第一电极RME1和第二电极RME2上并且与第一电极RME1和第二电极RME2绝缘。第二接触电极CTE2的第一部分可以设置在其右边上的第二电极RME2上并且在第二方向(例如，Y轴方向)上延伸。第二接触电极CTE2的第二部分可以从其第一部分的下侧弯折，以在与第一方向(例如，X轴方向)相反的方向上延伸。第二接触电极CTE2的第三部分可以从其第二部分的左侧弯折以在第二方向(例如，Y轴方向)上延伸，并且可以设置在第一电极RME1上。
第二接触电极CTE2可以电连接在第一发光元件ED1和第二发光元件ED2之间。第二接触电极CTE2可以对应于第一发光元件ED1的阴极电极，但本公开不限于此。第二接触电极CTE2可以对应于第二发光元件ED2的阳极电极，但本公开不限于此。
第三接触电极CTE3可以设置在其左边上的第二电极RME2上，并且可以通过第三十六接触孔CNT36电连接到第二电极RME2。第三接触电极CTE3可以电连接在第二发光元件ED2和第二电极RME2之间。第三接触电极CTE3可以对应于第二发光元件ED2的阴极电极，但本公开不限于此。第三接触电极CTE3可以通过第二电极RME2接收低电势电压。
作为另一示例，第一接触电极CTE1可以直接电连接到像素电路的第一连接电极BE1，并且第三接触电极CTE3可以直接电连接到像素电路的水平低电势线HVSL。
薄膜晶体管TFT可以包括有源区域ACT、栅电极GE、漏电极DE和源电极SE。薄膜晶体管TFT的漏电极DE可以通过连接电极BE从第一电压线(或驱动电压线VDDL)接收电压。薄膜晶体管TFT的源电极SE可以通过连接电极BE电连接到第一像素SP1、第二像素SP2和第三像素SP3的第一电极RME1。薄膜晶体管TFT可以构成第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路。
图10是图2的区域A1的示例的示意性放大图，并且图11是沿着图10的线III-III'截取的示意性剖视图。
参考图10和图11，非显示区域NDA可以包括焊盘区域PDA和扇出区域FOA。焊盘区域PDA和扇出区域FOA可以设置在非显示区域NDA的一侧上。焊盘区域PDA可以包括电连接到柔性膜210的焊盘部分。显示驱动器220可以安装在柔性膜210上，并且柔性膜210可以附接到焊盘区域PDA的焊盘部分。柔性膜210可以包括将显示驱动器220电连接到焊盘部分的信号线。
扇出区域FOA可以设置在焊盘区域PDA和显示区域DA之间。扇出区域FOA可以包括扇出线FOL。扇出线FOL可以将数据线DL电连接到显示驱动器220，并且将初始化电压线VIL电连接到显示驱动器220。在扇出区域FOA中，扇出线FOL可以设置在金属层BML中。扇出线FOL可以弯折至少一次以从焊盘部分延伸到显示区域DA。例如，扇出线FOL可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或其合金制成的单层或多层。
驱动电压线VDDL可以设置在焊盘区域PDA和显示区域DA之间。在扇出区域FOA中，驱动电压线VDDL可以设置在源-漏层SDL中。例如，驱动电压线VDDL可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或其合金制成的单层或多层。
驱动电压线VDDL可以包括设置在扇出区域FOA中的第一板部分SDP。驱动电压线VDDL的第一板部分SDP可以在厚度方向(例如，Z轴方向)上与扇出线FOL重叠。驱动电压线VDDL可以通过源-漏层SDL在扇出区域FOA中延伸，并且通过金属层BML在显示区域DA中延伸。驱动电压线VDDL可以从第一板部分SDP分支以延伸到显示区域DA中。例如，延伸到显示区域DA中的驱动电压线VDDL可以彼此间隔开，且第一数据线DL1、第二数据线DL2和第三数据线DL3位于其之间。
例如，源-漏层SDL和金属层BML之间的距离T1可以等于或大于10000埃
Figure BDA0003741328160000261
缓冲层BF、栅极绝缘层GI和层间绝缘层ILD可以设置在金属层BML和源-漏层SDL之间。因此，缓冲层BF、栅极绝缘层GI和层间绝缘层ILD的厚度的总和T1可以等于或大于10000埃
Figure BDA0003741328160000262
因此，显示设备可以防止扇出线FOL和驱动电压线VDDL之间短路的风险。
通过包括第一板部分SDP，驱动电压线VDDL可以在减小驱动电压线VDDL的内阻的同时减小扇出区域FOA的尺寸。通过包括第一板部分SDP，驱动电压线VDDL可以减小由于扇出线FOL的耦合电容而引起的信号干扰。
低电势线VSSL可以设置在焊盘区域PDA和显示区域DA之间。在扇出区域FOA中，低电势线VSSL可以设置在电极层RML中。例如，低电势线VSSL可以包含银(Ag)、铜(Cu)、铝(Al)、镍(Ni)和镧(La)中的至少一种。对于另一示例，低电势线VSSL可以包括诸如ITO、IZO和ITZO的材料。作为又一示例，低电势线VSSL可以包括透明导电材料层和具有高反射率的金属层，或者可以包括含有透明导电材料和具有高反射率的金属的单层。低电势线VSSL可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。
低电势线VSSL可以包括设置在扇出区域FOA中的第二板部分RMP。低电势线VSSL的第二板部分RMP可以在厚度方向(例如，Z轴方向)上与第一板部分SDP和扇出线FOL重叠。低电势线VSSL可以通过电极层RML在扇出区域FOA中延伸，并且通过金属层BML在显示区域DA中延伸。低电势线VSSL可以从第二板部分RMP分支以延伸到显示区域DA中。例如，延伸到显示区域DA中的低电势线VSSL可以彼此间隔开，且第一数据线DL1、第二数据线DL2和第三数据线DL3位于其之间。
例如，第二板部分RMP的面积可以大于第一板部分SDP的面积。此外，低电势线VSSL的宽度可以大于驱动电压线VDDL的宽度。因此，即使形成第二板部分RMP的材料的电阻大于形成第一板部分SDP的材料的电阻，由于第二板部分RMP具有相对大的面积，第二板部分RMP的内阻也可以减小。
例如，电极层RML和源-漏层SDL之间的距离T2可以等于或大于10000埃
Figure BDA0003741328160000271
钝化层PV和通孔层VIA可以设置在电极层RML和源-漏层SDL之间。因此，钝化层PV和通孔层VIA的厚度的总和T2可以等于或大于10000埃
Figure BDA0003741328160000272
因此，显示设备可以防止驱动电压线VDDL和低电势线VSSL之间短路的风险。
通过包括第二板部分RMP，低电势线VSSL可以保护设置在电极层RML之下的多条线免受静电的影响。低电势线VSSL可以防止静电通过第二板部分RMP到达源-漏层SDL或金属层BML，或者防止静电到达显示区域DA的内部。此外，通过包括第二板部分RMP，低电势线VSSL可以在减小低电势线VSSL的内阻同时减小扇出区域FOA的尺寸。通过包括第二板部分RMP，低电势线VSSL可以减小由于扇出线FOL的耦合电容而引起的信号干扰。
图12是图2的区域A1的另一示例的示意性放大图，并且图13是沿着图12的线IV-IV'截取的示意性剖视图。
参考图12和图13，扇出区域FOA可以设置在焊盘区域PDA和显示区域DA之间。扇出区域FOA可以包括扇出线FOL。扇出线FOL可以将数据线DL电连接到显示驱动器220，并且将初始化电压线VIL电连接到显示驱动器220。在扇出区域FOA中，扇出线FOL可以设置在金属层BML中。扇出线FOL可以弯折至少一次以从焊盘部分延伸到显示区域DA。例如，扇出线FOL可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或其合金制成的单层或多层。
低电势线VSSL可以设置在焊盘区域PDA和显示区域DA之间。在扇出区域FOA中，低电势线VSSL可以设置在源-漏层SDL中。例如，低电势线VSSL可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或其合金制成的单层或多层。
低电势线VSSL可以包括设置在扇出区域FOA中的第一板部分SDP。低电势线VSSL的第一板部分SDP可以在厚度方向(例如，Z轴方向)上与扇出线FOL重叠。低电势线VSSL可以通过源-漏层SDL在扇出区域FOA中延伸，并且通过金属层BML在显示区域DA中延伸。低电势线VSSL可以从第一板部分SDP分支以延伸到显示区域DA中。例如，延伸到显示区域DA中的低电势线VSSL可以彼此间隔开，且第一数据线DL1、第二数据线DL2和第三数据线DL3位于其之间。
例如，源-漏层SDL和金属层BML之间的距离T1可以等于或大于10000埃
Figure BDA0003741328160000281
缓冲层BF、栅极绝缘层GI和层间绝缘层ILD可以设置在金属层BML和源-漏层SDL之间。因此，缓冲层BF、栅极绝缘层GI和层间绝缘层ILD的厚度的总和T1可以等于或大于10000埃
Figure BDA0003741328160000282
因此，显示设备可以防止扇出线FOL和低电势线VSSL之间短路的风险。
通过包括第一板部分SDP，低电势线VSSL可以在减小低电势线VSSL的内阻的同时减小扇出区域FOA的尺寸。通过包括第一板部分SDP，低电势线VSSL可以减小由于扇出线FOL的耦合电容而引起的信号干扰。
驱动电压线VDDL可以设置在焊盘区域PDA和显示区域DA之间。在扇出区域FOA中，驱动电压线VDDL可以设置在电极层RML中。例如，驱动电压线VDDL可以包含银(Ag)、铜(Cu)、铝(Al)、镍(Ni)和镧(La)中的至少一种。对于另一示例，驱动电压线VDDL可以包括诸如ITO、IZO和ITZO的材料。作为又一示例，驱动电压线VDDL可以包括透明导电材料层和具有高反射率的金属层，或者可以包括含有透明导电材料和具有高反射率的金属的单层。驱动电压线VDDL可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构。
驱动电压线VDDL可以包括设置在扇出区域FOA中的第二板部分RMP。驱动电压线VDDL的第二板部分RMP可以在厚度方向(例如，Z轴方向)上与第一板部分SDP和扇出线FOL重叠。驱动电压线VDDL可以通过电极层RML在扇出区域FOA中延伸，并且通过金属层BML在显示区域DA中延伸。驱动电压线VDDL可以从第二板部分RMP分支以延伸到显示区域DA中。例如，延伸到显示区域DA中的驱动电压线VDDL可以彼此间隔开，且第一数据线DL1、第二数据线DL2和第三数据线DL3位于其之间。
例如，第二板部分RMP的面积可以大于第一板部分SDP的面积。此外，驱动电压线VDDL的宽度可以大于低电势线VSSL的宽度。因此，即使形成第二板部分RMP的材料的电阻大于形成第一板部分SDP的材料的电阻，由于第二板部分RMP具有相对大的面积，第二板部分RMP的内阻也可以减小。
例如，电极层RML和源-漏层SDL之间的距离T2可以等于或大于10000埃
Figure BDA0003741328160000291
钝化层PV和通孔层VIA可以设置在电极层RML和源-漏层SDL之间。因此，钝化层PV和通孔层VIA的厚度的总和T2可以等于或大于10000埃
Figure BDA0003741328160000292
因此，显示设备可以防止低电势线VSSL与驱动电压线VDDL之间短路的风险。
通过包括第二板部分RMP，驱动电压线VDDL可以保护设置在电极层RML之下的多条线免受静电的影响。驱动电压线VDDL可以防止静电通过第二板部分RMP到达源-漏层SDL或金属层BML，或者防止静电到达显示区域DA的内部。此外，通过包括第二板部分RMP，驱动电压线VDDL可以在减小驱动电压线VDDL的内阻的同时减小扇出区域FOA的尺寸。通过包括第二板部分RMP，驱动电压线VDDL可以减小由于扇出线FOL的耦合电容而引起的信号干扰。
图14是示出根据另一实施方式的显示设备的示意性平面图，图15是图14的区域A2的示意性放大图，并且图16是沿着图15的线V-V'和线VI-VI'截取的示意性剖视图。
参考图14至图16，显示设备可以包括显示面板100、柔性膜210、显示驱动器220、电路板230、时序控制器240、电源部分250和栅极驱动器260。柔性膜210可以包括第一柔性膜211和第二柔性膜212，并且显示驱动器220可以包括第一显示驱动器221和第二显示驱动器222。第一显示驱动器221可以安装在第一柔性膜211上，并且第二显示驱动器222可以安装在第二柔性膜212上。第一柔性膜211和第二柔性膜212或者第一显示驱动器221和第二显示驱动器222可以交替布置，但是本公开不限于此。
非显示区域NDA可以包括第一焊盘区域PDA1和第二焊盘区域PDA2以及第一扇出区域FOA1和第二扇出区域FOA2。第一焊盘区域PDA1和第一扇出区域FOA1可以对应于第一柔性膜211和第一显示驱动器221，而第二焊盘区域PDA2和第二扇出区域FOA2可以对应于第二柔性膜212和第二显示驱动器222。第一扇出区域FOA1和第二扇出区域FOA2可以交替地布置在显示区域DA的一侧上，但是本公开不限于此。
第一焊盘区域PDA1和第二焊盘区域PDA2以及第一扇出区域FOA1和第二扇出区域FOA2可以设置在非显示区域NDA的一侧上。第一焊盘区域PDA1可以包括电连接到第一柔性膜211的焊盘部分，并且第二焊盘区域PDA2可以包括电连接到第二柔性膜212的焊盘部分。
第一扇出区域FOA1可以设置在第一焊盘区域PDA1和显示区域DA之间。第一扇出区域FOA1可以包括扇出线FOL。扇出线FOL可以将数据线DL电连接到第一显示驱动器221，并且将初始化电压线VIL电连接到第一显示驱动器221。在第一扇出区域FOA1中，扇出线FOL可以设置在金属层BML中。扇出线FOL可以弯折至少一次以从焊盘部分延伸到显示区域DA。
驱动电压线VDDL可以设置在第一焊盘区域PDA1和显示区域DA之间。在第一扇出区域FOA1中，驱动电压线VDDL可以设置在源-漏层SDL中。驱动电压线VDDL可以包括设置在第一扇出区域FOA1中的第一源板部分SDP1。驱动电压线VDDL的第一源板部分SDP1可以在厚度方向(例如，Z轴方向)上与扇出线FOL重叠。驱动电压线VDDL可以通过源-漏层SDL在第一扇出区域FOA1中延伸，并且通过金属层BML在显示区域DA中延伸。驱动电压线VDDL可以从第一源板部分SDP1分支以延伸到显示区域DA中。
例如，源-漏层SDL和金属层BML之间的距离T1可以等于或大于10000埃
Figure BDA0003741328160000311
缓冲层BF、栅极绝缘层GI和层间绝缘层ILD可以设置在金属层BML和源-漏层SDL之间。因此，缓冲层BF、栅极绝缘层GI和层间绝缘层ILD的厚度的总和T1可以等于或大于10000埃
Figure BDA0003741328160000312
因此，显示设备可以防止扇出线FOL和驱动电压线VDDL之间短路的风险。
低电势线VSSL可以设置在第一焊盘区域PDA1和显示区域DA之间。在第一扇出区域FOA1中，低电势线VSSL可以设置在电极层RML中。低电势线VSSL可以包括设置在第一扇出区域FOA1中的第一电极板部分RMP1。低电势线VSSL的第一电极板部分RMP1可以在厚度方向(例如，Z轴方向)上与第一源板部分SDP1和扇出线FOL重叠。低电势线VSSL可以通过电极层RML在第一扇出区域FOA1中延伸，并且通过金属层BML在显示区域DA中延伸。低电势线VSSL可以从第一电极板部分RMP1分支以延伸到显示区域DA中。
例如，第一电极板部分RMP1的面积可以大于第一源板部分SDP1的面积。因此，即使形成第一电极板部分RMP1的材料的电阻大于形成第一源板部分SDP1的材料的电阻，由于第一电极板部分RMP1具有相对大的面积，第一电极板部分RMP1的内阻也可以减小。
例如，电极层RML和源-漏层SDL之间的距离T2可以等于或大于10000埃
Figure BDA0003741328160000313
钝化层PV和通孔层VIA可以设置在电极层RML和源-漏层SDL之间。因此，钝化层PV和通孔层VIA的厚度的总和T2可以等于或大于10000埃
Figure BDA0003741328160000314
因此，显示设备可以防止驱动电压线VDDL和低电势线VSSL之间短路的风险。
第二扇出区域FOA2可以设置在第二焊盘区域PDA2和显示区域DA之间。第二扇出区域FOA2可以包括扇出线FOL。扇出线FOL可以将数据线DL电连接到第二显示驱动器222，并且将初始化电压线VIL电连接到第二显示驱动器222。在第二扇出区域FOA2中，扇出线FOL可以设置在金属层BML中。扇出线FOL可以弯折至少一次以从焊盘部分延伸到显示区域DA。
低电势线VSSL可以设置在第二焊盘区域PDA2和显示区域DA之间。在第二扇出区域FOA2中，低电势线VSSL可以设置在源-漏层SDL中。低电势线VSSL可以包括设置在第二扇出区域FOA2中的第二源板部分SDP2。低电势线VSSL的第二源板部分SDP2可以在厚度方向(例如，Z轴方向)上与扇出线FOL重叠。低电势线VSSL可以通过源-漏层SDL在第二扇出区域FOA2中延伸，并且通过金属层BML在显示区域DA中延伸。低电势线VSSL可以从第二源板部分SDP2分支以延伸到显示区域DA中。
驱动电压线VDDL可以设置在第二焊盘区域PDA2和显示区域DA之间。在第二扇出区域FOA2中，驱动电压线VDDL可以设置在电极层RML中。驱动电压线VDDL可以包括设置在第二扇出区域FOA2中的第二电极板部分RMP2。驱动电压线VDDL的第二电极板部分RMP2可以在厚度方向(例如，Z轴方向)上与第二源板部分SDP2和扇出线FOL重叠。驱动电压线VDDL可以通过电极层RML在第二扇出区域FOA2中延伸，并且通过金属层BML在显示区域DA中延伸。驱动电压线VDDL可以从第二电极板部分RMP2分支，以延伸到显示区域DA中。
因此，通过在第一扇出区域FOA1中包括第一源板部分SDP1并且在第二扇出区域FOA2中包括第二电极板部分RMP2，驱动电压线VDDL可以在减小驱动电压线VDDL的内阻的同时减小第一扇出区域FOA1和第二扇出区域FOA2的尺寸。通过包括第一源板部分SDP1和第二电极板部分RMP2，驱动电压线VDDL可以保护设置在电极层RML之下的多条线免受静电的影响，同时减小由于扇出线FOL的耦合电容而引起的信号干扰。
通过在第一扇出区域FOA1中包括第一电极板部分RMP1并且在第二扇出区域FOA2中包括第二源板部分SDP2，低电势线VSSL可以在减小低电势线VSSL的内阻的同时减小第一扇出区域FOA1和第二扇出区域FOA2的尺寸。通过包括第一电极板部分RMP1和第二源板部分SDP2，低电势线VSSL可以保护设置在电极层RML之下的多条线免受静电的影响，同时减小由于扇出线FOL的耦合电容而引起的信号干扰。
在结束详细描述时，本领域的技术人员将理解，在基本上不脱离本公开的原理的情况下，可以对实施方式进行许多变化和修改。因此，本公开的所公开的实施方式仅在一般和描述性意义上使用，而不是出于限制的目的。

Claims (20)

1.显示设备，包括：
显示区域，包括像素；
扇出区域，设置在所述显示区域的一侧上；
焊盘区域，设置在所述扇出区域的一侧上；
显示驱动器，电连接到所述焊盘区域并驱动所述像素；
衬底；
金属层，设置在所述衬底上；
数据线、第一电压线和第二电压线，在所述显示区域中在所述金属层中在第一方向上延伸；
扇出线，在所述扇出区域中在所述金属层中将所述数据线电连接到所述显示驱动器；
栅极线，在所述显示区域中设置在所述金属层上并且在与所述第一方向相交的第二方向上延伸；
源-漏层，设置在所述栅极线上；以及
电极层，设置在所述源-漏层上，其中，
所述第一电压线包括在所述扇出区域中设置在所述源-漏层中的第一板部分，以及
所述第二电压线包括在所述扇出区域中设置在所述电极层中的第二板部分。
2.根据权利要求1所述的显示设备，其中，
所述第一电压线是将驱动电压提供给所述像素的驱动电压线，以及
所述第二电压线是将低电势电压提供给所述像素的低电势线。
3.根据权利要求1所述的显示设备，其中，
所述第一电压线是将低电势电压提供给所述像素的低电势线，以及
所述第二电压线是将驱动电压提供给所述像素的驱动电压线。
4.根据权利要求1所述的显示设备，其中，
所述源-漏层与所述金属层之间的距离等于或大于10000埃，以及
所述电极层与所述源-漏层之间的距离等于或大于10000埃。
5.根据权利要求1所述的显示设备，还包括：
缓冲层，设置在所述衬底和所述金属层上；
栅极绝缘层，设置在所述缓冲层上；以及
层间绝缘层，设置在所述栅极绝缘层和所述栅极线上，
其中，所述缓冲层、所述栅极绝缘层和所述层间绝缘层的厚度的总和等于或大于10000埃。
6.根据权利要求1所述的显示设备，还包括：
钝化层，设置在所述源-漏层上；以及
通孔层，设置在所述钝化层上以支承所述电极层，
其中，所述钝化层和所述通孔层的厚度的总和等于或大于10000埃。
7.根据权利要求1所述的显示设备，其中，所述扇出线、所述第一板部分和所述第二板部分在所述扇出区域中在厚度方向上彼此重叠。
8.根据权利要求1所述的显示设备，其中，所述第二板部分的面积大于所述第一板部分的面积。
9.根据权利要求1所述的显示设备，其中，所述第二电压线的宽度大于所述第一电压线的宽度。
10.根据权利要求1所述的显示设备，还包括：
第三电压线，在所述显示区域中在所述金属层中在所述第一方向上延伸，
其中，所述第三电压线电连接在所述像素与所述扇出线之间。
11.显示设备，包括：
显示区域，包括像素；
第一扇出区域和第二扇出区域；
第一焊盘区域和第二焊盘区域，分别与所述第一扇出区域和所述第二扇出区域对应；
第一显示驱动器和第二显示驱动器，所述第一显示驱动器电连接到所述第一焊盘区域，所述第二显示驱动器电连接到所述第二焊盘区域；
衬底；
金属层，设置在所述衬底上；
数据线、第一电压线和第二电压线，在所述显示区域中在所述金属层中在第一方向上延伸；
扇出线，在所述第一扇出区域中在所述金属层中将所述数据线电连接到所述第一显示驱动器，并且在所述第二扇出区域中在所述金属层中将所述数据线电连接到所述第二显示驱动器；
栅极线，在所述显示区域中设置在所述金属层上并且在与所述第一方向相交的第二方向上延伸；
源-漏层，设置在所述栅极线上；以及
电极层，设置在所述源-漏层上，其中，
所述第一电压线包括：
第一源板部分，在所述第一扇出区域中设置在所述源-漏层中；以及
第二电极板部分，在所述第二扇出区域中设置在所述电极层中，以及
所述第二电压线包括：
第一电极板部分，在所述第一扇出区域中设置在所述电极层中；以及
第二源板部分，在所述第二扇出区域中设置在所述源-漏层中。
12.根据权利要求11所述的显示设备，其中，所述第一扇出区域和所述第二扇出区域在所述显示区域的一侧上交替地设置。
13.根据权利要求11所述的显示设备，其中，
所述第一电压线是将驱动电压提供给所述像素的驱动电压线，以及
所述第二电压线是将低电势电压提供给所述像素的低电势线。
14.根据权利要求11所述的显示设备，其中，
所述第一电压线是将低电势电压提供给所述像素的低电势线，以及
所述第二电压线是将驱动电压提供给所述像素的驱动电压线。
15.根据权利要求11所述的显示设备，其中，
所述源-漏层与所述金属层之间的距离等于或大于10000埃，以及
所述电极层与所述源-漏层之间的距离等于或大于10000埃。
16.根据权利要求11所述的显示设备，还包括：
缓冲层，设置在所述衬底和所述金属层上；
栅极绝缘层，设置在所述缓冲层上；以及
层间绝缘层，设置在所述栅极绝缘层和所述栅极线上，
其中，所述缓冲层、所述栅极绝缘层和所述层间绝缘层的厚度的总和等于或大于10000埃。
17.根据权利要求11所述的显示设备，还包括：
钝化层，设置在所述源-漏层上；以及
通孔层，设置在所述钝化层上以支承所述电极层，
其中，所述钝化层和所述通孔层的厚度的总和等于或大于10000埃。
18.根据权利要求11所述的显示设备，其中，
所述第一电极板部分的面积大于所述第一源板部分的面积，以及
所述第二电极板部分的面积大于所述第二源板部分的面积。
19.根据权利要求11所述的显示设备，其中，
所述扇出线、所述第一源板部分和所述第一电极板部分在所述第一扇出区域中在所述衬底的厚度方向上彼此重叠，以及
所述扇出线、所述第二源板部分和所述第二电极板部分在所述第二扇出区域中在所述厚度方向上彼此重叠。
20.根据权利要求11所述的显示设备，还包括：
第三电压线，在所述显示区域中在所述金属层中在所述第一方向上延伸，
其中，所述第三电压线电连接在所述像素与所述扇出线之间。
CN202210856048.7A 2021-07-13 2022-07-12 显示设备 Pending CN115621284A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210091372A KR20230011518A (ko) 2021-07-13 2021-07-13 표시 장치
KR10-2021-0091372 2021-07-13

Publications (1)

Publication Number Publication Date
CN115621284A true CN115621284A (zh) 2023-01-17

Family

ID=82458728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210856048.7A Pending CN115621284A (zh) 2021-07-13 2022-07-12 显示设备

Country Status (4)

Country Link
US (1) US20230014863A1 (zh)
EP (1) EP4120346A1 (zh)
KR (1) KR20230011518A (zh)
CN (1) CN115621284A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493226B (zh) * 2018-05-14 2021-04-30 上海天马有机发光显示技术有限公司 一种电子设备、显示面板及其制备方法
KR20210010686A (ko) * 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20230011518A (ko) 2023-01-25
EP4120346A1 (en) 2023-01-18
US20230014863A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US20230315236A1 (en) Touch sensing unit and display device including the same
US10901276B2 (en) Display device
US11687191B2 (en) Display device
US20220310662A1 (en) Display device and tiled display device including the same
EP4120346A1 (en) Display device
CN219843923U (zh) 显示装置
US20220328725A1 (en) Display device and method of fabricating display device
EP4369402A2 (en) Display device
US20240055562A1 (en) Display device
US11822754B2 (en) Display device
CN220274184U (zh) 显示设备
US11716887B2 (en) Light emitting display device with a reduced coupling capacitance between the conductive wiring lines
US20230246146A1 (en) Display device
US20240120346A1 (en) Display device
US20240164164A1 (en) Display device
US20240144883A1 (en) Display device
US20240038952A1 (en) Display device and method of manufacturing the same
US20230268350A1 (en) Display device
EP4227935A1 (en) Display device
EP4354418A1 (en) Display device
CN219575141U (zh) 显示设备
US20230137784A1 (en) Display device
CN117881238A (zh) 显示装置
US11620938B2 (en) Display device and tiled display including the same
US20230163138A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication