CN115621123A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115621123A
CN115621123A CN202211387586.2A CN202211387586A CN115621123A CN 115621123 A CN115621123 A CN 115621123A CN 202211387586 A CN202211387586 A CN 202211387586A CN 115621123 A CN115621123 A CN 115621123A
Authority
CN
China
Prior art keywords
mask layer
layer
pattern
mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211387586.2A
Other languages
English (en)
Inventor
李森
夏军
占康澍
宛强
刘涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211387586.2A priority Critical patent/CN115621123A/zh
Publication of CN115621123A publication Critical patent/CN115621123A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本公开实施例提供一种半导体结构及其形成方法，其中，所述方法包括：提供衬底；在所述衬底上形成第一金属图案层；通过金属辅助化学刻蚀工艺刻蚀所述衬底，以定义有源区。

Description

半导体结构及其形成方法
技术领域
本公开涉及半导体技术领域，涉及但不限于一种半导体结构及其形成方法。
背景技术
随着制程节点不断的缩小，动态随机存取存储器(Dynamic Random AccessMemory，DRAM)中的有源区(Active Area，AA)的制造难度越来越大。采用传统蚀刻技术，在衬底中形成的AA会出现负载效应、形貌差等现象，这样会严重影响器件的电性并降低产品的良率。
发明内容
本公开实施例提供一种半导体结构及其形成方法。
第一方面，本公开实施例提供一种半导体结构的形成方法，所述方法包括：提供衬底；在所述衬底上形成第一金属图案层；通过金属辅助化学刻蚀工艺刻蚀所述衬底，以定义有源区。
在一些实施例中，在所述衬底上形成第一金属图案层，包括：在所述衬底上依次形成初始金属层和第一掩膜层；基于所述第一掩膜层，通过刻蚀工艺刻蚀所述初始金属层，形成所述第一金属图案层。
在一些实施例中，在所述衬底上形成第一金属图案层，包括：在所述衬底上形成第二掩膜层；在所述第二掩膜层的空隙中沉积金属，形成所述第一金属图案层。
在一些实施例中，在所述衬底上形成第一金属图案层，包括：在所述衬底上形成第二掩膜层；在所述第二掩膜层的空隙中沉积种子层，通过电镀工艺形成所述第一金属图案层。
第二方面，本公开实施例还提供一种半导体结构的形成方法，所述方法包括：提供衬底；对所述衬底进行刻蚀形成凹槽，在所述凹槽中形成第二金属图案层；通过金属辅助化学刻蚀工艺刻蚀所述衬底，以定义有源区。
在一些实施例中，对所述衬底进行刻蚀形成凹槽，包括：在所述衬底上依次形成初始第三掩膜层和第四掩膜层；其中，所述第四掩膜层具有与有源区目标图案相同的第一图案；基于所述第四掩膜层刻蚀所述初始第三掩膜层和所述衬底，形成第三掩膜层和位于所述衬底中的凹槽。
在一些实施例中，所述第四掩膜层通过以下步骤形成：在所述初始第三掩膜层上形成具有第二图案的初始第四掩膜层；其中，所述第二图案包括多个平行排列、且沿所述有源区延伸方向延伸的第一掩膜条；在所述初始第四掩膜层上形成具有第三图案的第一复合掩膜层；其中，所述第三图案包括多个阵列排布的第一开口，所述第一开口与所述第一掩膜条在所述衬底上的正投影部分重叠，且在所述第一掩膜条的排列方向上，每两个所述第一掩膜条与相邻两个所述第一掩膜条之间具有一所述第一开口；以所述第一复合掩膜层为掩膜，沿所述第一开口刻蚀所述初始第四掩膜层，形成所述第四掩膜层。
在一些实施例中，在所述初始第四掩膜层上形成具有第三图案的第一复合掩膜层，包括：在所述初始第四掩膜层的空隙中填充掩膜材料，形成第五掩膜层；其中，所述第五掩膜层的顶表面高于所述初始第四掩膜层的顶表面；在所述第五掩膜层上形成具有所述第三图案的第六掩膜层；其中，所述第五掩膜层和所述第六掩膜层构成所述第一复合掩膜层。
在一些实施例中，在所述第五掩膜层上形成具有所述第三图案的第六掩膜层，包括：在所述第五掩膜层上形成具有第四图案的第一子掩膜层；采用原子层沉积工艺在所述第一子掩膜层上形成第一氧化物层，以形成具有所述第三图案的第六掩膜层；其中，所述第四图案包括阵列排布的掩膜块。
在一些实施例中，在所述初始第三掩膜层上形成具有第二图案的初始第四掩膜层，包括：在所述初始第三掩膜层上依次形成半导体层和具有所述第二图案的第七掩膜层；在所述第七掩膜层的空隙中沉积金属，形成第三金属图案层；采用金属辅助化学刻蚀工艺刻蚀所述半导体层，形成所述初始第四掩膜层。
在一些实施例中，所述第七掩膜层通过以下步骤形成：在所述半导体层上形成具有第五图案的第八掩膜层；其中，所述第五图案包括沿平行排列且沿所述有源区延伸方向延伸的第二掩膜条；在所述第二掩膜条的侧壁形成第一侧墙；去除所述第二掩膜条，形成所述第七掩膜层。
在一些实施例中，在所述半导体层上形成具有第五图案的第八掩膜层，包括：在所述半导体层上依次形成初始第八掩膜层和具有第六图案的第二复合掩膜层；基于所述第二复合掩膜层，采用自对准双重成像技术图形化所述初始第八掩膜层，形成所述第八掩膜层；其中，所述第六图案包括平行排列且沿所述有源区延伸方向延伸的第三掩膜条。
在一些实施例中，所述第二复合掩膜层包括初始第九掩膜层和具有所述第六图案的第十掩膜层；基于所述第二复合掩膜层，采用自对准双重成像技术图形化所述初始第八掩膜层，形成所述第八掩膜层，包括：基于所述第十掩膜层刻蚀所述初始第九掩膜层，形成具有所述第六图案的第九掩膜层；在所述第九掩膜层的侧壁形成第二侧墙之后，去除所述第九掩膜层；以所述第二侧墙为掩膜，刻蚀所述初始第八掩膜层，形成所述第八掩膜层。
在一些实施例中，在定义有源区之后，所述方法还包括：采用湿法刻蚀工艺去除所述第二金属图案层。
第三方面，本公开实施例提供一种半导体结构，所述半导体结构包括：采用上述任一实施例所述的方法形成位于衬底中的多个有源区。
本公开实施例中，首先，提供衬底；其次，在衬底上形成第一金属图案层；最后，采用金属辅助化学刻蚀工艺刻蚀衬底，以定义有源区。这样，采用金属辅助化学刻蚀工艺可以减少在定义有源区后形成的沟槽底部高度差较大的情况并减少相邻有源区连在一起的情况；同时也能使得在形成有源区的过程中免受其他因素影响，提高刻蚀精确度，形成理想形貌的有源区，从而提高器件的电性和产品的良率。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为有源区的理想形貌示意图；
图2为相关技术中形成的有源区的形貌示意图；
图3为本公开实施例提供的一种半导体结构的形成方法的实现流程示意图；
图4至图8为本公开实施例提供的一种半导体结构的形成过程结构示意图，其中，图4至图7中的左图分别为右图沿aa＇的剖面图；
图9为本公开实施例提供的另一种半导体结构的形成方法的实现流程示意图；
图10至图25为本公开实施例提供的一种半导体结构的形成过程结构示意图，其中，图10至图25中的左图分别为右图沿aa＇的剖面图。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
相关技术中，由于负载效应，在形成有源区的过程中可能会产生深度和宽度不同的沟槽。图1为有源区的理想形貌示意图，图2为相关技术中形成的有源区的形貌示意图，其中，图1和图2中的左图均为右图沿aa＇方向的剖面图。参考图1，可以看出理想的有源区101的形状为矩形，理想的有源区101的轮廓比较完整，且第一沟槽102的底部和第二沟槽103的底部之间的高度差h1较小；第一沟槽102和第二沟槽103沿aa＇方向的尺寸分别为d1和d2。参考图2，可以看出实际的有源区104的形状为椭圆形；相对于理想的有源区101，实际的有源区104的轮廓不完整，两端尺寸均缩小，因此，第三沟槽105和第四沟槽106沿aa＇方向的尺寸d3和d4均大于理想的第一沟槽102和第二沟槽103沿aa＇方向的尺寸d1和d2。同时，由于有源区目标图案在aa＇方向的密度不同，会出现负载效应，从而使第三沟槽105的底部和第四沟槽106的底部之间的高度差h2大于h1。此外，相关技术中由于使用的是传统蚀刻技术，往往还会出现如图2所示的虚线框107中相邻有源区连在一起的现象，以及有源区形貌差的现象。这些因素严重影响器件的电性，从而降低产品的良率。
在介绍本公开实施例之前，先定义一下以下实施例可能用到的描述立体结构的三个方向，以笛卡尔坐标系为例，三个方向可以包括X轴、Y轴和Z轴方向。衬底可以包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略顶表面和底表面的平整度的情况下，定义与衬底顶表面和底表面相交(例如垂直)的方向为第四方向。在衬底的顶表面和底表面(即衬底所在的平面)方向上，定义三个彼此相交的方向，例如定义呈矩阵排列的有源区的矩阵的行方向为第一方向，定义呈矩阵排列的有源区的矩阵的列方向为第二方向，定义有源区的延伸方向为第三方向，第三方向和第一方向、第二方向之间均有一夹角，基于第一方向、第二方向和第三方向可以确定衬底的平面方向。本公开实施例中，第一方向、第二方向和第四方向可以两两相互垂直，在其他实施例中，第一方向、第二方向和第四方向也可以不垂直。本公开实施例中，定义第一方向为X轴方向，定义第二方向为Y轴方向，定义第三方向为U轴方向，定义第四方向为Z轴方向。
本公开实施例提供一种半导体结构的形成方法，参考图3，该方法包括步骤S301至步骤S303，其中：
步骤S301，提供衬底；
参考图4，提供衬底41，衬底41可以是硅(Si)衬底、锗(Ge)衬底、锗硅(SiGe)衬底、镓砷化物衬底、陶瓷衬底、石英衬底或用于显示器的玻璃衬底，也可以包括多层，例如绝缘体上硅(Silicon On Insulator，SOI)衬底、或绝缘体上锗(Germanium On Insulator，GOI)衬底等。
步骤S302，在衬底上形成第一金属图案层；
在一些实施例中，步骤S302的实施可以包括步骤S3021a和步骤S3022a，其中：
步骤S3021a，在衬底上依次形成初始金属层和第一掩膜层；
这里，可以通过任意一种合适的沉积工艺形成初始金属层和第一掩膜层，例如，化学气相沉积(Chemical Vapor Deposition，CVD)工艺、物理气相沉积(Physical VaporDeposition，PVD)工艺、原子层沉积(Atomic Layer Deposition，ALD)工艺、等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)工艺、旋涂工艺、涂敷工艺或薄膜工艺等。
在实施时，初始金属层的材料可以包括以下至少之一：银(Ag)、铂(Pt)、金(Au)、氮化钛(TiN)、铜(Cu)、钚(Pu)、钯(Pd)，例如，初始金属层的材料为氮化钛。
第一掩膜层可以为双层结构，也可以为单层结构。第一掩膜层采用的材料可以为氧化硅、氮化硅、碳化硅、氮氧化硅、无定形碳、多晶硅、氧化铪、氧化钛、氧化锆、氮化钛、氮化钽、钛中的一种或几种。
继续参考图4，在衬底41上形成初始金属层55a和第一掩膜层56。其中，第一掩膜层56具有与有源区目标图案互补的图案。
步骤S3022a，基于第一掩膜层，通过刻蚀工艺刻蚀初始金属层，形成第一金属图案层。
这里，可以采用湿法刻蚀工艺(例如，采用浓硫酸、氢氟酸、浓硝酸等强酸刻蚀)或者干法刻蚀工艺(例如等离子体刻蚀工艺、反应离子刻蚀工艺或者离子铣工艺)刻蚀初始金属层，形成第一金属图案层。其中，干法刻蚀的气体可以包括以下至少一种：六氟化硫、四氟化碳、三氟甲烷。
继续参考图4，基于第一掩膜层56，通过刻蚀工艺刻蚀初始金属层55a，形成如图5所示的第一金属图案层55。在形成第一金属图案层55之后，还可以采用刻蚀工艺去除第一掩膜层56，暴露出第一金属图案层55。
在一些实施例中，步骤S302的实施也可以包括步骤S3021b和步骤S3022b，其中：
S3021b，在衬底上形成第二掩膜层；
这里，第二掩膜层的形成方法可以与第一掩膜层的形成方法不同，也可以相同；第二掩膜层采用的材料可以与第一掩膜层采用的材料不同，也可以相同，本公开实施例对此并不限定。第二掩膜层具有与目标有源区图案相同的图案。有源区目标图案是指形成有源区时采用的掩膜版上的图案，有源区目标图案可以为图1中的右图所示的图案。第二掩膜层具有与目标有源区图案相同的图案是指第二掩膜层中具有样式和关键尺寸均与有源区目标图案的样式和关键尺寸相同的图案。
参考图6，在衬底41上形成第二掩膜层57，其中，第二掩膜层57具有与目标有源区图案相同的图案。
步骤S3022b，在第二掩膜层的空隙中沉积金属，形成第一金属图案层。
参考图7，采用任意合适的沉积工艺例如原子层沉积工艺，在第二掩膜层57的空隙中沉积金属，形成第一金属图案层55。
本公开实施例中，由于衬底有第二掩膜层，在后续采用金属辅助化学刻蚀工艺刻蚀衬底，形成有源区的时候，第二掩膜层可以保护衬底其他区域不受损坏。
在一些实施例中，步骤S302的实施也可以包括步骤S3021c和步骤S3022c，其中：
步骤S3021c，在衬底上形成第二掩膜层；
这里，步骤S3021c可以参考步骤S3021b。
步骤S3022c，在第二掩膜层的空隙中沉积种子层，通过电镀工艺形成第一金属图案层。
这里，种子层可以提供导电性，使电镀工艺顺利进行。以第一金属图案层的材料为铜举例，可以采用物理气相沉积工艺或者溅射形成铜种子层，在铜种子层上电镀形成第一金属图案层。
步骤S303，通过金属辅助化学刻蚀工艺刻蚀衬底，以定义有源区。
这里，金属辅助化学(Metal Assisted Chemical，MAC)刻蚀工艺区别于传统的干蚀刻技术，其偏向于湿法蚀刻，能够形成各向异性的硅结构等半导体结构。金属辅助化学刻蚀是通过导电材料例如金属作为催化剂刻蚀半导体，所以侧壁的粗糙度与使用的金属催化剂本身的粗糙度有关，而在刻蚀过程中不会产生较大的粗糙度。其次金属辅助化学刻蚀只在金属催化剂与半导体的表面发生反应，不会出现过刻蚀的现象，因此产生的图形与金属催化剂形状一致，这就提供了极高的刻蚀精度，图案可以完全相同地转移。因此能够最大程度的减少在定义有源区后形成的沟槽底部高度差较大的情况，并减少相邻有源区连在一起的情况；同时也能使得在形成有源区的过程中免受其他因素影响，最终形成理想形貌的有源区。本公开实施例将金属辅助化学刻蚀工艺这种新型的刻蚀方法引入到DRAM的制程中。
金属辅助化学刻蚀工艺采用的刻蚀溶液可以为氢氟酸(HF)和过氧化氢(H2O2)的混合溶液，HF及H2O2的体积比范围为10:1至15:1，例如可以为12:1，刻蚀温度范围可以为35至60摄氏度(℃)。本公开实施例中的刻蚀温度可以采用50摄氏度，这样可以使金属辅助化学刻蚀工艺的刻蚀速率较快，从而提高形成半导体结构的速度。
同时参考图5(或图7)和图8，通过金属辅助化学刻蚀工艺刻蚀衬底41，以定义有源区，形成位于衬底41中的有源区45。在衬底中定义有源区之后会形成沟槽，后续可以在沟槽中填充隔离材料，形成浅沟槽隔离(Shallow Trench Isolation，STI)结构。
本公开实施例中，首先，提供衬底；其次，在衬底上形成第一金属图案层；最后，采用金属辅助化学刻蚀工艺刻蚀衬底，以定义有源区。这样，采用金属辅助化学刻蚀工艺可以减少在定义有源区后形成的沟槽底部高度差较大的情况并减少相邻有源区连在一起的情况；同时也能使得在形成有源区的过程中免受其他因素影响，提高刻蚀精确度，形成理想形貌的有源区，从而提高器件的电性和产品的良率。
本公开实施例还提供一种半导体结构的形成方法，参考图9，该方法包括步骤S401至步骤S403，其中：
步骤S401，提供衬底；
步骤S402，对衬底进行刻蚀形成凹槽，在凹槽中形成第二金属图案层；
这里，可以采用干法或者湿法刻蚀工艺在衬底中形成凹槽。可以采用沉积工艺在凹槽中形成第二金属图案层；也可以先在凹槽中沉积形成种子层，之后通过电镀工艺形成第二金属层。
参考图10，提供衬底41，对衬底41进行刻蚀形成凹槽44a；在凹槽44a中形成如图11所示的第二金属图案层44。在实施时，第二金属图案层44的顶表面可以高于衬底41的顶表面，第二金属图案层44的顶表面也可以与衬底41的顶表面齐平，本公开实施例对此并不限定。
步骤S403，通过金属辅助化学刻蚀工艺刻蚀衬底，以定义有源区。
这里，步骤S401和步骤S403可以分别参考步骤S301和步骤S303。步骤S402与步骤S302的区别至少包括：步骤S302中的第一金属图案层是在衬底上形成的，步骤S402中的第二金属层是在衬底中的凹槽中形成的。
参考图8，通过金属辅助化学刻蚀工艺刻蚀衬底41，以定义有源区，在衬底中形成有源区45。
在一些实施例中，在定义有源区之后，半导体结构的形成方法还包括：采用湿法刻蚀工艺去除第二金属图案层。这样可以暴露出有源区，从而有利于形成其他器件。湿法刻蚀工艺中采用的刻蚀溶液可以是氨水等合适溶液，本公开实施例对此并不限定。
在一些实施例中，步骤S402“对衬底进行刻蚀形成凹槽，在凹槽中形成第二金属图案层”的实施可以包括步骤S4021和步骤S4022，其中：
步骤S4021，在衬底上依次形成初始第三掩膜层和第四掩膜层；其中，第四掩膜层具有与有源区目标图案相同的第一图案；
这里，初始第三掩膜层和第四掩膜层可以为双层结构，也可以为单层结构。初始第三掩膜层和第四掩膜层采用的材料可以为氧化硅、氮化硅、碳化硅、氮氧化硅、无定形碳、多晶硅、氧化铪、氧化钛、氧化锆、氮化钛、氮化钽、钛中的一种或几种。例如，初始第三掩膜层的材料为氧化硅，第四掩膜层的材料为多晶硅。在实施时，可以采用物理气相沉积工艺、化学气相沉积工艺等合适的沉积工艺形成初始第三掩膜层和第四掩膜层。
参考图12，在衬底41上依次形成初始第三掩膜层42a和第四掩膜层43；其中，第四掩膜层43具有与有源区目标图案相同的第一图案。
步骤S4022，基于第四掩膜层刻蚀初始第三掩膜层和衬底，形成第三掩膜层和位于衬底中的凹槽。
继续参考图12，基于第四掩膜层43刻蚀初始第三掩膜层42a和衬底41，形成如图13所示的第三掩膜层42和位于衬底41中的凹槽44a。后续可以在凹槽44a中沉积金属形成如图14所示的第二金属图案层44。从图14中可以看出，第二金属图案层44的顶表面高于衬底41的顶表面，同时可以发现，衬底41上还有第三掩膜层，这样可以保护衬底，从而减小金属辅助化学刻蚀工艺对衬底的损坏，进而提高衬底的质量。
在一些实施例中，可以通过步骤S501至步骤S503形成第四掩膜层，其中：
步骤S501，在初始第三掩膜层上形成具有第二图案的初始第四掩膜层；
其中，第二图案包括多个平行排列、且沿有源区延伸方向延伸的第一掩膜条；
参考图15，在初始第三掩膜层42a上形成具有第二图案的初始第四掩膜层46；其中，第二图案包括多个平行排列(排列方向为X轴方向)、且沿U方向延伸的第一掩膜条406。
步骤S502，在初始第四掩膜层上形成具有第三图案的第一复合掩膜层；
其中，第三图案包括多个阵列排布的第一开口，第一开口与第一掩膜条在衬底上的正投影部分重叠，且在第一掩膜条的排列方向上，每两个第一掩膜条与相邻两个第一掩膜条之间具有第一开口；
在一些实施例中，步骤S502可以包括步骤S5021和步骤S5022，其中：
步骤S5021，在初始第四掩膜层的空隙中填充掩膜材料，形成第五掩膜层；其中，第五掩膜层的顶表面高于初始第四掩膜层的顶表面；
这里，第五掩膜层的掩膜材料可以是旋涂硬掩膜(Spin-On Hard Mask，SOH)，还可以是氧化硅、氮化硅、碳化硅、氮氧化硅、无定形碳、多晶硅、氧化铪、氧化钛、氧化锆、氮化钛、氮化钽、钛中的一种或几种。在实施时，可以采用以下任意一种沉积工艺形成第五掩膜层：化学气相沉积、物理气相沉积、原子层沉积、旋涂和其它任何合适的沉积工艺。
继续参考图15，在初始第四掩膜层46的空隙中填充掩膜材料，形成第五掩膜层471；其中，第五掩膜层471的顶表面高于初始第四掩膜层46的顶表面，这样可以为后续掩膜层的形成提供一个平整的表面，提高后续形成的掩膜层的质量。
步骤S5022，在第五掩膜层上形成具有第三图案的第六掩膜层；其中，第五掩膜层和第六掩膜层构成第一复合掩膜层。
这里，第六掩膜层的材料可以是氧化硅、氮化硅、碳化硅、氮氧化硅、无定形碳、多晶硅、氧化铪、氧化钛、氧化锆、氮化钛、氮化钽、钛中的一种或几种。本公开实施例中，第六掩膜层的材料可以是光刻胶和氧化硅。具有第三图案的第六掩膜层的形成过程可以包括：在第五掩膜层上旋涂形成初始光刻胶层，之后通过局部显影形成具有图案的光刻胶层；最后在具有图案的光刻胶层上采用原子层沉积工艺形成氧化硅层，从而形成具有第三图案的第六掩膜层。
在一些实施例中，在形成第五掩膜层之后，还可以在第五掩膜层上形成底部抗反射层，例如氮氧化硅层。这样可以提高光刻胶层的曝光效果，从而提高图案转移的精确度。
在一些实施例中，步骤S5022“在第五掩膜层上形成具有第三图案的第六掩膜层”可以包括步骤S521和步骤S522，其中：
步骤S521，在第五掩膜层上形成具有第四图案的第一子掩膜层；
继续参考图15，在第五掩膜层471上依次形成底部抗反射层472和具有第四图案的第一子掩膜层473；其中，第四图案包括阵列排布的掩膜块4731。
步骤S522，采用原子层沉积工艺在第一子掩膜层上形成第一氧化物层，以形成具有第三图案的第六掩膜层；其中，第四图案包括阵列排布的掩膜块。
这里，第一子掩膜层可以是图案化的光刻胶层。在第一子掩膜层上形成第一氧化物层是为了将第一子掩膜层中空隙尺寸变小，后续工艺中，第一子掩膜层和第一氧化物层会同时作为掩膜层，用于刻蚀初始第四掩膜层，从而在后续过程中形成与有源区目标图案一样图案的第三掩膜层。
参考图16，采用原子层沉积工艺在第一子掩膜层473上形成第一氧化物层474。由于原子层沉积工艺形成的膜层厚度比较均匀，而第一子掩膜层473中具有空隙，因此形成的第一氧化物层474并不是一个平层。从图16的左图可以看出，第一子掩膜层473中具有第一开口B。第一子掩膜层473和第一氧化物层474构成具有第三图案的第六掩膜层47＇；第六掩膜层47＇、底部抗反射层472和第五掩膜层471构成第一复合掩膜层47。
在其他实施例中，在不包括底部抗反射层472的情况下，第六掩膜层47＇、和第五掩膜层471构成第一复合掩膜层47。
继续参考图16，第三图案包括多个阵列排布的第一开口B，第一开口B和第一掩膜条406在衬底41上的正投影部分重叠，且在第一掩膜条406的排列方向(即X轴方向)上，每两个第一掩膜条406与相邻两个第一掩膜条406之间具有第一开口B。
步骤S503，以第一复合掩膜层为掩膜，沿第一开口刻蚀初始第四掩膜层，形成第四掩膜层。
这里，可以通过湿法刻蚀工艺(例如，采用浓硫酸、氢氟酸、浓硝酸等强酸刻蚀)或者干法刻蚀工艺(例如等离子体刻蚀工艺、反应离子刻蚀工艺或者离子铣工艺)沿第一开口刻蚀初始第四掩膜层，形成第四掩膜层。其中，干法刻蚀的气体可以包括以下至少一种：六氟化硫、四氟化碳、三氟甲烷。
同时参考图16和图17，以第一复合掩膜层47为掩膜，沿第一开口B向下刻蚀。首先，刻蚀第一开口的底部，之后刻蚀底部抗反射层472和第五掩膜层471，在底部抗反射层472和第五掩膜层471中均形成第二开口C，该第二开口C暴露出部分第一掩膜条406。之后，刻蚀暴露出的部分第一掩膜条406，这样就形成了如图12所示的第四掩膜层43。
在一些实施例中，步骤S501“在初始第三掩膜层上形成具有第二图案的初始第四掩膜层”可以包括步骤S601至步骤S603，其中：
步骤S601，在初始第三掩膜层上依次形成半导体层和具有第二图案的第七掩膜层；
这里，第七掩膜层可以是双层结构，例如，第七掩膜层依次包括无定形碳层和氮氧化硅层；第七掩膜层还可以是单层结构，例如，第七掩膜层包括无定形碳层、氮氧化硅层、多晶硅、氮化硅层中的一层。
参考图18，在初始第三掩膜层42a上依次形成半导体层48和具有第二图案的第七掩膜层49；具有第二图案的第七掩膜层49中的空隙暴露出部分半导体层48。
步骤S602，在第七掩膜层的空隙中沉积金属，形成第三金属图案层；
第三金属图案层可以与第二金属图案层的材料相同，例如，两者都为氮化钛；第三金属图案层还可以与第二金属图案层的材料不相同，例如，第二金属图案层的材料为氮化钛，第二金属图案层的材料为金，本公开实施例对比并不限定。
第三金属图案层可以通过任何合适的工艺形成，例如原子层沉积工艺。在实施时，可以在第七掩膜层的空隙中填满氮化钛，之后回刻氮化钛至预设高度，形成第三金属图案层。
参考图19，在具有第二图案的第七掩膜层49的空隙中沉积金属，形成第二金属图案层50。在实施时，金属可以是氮化钛。
步骤S603，采用金属辅助化学刻蚀工艺刻蚀半导体层，形成初始第四掩膜层。
参考图19和图20，在第三金属图案层50的作用下，采用金属辅助化学刻蚀工艺刻蚀位于第三金属图案层50下的半导体层48，形成具有第二图案的初始第四掩膜层46。从图20中的右图可以看出，第二图案包括多个平行排列、且沿U方向延伸的第一掩膜条406。
这里，半导体层用于在金属辅助化学刻蚀工艺后形成初始第四掩膜层，半导体层的材料可以是以下至少之一：硅(Si)、锗(Ge)、砷化镓(GaAs)、砷化镓铝(AlGaAs)、碳化硅(SiC)、氮化镓(GaN)、多晶硅(Poly)。半导体层可以通过化学气相沉积、物理气相沉积、原子层沉积、旋涂和其它任何合适的沉积工艺形成。本公开实施例中，半导体层的材料可以是多晶硅。
在一些实施例中，参考图20，第一掩膜条406沿X轴方向的尺寸为第一尺寸d5；在X轴方向上，相邻两个第一掩膜条406之间的距离也可以为第一尺寸d5。第四图案(参考图15)中的阵列排布的掩膜块4731在X轴方向的尺寸可以等于3倍的第一尺寸。第三图案中的第一开口在X轴方向的尺寸也可以等于第一尺寸。
本公开实施例中，采用金属辅助化学刻蚀工艺刻蚀半导体层，形成初始第四掩膜层，这样可以改善初始第四掩膜层中第一掩膜条侧壁的形貌，从而可以提高后续图案转移的精确度。
在一些实施例中，第七掩膜层通过以下步骤S6011至步骤S6013来形成，其中：
步骤S6011，在半导体层上形成具有第五图案的第八掩膜层；其中，第五图案包括沿平行排列且沿有源区延伸方向延伸的第二掩膜条；
在一些实施例中，步骤S6011“在半导体层上形成具有第五图案的第八掩膜层”可以包括步骤S611和步骤S612，其中：
步骤S611，在半导体层上依次形成初始第八掩膜层和具有第六图案的第二复合掩膜层；其中，第六图案包括平行排列且沿有源区延伸方向延伸的第三掩膜条。
参考图21，在半导体层48上依次形成初始第八掩膜层51a和具有第六图案的第二复合掩膜层52。其中，初始第八掩膜层51a可以是双层结构，例如初始第八掩膜层51a依次包括初始第二子掩膜层511和初始第三子掩膜层512，初始第二子掩膜层511的材料可以是非晶碳，初始第三子掩膜层512的材料可以是氮氧化硅；初始第八掩膜层51a还可以是单层结构。第六图案可以包括平行排列且沿U方向延伸的第三掩膜条502。
步骤S612，基于第二复合掩膜层，采用自对准双重成像技术图形化初始第八掩膜层，形成第八掩膜层。
本公开实施例中，采用自对准双重成像技术(Self-aligned Double Patterning，SADP)可以实现空间频率倍增，这样可以形成关键尺寸更小的有源区，在相同面积的晶圆中可以形成更多的有源区，从而实现更好地微缩。
在一些实施例中，参考图21，第二复合掩膜层52可以依次包括：初始第九掩膜层521和具有第六图案的第十掩膜层522；其中，第十掩膜层522可以是图案化的光刻胶层.。
在一些实施例中，继续参考图21，初始第九掩膜层521可以依次包括初始第四子掩膜层5211和初始第五子掩膜层5212，其中，初始第四子掩膜层5211可以是旋涂硬掩膜层，初始第五子掩膜层5212可以是氮氧化硅层。在其他实施例中，初始第九掩膜层521也可以是单层结构，本公开实施例对此并不限定。
在实施时，步骤S612“基于第二复合掩膜层，采用自对准双重成像技术图形化初始第八掩膜层，形成第八掩膜层”，包括步骤S6121至步骤S6123，其中：
步骤S6121，基于第十掩膜层刻蚀初始第九掩膜层，形成具有第六图案的第九掩膜层；
同时参考图21和图22，基于第十掩膜层522刻蚀初始第九掩膜层521，将第六图案转移至初始第九掩膜层521中，形成具有第六图案的第九掩膜层521＇；其中，第九掩膜层521＇依次包括第四子掩膜层5211＇和第五子掩膜层5212＇。
步骤S6122，在第九掩膜层的侧壁形成第二侧墙之后，去除第九掩膜层；
参考图23，在第九掩膜层521＇上利用原子层沉积工艺形成第二氧化层53a，刻蚀部分第二氧化层53a，保留位于第九掩膜层521＇侧壁的第二氧化层53a，以形成第二侧墙，之后采用干法刻蚀去除第九掩膜层521＇，保留第二侧墙。
步骤S6123，以第二侧墙为掩膜，刻蚀初始第八掩膜层，形成第八掩膜层。
同时参考图23和图24，以第二侧墙为掩膜，刻蚀初始第八掩膜层51a，形成第八掩膜层51。其中，第五图案包括沿平行排列且沿U轴方向延伸的第二掩膜条501。
在实施时，可以参考图20、图21和图24，假设在X轴方向上，相邻第二掩膜条501之间的间隙的尺寸d6等于三倍的第一尺寸d5，第二侧墙的尺寸也为第一尺寸，那么，在X轴方向上，第三掩膜条502的尺寸d7为三倍的第一尺寸d5，相邻的两个第三掩膜条502之间的间隔的尺寸d8为5倍的第一尺寸d5；其中，第一尺寸d5为第一掩膜条在X轴方向的尺寸。
步骤S6012，在第二掩膜条的侧壁形成第一侧墙；
这里，第一侧墙可以是采用原子层沉积工艺在第一掩膜条上沉积氧化物材料，之后再采用干法刻蚀例如反应离子刻蚀工艺刻蚀第一掩膜条顶部的氧化物材料和部分与半导体层接触的氧化物材料，保留第一掩膜条侧壁的氧化物材料，以形成第一侧墙。
参考图25，在第八掩膜层51上形成第三氧化物层54a，去除部分第三氧化物层54a，保留第二掩膜条501侧壁的第三氧化物层54a，以形成第一侧墙。
步骤S6013，去除第二掩膜条，形成第七掩膜层。
这里，可以采用干法刻蚀工艺去除第二掩膜条。
参考图25，去除第二掩膜条501，形成如图18所示的第七掩膜层49。
这里，步骤S6011至步骤S6013是将图案密度倍增的过程，这样后续可以形成关键尺寸更小的有源区，从而实现微缩。
本公开实施例还提供一种半导体结构，采用上述任一实施例中的半导体结构的形成方法形成，参考图8，该半导体结构包括：位于衬底41中的有源区45。
从图8中可以看出，有源区45的侧壁并不是完全竖直的；在一些实施例中，有源区45的侧壁可以是完全竖直的。
本公开实施例中，有源区的形貌比较理想，后续形成的浅隔离沟槽的底部高度差较小，相邻有源区连在一起的情况较少，这样可以提高器件的电性和产品的良率。
在本公开所提供的几个实施例中，应该理解到，所揭露的结构和方法，可以通过非目标的方式实现。以上所描述的结构实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
本公开所提供的几个方法或结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或结构实施例。
以上所述，仅为本公开实施例的一些实施方式，但本公开实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开实施例的保护范围之内。因此，本公开实施例的保护范围应以权利要求的保护范围为准。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，所述方法包括：
提供衬底；
在所述衬底上形成第一金属图案层；
通过金属辅助化学刻蚀工艺刻蚀所述衬底，以定义有源区。
2.根据权利要求1所述的方法，其特征在于，在所述衬底上形成第一金属图案层，包括：
在所述衬底上依次形成初始金属层和第一掩膜层；
基于所述第一掩膜层，通过刻蚀工艺刻蚀所述初始金属层，形成所述第一金属图案层。
3.根据权利要求1所述的方法，其特征在于，在所述衬底上形成第一金属图案层，包括：
在所述衬底上形成第二掩膜层；
在所述第二掩膜层的空隙中沉积金属，形成所述第一金属图案层。
4.根据权利要求1所述的方法，其特征在于，在所述衬底上形成第一金属图案层，包括：
在所述衬底上形成第二掩膜层；
在所述第二掩膜层的空隙中沉积种子层，通过电镀工艺形成所述第一金属图案层。
5.一种半导体结构的形成方法，其特征在于，所述方法包括：
提供衬底；
对所述衬底进行刻蚀形成凹槽，在所述凹槽中形成第二金属图案层；
通过金属辅助化学刻蚀工艺刻蚀所述衬底，以定义有源区。
6.根据权利要求5所述的方法，其特征在于，对所述衬底进行刻蚀形成凹槽，包括：
在所述衬底上依次形成初始第三掩膜层和第四掩膜层；其中，所述第四掩膜层具有与有源区目标图案相同的第一图案；
基于所述第四掩膜层刻蚀所述初始第三掩膜层和所述衬底，形成第三掩膜层和位于所述衬底中的凹槽。
7.根据权利要求6所述的方法，其特征在于，所述第四掩膜层通过以下步骤形成：
在所述初始第三掩膜层上形成具有第二图案的初始第四掩膜层；其中，所述第二图案包括多个平行排列、且沿所述有源区延伸方向延伸的第一掩膜条；
在所述初始第四掩膜层上形成具有第三图案的第一复合掩膜层；其中，所述第三图案包括多个阵列排布的第一开口，所述第一开口与所述第一掩膜条在所述衬底上的正投影部分重叠，且在所述第一掩膜条的排列方向上，每两个所述第一掩膜条与相邻两个所述第一掩膜条之间具有一所述第一开口；
以所述第一复合掩膜层为掩膜，沿所述第一开口刻蚀所述初始第四掩膜层，形成所述第四掩膜层。
8.根据权利要求7所述的方法，其特征在于，在所述初始第四掩膜层上形成具有第三图案的第一复合掩膜层，包括：
在所述初始第四掩膜层的空隙中填充掩膜材料，形成第五掩膜层；其中，所述第五掩膜层的顶表面高于所述初始第四掩膜层的顶表面；
在所述第五掩膜层上形成具有所述第三图案的第六掩膜层；其中，所述第五掩膜层和所述第六掩膜层构成所述第一复合掩膜层。
9.根据权利要求8所述的方法，其特征在于，在所述第五掩膜层上形成具有所述第三图案的第六掩膜层，包括：
在所述第五掩膜层上形成具有第四图案的第一子掩膜层；
采用原子层沉积工艺在所述第一子掩膜层上形成第一氧化物层，以形成具有所述第三图案的第六掩膜层；其中，所述第四图案包括阵列排布的掩膜块。
10.根据权利要求7所述的方法，其特征在于，在所述初始第三掩膜层上形成具有第二图案的初始第四掩膜层，包括：
在所述初始第三掩膜层上依次形成半导体层和具有所述第二图案的第七掩膜层；
在所述第七掩膜层的空隙中沉积金属，形成第三金属图案层；
采用金属辅助化学刻蚀工艺刻蚀所述半导体层，形成所述初始第四掩膜层。
11.根据权利要求10所述的方法，其特征在于，所述第七掩膜层通过以下步骤形成：
在所述半导体层上形成具有第五图案的第八掩膜层；其中，所述第五图案包括沿平行排列且沿所述有源区延伸方向延伸的第二掩膜条；
在所述第二掩膜条的侧壁形成第一侧墙；
去除所述第二掩膜条，形成所述第七掩膜层。
12.根据权利要求10所述的方法，其特征在于，在所述半导体层上形成具有第五图案的第八掩膜层，包括：
在所述半导体层上依次形成初始第八掩膜层和具有第六图案的第二复合掩膜层；
基于所述第二复合掩膜层，采用自对准双重成像技术图形化所述初始第八掩膜层，形成所述第八掩膜层；
其中，所述第六图案包括平行排列且沿所述有源区延伸方向延伸的第三掩膜条。
13.根据权利要求12所述的方法，其特征在于，所述第二复合掩膜层包括初始第九掩膜层和具有所述第六图案的第十掩膜层；
基于所述第二复合掩膜层，采用自对准双重成像技术图形化所述初始第八掩膜层，形成所述第八掩膜层，包括：
基于所述第十掩膜层刻蚀所述初始第九掩膜层，形成具有所述第六图案的第九掩膜层；
在所述第九掩膜层的侧壁形成第二侧墙之后，去除所述第九掩膜层；
以所述第二侧墙为掩膜，刻蚀所述初始第八掩膜层，形成所述第八掩膜层。
14.根据权利要求5至13任一项所述的方法，其特征在于，在定义有源区之后，所述方法还包括：采用湿法刻蚀工艺去除所述第二金属图案层。
15.一种半导体结构，其特征在于，所述半导体结构包括：
采用权利要求1至14任一项所述的方法形成位于衬底中的多个有源区。
CN202211387586.2A 2022-11-07 2022-11-07 半导体结构及其形成方法 Pending CN115621123A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211387586.2A CN115621123A (zh) 2022-11-07 2022-11-07 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211387586.2A CN115621123A (zh) 2022-11-07 2022-11-07 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115621123A true CN115621123A (zh) 2023-01-17

Family

ID=84879312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211387586.2A Pending CN115621123A (zh) 2022-11-07 2022-11-07 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115621123A (zh)

Similar Documents

Publication Publication Date Title
US9653571B2 (en) Freestanding spacer having sub-lithographic lateral dimension and method of forming same
US6429123B1 (en) Method of manufacturing buried metal lines having ultra fine features
CN109559978B (zh) 半导体结构及其形成方法
US20230354576A1 (en) Semiconductor structure having buried word lines
CN115621123A (zh) 半导体结构及其形成方法
US11189492B2 (en) Semiconductor structure and fabrication method thereof
CN112038231A (zh) 一种半导体器件的制造方法
CN110349908B (zh) 自对准接触结构及其形成方法
CN110349835A (zh) 一种半导体器件的制造方法和半导体器件
US20140036565A1 (en) Memory device and method of manufacturing memory structure
WO2024026933A1 (zh) 半导体结构及其形成方法
CN112908836B (zh) 半导体结构及其形成方法
WO2022183718A1 (zh) 半导体结构的制造方法和半导体结构
US20230335407A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
US20240049442A1 (en) Semiconductor structure and method for forming semiconductor structure
CN114068691B (zh) 半导体结构的形成方法
WO2024092947A1 (zh) 半导体结构及其形成方法
US20230282572A1 (en) Method for manufacturing semiconductor device and semiconductor device
WO2024026940A1 (zh) 半导体结构的形成方法
US20220231132A1 (en) Method for manufacturing self-aligned exchange gates and associated semiconducting device
US20240014038A1 (en) Method of manufacturing semiconductor structure using multi-layer hard mask
WO2024098672A1 (zh) 半导体结构及其制造方法
US20230116155A1 (en) Semiconductor structure and method for forming same
US20210320007A1 (en) Semiconductor structure and fabrication method thereof
CN107437547A (zh) 一种半导体器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination