CN115620782A - 只能读取预定次数的非易失性存储器设备 - Google Patents

Abstract

本公开的各实施例涉及只能读取预定次数的非易失性存储器设备。一种非易失性存储器设备包括存储器平面和处理器，存储器平面包括至少一个存储器区域，至少一个存储器区域包括具有两行和N列的存储器单元阵列，每个存储器单元包括具有控制栅极和浮置栅极的状态晶体管，状态晶体管能够由被掩埋在衬底中并且包括掩埋选择栅极的竖直选择晶体管选择，每列存储器单元包括一对孪生存储器单元，对孪生存储器单元的两个选择晶体管具有公共选择栅极，处理器被配置为在该存储器区域中存储包括一连串N位的信息，使得除了该连串中的最后一位之外，连串中的当前位存储在位于同一行上和两个相邻列上的两个存储器单元中，当前位和后续位分别存储在两个孪生单元中。

Description

只能读取预定次数的非易失性存储器设备

相关申请的交叉引用

本申请要求于2021年7月13日提交的法国专利申请No.2107581的优先权，该申请通过引用并入本文。

技术领域

本公开涉及非易失性存储器，并且具体地涉及只能读取一次或预定义次数的存储器。

背景技术

需要提出一种非易失性存储器结构，该存储器结构能够存储多个位的信息以使得难以或甚至不可能通过使用常规存储器读取方法来恢复所存储的信息的正确值。

还需要提出一种存储器结构，该存储器结构可以只能读取一次，或者至少只能读取预定义次数，以防止例如不怀好意的第三方为了多次使用所存储的数据进行欺诈行为而多次重复读取存储器。

发明内容

实施例提供了一种包括存储器平面的非易失性存储器设备，该存储器平面包括至少一个存储器区域，该至少一个存储器区域包括具有两行和N列的存储器单元阵列。

每个存储器单元包括具有控制栅极和浮置栅极的状态晶体管，该状态晶体管能够由被掩埋在衬底中并且包括掩埋选择栅极的竖直选择晶体管选择。

每列存储器单元包括一对孪生存储器单元。

当这对存储器单元的两个选择晶体管具有公共选择栅极时，两个存储器单元称为孪生(twin)。

存储器设备还包括被配置为将包括一连串N位的信息存储在存储器区域中的处理装置。

该N位的信息可以包括对存储N位有用的数据，例如密钥，或者包括对存储M位有用的数据，其中M小于N，并且N-M个虚拟位具有例如预定义值。

有利地，上述信息的存储被执行，使得除了该连串中的最后一位之外，

-上述一连串位中的当前位存储在位于同一行上和两个相邻列上的两个存储器单元中，并且

-当前位和后续位分别存储在两个孪生单元中。

这种孪生单元结构与存储器区域的方格类型的这种填充和当前位在两个存储器单元中的冗余存储相结合，导致信息的稳健存储并且使得难以恢复信息的位的正确值，特别是在用常规方法读取这些存储器单元时。

在这点上，为了确保位的正确读取，处理装置有利地被配置为：为了能够读取被存储在第一孪生单元中的位，预先将存储在第二孪生单元中的位替换为具有参考值的参考位，该参考值被选择以使存储在第一孪生单元中的位的值的正确恢复成为可能。该参考值例如是与孪生存储器单元的编程状态相对应的逻辑值0。

实际上，由于两个孪生单元被同时选择，被存储在第二孪生单元中的位的值不应当可选地“屏蔽”(例如，如果该值等于1)存储在第一孪生单元中的位的值。

此外，处理装置进一步有利地被配置为依次读取信息的N位，并且对于除了最后一位之外的该连串中的每个其他位，在能够读取上述连串中的后续位之前，将上述信息的已经读取的当前位替换为参考位。

在能够读取信息的后续位之前用参考位替换每个已经读取的位的这种读取相当于在读取这些位时“破坏”这些位，最后一位除外，并且因此使所存储的信息无法重新恢复。

存储器区域和因此存储器设备因此只能被读取一次以仅传递所存储的信息一次。

当然，根据一个实施例，存储器设备可以包括多个存储器区域，该多个存储器区域旨在包含相同的N位的信息，并且处理装置随后被配置为依次读取各个存储器区域。

因此，利用该实施例，可以读取与存储器区域一样多的所存储的信息。

该存储器区域的数目当然取决于为存储器设备的使用而设想的应用。

根据一个实施例，存储器区域包括连接到对应列的该对孪生单元的状态晶体管的漏极的每列一个单位线、以及连接到对应行的存储器单元的状态晶体管的所有控制栅极的每行存储器单元一个栅极控制线。

根据一个实施例，处理装置包括列解码器，列解码器被配置为个体地选择与位于存储器区域的两端处的两列相关联的两个位线，并且同时选择两个相邻位，以用于该信息的存储操作以及用于该位的读取和预先替换操作。

列解码器的这种非限制性示例使得可以实现上述特定存储和读取。

每个存储器单元具有第一状态，例如擦除状态，其中它存储具有第一逻辑值(例如，逻辑值1)的位；以及第二状态，例如编程状态，其中它存储具有第二逻辑值(例如，逻辑值0)的位，并且参考位(其替换已经读取的位以使得可以读取后续位)有利地具有第二逻辑值。

有利地，存储器单元的状态晶体管被配置为当存储器单元处于第一状态时通常导通，并且当存储器单元处于第二状态时截止。

获取这种状态晶体管的一种简单方式是提供耗尽型的状态晶体管。

此外，根据一个实施例，状态晶体管在存储器单元的第一状态下具有负阈值电压并且低于原始状态下存储器单元的状态晶体管的阈值电压，而在存储器单元的第二状态下，状态晶体管的阈值电压为正并且高于原始状态下存储器单元的状态晶体管的阈值电压。

尽管这不是必需的，但特别有趣的是，每个存储器单元的状态晶体管的沟道包括注入在衬底中的表面处并且被配置为使得存储器单元以耗尽模式操作的沟道。

实际上，这将使得例如在读取期间在控制栅极上施加零电压成为可能。

实际上，在状态晶体管为耗尽类型(deletion type)的情况下，当存储器单元处于原始状态并且零电压被施加在控制栅极上时，状态晶体管的通常导通特性与它在存储器单元的原始状态下的阈值电压的值有关，例如，该阈值电压可以被选择为负或基本为零。

此外，在存储器单元的这两种状态(擦除和编程)下状态晶体管的阈值电压位于原始状态下存储器单元的状态晶体管的阈值电压的任一侧。

因此，可以配置处理装置使得它们在读取该存储器单元的操作期间在该存储器单元的状态晶体管的控制栅极上施加零读取电压。

实际上，利用这种零读取电压，可以区分存储器单元的状态，因为处于其第一状态下的存储器单元(例如，已擦除单元)的状态晶体管将通常导通，因为其阈值电压将低于原始单元的电压，而该状态晶体管在存在处于其第二状态的存储器单元(例如，已编程单元)的情况下将截止，因为此时的阈值电压将为正。

存储器单元的第一状态对应于单元的擦除状态并且第一逻辑值为1，并且存储器单元的第二状态对应于单元的编程状态并且第二逻辑值为0，并且处理装置被配置为：为了替换已经读取的位，对包含这个已经读取的位的两个存储器单元进行编程。

特别有利的是，在将信息存储在存储器区域中之前，存储器区域的所有存储器单元都处于擦除状态。

实际上，在这种情况下，在存储逻辑0之前对存储器单元进行编程就足够了。

另外的实施例提供了一种方法，该方法包括将包括一连串N位的信息存储在非易失性存储器设备中。

该设备包括存储器平面，该存储器平面包括至少一个存储器区域，至少一个存储器区域包括具有两行和N列的存储器单元阵列，每个存储器单元包括具有控制栅极和浮置栅极的状态晶体管，状态晶体管能够由被掩埋在衬底中并且包括掩埋选择栅极的竖直选择晶体管选择，每列存储器单元包括一对孪生存储器单元，该对孪生存储器单元的两个选择晶体管具有公共选择栅极。

执行N位的存储，使得除了该连串中的最后一位之外，上述一连串位中的当前位存储在位于同一行上和两个相邻列上的两个存储器单元中，并且当前位和后续位分别存储在两个孪生单元中。

根据一个实施例，该方法包括：为了能够读取被存储在第一孪生单元中的位，将存储在第二孪生单元中的位替换为具有参考值的参考位，该参考值被选择使得存储在第一孪生单元中的位的值的正确恢复是可能的。

根据一个实施例，该方法还包括依次读取N位，并且对于除了最后一位之外的该连串中的每一位，在能够读取上述连串中的后续位之前，将已经读取的当前位替换为参考位。

根据一个实施例，该方法包括在读取该存储器单元的操作期间在该存储器单元的状态晶体管的控制栅极上施加零读取电压。

根据一个实施例，该方法包括个体地选择与位于存储器区域的两端处的两列相关联的两个位线，并且同时选择两个相邻位，以用于该信息的存储操作以及用于该位的读取和预先替换操作。

根据一个实施例，其中每个存储器单元具有其中存储逻辑1的与单元的擦除状态相对应的第一状态和其中存储逻辑0的与单元的编程状态相对应的第二状态，该方法包括：为了替换已经读取的位，对包含该已经读取的位的两个存储器单元进行编程。

根据一个实施例，该方法包括：在将该信息存储在存储器区域中之前，擦除存储器区域的所有存储器单元。

根据一个实施例，该方法包括将上述信息存储在多个存储器区域中，并且依次读取各个存储器区域。

附图说明

本发明的其他优点和特征在查看非限制性实现和实施例的详细描述以及附图后将变得很清楚，在附图中：

图1示出了分裂栅型的非易失性存储器单元；

图2示出了具有存储器单元和每列一个单位线的存储器平面结构；

图3示出了属于同一列和两行的两个孪生单元；

图4示意性地示出了分别与例如已擦除、原始和已编程存储器单元相对应的各种阈值电压；

图5示出了列解码器个体地选择与位于存储器区域的两端处的两列相关联的两个位线；

图6示出了在将信息存储在存储器区域中之前存储器区域的所有存储器单元都处于擦除状态；

图7示出了列解码器在逻辑信号的帮助下选择两个位线；

图8示出了列解码器在另一逻辑信号的帮助下选择两个位线；

图9示出了通过选择位线和通过选择栅极控制线来执行写入操作；

图10示出了在写入操作结束时获取存储器区域的方格填充；

图11示出了在读取存储器单元之前将存储在孪生单元中的值替换为参考位；

图12示出了读取两个孪生单元；

图13示出了可以获取数据的逻辑值的正确恢复；

图14示出了选择两个位线；

图15示出了在读取之前对单元进行编程；

图16示出了读取单元；

图17示出了对孪生单元进行编程；

图18示出了读取孪生单元；以及

图19示出了包括K个区域的存储器平面PM。

具体实施方式

在图1中，标号M表示分裂栅类型的非易失性存储器单元，例如具有掩埋在集成电路的衬底中的竖直栅极的选择晶体管类型的非易失性存储器单元。

更具体地，存储器单元M包括状态晶体管T，该状态晶体管T包括浮置栅极FG，浮置栅极FG的顶部是连接到栅极控制线CGL的控制栅极CG。

状态晶体管T的漏极(D)连接到位线BL，而状态晶体管T的源极(S)连接到选择晶体管ST的漏极。

选择晶体管ST包括连接到字线WL的栅极CSG。

选择晶体管ST的源极(S)连接到源极线SL。

作为示例，图2示出了存储器平面PM结构，每列具有一个单位线，该存储器平面PM结构包括专利申请US 2013/0228846中描述的类型的存储器单元Mi,j、Mi,j+1、Mi-1,j、Mi-1,j+1。

组“i”的存储器单元Mi,j和Mi,j+1属于存储器平面的组i的行(row)或行(line)，并且连接到字线WLi-1,i和栅极控制线CGLi。

组“i-1”的存储器单元Mi-1,j和Mi-1,j+1属于存储器平面的组“i-1”的行(row)或行(line)，并且连接到字线WLi-1,i和栅极控制线CGLi-1。

属于列j的组“j”的存储器单元Mi,j和Mi-1,j可以通过单位线BLj进行读写访问，并且组“j-1”的存储器单元Mi,j+1和Mi-1,j+1可以通过单位线BLj+1进行读写访问。

每个存储器单元包括浮置栅极FG晶体管，分别为Ti,j、Ti,j+1、Ti-1,j、Ti-1,j+1。晶体管Ti,j和Ti-1,j的漏极(D)区连接到位线BLj，并且晶体管Ti,j+1和Ti-1,j+1的漏极端子连接到位线BLj+1。晶体管Ti,j和Ti,j+1的控制栅极CG连接到栅极控制线CGLi，并且浮置栅极晶体管Ti-1,j和Ti-1,j+1的控制栅极CG连接到栅极控制线CGLi-1。

每个浮置栅极晶体管的源极(S)端子通过选择晶体管ST连接到源极线SL。存储器单元Mi,j和Mi-1,j的选择晶体管ST具有公共选择栅极CSG，并且因此两个存储器单元称为“孪生”。同样，存储器单元Mi,j+1和Mi-1,j+1是孪生存储器单元，并且它们的选择晶体管ST具有公共选择栅极CSG。

每个选择栅极CSG是掩埋在其中产生存储器平面PM的衬底中的竖直栅极，源极线SL也被掩埋。孪生存储器单元的这些公共选择栅极CSG连接到字线WLi-1,i。

如图3所示，并且如上所述，图2的存储器设备的每个状态晶体管与掩埋在衬底SB中的竖直选择晶体管协作。

状态晶体管的沟道ZCH称为ZCH。

连接到两个状态晶体管Ti,j和Ti+1,j的选择晶体管ST各自具有竖直沟道ZCV和掩埋竖直公共选择栅极CSG。应当注意，为了简化附图，用于将掩埋公共栅极CSG连接到对应字线WLi,i+1的触点未示出。

图3更具体地示出了属于同一列j和两行i和i+1的两个孪晶单元Mi,j和Mi+1,j。

它们的漏极连接到作为列j的唯一位线的同一位线BLj。

每个存储器单元具有第一状态，例如擦除状态，其中它存储具有第一逻辑值(例如，逻辑值1)的位；以及第二状态，例如编程状态，其中它存储具有第二逻辑值(例如，逻辑值0)的位。

有利地，存储器单元的状态晶体管被配置为当存储器单元处于第一状态时通常导通，并且当存储器单元处于第二状态时截止。

获取这种状态晶体管的一种简单方式是提供例如耗尽型的状态晶体管，如在公开的法国专利申请第3049380号中描述的。

如本领域技术人员所熟知的，在没有控制电压被施加在状态晶体管的控制栅极(连接到地的控制栅极)上的情况下，耗尽型MOS晶体管通常导通，并且因此没有控制电压通过电容耦合被施加在浮置栅极上。因此状态晶体管称为“通常导通”。另一方面，随着控制栅极上存在的控制电压的绝对值增加(变得越来越负)，晶体管变得越来越不导电，最终在超过阻断电压(blocking voltage)之后截止。

状态晶体管的沟道ZCH有利地是表面沟道，使得它能够通过在状态晶体管的控制栅极上施加可接受的控制电压来阻断沟道的导通。

掺杂剂的注入能量限定沟道ZCH的深度。例如，该能量可以在5keV到100keV之间，从而导致大约100nm的沟道深度。

在N型导电性沟道的情况下，注入的掺杂剂例如可以是砷As，并且掺杂剂的浓度决定了原始状态下存储器单元的状态晶体管的阈值电压Vth0。这里，状态晶体管被配置为具有这样的负阈值电压Vth0。在这点上，可以使用10¹²原子/cm²到10¹⁴原子/cm³之间的注入掺杂剂剂量。

使用这样的掺杂剂剂量，可以获取例如在-1伏到-0.5伏之间的负电压Vth0。

图4示意性地示出了各种阈值电压Vthe、Vth0和Vthp，它们分别对应于例如已擦除、原始和已编程存储器单元。

在读取模式下，可以在状态晶体管的控制栅极CG上施加零读取电压，并且可以在位线BL上施加正电压。

由于状态晶体管处于具有负电压Vth0的耗尽模式，因此对于原始存储器单元，也就是说，当浮置栅极中不存在电荷时，它是通常导通的。

因此，图4强调了已擦除存储器单元的状态晶体管将通常导通，而已编程存储器单元的状态晶体管将截止。此外，在控制栅极上并且因此在状态晶体管的浮置栅极FG上施加零电压的事实不会引起读取应力。

此外，浮置栅极晶体管的编程或擦除在此通过利用(多个)高压注入热电子而在晶体管的栅极中注入或提取电荷来执行。

更具体地，存储器单元的擦除通过将施加到衬底的正电压与施加到其浮置栅极状态晶体管的控制栅极的负电压组合来确保。

对于孪生单元，如果只希望同时擦除它，则在其状态晶体管的控制栅极上施加正电压。

存储器单元的编程可以例如通过向相关位线施加正电压、通过向衬底施加零电压以及在其浮置栅极状态晶体管的控制栅极上施加正电压来确保。

对要编程的这种存储器单元的选择通过在相关字线上施加高于状态晶体管的阈值电压的正电压来执行。

关于孪生单元，如果只希望同时对其进行编程，则在其状态晶体管的控制栅极上施加相当负的电压，例如-0.5伏或-1伏或零。

最后，如上所述，存储器单元的读取通过向其状态晶体管的控制栅极CG施加零电压以及向对应位线施加正电压来确保。

对要读取的这种存储器单元的选择通过在相关字线上施加高于状态晶体管的阈值电压的正电压来执行。

实际上，将在读取模式下在存储器平面的所有单元上施加零电压。

因此，将同时读取所选择的两个孪生单元。

此外，如果列解码器也被配置为同时选择两个相邻位线，则将同时读取两个对应孪生单元对，如下文将更详细地看到的。

现在更具体地参考图5并且在下文中更具体地描述实施例。

在图5中，参考DM表示包括存储器平面PM的存储器设备，该存储器平面PM包括存储器区域ZM。

这里，该存储器区域ZM包含具有两行(row)或行(line)L0和L1以及N列(这里是32列)的存储器单元Mi,j的阵列。

存储器单元Mi,j是诸如参考前述附图描述的那些存储器单元。

在本示例中，i指定行(row)或行(line)索引，并且i等于0或1。

索引j指定列索引，并且在该示例中从0到31之间变化。

存储器区域ZM旨在存储包括N个二进制数据D0-D31的信息。

存储器设备DM还包括处理装置MTR，该处理装置MTR尤其包括常规结构的线解码器DECR，并且被配置为在字线WL0,1上以及在栅极控制线CGL0和CGL1上传递电压。

处理装置还包括列解码器DECC。

该列解码器DECC在此包括一组开关SW0-SW31，每个开关包括并联的两个MOS晶体管。

开关SWj的第一端子连接到对应位线BLj。

开关SWJ的第二端子通过读取信号在其栅极上控制的MOS晶体管连接到读取放大器AMP电路，或者通过编程PROG控制信号在其栅极上控制的另一MOS晶体管与常规结构的编程装置PRGL连接。

这些READ和PROG信号由处理装置MTR根据我们是处于读取阶段还是处于编程阶段来传递。

如图5所示，列解码器DECC被配置为通过逻辑信号COL0和COL31个体地选择与位于存储器区域ZM的两端处的两列相关联的两个位线BL0和BL31。

此外，列解码器还被配置为通过逻辑信号COLjj+1同时选择两个相邻位线BLj和BLj+1。

对两个位线BL0和BL31的这种个体选择以及对两个相邻位线的同时选择是为了在存储器区域ZM的存储器单元中存储信息D0-D31的操作以及是为了读取操作而执行的，这将在下文中更详细地看到，包括预先将位替换为参考位，在这种情况下是逻辑值0的位。

逻辑信号COL0、COL31和COLjj+1由逻辑装置MCC传递。

如上所述，存储器区域旨在存储32个数据位D0-D31。

另外，如图6所示，在将该信息存储在存储器区域ZM中之前，存储器区域ZM的所有存储器单元都处于擦除状态，也就是说，它们都包含逻辑值1。

现在更具体地参考图7至图10来说明信息的N位D0-D31在存储器区域ZM中的依次写入。

一般而言，由于存储器区域ZM的存储器单元的初始状态为擦除状态，也就是说，包含逻辑“1”，因此不会在存储器单元中进行操作以在其中写入具有逻辑值“1”的数据。

另一方面，在要写入该单元的数据为“0”的情况下，将执行对存储器单元进行编程的操作。

上面已经指出了要施加在位线、衬底、控制栅极和字线上以对单元进行选择和编程的电压。

同样，上面已经指出了要施加在位线、控制栅极和字线上以选择和读取单元的电压。

在图7中，列解码器DECC在逻辑信号COL1的帮助下选择两个位线BL0和BL1。

此外，选择栅极控制线CGLl。

因此，数据D0被写入存储器单元M1,0和存储器单元M1,1两者中。

然后，如图8所示，列解码器在逻辑信号COL12的帮助下选择两个位线BL1和BL2。

此外，这次选择栅极控制线CGL0。

因此，信息的第二数据D1同时存储在第一行L0的两个存储器单元M0,2和M0,3中。

随后依次继续写入操作，直到信息的最后数据D31已经被写入存储器单元M0,31。

这通过利用逻辑信号COL31选择位线BL31并且通过选择栅极控制线CGL0(图9)来执行。

在该写入操作结束时，如图10所示，获取了存储器区域的方格填充，使得除了最后数据D31之外的其他数据存储在同一行的两个相邻存储器单元中，并且两个连续数据分别存储在同一列的两个孪生单元中。

此外，存储数据D0的M1,0的孪生单元M0,0存储值1，而最后数据D31存储在存储数据D30的存储器单元M1,31的孪生存储器单元M0,31中。

现在更具体地参考图11至图18来说明读取存储在存储器区域ZM中的信息的示例。

由于在读取期间在存储器区域的所有存储器单元的控制栅极上施加零电压(接地GND)，所以列的第一孪生存储器单元的读取同时导致第二孪生单元的读取。

然而，如果第一孪生单元包含逻辑“1”，则该逻辑“1”将屏蔽位于第二孪生单元中的数据的读取值。

实际上，这两个孪生单元的读取将始终给出逻辑“1”，而不管存储数据的值。

这就是为什么有必要在读取存储器单元之前将存储在其孪生单元中的值替换为所选择的参考位以便能够正确地恢复所存储的数据的原因。在这种情况下，该参考位将具有值“0”，其对应于孪生单元的先前编程，以便在其中存储“0”。

这在图11中进行了说明。

更具体地，在逻辑信号COL0的帮助下，位线BL0被选择，并且在线控制信号CGL0的帮助下，存储器单元M0,0被编程以便在其中存储逻辑“0”。

然后，可以执行两个孪生单元M0,0的读取以在其中存储逻辑“0”。

然后，如图12所示，可以通过在逻辑信号COL0的帮助下选择位线BL0来始终执行两个孪生单元M0,0和M1,0的读取。

另外，这一次，数据D0被正确读取。

实际上，如果数据D0等于0，则值0将被读取放大器AMP电路有效地读取。

另外，如果数据D0的逻辑值等于1，则读取放大器AMP电路将读取逻辑“1”。

随后，如图13和图14所示，将执行数据D1的读取。

另外，由于此时列译码器将同时选择两个位线BL0和BL1，并且零电压GND被施加在所有存储器单元的状态晶体管控制栅极上，因此将同时读取位于“0”列的两个孪生单元和位于“1”列的两个孪生单元。

此外，为了获取数据D1的逻辑值的正确恢复，在读取该数据D1之前，不仅需要将单元D1的孪生单元编程为值“0”，而且还需要对包括先前读取的数据D0的单元进行编程。

这在图13中示出。

可以看出，在该先前的编程步骤中，由于通过逻辑信号COL01对位线BL0和BL1的选择以及由于在栅极控制线CGL1上施加编程电压，存储器单元M1,0和M1,1用逻辑值“0”被编程。

因此，如图14所示，对两个位线BL0和BL1的选择以及在状态晶体管的控制栅极上施加零电压GND导致同时读取数据D1的逻辑值和存储在存储器单元M0,0、M1,0和M1,1中的三个逻辑值“0”。

因此，数据D1的逻辑值被正确恢复。实际上，如果该数据等于0，则读取放大器电路将有效地读取“0”，而如果该逻辑值等于1，则读取放大器电路将有效地读取“1”。

因此，这里应当注意，不仅在先编程使得可以执行要读取的数据的正确恢复，而且这种在先编程也破坏了先前已经读取的数据。

图15和图16说明了后续数据D2的读取。

在该读取之前，执行单元M0,1和M0,2(图15)的编程，然后执行存储在存储器单元M1,2(图16)中的数据D2的读取。

数据D1因此已经被破坏。

图17和图18示出了最后数据D31的读取。

在这点上，如图17所示，执行孪生单元M1,31的预先编程，然后如图18所示，读取存储在存储器单元M0,31中的单元D31。

在该读取结束时，注意，除了最后单元M0,31之外的所有存储器单元都存储逻辑0。

所存储的信息的N个二进制数据的读取因此破坏了该信息的所有位，最后一位除外。

此外，因此不再可能再次读取该信息。

这里，存储器设备因此包括只能读取一次的存储器。

如果希望提供可以读取预定次数(例如，K次)的存储器设备，则如图19中示意性示出的，提供包括K个区域ZM(ZM1-ZMK)的存储器平面PM是可能的。

这些区域将如上面针对区域ZM所指示的那样被依次读取，从而使得可以仅读取信息K次。

虽然已经参考说明性实施例描述了本发明，但本说明书不旨在被解释为限制意义。参考本说明书，本领域技术人员将清楚说明性实施例以及本发明的其他实施例的各种修改和组合。因此，所附权利要求旨在涵盖任何这样的修改或实施例。

Claims (20)

1.一种非易失性存储器设备，包括：

存储器平面，包括至少一个存储器区域，所述至少一个存储器区域包括具有两行和N列的存储器单元阵列，

其中每个存储器单元包括具有控制栅极和浮置栅极的状态晶体管，所述状态晶体管能够由被掩埋在衬底中并且包括掩埋选择栅极的竖直选择晶体管选择，以及

其中每列存储器单元包括一对孪生存储器单元，所述一对孪生存储器单元的两个选择晶体管具有公共选择栅极；以及

处理器，被配置为在所述存储器区域中存储包括一连串N位的信息，使得除了所述连串中的最后一位之外，所述连串中的当前位存储在位于同一行上和两个相邻列上的两个存储器单元中，并且当前位和后续位分别存储在两个孪生单元中。

2.根据权利要求1所述的设备，其中所述处理器被配置为：为了能够读取被存储在第一孪生单元中的位，预先将存储在第二孪生单元中的位替换为具有参考值的参考位，所述参考值被选择以使能够正确恢复存储在所述第一孪生单元中的所述位的值。

3.根据权利要求2所述的设备，其中所述处理器还被配置为依次读取所述信息的所述N位，并且在能够读取所述连串中的后续位之前，将所述信息的已经读取的当前位替换为所述参考位。

4.根据权利要求1所述的设备，其中所述存储器区域包括连接到对应列的所述一对孪生单元的所述状态晶体管的漏极的每列一个单位线、以及连接到对应行的所述存储器单元的所述状态晶体管的所有所述控制栅极的每行存储器单元一个栅极控制线。

5.根据权利要求1所述的设备，其中所述处理器包括列解码器，所述列解码器被配置为个体地选择与位于所述存储器区域的两端处的两列相关联的两个位线，并且同时选择两个相邻位，以用于存储所述信息以及用于读取和预先替换所述位。

6.根据权利要求1所述的设备，其中每个存储器单元具有存储具有第一逻辑值的位的第一状态和存储具有第二逻辑值的位的第二状态，并且其中参考位具有所述第二逻辑值。

7.根据权利要求6所述的设备，其中所述存储器单元的所述状态晶体管被配置为当所述存储器单元处于所述第一状态时通常导通，并且当所述存储器单元处于第二状态时截止。

8.根据权利要求7所述的设备，其中所述状态晶体管为耗尽型，其中所述状态晶体管在所述存储器单元的所述第一状态下，具有负阈值电压、以及相比于原始状态下所述存储器单元的所述状态晶体管的所述阈值电压的更低电压，并且其中所述状态晶体管在所述存储器单元的所述第二状态下，具有正阈值电压、以及相比于所述原始状态下所述存储器单元的所述状态晶体管的所述阈值电压的更高电压。

9.根据权利要求8所述的设备，其中所述处理器被配置为在所述存储器单元的读取操作期间，在所述存储器单元的所述状态晶体管的所述控制栅极上施加零读取电压。

10.根据权利要求8所述的设备，其中所述存储器单元的所述第一状态对应于所述单元的擦除状态，并且所述第一逻辑值是1，所述存储器单元的所述第二状态对应于所述单元的编程状态，并且所述第二逻辑值是0。

11.根据权利要求10所述的设备，其中在将所述信息存储在所述存储器区域中之前，所述存储器区域的所有所述存储器单元都处于擦除状态。

12.根据权利要求1所述的设备，还包括被配置为包含相同的N位的信息的多个存储器区域，并且其中所述处理器被配置为依次读取各个存储器区域。

13.一种用于在非易失性存储器设备中存储包括一连串N位的信息的方法，其中所述设备包括存储器平面，所述存储器平面包括至少一个存储器区域，所述至少一个存储器区域包括具有两行和N列的存储器单元阵列，每个存储器单元包括具有控制栅极和浮置栅极的状态晶体管，所述状态晶体管能够由被掩埋在衬底中并且包括掩埋选择栅极的竖直选择晶体管选择，每列存储器单元包括一对孪生存储器单元，所述一对孪生存储器单元的两个选择晶体管具有公共选择栅极，所述方法包括：

存储N位，使得除了所述连串中的最后一位之外，所述连串中的当前位存储在位于同一行上和两个相邻列上的两个存储器单元中，并且使得当前位和后续位分别存储在两个孪生单元中。

14.根据权利要求13所述的方法，还包括：在读取存储在第一孪生单元中的位之前，将存储在第二孪生单元中的位替换为具有参考值的参考位，所述参考值被选择使得能够正确恢复存储在所述第一孪生单元中的所述位的值。

15.根据权利要求14所述的方法，还包括：依次读取所述N位，并且在能够读取所述连串中的后续位之前，将所述连串中的已经读取的当前位替换为所述参考位。

16.根据权利要求14所述的方法，还包括：在读取所述存储器单元的同时在所述存储器单元的所述状态晶体管的所述控制栅极上施加零读取电压。

17.根据权利要求13所述的方法，还包括：个体地选择与位于所述存储器区域的两端处的两列相关联的两个位线，并且同时选择两个相邻位，以用于存储所述信息以及用于读取和预先替换所述位。

18.根据权利要求13所述的方法，其中每个存储器单元具有存储逻辑1的与所述单元的擦除状态相对应的第一状态、以及存储逻辑0的与所述单元的编程状态相对应的第二状态，并且其中所述方法还包括：为了替换已经读取的位，对包含所述已经读取的位的两个存储器单元进行编程。

19.根据权利要求18所述的方法，还包括：在将所述信息存储在所述存储器区域中之前，擦除所述存储器区域的所有所述存储器单元。

20.根据权利要求13所述的方法，还包括：

将所述信息存储在多个存储器区域中；以及

依次读取各个存储器区域。

Images