CN115602115A - 像素电路和包括该像素电路的显示装置 - Google Patents

像素电路和包括该像素电路的显示装置 Download PDF

Info

Publication number
CN115602115A
CN115602115A CN202210719067.5A CN202210719067A CN115602115A CN 115602115 A CN115602115 A CN 115602115A CN 202210719067 A CN202210719067 A CN 202210719067A CN 115602115 A CN115602115 A CN 115602115A
Authority
CN
China
Prior art keywords
gate
voltage
node
pulse
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210719067.5A
Other languages
English (en)
Inventor
李龙源
李炫受
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210166802A external-priority patent/KR102678891B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN115602115A publication Critical patent/CN115602115A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

公开了一种像素电路和包括该像素电路的显示装置。本公开内容的像素电路包括：驱动元件，该驱动元件包括连接至像素驱动电压被施加至的第一节点的第一电极、连接至第二节点的栅电极、以及连接至第三节点的第二电极，并且被配置成向发光元件提供电流；第一开关元件，其被配置成根据扫描脉冲的栅极导通电压而导通，以向第二节点提供数据电压；以及第二开关元件，其被配置成根据与扫描脉冲反相地生成的发光控制脉冲的栅极关断电压而关断。

Description

像素电路和包括该像素电路的显示装置
相关申请的交叉引用
本申请要求2021年7月8日提交的韩国专利申请第10-2021-0089923号和2021年11月29日提交的韩国专利申请第10-2021-0166802号的优先权和权益，其全部公开内容以引用的方式并入本文。
技术领域
本公开内容涉及像素电路和包括该像素电路的显示装置。
背景技术
电致发光显示装置根据发光层的材料可以分为无机发光显示装置和有机发光显示装置。有源矩阵型有机发光显示装置包括自身发光的有机发光二极管(以下简称“OLED”)，并且具有响应速度快、发光效率高、亮度高且视角宽的优点。在有机发光显示装置中，OLED(有机发光二极管)形成在每个像素中。有机发光显示装置具有快的响应速度、优异的发光效率、优异的亮度和优异的视角，并且由于黑色灰度可以表示为全黑，因此还具有优异的对比度和颜色再现性。
有机发光显示装置的像素电路包括：发光元件、用于驱动发光元件的驱动元件、以及一个或更多个开关元件。开关元件根据栅极电压导通/关断，以连接或阻断像素电路的主节点。驱动元件和开关元件可以实现为晶体管。
低电位电源电压被公共地施加至有机发光显示装置的像素。在像素电路中，当通过电容器连接至低电位电源电压的开关元件导通时，可能在低电位电源电压中生成纹波(ripple)。在这种情况下，流过发光元件的电流可能会改变，这进而可能导致像素亮度的变化。当屏幕上显示串扰图案(crosstalk pattern)的图像时，低电位电源电压的纹波可能导致像素线之间的充电状态不均匀，从而导致像素线之间的亮度差异。
发明内容
本公开内容是为了解决上述必要性和/或缺陷而做出的。
本公开内容提供了一种能够防止由于在像素之间公共施加的低电位电源电压的纹波导致的图像质量劣化的像素电路以及包括该像素电路的显示装置。
本公开内容解决的缺陷不限于上述缺陷，而是本公开内容能够解决的其他缺陷对于本领域技术人员来说将从以下描述中变得明显。
根据本公开内容的实施方式的像素电路包括：驱动元件，该驱动元件包括连接至像素驱动电压被施加至的第一节点的第一电极、连接至第二节点的栅电极、以及连接至第三节点的第二电极，并被配置成向发光元件提供电流；第一开关元件，其被配置成根据扫描脉冲的栅极导通电压而导通以向第二节点提供数据电压；第二开关元件，其被配置成根据与扫描脉冲反相地生成的发光控制脉冲的栅极关断电压而关断；以及电容器，其被配置成连接在第二节点与第三节点之间。
根据本公开内容的另一实施方式的像素电路包括：驱动元件，该驱动元件包括连接至像素驱动电压被施加至的第一节点的第一电极、连接至第二节点的栅电极、以及连接至第三节点的第二电极，并且被配置成向发光元件提供电流；第一开关元件，其被配置成根据扫描脉冲的栅极导通电压而导通以向第二节点提供数据电压；第二开关元件，其被配置成根据发光控制脉冲的栅极关断电压而关断；第三开关元件，其被配置成根据感测脉冲的栅极导通电压而导通，以向第三节点提供参考电压；以及电容器，其被配置成连接在第二节点与第三节点之间。发光控制脉冲被生成为感测脉冲的反相脉冲。
根据本公开内容的又一实施方式的像素电路包括：驱动元件，该驱动元件包括连接至第一恒定电压被施加至的第一节点的第一电极、连接至第二节点的栅电极、以及连接至第三节点的第二电极，并且被配置成向发光元件提供电流；第一开关元件，其被配置成根据第一栅极脉冲的栅极导通电压而导通，以向第二节点提供数据电压；第二开关元件，其被配置成根据第二栅极脉冲的栅极关断电压而关断；第三开关元件，其被配置成根据第三栅极脉冲的栅极导通电压而导通，以向第三节点提供第二恒定电压；第四开关元件，其被配置成根据第四栅极脉冲的栅极导通电压而导通，以向第二节点施加第三恒定电压；以及电容器，其被配置成连接在第二节点与第三节点之间。
第二栅极脉冲在第三栅极脉冲反相为栅极导通电压时反相为栅极关断电压，并且在第一栅极脉冲反相为栅极导通电压时反相为栅极导通电压电压。
根据本公开内容的另一实施方式的像素电路包括：驱动元件，该驱动元件包括连接至第一节点的第一电极、连接至第二节点的第一栅电极、连接至第三节点的第二电极、以及连接至第四节点的第二栅电极；发光元件，其包括连接至第四节点的阳极电极和被施加低电位电源电压的阴极电极，并且被配置成根据来自驱动元件的电流被驱动；第一开关元件，其被配置成根据第一扫描脉冲的栅极导通电压而导通，以向第五节点提供数据电压；第二开关元件，其连接在第三节点与第四节点之间，以根据第二发光控制脉冲的栅极关断电压而关断；第三开关元件，其被配置成根据第三扫描脉冲的栅极导通电压而导通，以向第三节点提供参考电压；第四开关元件，其被配置成根据第二扫描脉冲的栅极导通电压而导通，以将驱动元件的第一栅电极与驱动元件的第一电极连接；第五开关元件，其被配置成根据第一发光控制脉冲的栅极关断电压而关断，以阻断被施加像素驱动电压的电力线与第一节点之间的电流路径；第六开关元件，其被配置成根据第二扫描脉冲的栅极导通电压而导通，以向第五节点提供初始化电压；第七开关元件，其被配置成根据第三扫描脉冲的栅极导通电压而导通，以向第四节点提供初始化电压；第一电容器，其连接在第二节点与第五节点之间；以及第二电容器，其连接在第三节点与第五节点之间。
第二发光控制脉冲在第二扫描脉冲和第三扫描脉冲中的至少一个为栅极导通电压时被生成为栅极关断电压，或者第二发光控制脉冲仅在第二扫描脉冲为栅极导通电压时被生成为栅极关断电压。
根据本公开的另一实施方式的像素电路包括：驱动元件，其包括连接至第一节点的第一电极、连接至第二节点的栅电极、以及连接至第三节点的第二电极，并且被配置成向发光元件提供电流；第一开关元件，其被配置成根据第一扫描脉冲的栅极导通电压而导通以向第二节点提供数据电压；第二开关元件，其被配置成根据第二发光控制脉冲的栅极关断电压而关断，以阻断驱动元件与发光元件之间的电流路径；第三开关元件，其被配置成根据第三扫描脉冲的栅极导通电压而导通，以向第三节点提供初始化电压；第四开关元件，其被配置成根据第二扫描脉的栅极导通电压而导通，以向第二节点提供参考电压；第五开关元件，其被配置成根据第一发光控制脉冲的栅极导通电压而导通，以向第一节点提供像素驱动电压；第一电容器，其连接在第二节点与第四节点之间；以及第二电容器，其一端连接至第四节点，并且另一端被施加像素驱动电压。第二发光控制脉冲在第三扫描脉冲反相为栅极导通电压时反相为栅极关断电压，并且在第一扫描脉冲反相为栅极导通电压时反相为栅极导通电压。
本公开内容的显示装置包括上述像素电路中的至少之一。
本公开内容可以通过在公共地施加至像素的低电位电源电压中可能出现纹波的部分中、阻断驱动元件与发光元件之间的电流路径来减轻低电位电源电压的纹波缺陷。
本公开内容可以通过经由接收输出另外的栅极脉冲的移位寄存器的输出信号来生成用于控制用于阻断电流路径的开关元件的信号，来实现显示装置的窄边框。
本公开内容的效果不限于上述效果，并且本领域技术人员将从所附权利要求清楚地理解以上未提及的其他效果。
附图说明
本发明的上述和其他目的、特征和优点将通过参考附图详细描述其示例性实施方式而对本领域技术人员而言变得更加明显，其中：
图1是示出了根据本公开内容的实施方式的显示装置的框图；
图2是示出了图1中所示的显示面板的截面结构的截面图；
图3是示出了根据本公开内容的实施方式的栅极驱动器的移位寄存器以及连接至移位寄存器的输出节点的EM发生器的图；
图4是示出了图3中所示的移位寄存器的输入/输出信号的波形图；
图5是示出了根据本公开内容的第一实施方式的像素电路的电路图；
图6是示出了施加至图5中所示的像素电路的栅极信号的波形图；
图7是示出了生成施加至图5中所示的像素电路的EM脉冲的EM发生器的电路图；
图8是示出了根据本公开内容的的第二实施方式的像素电路的电路图；
图9是示出了施加至图8中所示的像素电路的栅极信号的波形图；
图10是示出了生成施加至图8中所示的像素电路的EM脉冲的EM发生器的电路图；
图11是示出了根据本公开内容的第三实施方式的像素电路的电路图；
图12是示出了施加至图11中所示的像素电路的栅极信号的波形图；
图13是示出了生成施加至图11中所示的像素电路的EM脉冲的EM发生器的电路图；
图14是示出了根据本公开内容的第四实施方式的像素电路的电路图；
图15是示出了施加至图14中所示的像素电路的栅极信号的波形图；
图16是示出了生成施加至图14中所示的像素电路的EM脉冲的EM发生器的电路图；
图17是示出了根据本公开内容的第五实施方式的像素电路的电路图；
图18是示出了施加至图17中所示的像素电路的栅极信号的波形图；
图19是示出了生成施加至图17中所示的像素电路的第二EM脉冲的EM发生器的电路图；
图20是示出了根据本公开内容的第六实施方式的像素电路的电路图；
图21是示出了施加至图20中所示的像素电路的栅极信号的波形图；以及
图22和图23是示出了生成施加至图20中所示像素电路的第二EM脉冲的EM发生器的电路图。
具体实施方式
根据以下参照附图描述的实施方式，本公开内容的优点和特征以及用于实现优点和特征的方法将变得更加容易理解。然而，本公开内容不限于下面的实施方式，而是可以以各种不同形式实现。相反，本实施方式将使本公开的公开内容完整，并将允许本领域技术人员完全理解本公开内容的范围。本公开内容仅在所附权利要求的范围内被限定。
附图中所示的用于描述本公开内容的实施方式的形状、尺寸、比率、角度、数目等仅是示例，并且本公开内容不限于此。贯穿本说明书，相似的附图标记通常指代相似的元件。此外，在描述本公开内容时，可能省略已知相关技术的详细描述，以避免不必要地模糊本公开内容的主题。
本文中使用的诸如“包含”、“包括”、“具有”、“由…组成”的术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。对单数的任何引用可以包括复数，除非另有明确说明。
部件被解释为包括普通误差范围，即使没有明确说明。
当使用诸如“在......上”、“在......上方”、“在......下方”和“在......旁边”之类的术语描述两个部件之间的位置关系时，一个或更多个部件可以位于这两个部件之间，除非这些术语与术语“紧接”或“直接”一起使用。
术语“第一”、“第二”等可以用于将部件彼此区分开，但是部件的功能或结构不受部件前面的序号或部件名称的限制。
贯穿本公开内容，相同的附图标记可以指代基本相同的元件。
下面的实施方式可以彼此部分地或完全地组合或结合，并且可以以各种方式在技术上链接和操作。实施方式可以彼此独立地执行，或者可以彼此相关联地执行。
像素中的每一个可以包括具有不同颜色的多个子像素，以便在显示面板的屏幕上再现图像的颜色。子像素中的每一个包括用作开关元件或驱动元件的晶体管。这样的晶体管可以实现为TFT(薄膜晶体管)。
显示装置的驱动电路将输入图像的像素数据写入显示面板上的像素。为此，显示装置的驱动电路可以包括：数据驱动电路，其被配置成向数据线提供数据信号；栅极驱动电路，其被配置成向栅极线提供栅极信号，等等。
在本公开内容的显示装置中，像素电路和栅极驱动电路可以包括多个晶体管。晶体管可以实现为包括氧化物半导体的氧化物薄膜晶体管(氧化物TFT)、包括低温多晶硅的低温多晶硅(LTPS)TFT等。在实施方式中，将基于像素电路和栅极驱动电路的晶体管实现为n沟道氧化物TFT的示例进行说明，但本公开内容不限于此。
通常，晶体管是包括栅极、源极和漏极的三电极元件。源极是向晶体管提供载流子的电极。在晶体管中，载流子从源极开始流动。漏极是载流子通过其从晶体管离开的电极。在晶体管中，载流子从源极流向漏极。在n沟道晶体管的情况下，由于载流子是电子，源极电压是低于漏极电压的电压，使得电子可以从源极流向漏极。n沟道晶体管具有从漏极流向源极的电流方向。在p沟道晶体管的情况下，由于载流子是空穴，源极电压高于漏极电压，使得空穴可以从源极流向漏极。在p沟道晶体管中，由于空穴从源极流向漏极，所以电流从源极流向漏极。需要注意的是，晶体管的源极和漏极不是固定的。例如，源极和漏极可以根据施加的电压而改变。因此，本公开内容不因晶体管的源极和漏极而受到限制。在以下描述中，晶体管的源极和漏极将被称为第一电极和第二电极。
栅极信号在栅极导通电压与栅极关断电压之间摆动。栅极导通电压被设置为高于晶体管的阈值电压的电压，并且栅极关断电压被设置为低于晶体管的阈值电压的电压。
晶体管响应于栅极导通电压而导通并且响应于栅极关断电压而关断。在n沟道晶体管的情况下，栅极导通电压可以是栅极高电压VGH，而栅极关断电压可以是栅极低电压VGL。
在下文中，将参照附图描述本公开内容的各种实施方式。在以下实施方式中，将主要针对有机发光显示装置来描述显示装置，但本公开内容不限于此。此外，本公开内容的范围不旨在受到以下实施方式和权利要求中的部件或信号的名称的限制。
参照图1和图2，根据本公开内容的实施方式的显示装置包括：显示面板100；显示面板驱动器，其用于将像素数据写入显示面板100的像素；以及电源140，其用于生成驱动像素和显示面板驱动器所需的电力。
显示面板100可以是具有带有在X轴方向上的长度、在Y轴方向上的宽度和在Z轴方向上的厚度的矩形结构的面板。显示面板100包括在屏幕上显示输入图像的像素阵列。像素阵列包括多条数据线102、与数据线102交叉的多条栅极线103、以及以矩阵形式布置的像素。显示面板100还可以包括公共地连接至像素的电力线。电力线向像素101提供驱动像素101所需的恒定电压。例如，显示面板100可以包括像素驱动电压ELVDD被施加至的VDD线和低电位电源电压ELVSS被施加至的VSS线。此外，电力线还可以包括参考电压Vref被施加至的REF线、以及初始化电压Vinit被施加至的INIT线。
如图2所示，显示面板100的截面结构可以包括堆叠在基板10上的电路层12、发光元件层14和封装层16。
电路层12可以包括：TFT阵列，其包括连接至诸如数据线、栅极线、电力线等的布线的像素电路；解复用器阵列112；栅极驱动器120等。电路层12的布线和电路元件可以包括：多个绝缘层；两个或更多个金属层，其间的绝缘层将其分开；以及包括半导体材料的有源层。在电路层12中形成的所有晶体管都可以实现为n沟道氧化物TFT。
发光元件层14可以包括由像素电路驱动的发光元件EL。发光元件EL可以包括红色(R)发光元件、绿色(G)发光元件和蓝色(B)发光元件。在另一个实施方式中，发光元件层14可以包括白光发光元件和滤色器。发光元件层14的发光元件EL可以被其中有机层和无机层堆叠的多个保护层覆盖。
封装层16覆盖发光元件层14以密封电路层12和发光元件层14。封装层16也可以具有多层绝缘膜结构，其中有机膜和无机膜交替堆叠。无机膜阻挡湿气和氧的渗透。有机膜使无机膜的表面平坦化。当有机层和无机层堆叠为多层时，湿气或氧的移动路径变得比单层长，从而可以有效地阻挡影响发光元件层14的湿气和氧的渗透。
从附图中省略的触摸传感器层可以形成在封装层16上，并且偏振器或滤色器层可以设置在触摸传感器层上。触摸传感器层可以包括电容式触摸传感器，其基于触摸输入之前和之后的电容变化来感测触摸输入。触摸传感器层可以包括绝缘层和形成触摸传感器的电容的金属布线图案。绝缘层可以使金属布线图案的交叉部分绝缘，并且可以使触摸传感器层的表面平坦化。偏振器可以通过转换被触摸传感器层和电路层的金属反射的外部光的偏振来提高可见度和对比度。偏振器可以实现为结合线性偏振器和相位延迟膜的圆偏振器或偏振器。可以将盖玻璃粘附到偏振器。滤色器层可以包括红色、绿色和蓝色滤色器。滤色器层还可以包括黑矩阵图案。滤色层吸收从电路层和触摸传感器层反射的一部分波长的光，从而可以代替偏振器，并且增加像素阵列中再现的图像的颜色纯度。
像素阵列包括多条像素线L1至Ln。像素线L1至Ln中的每一者包括显示面板100的像素阵列中的沿行方向(X轴方向)布置的一行像素。布置在一个像素行中的像素共享栅极线103。沿数据线方向在列方向Y上布置的子像素共享相同的数据线102。一个水平时段是通过将一帧时段除以像素线L1至Ln的总数而获得的时间。
显示面板100可以实现为非透射显示面板或透射显示面板。透射显示面板可以应用于在屏幕上显示图像并且可以看到实际背景的透明显示装置。显示面板100可以制造为柔性显示面板。
像素101中的每一个可以被划分为红色子像素、绿色子像素和蓝色子像素以实现颜色。像素中的每一个还可以包括白色子像素。子像素中的每一个包括像素电路。在下文中，像素可以被解释为具有与子像素相同的含义。像素电路中的每一个连接至数据线、栅极线和电力线。
像素可以被布置为真实颜色像素和pentile像素。pentile像素可以通过使用预设像素渲染算法驱动具有不同颜色的两个子像素作为一个像素101，来实现比真实颜色像素更高的分辨率。像素渲染算法可以用从相邻像素发射的光的颜色来补偿每个像素中的颜色表示不足。
电源140通过使用DC-DC转换器来生成用于驱动显示面板100的像素阵列和显示面板驱动器所需的直流(DC)电压(或恒定电压)。DC-DC转换器可以包括电荷泵、调节器、降压转换器、升压转换器等。电源140可以通过调整从主机系统(未示出)施加的DC输入电压的电平来生成DC电压(或恒定电压)，例如伽马参考电压VGMA、栅极导通电压VGH、栅极关断电压VGL、像素驱动电压ELVDD、低电位电源电压ELVSS、初始化电压Vinit、参考电压Vref等。伽马参考电压VGMA被提供至数据驱动器110。栅极导通电压VGH和栅极关断电压VGL被提供至栅极驱动器120。诸如像素驱动电压ELVDD、低电位电源电压ELVSS、初始化电压Vinit、参考电压Vref等的恒定电压通过公共地连接至像素101的电力线被提供至像素101。施加至像素电路的恒定电压可以具有不同的电压电平。
显示面板驱动器在时序控制器130的控制下将输入图像的像素数据写入显示面板100的像素。
显示面板驱动器包括数据驱动器110和栅极驱动器120。显示面板驱动器还可以包括设置在数据驱动器110与数据线102之间的解复用器阵列112。
解复用器阵列112使用多个解复用器(DEMUX)将从数据驱动器110的通道输出的数据电压顺序地提供至数据线102。解复用器可以包括设置在显示面板100上的多个开关元件。当解复用器设置在数据驱动器110的输出端子与数据线102之间时，可以减少数据驱动器110的通道数。可以省略解复用器阵列112。
显示面板驱动器还可以包括用于驱动触摸传感器的触摸传感器驱动器。图1中省略了触摸传感器驱动器。数据驱动器110和触摸传感器驱动器可以集成到单个驱动集成电路(IC)中。在移动设备或可穿戴设备中，时序控制器130、电源140、数据驱动器110等可以集成到一个驱动IC中。
显示面板驱动器可以在时序控制器130的控制下以低速驱动模式操作。可以通过分析输入图像，在输入图像没有改变预设帧数时设置低速驱动模式以降低显示装置的功耗。在低速驱动模式中，当静止图像被输入预定时间或更长时间时，可以通过降低像素的刷新率来降低显示面板驱动器和显示面板100的功耗。低速驱动模式不限于输入静止图像时。例如，当显示装置在待机模式下操作时，或者当用户命令或输入图像在预定时间或更长时间内没有被输入至显示面板驱动电路时，显示面板驱动电路可以在低速驱动模式下操作。
数据驱动器110从时序控制器130接收作为数字信号接收的输入图像的像素数据，并输出数据电压。数据驱动器110通过使用数模转换器(DAC)在每一个帧时段将输入图像的像素数据转换成伽马补偿电压来生成数据电压Vdata。伽马参考电压VGMA通过分压器电路被分成每个灰度级的伽马补偿电压。每个灰度级的伽马补偿电压被提供至数据驱动器110的DAC。数据电压Vdata通过输出缓冲器从数据驱动器110的通道中的每一个输出。
栅极驱动器120可以实现为与TFT阵列和像素阵列的布线一起形成在显示面板100上的电路层12中的板内栅极(GIP)电路。栅极驱动器120可以设置在作为显示面板100的非显示区域的边框BZ上，或者可以分布地设置在再现输入图像的像素阵列中。栅极驱动器120在时序控制器130的控制下将栅极信号顺序地输出至栅极线103。栅极驱动器120可以在使用移位寄存器对栅极信号进行移位的同时将栅极信号顺序地提供至栅极线103。栅极信号可以包括各种栅极脉冲，例如扫描脉冲、感测脉冲、初始化脉冲、发光控制脉冲(以下称为“EM脉冲”)等。
栅极驱动器120还包括：输出栅极信号的移位寄存器；以及发光控制信号发生器(下文中，被称为“发生器”)122，其接收从移位寄存器输出的栅极信号并生成EM脉冲。在可以生成施加至像素100的低电位电源电压ELVSS的纹波的时段期间，EM脉冲可以生成为栅极关断电压以阻止向发光元件提供电流EL，从而可以减轻低电位电源电压的纹波缺陷。从栅极驱动器120的移位寄存器输出的栅极信号可以被施加至栅极线，并且从EM发生器122输出的EM脉冲可以被施加至另外的栅极线。
时序控制器130从主机系统接收输入图像的数字视频数据DATA，以及与数字视频数据DATA同步的时序信号。时序信号可以包括垂直同步信号Vsync、水平同步信号Hsync、时钟CLK、数据使能信号DE等。由于垂直时段和水平时段可以通过对数据使能信号DE进行计数而获知，因此可以省略垂直同步信号Vsync和水平同步信号Hsync。数据使能信号DE具有一个水平时段(1H)的周期。
主机系统可以是TV(电视)系统、平板计算机、笔记本计算机、导航系统、个人计算机(PC)、家庭影院系统、移动设备、可穿戴设备和交通工具系统中的任一种。主机系统可以缩放来自视频源的图像信号以适合显示面板100的分辨率，并且可以将其与时序信号一起传送到时序控制器130。
时序控制器130可以在正常驱动模式下将输入帧频率乘以i(i是自然数)，从而时序控制器130可以以输入帧频率×i Hz的帧频率控制显示面板驱动器的操作时序。输入帧频率在NTSC(国家电视标准委员会)方案中为60Hz，而在PAL(相交线)方案中为50Hz。
与正常驱动模式相比，时序控制器130在低速驱动模式下降低将像素数据写入像素的帧速率的频率。例如，在正常驱动模式下，将像素数据写入像素的数据刷新帧频率可以以60Hz或更高的频率发生，例如，以60Hz、120Hz和144Hz中的任一者的刷新率发生，并且低速驱动模式下的数据刷新帧DRF可以以比正常驱动模式的频率低的频率的刷新率发生。例如，在低速驱动模式下，时序控制器130可以通过将帧频率降低到1Hz与30Hz之间的频率来降低显示面板驱动器的驱动频率，以降低像素的刷新率。
时序控制器130基于从主机系统接收的时序信号Vsync、Hsync、DE生成用于控制数据驱动器110的操作时序的数据时序控制信号、用于控制解复用器阵列112的操作时序的控制信号、以及用于控制栅极驱动器120的操作时序的栅极时序控制信号。时序控制器130控制显示面板驱动器的操作时序以同步数据驱动器110、解复用器阵列112、触摸传感器驱动器和栅极驱动器120。
从时序控制器130生成的栅极时序控制信号可以通过电平移位器(未示出)被输入至栅极驱动器120的移位寄存器。电平移位器可以接收栅极时序控制信号，生成起始脉冲和移位时钟，并将它们提供至移位寄存器。
图3是示出根据本公开内容的实施方式的栅极驱动器的移位寄存器、以及连接至移位寄存器的输出节点的EM发生器的图。图4是示出了图3中示出的移位寄存器的输入/输出信号的波形图。
参照图3和图4，栅极驱动器120包括与移位时钟CLK同步地顺序输出栅极信号Gout(n-1)至Gout(n+2)的移位寄存器。栅极信号可以包括扫描脉冲、感测脉冲和初始化脉冲中的任何一种。栅极驱动器120可以包括输出不同栅极信号的多个移位寄存器。如图3所示，移位寄存器中的每一个接收起始信号VST和移位时钟CLK1至CLK4，并输出栅极信号，并且与移位时钟同步地对栅极信号进行移位。
移位寄存器包括相关地连接的信号传送部分ST(n-1)至ST(n+2)。信号传送部分ST(n-1)到ST(n+2)中的每一个包括起始信号VST被输入至的VST节点、移位时钟CLK1至CLK4被输入至的CLK节点等。
起始信号VST通常被输入至第一信号传送部分。在图3中，第n-1信号传送部分ST(n-1)可以是接收起始信号VST的第一信号传送部分。移位时钟CLK1至CLK4可以是如图4所示的四相时钟，但例如，移位时钟可以是k相(k是自然数)时钟。
相关地连接至第n-1信号传送部分ST(n-1)的信号传送部分ST(n)到ST(n+2)从前一信号传送部分接收进位信号(carry signal)CAR作为起始信号，并开始被驱动。信号传送部分ST(n-1)到ST(n+2)可以通过输出节点分别输出栅极信号Gout(n-1)到Gout(n+2)，并且可以同时通过另外的输出节点输出进位信号CAR。
缓冲器BUF包括连接至栅极信号从其输出的输出节点的第一晶体管TR1和第二晶体管TR2，并且通过输出节点输出栅极信号Gout(n-1)至Gout(n+2)中的一个。输出节点连接至栅极线103，并且连接至EM发生器122的输入节点。
第一晶体管TRl是上拉晶体管，并且第二晶体管TR2是下拉晶体管。第一晶体管TR1包括连接至第一控制节点Q的栅电极、连接至栅极驱动电压GVDD被施加至的第一电力节点的第一电极、以及连接至输出节点的第二电极。第二晶体管TR2连接至第一晶体管TR1，输出节点位于其间。第二晶体管TR2包括连接至第二控制节点QB的栅电极、连接至输出节点的第一电极、以及连接至栅极参考电压GVSS被施加至的第二电力节点的第二电极。
EM发生器122连接在移位寄存器的输出节点与EM脉冲被施加至的栅极线之间。EM发生器122可以连接至移位寄存器的输出节点中的每一个。EM发生器122可以接收从移位寄存器输出的栅极信号Gout(n-1)到Gout(n+2)，并且可以响应于栅极信号Gout(n-1)到Gout(n+2)输出EM脉冲EM(n-1)到EM(n+2)。第n-1EM发生器122响应于第n-1栅极信号Gout(n-1)输出第n-1EM脉冲EM(n-1)。第n EM发生器122响应于第n栅极信号Gout(n)输出第n EM脉冲EM(n)。第n+1EM发生器122响应于第n+1栅极信号Gout(n+1)输出第n+1EM脉冲EM(n+1)。栅极驱动电压VDD和栅极参考电压VSS被输入至EM发生器122中的每一个。EM脉冲EM(n-1)到EM(n+2)在栅极驱动电压VDD与栅极参考电压VSS之间摆动。
由于EM发生器122不作为移位寄存器操作，因此不需要接收起始信号和移位时钟。
被施加至栅极驱动器120的移位寄存器和EM发生器122的栅极驱动电压GVDD和VDD可以被设置为栅极导通电压VGH。栅极参考电压GVSS和VSS可以被设置为栅极关断电压VGL。
由于在显示面板100的制造过程中引起的装置特性变化和工艺变化，像素之间的驱动元件的电特性可能存在差异，并且这样的差异可能随着像素的驱动时间的流逝而增大。为了补偿像素之间的驱动元件的电特性的变化，可以在像素电路中内置内部补偿电路，或者可以将外部补偿电路连接至像素电路。内部补偿电路使用在每个像素电路中实现的内部补偿电路对每个子像素的驱动元件的电特性进行采样，并通过这样的电特性来补偿驱动元件的栅极-源极电压Vgs。外部补偿电路通过基于使用连接至像素电路的外部补偿电路感测驱动元件的电特性的结果生成补偿值来补偿驱动元件的电特性的变化。
图5至图23是示出了可以用于本公开内容的像素的各种像素电路及其驱动信号的图。
图5是示出根据本公开内容的第一实施方式的像素电路的电路图。图6是示出被施加至图5中所示的像素电路的栅极信号的波形图。图7是示出生成被施加至图5中所示的像素电路的EM脉冲EM(n)的EM发生器122的电路图。栅极信号包括扫描脉冲SCAN(n)和EM脉冲EM(n)。
参照图5和图6，像素电路包括：发光元件EL；驱动元件DT，其被配置成向发光元件EL提供电流；第一开关元件M01，其被配置成响应于扫描脉冲SCAN(n)向驱动元件DT的栅电极提供数据电压Vdata；第二开关元件M02，其用于响应于EM脉冲EM(n)阻断驱动元件DT与发光元件EL之间的电流路径；以及电容器Cst，其连接在第二节点DRG与第三节点DRS之间。在该像素电路中，驱动元件DT和开关元件M01和M02可以实现为n沟道氧化物TFT。
恒定电压、例如像素驱动电压ELVDD、低电位电源电压ELVSS等被施加至该像素电路。像素驱动电压ELVDD高于低电位电源电压ELVSS。栅极导通电压VGH可以被设置为高于像素驱动电压ELVDD的电压。栅极关断电压VGL可以被设置为低于低电位电源电压ELVSS的电压。
栅极驱动器120可以包括顺序输出扫描脉冲SCAN(n)的移位寄存器。EM发生器122可以如图6和图7所示的那样使用少量晶体管来生成EM脉冲EM(n)。
发光元件EL可以实现为包括阳极电极、阴极电极和连接在这些电极之间的有机化合物层的OLED。有机化合物层包括但不限于空穴注入层(HIL)、空穴传输层(HTL)、发光层(EML)、电子传输层(ETL)和电子注入层(EIL)。当对阳极电极和阴极电极施加电压时，穿过空穴传输层(HTL)的空穴和穿过电子传输层ETL的电子移动到发光层(EML)以形成激子，从而可以从发光层(EML)发射可见光。发光元件EL的阳极电极可以连接至第二开关元件M02的第二电极，并且其阴极电极可以被施加低电位电源电压ELVSS。用作发光元件EL的OLED可以具有其中多个发光层堆叠的串叠结构。OLED的串叠结构可以提高像素的亮度和寿命。
驱动元件DT根据栅极-源极电压Vgs生成用于驱动发光元件EL的电流IEL。驱动元件DT包括连接至第二节点DRG的栅电极、连接至像素驱动电压ELVDD被施加至的第一节点DRD的第一电极、以及连接至第三节点DRS的第二电极。电容器Cst连接在第二节点DRG与第三节点DRS之间以存储驱动元件DT的栅极-源极电压Vgs。
扫描脉冲SCAN(n)在栅极导通电压VGH与栅极关断电压VGL之间摆动。扫描脉冲SCAN在数据寻址步骤ADDR期间生成为栅极导通电压VGH。第一开关元件M01根据扫描脉冲SCAN(n)的栅极导通电压VGH导通，以将数据电压Vdata提供至第二节点DRG。第一开关元件M01包括连接至扫描脉冲SCAN(n)被施加至的第一栅极线的栅电极、连接至像素数据的数据电压Vdata被施加至的数据线的第一电极、以及连接至第二节点DRG的第二电极。
EM脉冲EM(n)在栅极导通电压VGH和栅极关断电压VGL之间摆动。EM脉冲EM(n)在数据寻址步骤ADDR期间生成为栅极关断电压VGL，并且在发光步骤EMIS期间生成为栅极导通电压VGH。在数据寻址步骤ADDR期间，第二开关元件M02根据EM脉冲EM(n)的栅极关断电压VGL关断，以阻断驱动元件DT和发光元件EL之间的电流路径。在发光步骤EMIS期间，第二开关元件M02根据EM脉冲EM(n)的栅极导通电压VGH导通，以在驱动元件DT与发光元件EL之间形成电流路径。在这种情况下，发光元件EL可以通过来自驱动元件DT的电流IEL发光。第二开关元件M02包括连接至EM脉冲EM(n)被施加至的第二栅极线的栅电极、连接至第三节点DRS的第一电极、以及连接至发光元件EL的阳极电极的第二电极。
当扫描脉冲SCAN(n)反相为栅极导通电压VGH时，通过寄生电容的电容器耦合可能在低电位电源电压ELVSS中生成纹波。发光脉冲EM(n)生成为相对于扫描脉冲SCAN(n)的反相脉冲，从而当在低电位电源电压ELVSS中生成纹波时阻止电流施加至发光元件EL。在这种情况下，由于发光元件EL不能发光，因此可以防止由低电位电源电压ELVSS的纹波引起的发光元件EL的亮度变化。
EM发生器122可以包括图7所示的电路。
参照图7，EM发生器122包括第一EM开关元件T01和第二EM开关元件T02。第一EM开关元件T01将栅极驱动电压VDD提供至连接至第二栅极线的输出节点。开关元件T01和T02可以实现为n沟道氧化物TFT。
栅极驱动电压VDD被施加至第一EM开关元件T01的第一电极。栅极驱动电压VDD可以是栅极导通电压VGH。第一EM开关元件T01的栅电极和第二电极连接至输出节点。第二EM开关元件T02根据扫描脉冲SCAN(n)的栅极导通电压VGH导通，以将输出节点的电压放电至栅极参考电压VSS。栅极参考电压VSS可以是栅极关断电压VGL。第二EM开关元件T02包括扫描脉冲SCAN(n)被施加至的栅电极、连接至输出节点的第一电极、以及连接至栅极参考电压VSS被施加至的VSS节点的第二电极。因此，EM发生器122可以响应于扫描脉冲SCAN(n)生成与扫描脉冲SCAN(n)反相的EM脉冲EM(n)。
为了驱动图5所示的像素电路，栅极驱动器120包括用于输出扫描脉冲SCAN(n)的一个移位寄存器、以及包括两个开关元件T01和T02的EM发生器122。栅极驱动器120不需要单独的移位寄存器来输出并移位EM脉冲EM(n)。因此，由于栅极驱动电路占用的电路面积减少，所以显示面板100的边框BZ可以变窄。
图8至图13是示出连接至外部补偿电路的像素电路以及生成被施加至像素电路的EM脉冲的EM发生器的图。外部补偿电路包括：REF线RL，其连接至像素电路；以及模数转换器ADC，其将存储在REF线RL中的感测电压转换为数字数据。感测电压可以包括驱动元件DT的电特性，例如阈值电压和/或迁移率。积分器可以连接至ADC的输入端子。采用了外部补偿电路的时序控制器130可以生成用于根据从ADC输入的感测数据来补偿驱动元件DT的电特性的变化的补偿值，并且可以通过将补偿值与输入图像的像素数据相加或相乘来补偿驱动元件DT的电特性的变化。ADC可以内置在数据驱动器110中。
图8是示出了根据本公开内容的第二实施方式的像素电路的电路图。图9是示出了被施加至图8中所示的像素电路的栅极信号的波形图。图10是示出生成被施加至图8中所示的像素电路的EM脉冲EM(n)的EM发生器122的电路图。在本实施方式中，栅极信号包括扫描脉冲SCAN(n)、感测脉冲SENSE(n)和EM脉冲EM(n)。
参照图8和图9，像素电路包括：发光元件EL；驱动元件DT，其被配置成向发光元件EL提供电流；第一开关元件M11，其被配置成响应于扫描脉冲SCAN(n)向驱动元件DT的栅电极提供数据电压Vdata；第二开关元件M12，其用于响应于EM脉冲EM(n)阻断驱动元件DT与发光元件EL之间的电流路径；第三开关元件M13，其用于响应于感测脉冲SENSE(n)将第三节点DRS连接至REF线RL；以及电容器Cst，其连接在第二节点DRG与第三节点DRS之间。在该像素电路中，驱动元件DT和开关元件M11、M12和M13可以实现为n沟道氧化物TFT。
恒定电压、例如、像素驱动电压ELVDD、低电位电源电压ELVSS等被施加至该像素电路。像素驱动电压ELVDD高于低电位电源电压ELVSS。栅极导通电压VGH可以被设置为高于像素驱动电压ELVDD的电压。栅极关断电压VGL可以被设置为低于低电位电源电压ELVSS的电压。参考电压Vref可以被设置为接近低电位电源电压ELVSS的低电位电压。
像素电路的驱动时段可以划分为初始化步骤INIT、编程步骤PR、感测步骤SENSE、采样步骤SMPL和发光步骤EMIS。
扫描脉冲SCAN(n)与像素数据的数据电压Vdata同步，并且在编程步骤PR中被生成为栅极导通电压VGH。扫描脉冲SCAN(n)可以在接近初始化步骤INIT的结束时间的时刻上升到栅极导通电压VGH。扫描脉冲SCAN(n)在感测步骤SENSE、采样步骤SMPL和发光步骤EMIS中是栅极关断电压VGL。感测脉冲SENSE(n)在初始化步骤INIT中上升到栅极导通电压VGH，并在编程步骤PR和感测步骤SENSE期间保持栅极导通电压VGH。感测脉冲SENSE(n)在采样步骤SMPL和发光步骤EMIS中是栅极关断电压VGL。
EM脉冲EM(n)与感测脉冲SENSE(n)反相生成。因此，EM脉冲EM(n)在初始化步骤INIT中反相为栅极关断电压VGL，以在编程步骤PR和感测步骤SENSE期间保持栅极关断电压VGL。EM脉冲EM(n)在采样步骤SMPL和发光步骤EMIS中是栅极导通电压VGH。
参考电压开关元件SPRE和采样开关元件SAM可以连接至参考电压Vref被施加至的REF线RL。参考电压开关元件SPRE和采样开关元件SAM在时序控制器130的控制下导通。参考电压开关元件SPRE在初始化步骤INIT和编程步骤PR中导通，以将参考电压Vref提供至REF线RL。采样开关元件SAM在采样步骤SMPL中导通以将REF线RL连接至ADC。
发光元件EL可以实现为包括阳极电极、阴极电极和连接在这些电极之间的有机化合物层的OLED。发光元件EL的阳极电极可以连接至第二开关元件M12的第二电极，并且其阴极电极可以被施加低电位电源电压ELVSS。
驱动元件DT根据栅极-源极电压Vgs生成用于驱动发光元件EL的电流。驱动元件DT包括连接至第二节点DRG的栅电极、连接至像素驱动电压ELVDD被施加至的第一节点DRD的第一电极、以及连接至第三节点DRS的第二电极。电容器Cst连接在第二节点DRG与第三节点DRS之间。
第一开关元件M11在编程步骤PR中根据扫描脉冲SCAN(n)的栅极导通电压VGH导通，以将数据电压Vdata提供至第二节点DRG。第一开关元件M11包括连接至扫描脉冲SCAN(n)被施加至的第一栅极线的栅电极、连接至数据电压Vdata被施加至的数据线的第一电极、以及连接至第二节点DRG的第二电极。
第二开关元件M12在初始化步骤INIT、编程步骤PR和感测步骤SENSE期间根据EM脉冲EM(n)的栅极关断电压VGL关断，以阻断驱动元件DT与发光元件EL之间的电流路径。第二开关元件M12在发光步骤EMIS期间根据EM脉冲EM(n)的栅极导通电压VGH导通，以在驱动元件DT和发光元件EL之间形成电流路径。第二开关元件M12包括连接至EM脉冲EM(n)被施加至的第二栅极线的栅电极、连接至第三节点DRS的第一电极、以及连接至发光元件EL的阳极电极的第二电极。
第三开关元件M13在编程步骤PR和感测步骤SENSE期间根据感测脉冲SENSE(n)的栅极导通电压VGH导通，以将参考电压Vref被施加至的REF线RL连接至第三节点DRS。在感测步骤SENSE中，第三节点DRS的电压被存储在REF线RL的电容器Csen中，使得驱动元件DT的电特性被存储在REF线RL中，并且REF线RL的电压在采样步骤SMPL中通过ADC被转换为数字数据。第三开关元件M13包括连接至感测脉冲SENSE(n)被施加至的第三栅极线的栅电极、连接至第三节点DRS的第一电极、以及连接至REF线RL的第二电极。
当感测脉冲SENSE(n)反相为栅极导通电压VGH时，通过寄生电容的电容器耦合可能在低电位电源电压ELVSS中生成纹波。发光脉冲EM(n)被生成为相对于感测脉冲SENSE(n)的反相脉冲，从而当在低电位电源电压ELVSS中可能生成纹波时阻止电流施加至发光元件EL。在这种情况下，由于发光元件EL不能发光，因此可以防止由低电位电源电压ELVSS的纹波引起的发光元件EL的亮度变化。
EM发生器122可以包括图10所示的电路。
参照图10，EM发生器122包括第一EM开关元件T11和第二EM开关元件T12。开关元件T11和T12可以实现为n沟道氧化物TFT。
第一EM开关元件T11将栅极驱动电压VDD提供至连接至第二栅极线的输出节点。栅极驱动电压VDD被施加至第一EM开关元件T11的第一电极。栅极驱动电压VDD可以是栅极导通电压VGH。第一EM开关元件T11的栅电极和第二电极连接至输出节点。第二EM开关元件T12根据感测脉冲SENSE(n)的栅极导通电压VGH导通，以将输出节点的电压放电至栅极参考电压VSS。栅极参考电压VSS可以是栅极关断电压VGL。第二EM开关元件T12包括被施加感测脉冲SENSE(n)的栅电极、连接至输出节点的第一电极、以及连接至VSS节点的第二电极。因此，EM发生器122可以响应于感测脉冲SENSE(n)生成与感测脉冲SENSE(n)反相的EM脉冲EM(n)。
为了驱动图8所示的像素电路，栅极驱动器120可以包括顺序输出扫描脉冲SCAN(n)的第一移位寄存器和顺序输出感测脉冲SENSE(n)的第二移位寄存器。EM发生器122可以如图9和图10所示的那样使用少量晶体管来生成EM脉冲EM(n)。栅极驱动器120不需要单独的移位寄存器来输出并移位EM脉冲EM(n)。因此，由于栅极驱动电路占用的电路面积减少，所以显示面板100的边框BZ可以变窄。
图11是示出根据本公开内容的第三实施方式的像素电路的电路图。图12是示出被施加至图11中所示的像素电路的栅极信号的波形图。图13是示出生成施加至图11中所示的像素电路的EM脉冲EM(n)的EM发生器122的电路图。在本实施方式中，栅极信号包括扫描脉冲SCAN(n)和EM脉冲EM(n)。根据本公开内容的第三实施方式的像素电路与第二实施方式的像素电路基本相同，不同之处在于第二开关元件M21和第三开关元件M23响应于扫描脉冲SCAN(n)同时导通/关断。在根据本公开内容的第三实施方式的像素电路中，将省略对与上述第二实施方式的部分基本相同的部分的详细描述。
参照图11和图12，像素电路包括：发光元件EL；驱动元件DT，其被配置成向发光元件EL提供电流；第一开关元件M21，其被配置成响应于扫描脉冲SCAN(n)向驱动元件DT的栅电极提供数据电压Vdata；第二开关元件M22，其用于响应于EM脉冲EM(n)阻断驱动元件DT与发光元件EL之间的电流路径；第三开关元件M23，其用于响应于扫描脉冲SCAN(n)将第三节点DRS连接至REF线RL；以及电容器Cst，其连接在第二节点DRG与第三节点DRS之间。在该像素电路中，驱动元件DT和开关元件M21、M22和M23可以实现为n沟道氧化物TFT。
扫描脉冲SCAN(n)在编程步骤PR、感测步骤SENSE和采样步骤SMPL中生成为栅极导通电压VGH。扫描脉冲SCAN(n)在初始化步骤INIT和发光步骤EMIS中是栅极关断电压VGL。EM脉冲EM(n)与扫描脉冲SCAN(n)的反相地生成。因此，EM脉冲EM(n)在编程步骤PR、感测步骤SENSE和采样步骤SMPL中生成为栅极关断电压VGL。EM脉冲EM(n)在初始化步骤INIT和发光步骤EMIS中是栅极导通电压VGH。
参考电压开关元件SPRE在初始化步骤INIT和编程步骤PR中导通以将参考电压Vref提供至REF线RL。采样开关元件SAM在采样步骤SMPL中导通以将REF线RL连接至ADC。
第一开关元件M21在编程步骤PR、感测步骤SENSE和采样步骤SMPL期间根据扫描脉冲SCAN(n)的栅极导通电压VGH导通，以将第二节点DRG连接至数据电压Vdata被施加至的数据线。第一开关元件M21包括连接至扫描脉冲SCAN(n)被施加至的第一栅极线的栅电极、连接至数据电压Vdata被施加至的数据线的第一电极、以及连接至第二节点DRG的第二电极。
第二开关元件M22在编程步骤PR、感测步骤SENSE和采样步骤SMPL期间根据EM脉冲EM(n)的栅极关断电压VGL关断以阻断驱动元件DT与发光元件EL之间的电流路径。第二开关元件M22在发光步骤EMIS期间根据EM脉冲EM(n)的栅极导通电压VGH导通，以在驱动元件DT与发光元件EL之间形成电流路径。第二开关元件M22包括连接至EM脉冲EM(n)被施加至的第二栅极线的栅电极、连接至第三节点DRS的第一电极、以及连接至发光元件EL的阳极电极的第二电极。
第三开关元件M23在编程步骤PR、感测步骤SENSE和采样步骤SMPL期间根据扫描脉冲SCAN(n)的栅极导通电压VGH导通，以将第三节点DRS连接至参考电压Vref被施加至的REF线RL。第三开关元件M23包括连接至扫描脉冲SCAN(n)被施加至的第一栅极线的栅电极、连接至第三节点DRS的第一电极、以及连接至REF线RL的第二电极。
当扫描脉冲SCAN(n)反相为栅极导通电压VGH时，可能在低电位电源电压ELVSS中生成纹波。发光脉冲EM(n)生成为相对于扫描脉冲SCAN(n)的反相脉冲，从而当在低电位电源电压ELVSS中生成纹波时阻止电流施加至发光元件EL。
EM发生器122可以包括图13所示的电路。
参照图13，EM发生器122包括第一EM开关元件T21和第二EM开关元件T22。开关元件T21和T22可以实现为n沟道氧化物TFT。
第一EM开关元件T21将栅极驱动电压VDD提供至连接至第二栅极线的输出节点。栅极驱动电压VDD被施加至第一EM开关元件T21的第一电极。栅极驱动电压VDD可以是栅极导通电压VGH。第一EM开关元件T21的栅电极和第二电极连接至输出节点。第二EM开关元件T22根据扫描脉冲SCAN(n)的栅极导通电压VGH导通，以将输出节点的电压放电至栅极参考电压VSS。栅极参考电压VSS可以是栅极关断电压VGL。因此，EM发生器122可以响应于扫描脉冲SCAN(n)生成与扫描脉冲SCAN(n)反相的EM脉冲EM(n)。
为了驱动图11所示的像素电路，栅极驱动器120可以包括顺序输出扫描脉冲SCAN(n)的移位寄存器、以及包括如图13所示的少量晶体管的EM发生器122。EM发生器122可以如图12和图13所示的那样使用少量晶体管生成EM脉冲EM(n)。栅极驱动器120不需要单独的移位寄存器来输出并移位EM脉冲EM(n)。因此，由于栅极驱动电路占用的电路面积减少，所以显示面板100的边框BZ可以变窄。
图14至图16是示出包括内部补偿电路的像素电路及其驱动信号的图。图14是示出根据本公开内容的第四实施方式的像素电路的电路图。
图15是示出施加至图14中所示的像素电路的栅极信号的波形图。图16是示出生成被施加至图14中所示的像素电路的EM脉冲EM(n)的EM发生器122的电路图。在本实施方式中，栅极信号包括初始化脉冲INIT(n)、扫描脉冲SCAN(n)、感测脉冲SENSE(n)和EM脉冲EM(n)。
参照图14和图15，像素电路包括：发光元件EL；驱动元件DT，其被配置成向发光元件EL提供电流；第一开关元件M31，其被配置成响应于扫描脉冲SCAN(n)向驱动元件DT的栅电极提供数据电压Vdata；第二开关元件M32，其用于响应于EM脉冲EM(n)阻断驱动元件DT与发光元件EL之间的电流路径；第三开关元件M33，其用于响应于感测脉冲SENSE(n)将第三节点DRS连接至REF线RL；第四开关元件M34，其被配置成响应于初始化脉冲INIT(n)将初始化电压Vinit提供至第二节点DRG；以及电容器Cst，其连接在第二节点DRG与第三节点DRS之间。在该像素电路中，驱动元件DT和开关元件M31至M34可以实现为n沟道氧化物TFT。
恒定电压、例如像素驱动电压ELVDD、低电位电源电压ELVSS、参考电压Vref、初始化电压Vinit等被施加至该像素电路。像素驱动电压ELVDD高于低电位电源电压ELVSS。栅极导通电压VGH可以被设置为高于像素驱动电压ELVDD的电压。栅极关断电压VGL可以被设置为低于低电位电源电压ELVSS的电压。参考电压Vref可以被设置为接近低电位电源电压ELVSS的低电位电压。初始化电压Vinit可以被设置为可以使驱动元件DT导通的电压。
像素电路的驱动时段可以分为初始化步骤INIT、感测步骤SENSE、寻址步骤WR、升压步骤BOOST和发光步骤EMIS。在初始化步骤INIT中，驱动元件DT导通。在感测步骤SENSE中，当第三节点DRS的电压上升且驱动元件DT的栅极-源极电压Vgs变得低于阈值电压Vth时，驱动元件DT关断。当驱动元件DT在感测步骤SENSE中关断时，驱动元件DT的阈值电压Vth被采样到电容器Cst。当数据电压Vdata在寻址步骤WR中被施加至第二节点DRG时，由阈值电压Vth补偿的数据电压Vdata被施加作为驱动元件DT的栅极电压。在浮置的第二节点DRG和第三节点DRS的电压在升压步骤BOOST中上升之后，根据由驱动元件DT的阈值电压Vth补偿的栅极-源极电压Vgs从驱动元件DT生成用于驱动发光元件EL的电流。
初始化脉冲INIT(n)在初始化步骤INIT和感测步骤SENSE中被生成为栅极导通电压VGH。初始化脉冲INIT(n)在寻址步骤WR、升压步骤BOOST和发光步骤EMIS中是栅极关断电压VGL。扫描脉冲SCAN(n)与像素数据的数据电压Vdata同步，并且在寻址步骤WR中生成为栅极导通电压VGH。扫描脉冲SCAN(n)在初始化步骤INIT、感测步骤SENSE、升压步骤BOOST和发光步骤EMIS中是栅极关断电压VGL。感测脉冲SENSE(n)在初始化步骤INIT中生成为栅极导通电压VGH。感测脉冲SENSE(n)在感测步骤SENSE、寻址步骤WR、升压步骤BOOST和发光步骤EMIS中是栅极关断电压VGL。
EM脉冲EM(n)在感测脉冲SENSE(n)反相为栅极导通电压VGH时反相为栅极关断电压VGL，而在扫描脉冲SCAN(n)反相为栅极导通电压VGH时反相为栅极导通电压VGH。因此，EM脉冲EM(n)在初始化步骤INIT和感测步骤SENSE中生成为栅极关断电压VGL。EM脉冲EM(n)在寻址步骤WR、升压步骤BOOST和发光步骤EMIS中是栅极导通电压VGH。
发光元件EL可以实现为包括阳极电极、阴极电极和连接在这些电极之间的有机化合物层的OLED。发光元件EL的阳极电极可以连接至第二开关元件M32的第二电极，并且其阴极电极可以被施加低电位电源电压ELVSS。
驱动元件DT根据栅极-源极电压Vgs生成用于驱动发光元件EL的电流。驱动元件DT包括连接至第二节点DRG的栅电极、连接至像素驱动电压ELVDD被施加至的第一节点DRD的第一电极、以及连接至第三节点DRS的第二电极。电容器Cst连接在第二节点DRG与第三节点DRS之间。
第一开关元件M31在寻址步骤WR中根据扫描脉冲SCAN(n)的栅极导通电压VGH导通，以将数据电压Vdata提供至第二节点DRG。第一开关元件M31包括连接至扫描脉冲SCAN(n)被施加至的第一栅极线的栅电极、连接至数据电压Vdata被施加至的数据线的第一电极、以及连接至第二节点DRG的第二电极。
第二开关元件M32在初始化步骤INIT和感测步骤SENSE期间根据EM脉冲EM(n)的栅极关断电压VGL关断，以阻断驱动元件DT与发光元件EL之间的电流路径。第二开关元件M32在寻址步骤WR、升压步骤BOOST和发光步骤EMIS期间根据EM脉冲EM(n)的栅极导通电压VGH导通，以在驱动元件DT与发光元件EL之间形成电流路径。第二开关元件M32包括连接至EM脉冲EM(n)被施加至的第二栅极线的栅电极、连接至第三节点DRS的第一电极、以及连接至发光元件EL的阳极电极的第二电极。
第三开关元件M33在初始化步骤INIT中根据感测脉冲SENSE(n)的栅极导通电压VGH导通，以将第三节点DRS连接至参考电压Vref被施加至的REF线RL。第三开关元件M33包括连接至感测脉冲SENSE(n)被施加至的第三栅极线的栅电极、连接至第三节点DRS的第一电极、以及连接至REF线RL的第二电极。
第四开关元件M34在初始化步骤INIT和感测步骤SENSE中根据初始化脉冲INIT(n)的栅极导通电压VGH导通，以将初始化电压Vinit提供至第二节点DRG。第四开关元件M34包括连接至初始化脉冲INIT(n)被施加至的第四栅极线的栅电极、连接至初始化电压Vinit被施加至的INI线的第一电极、以及连接至第二节点DRG的第二电极。
EM发生器122可以包括图16所示的电路。
参照图16，EM发生器122包括第一开关元件至第六开关元件T31至T36。开关元件T31和T36可以实现为n沟道氧化物TFT。
当上拉控制节点161的电压被充电到栅极导通电压时，第一EM开关元件T31导通以将栅极驱动电压VDD提供至连接至第二栅极线的输出节点。此时，EM脉冲EM(n)的电压上升至栅极导通电压VGH。栅极驱动电压VDD被施加到第一EM开关元件T31的第一电极。栅极驱动电压VDD可以是栅极导通电压VGH。第一EM开关元件T31包括连接至上拉控制节点161的栅电极、被施加栅极驱动电压VDD的第一电极、以及连接至输出节点的第二电极。
当下拉控制节点162被充电到栅极导通电压时，第二EM开关元件T32导通以将输出节点连接至栅极参考电压VSS被施加至的VSS节点，并且使输出节点放电。栅极参考电压VSS可以是栅极关断电压VGL。当第二EM开关元件T32导通时，EM脉冲EM(n)的电压降低到栅极关断电压VGL。第二EM开关元件T32包括连接至下拉控制节点162的栅电极、连接至输出节点的第一电极、以及连接至VSS节点的第二电极。
第三EM开关元件T33根据扫描脉冲SCAN(n)的栅极导通电压VGH导通以对上拉控制节点161充电。第四EM开关元件T34根据感测脉冲SENSE(n)的栅极导通电压VGH导通以对上拉控制节点161放电。当第三EM开关元件T33导通并且第四EM开关元件T34关断时，第一EM开关元件T31导通。当第三EM开关元件T33关断并且第四EM开关元件T34导通时，上拉控制节点161被放电，以使第一EM开关元件T31关断。当第三EM开关元件T33和第四EM开关元件T34全部关断时，上拉控制节点161浮置以保持先前的状态。
第三EM开关元件T33包括被施加扫描脉冲SCAN(n)的栅电极、被施加栅极驱动电压VDD的第一电极、以及连接至上拉控制节点161的第二电极。第四EM开关元件T34包括被施加感测脉冲SENSE(n)的栅电极、连接至上拉控制节点161的第一电极、以及连接至VSS节点的第二电极。
第五EM开关元件T35根据感测脉冲SENSE(n)的栅极导通电压VGH导通以对下拉控制节点162充电。第六EM开关元件T36根据扫描脉冲SCAN(n)的栅极导通电压VGH导通以使下拉控制节点162放电。当第五EM开关元件T35导通并且第六EM开关元件T36关断时，第二EM开关元件T32导通。当第五EM开关元件T35关断且第六EM开关元件T36导通时，下拉控制节点162放电以使第二EM开关元件T32关断。当第五开关元件T35和第六EM开关元件T36全部关断时，下拉控制节点162浮置以保持先前的状态。
第五EM开关元件T35包括被施加感测脉冲SENSE(n)的栅电极、被施加栅极驱动电压VDD的第一电极、以及连接至下拉控制节点162的第二电极。第六EM开关元件T36包括被施加扫描脉冲SCAN(n)的栅电极、连接至下拉控制节点162的第一电极、以及连接至VSS节点的第二电极。
为了驱动图14所示的像素电路，栅极驱动器120包括顺序输出初始化脉冲INIT(n)的第一移位寄存器、顺序输出扫描脉冲SCAN(n)的第二移位寄存器、以及顺序输出感测脉冲SENSE(n)的第三移位寄存器。EM发生器122可以如图15和图16所示的那样使用少量晶体管T31至T36来生成EM脉冲EM(n)。栅极驱动器120不需要单独的移位寄存器来输出并移位EM脉冲EM(n)。因此，由于栅极驱动电路占用的电路面积减少，所以显示面板100的边框BZ可以变窄。
图17是示出根据本公开内容的第五实施方式的像素电路的电路图。图18是示出施加至图17中所示的像素电路的栅极信号的波形图。图19是示出生成施加至图17中所示的像素电路的第二EM脉冲EM2(n)的EM发生器122的电路图。在本实施方式中，栅极信号包括第一扫描脉冲SCAN1(n)、第二扫描脉冲SCAN2(n)、第三扫描脉冲SCAN3(n)、第一EM脉冲EM1(n)以及第二EM脉冲EM2(n)。
参照图17和图18，像素电路包括：发光元件EL；驱动元件DT，其被配置成向发光元件EL提供电流；第一开关元件M41，其被配置成响应于第一扫描脉冲SCAN1(n)向驱动元件DT的栅电极提供数据电压Vdata；第二开关元件M42，其用于响应于第二EM脉冲EM2(n)阻断驱动元件DT与发光元件EL之间的电流路径；第三开关元件M43，其用于响应于第三扫描脉冲SCAN3(n)将第三节点DRS连接至初始化线INI；第四开关元件M44，其被配置成响应于第二扫描脉冲SCAN2(n)将参考电压Vref提供至第二节点DRG；第五开关元件M45，其被配置成响应于第一EM脉冲EM1(n)将像素驱动电压ELVDD提供至第一节点DRD；第一电容器Cst，其连接在第二节点DRG与第四节点n4之间；以及第二电容器Cd，其连接在第四节点与VDD节点之间。VDD节点连接至像素驱动电压ELVDD被施加至的VDD线。
在该像素电路中，驱动元件DT和开关元件M31至M34可以实现为n沟道氧化物TFT。
恒定电压、例如像素驱动电压ELVDD、低电位电源电压ELVSS、参考电压Vref、初始化电压Vinit等被施加至该像素电路。像素驱动电压ELVDD比低电位电源电压ELVSS高。栅极导通电压VGH可以设置为高于像素驱动电压ELVDD的电压。栅极关断电压VGL可以设置为低于低电位电源电压ELVSS的电压。初始化电压Vinit可以被设置为接近低电位电源电压ELVSS的低电位电压。参考电压Vref可以被设置为可以使驱动元件DT导通的电压。
该像素电路的驱动时段可以划分为初始化步骤INIT、采样步骤SMPL、寻址步骤WR和发光步骤EMIS。
第一扫描脉冲SCAN1(n)与像素数据的数据电压Vdata同步，并且在寻址步骤WR中生成为栅极导通电压VGH。第一扫描脉冲SCAN1(n)在初始化步骤INIT、采样步骤SMPL和发光步骤EMIS中是栅极关断电压VGL。第二扫描脉冲SCAN2(n)在初始化步骤INIT和采样步骤SMPL中生成为栅极导通电压VGH。第二扫描脉冲SCAN2(n)在寻址步骤WR和发光步骤EMIS中是栅极关断电压VGL。第三扫描脉冲SCAN3(n)在初始化步骤INIT中生成为栅极导通电压VGH。第三扫描脉冲SCAN3(n)在采样步骤SMPL、寻址步骤WR和发光步骤EMIS中是栅极关断电压VGL。
第一EM脉冲EM1(n)在初始化步骤INIT和寻址步骤WR中生成为栅极关断电压VGL。第一EM脉冲EM1(n)对于采样步骤SMPL和发光步骤EMIS是栅极导通电压VGH。
第二EM脉冲EM2(n)在第三扫描脉冲SCAN3(n)反相为栅极导通电压VGH时反相为栅极关断电压VGL，并且在第一扫描脉冲SCAN1(n)反相为栅极导通电压VGH时反相为栅极导通电压VGH。因此，第二EM脉冲EM2(n)在初始化步骤INIT和采样步骤SMPL中生成为栅极关断电压VGL。第二EM脉冲EM2(n)在寻址步骤WR和发光步骤EMIS中是栅极导通电压VGH。
发光元件EL可以实现为包括阳极电极、阴极电极和连接在这些电极之间的有机化合物层的OLED。发光元件EL的阳极电极可以连接至第四节点n4，并且其阴极电极可以被施加低电位电源电压ELVSS。
驱动元件DT根据栅极-源极电压Vgs生成用于驱动发光元件EL的电流。驱动元件DT包括连接至第二节点DRG的栅电极、连接至第一节点DRD的第一电极、以及连接至第三节点DRS的第二电极。
第一电容器Cst连接在第二节点DRG与第四节点n4之间。第二电容器Cd连接在第四节点n4与VDD节点之间。
第一开关元件M41在寻址步骤WR中根据第一扫描脉冲SCAN1(n)的栅极导通电压VGH导通，以将数据电压Vdata提供至第二节点DRG。第一开关元件M41包括连接至第一扫描脉冲SCAN1(n)被施加至的第一栅极线的栅电极、连接至数据电压Vdata被施加至的数据线DL的第一电极、以及连接至第二节点DRG的第二电极。
第二开关元件M42在初始化步骤INIT和采样步骤SMPL期间根据第二EM脉冲EM2(n)的栅极关断电压VGL关断，以阻断驱动元件DT与发光元件EL之间的电流路径。第二开关元件M42在寻址步骤WR和发光步骤EMIS期间根据第二EM脉冲EM2(n)的栅极导通电压VGH导通，以在驱动元件DT与发光元件EL之间形成电流路径。第二开关元件M42包括连接至第二EM脉冲EM2(n)被施加至的第二栅极线的栅电极、连接至第三节点DRS的第一电极、以及经由第四节点n4连接至发光元件EL的阳极电极的第二电极。
第三开关元件M43在初始化步骤INIT中根据第三扫描脉冲SCAN3(n)的栅极导通电压VGH导通，以将第三节点DRS连接至初始化电压Vinit被施加至的INIT线INI。第三开关元件M43包括连接至第三扫描脉冲SCAN3(n)被施加至的第三栅极线的栅电极、连接至第三节点DRS的第一电极、以及连接至INIT线INI的第二电极。
第四开关元件M44在初始化步骤INIT和采样步骤SMPL中根据第二扫描脉冲SCAN2(n)的栅极导通电压VGH导通，以将参考电压Vref提供至第二节点DRG。第四开关元件M44包括连接至第二扫描脉冲SCAN2(n)被施加至的第四栅极线的栅电极、被施加参考电压Vref的第一电极、以及连接至第二节点DRG的第二电极。
第五开关元件M45在初始化步骤INIT和寻址步骤WR中根据第一EM脉冲EM1(n)的栅极关断电压VGL关断，以阻断第一节点DRD与像素驱动电压ELVDD被施加至的VDD线之间的电流路径。第五开关元件M45在采样步骤SMPL和发光步骤EMIS中根据第一EM脉冲EM1(n)的栅极导通电压VGH导通，以将VDD线连接至第一节点DRD。第五开关元件M45包括连接至第一EM脉冲EM1(n)被施加至的第五栅极线的栅电极、连接至VDD线的第一电极、以及连接至第一节点DRD的第二电极。
EM发生器122可以包括图19所示的电路。
参照图19，EM发生器122包括第一开关元件至第六开关元件T41至T46。开关元件T41至T46可以实现为n沟道氧化物TFT。EM发生器122接收第一扫描脉冲和第三扫描脉冲SCAN1(n)和SCAN3(n)，并输出第二EM脉冲EM2(n)。
第一EM开关元件T41包括连接至上拉控制节点191的栅电极、被施加栅极驱动电压VDD的第一电极、以及连接至输出节点的第二电极。第二EM开关元件T42包括连接至下拉控制节点192的栅电极、连接至输出节点的第一电极、以及连接至栅极参考电压VSS被施加至的VSS节点的第二电极。
第三EM开关元件T43根据第一扫描脉冲SCAN1(n)的栅极导通电压VGH导通以对上拉控制节点191充电。第四EM开关元件T44根据第三扫描脉冲SCAN3(n)的栅极导通电压VGH导通以对上拉控制节点191放电。第三EM开关元件T43包括被施加第一扫描脉冲SCAN1(n)的栅电极、被施加栅极驱动电压VDD的第一电极、以及连接至上拉控制节点191的第二电极。第四EM开关元件T44包括被施加第三扫描脉冲SCAN3(n)的栅电极、连接至上拉控制节点191的第一电极、以及连接至VSS节点的第二电极。
第五EM开关元件T45根据第三扫描脉冲SCAN3(n)的栅极导通电压VGH导通以对下拉控制节点192充电。第六EM开关元件T46根据第一扫描脉冲SCAN1(n)的栅极导通电压VGH导通以对下拉控制节点192放电。第五EM开关元件T45包括被施加第三扫描脉冲SCAN3(n)的栅电极、被施加栅极驱动电压VDD的第一电极、以及连接至下拉控制节点192的第二电极。第六EM开关元件T46包括被施加第一扫描脉冲SCAN1(n)的栅电极、连接至下拉控制节点192的第一电极、以及连接至VSS节点的第二电极。
为了驱动图17所示的像素电路，栅极驱动器120可以包括顺序输出第一扫描脉冲SCAN1(n)的第一移位寄存器、顺序输出第二扫描脉冲SCAN2(n)的第二移位寄存器、顺序输出第三扫描脉冲SCAN3(n)的第三移位寄存器、以及顺序输出第一EM脉冲EM1(n)的第四移位寄存器。EM发生器122可以如图18和图19所示的那样使用少量晶体管T41至T46来生成第二EM脉冲EM2(n)。栅极驱动器120不需要单独的移位寄存器来输出并移位第二EM脉冲EM2(n)。因此，由于栅极驱动电路占用的电路面积减少，所以显示面板100的边框BZ可以变窄。
图20是示出根据本公开内容的第六实施方式的像素电路的电路图。图21是示出被施加至图20中所示的像素电路的栅极信号的波形图。图22和图23是示出生成施加至图20中所示的像素电路的第二EM脉冲EM2(n)的EM发生器122的电路图。栅极信号包括第一扫描脉冲SC1(n)、第二扫描脉冲SC2(n)、第三扫描脉冲SC3(n)、第一EM脉冲EM1(n)、以及第二EM脉冲EM2-1(n)、EM2-2(n)。
在本公开内容的第六实施方式中，可以通过在二极管连接法的内部补偿电路中向驱动元件DT的第二栅电极施加预设电压来将驱动元件的阈值电压移位到可感测的电压范围内。因此，根据本公开内容，可以使移位到0V或更少的电压的驱动元件DT的阈值电压Vth移位到可感测的电压。
参照图20和图21，像素电路包括发光元件EL、驱动元件DT、第一电容器C1和第二电容器C2、以及第一开关元件至第七开关元件M51至M57。驱动元件DT和开关元件M51至M57可以实现为n沟道氧化物TFT。
对于该像素电路，像素数据的数据电压Vdata、扫描脉冲SC1(n)、SC2(n)和SC3(n)以及EM脉冲EM1(n)、EM2-1(n)和EM2-2(n)以及恒定电压(例如，像素驱动电压ELVDD、低电位电源电压ELVSS、参考电压Vref、初始化电压Vinit等)被提供。扫描脉冲SC1(n)、SC2(n)和SC3(n)以及EM脉冲EM1(n)、EM2-1(n)和EM2-2(n)的电压在栅极导通电压VGH与栅极关断电压VGL之间摆动。
公共地施加至像素的恒定电压可以设置为ELVDD>Vref>Vinit>ELVSS，但不限于此。参考电压Vref可以被设置为高于初始化电压Vinit的电压，从而在采样步骤SMPL中向驱动元件DT施加负反向偏压(negative back-bias)。栅极导通电压VGH可以被设置为高于像素驱动电压VDD的电压。栅极关断电压VGL可以被设置为低于低电位电源电压ELVSS的电压。
像素电路的驱动时段可以划分为：初始化步骤INIT，其中像素电路被初始化；采样步骤SMPL，其中驱动元件DT的阈值电压Vth被采样；寻址步骤WR，其中数据电压Vdata被充电并且像素数据被写入；以及发光步骤EMIS，其中发光元件EL发光。
第一扫描脉冲SC1(n)在寻址步骤WR中可以生成为与数据电压Vdata同步的栅极导通电压VGH。第一扫描脉冲SC1(n)在初始化步骤INIT、采样步骤SMPL和发光步骤EMIS中可以为栅极关断电压VGL。
第二扫描脉冲SC2(n)可以在第三扫描脉冲SC3(n)之前上升到栅极导通电压VGH，并且可以在第三扫描脉冲SC3(n)的下降沿之前下降到栅极关断电压VGL。第二扫描脉冲SC2(n)在初始化步骤INIT和采样步骤SMPL中可以生成为栅极导通电压VGH。第二扫描脉冲SC2(n)在寻址步骤WR和发光步骤EMIS中可以为栅极关断电压VGL。
第三扫描脉冲SC3(n)在采样步骤SMPL和寻址步骤WR中可以生成为栅极导通电压VGH。在寻址步骤WR中，第三扫描脉冲SC3(n)的栅极导通电压部分可以与第一扫描脉冲SC1(n)的栅极导通电压部分交叠。在第二扫描脉冲SC2(n)的上升沿之后上升到栅极导通电压VGH之后，第三扫描脉冲SC3(n)可以在第二扫描脉冲SC2(n)的下降沿之后下降到栅极关断电压VGL。第三扫描脉冲SC3(n)在初始化步骤INIT和发光步骤EMIS中可以为栅极关断电压VGL。
第一EM脉冲EM1(n)在初始化步骤INIT和发光步骤EMIS中可以生成为栅极导通电压VGH。第一EM脉冲EM1(n)在采样步骤SMPL和寻址步骤WR中可以生成为栅极关断电压VGL。
第二EM脉冲EM2-1(n)、EM2-2(n)可以生成为第2-1EM脉冲EM2-1(n)或第2-2EM脉冲EM2-2(n)中的一者。
第2-1EM脉冲EM2-1(n)可以在初始化步骤INIT、采样步骤SMPL和寻址步骤WR中生成为栅极关断电压VGL，而其在发光步骤EMIS中可以是栅极导通电压VGH。
第2-2EM脉冲EM2-2(n)可以在初始化步骤INIT和采样步骤SMPL中生成为栅极关断电压VGL，而其在寻址步骤WR和发光步骤EMIS中可以为栅极导通电压VGH。
发光元件EL的阳极电极可以连接至第四节点n4，并且低电位电源电压ELVSS可以被施加至发光元件EL的阴极电极。
第一电容器C1可以连接在第二节点n2与第五节点n5之间。第一电容器C1在采样步骤SMPL中存储驱动元件DT的阈值电压Vth。在寻址步骤WR中，数据电压Vdata通过第一电容器C1被传送到驱动元件DT的第一栅电极。
第二电容器C2连接在第三节点DRS与第五节点n5之间。第二电容器C2在发光步骤EMIS开始时存储驱动元件DT的第二电极电压，即源极电压，并在发光步骤EMIS中保持驱动元件DT的栅极-源极电压Vgs。
驱动元件DT可以是双栅极结构的MOSFET。驱动元件DT包括连接至第二节点DRG的第一栅电极、连接至第四节点n4的第二栅电极、连接至第一节点DRD的第一电极、以及连接至第三节点DRS的第二电极。驱动元件DT的第一栅电极和第二栅电极可以彼此交叠，其中半导体图案在驱动元件DT的第一栅电极与第二栅电极之间形成半导体沟道。
第一开关元件M51包括连接至数据电压Vdata被施加至的数据线的第一电极、连接至第五节点n5的第二电极、以及被施加第一扫描脉冲SC1(n)的栅电极。第一开关元件M51响应于第一扫描脉冲SC1(n)的栅极导通电压VGH在寻址步骤WR中导通，以将数据电压Vdata提供至第五节点n5。在其中第一开关元件M51关断的初始化步骤INIT、采样步骤SMPL和发光步骤EMIS中，数据线与第五节点n5之间的电流路径被阻断。
第二开关元件M52包括连接至第三节点DRS的第一电极、连接至第四节点n4的第二电极、以及被施加第二EM脉冲EM2-1(n)、EM2-2(n)的栅电极。第二开关元件M52响应于第二EM脉冲EM2-1(n)、EM2-2(n)的栅极导通电压VGH在发光步骤EMIS或寻址步骤WR和发光步骤EMIS中导通，以在驱动元件DT与发光元件EL之间形成电流路径。当第二开关元件M52处于关断状态时，驱动元件DT与发光元件EL之间的电流路径被阻断，使得发光元件EL不发光。
第三开关元件M53包括连接至第三节点DRS的第一电极、被施加参考电压Vref的第二电极、以及被施加第三扫描脉冲SC3(n)的栅电极。第三开关元件M53响应于第三扫描脉冲SC3(n)的栅极导通电压VGH在采样步骤SMPL和寻址步骤WR中导通，以将参考电压Vref提供至第三节点DRS。参考电压Vref被施加至的REF线与第三节点DRS之间的电流路径在其中第三开关元件M53关断的初始化步骤INIT和发光步骤EMIS中被阻断。
第四开关元件M54包括连接至第一节点DRD的第一电极、连接至第二节点DRG的第二电极、以及被施加第二扫描脉冲SC2(n)的栅电极。第四开关元件M54响应于第二扫描脉冲SC2(n)的栅极导通电压VGH在初始化步骤INIT和采样步骤SMPL中导通，以将第一节点DRD与第二节点DRG连接。当第四开关元件M54导通时，第一栅电极和第一电极彼此连接，使得驱动元件DT作为二极管工作。
第五开关元件M55包括被施加像素驱动电压ELVDD的第一电极、连接至第一节点DRD的第二电极、以及被施加第一EM脉冲EM1(n)的栅电极。第五开关元件M55响应于第一EM脉冲EM1(n)的栅极导通电压VGH在初始化步骤INIT和发光步骤EMIS中导通，以将像素驱动电压ELVDD提供至第一节点DRD。像素驱动电压ELVDD被施加至的VDD线与第一节点DRD之间的电流路径在其中第五开关元件M55关断的采样步骤SMPL和寻址步骤WR中被阻断。
第六开关元件M56包括被施加初始化电压Vinit的第一电极、连接至第五节点n5的第二电极、以及被施加第二扫描脉冲SC2(n)的栅电极。第六开关元件M56响应于第二扫描脉冲SC2(n)的栅极导通电压VGH在初始化步骤INIT和采样步骤SMPL中导通，以将初始化电压Vinit提供至第五节点n5。初始化电压Vinit被施加至的INIT线与第五节点n5之间的电流路径在其中第六开关元件M56关断的寻址步骤WR和发光步骤EMIS中被阻断。
第七开关元件M57包括被施加初始化电压Vinit的第一电极、连接至第四节点n4的第二电极、以及被施加第三扫描脉冲SC3(n)的栅电极。第七开关元件M57响应于第三扫描脉冲SC3(n)的栅极导通电压VGH在采样步骤SMPL和寻址步骤WR中导通，以将初始化电压Vinit提供至第四节点n4。当第七开关元件M57导通时，参考电压Vref通过第三开关元件M53被施加至第三节点DRS。初始化电压Vinit被施加至的INIT线与第四节点n4之间的电流路径在其中第七开关元件M57关断的初始化步骤INIT和发光步骤EMIS中被阻断。
在本公开内容的第六实施方式中，可以通过在采样步骤SMPL中将参考电压Vref施加至第三节点DRS来对驱动元件DT的阈值电压Vth采样，并且可以通过在寻址步骤WR中将数据电压Vdata施加至第五节点n5来将采样步骤SMPL和寻址步骤WR分开。因此，第六实施方式可以确保采样步骤SMPL的时间足够长，例如，长达两个或更多个水平时段。
EM发生器122可以包括图22和图23中所示的电路。
参照图22，EM发生器122包括第一开关元件至第三开关元件T51、T52和T53。EM发生器122接收第二扫描脉冲和第三扫描脉冲SC2(n)和SC3(n)，并输出第2-1EM脉冲EM2-1(n)。EM开关元件T51、T52和T53可以实现为n沟道氧化物TFT。
第2-1EM脉冲EM2-1(n)在第二扫描脉冲SC2(n)和第三扫描脉冲SC3(n)中的至少一个是栅极导通电压VGH时生成为栅极关断电压VGL。第2-1EM脉冲EM2-1(n)在发光步骤EMIS中的至少一些时段中被生成为栅极导通电压。
栅极驱动电压VDD被施加至第一EM开关元件T51的第一电极。第一EM开关元件T51的栅电极和第二电极连接至输出节点。第二EM开关元件T52根据第二扫描脉冲SCAN2(n)的栅极导通电压VGH导通，以将输出节点的电压放电至栅极参考电压VSS。第二EM开关元件T52包括被施加第二扫描脉冲SC2(n)的栅电极、连接至输出节点的第一电极、以及连接至VSS节点的第二电极。第三EM开关元件T53根据第三扫描脉冲SCAN3(n)的栅极导通电压VGH导通，以将输出节点的电压放电至栅极参考电压VSS。第三EM开关元件T53包括被施加第三扫描脉冲SC3(n)的栅电极、连接至输出节点的第一电极、以及连接至VSS节点的第二电极。
参照图23，EM发生器122包括第一EM开关元件至第六EM开关元件T61至T66。EM发生器122接收第一扫描脉冲和第二扫描脉冲SC1(n)和SC2(n)，并输出第2-2EM脉冲EM2-2(n)。EM开关元件T61和T66可以实现为n沟道氧化物TFT。
第2-2EM脉冲EM2-2(n)在第二扫描脉冲SC2(n)是栅极导通电压VGH时生成为栅极关断电压VGL，而在寻址步骤WR中和发光步骤EMIS中的至少一些时段中生成为栅极导通电压。
第一EM开关元件T61在上拉控制节点231被充电时导通，以将栅极导通电压VGH提供至第2-2EM脉冲EM2-2(n)从其输出的输出节点。当下拉控制节点232被充电时，第二EM开关元件T62被导通以对输出节点放电。第三EM开关元件T63根据第一扫描脉冲SC1(n)的栅极导通电压VGH导通，以对上拉控制节点231充电。第四EM开关元件T64根据第二扫描脉冲SC2(n)的栅极导通电压VGH导通，以对上拉控制节点231放电。第五EM开关元件T65根据第二扫描脉冲SC2(n)的栅极导通电压VGH导通，以对下拉控制节点232进行充电。第六EM开关元件T66根据第一扫描脉冲SC1(n)的栅极导通电压VGH导通，以对下拉控制节点232放电。
第一EM开关元件T61包括连接至上拉控制节点231的栅电极、被施加栅极驱动电压VDD的第一电极、以及连接至输出节点的第二电极。第二EM开关元件T62包括连接至下拉控制节点232的栅电极、连接至输出节点的第一电极、以及连接至栅极参考电压VSS被施加至的VSS节点的第二电极。
第三EM开关元件T63根据第一扫描脉冲SC1(n)的栅极导通电压VGH导通以对上拉控制节点231充电。第四EM开关元件T64根据第二扫描脉冲SC2(n)的栅极导通电压VGH导通以对上拉控制节点231放电。第三EM开关元件T63包括被施加第一扫描脉冲SC1(n)的栅电极、被施加栅极驱动电压VDD的第一电极、以及连接至上拉控制节点231的第二电极。第四EM开关元件T64包括被施加第二扫描脉冲SC2(n)的栅电极、连接至上拉控制节点231的第一电极、以及连接至VSS节点的第二电极。
第五EM开关元件T65根据第二扫描脉冲SC2(n)的栅极导通电压VGH导通以对下拉控制节点232充电。第六EM开关元件T66根据第一扫描脉冲SC1(n)的栅极导通电压VGH导通以对下拉控制节点232放电。第五EM开关元件T65包括被施加第二扫描脉冲SC2(n)的栅电极、被施加栅极驱动电压VDD的第一电极、以及连接至下拉控制节点232的第二电极。第六EM开关元件T66包括被施加第一扫描脉冲SC1(n)的栅电极、连接至下拉控制节点232的第一电极、以及连接至VSS节点的第二电极。
为了驱动图20所示的像素电路，栅极驱动器120可以包括顺序输出第一扫描脉冲SC1(n)的第一移位寄存器、顺序输出第二扫描脉冲SC2(n)的第二移位寄存器、顺序输出第三扫描脉冲SC3(n)的第三移位寄存器、以及顺序输出第一EM脉冲EM1(n)的第四移位寄存器。EM发生器122可以如图21至图23所示的那样使用少量晶体管T51至T53和T61至T66来生成第二EM脉冲EM2-1(n)、EM2-2(n)。栅极驱动器120不需要单独的移位寄存器来输出并移位第二EM脉冲EM2-1(n)、EM2-2(n)。因此，由于栅极驱动电路占用的电路面积减少，所以显示面板100的边框BZ可以变窄。
上述本公开内容要实现的目的、用于实现目的的手段和本公开内容的效果没有指定权利要求的本质特征，并且因此，权利要求的范围不限于本公开的公开内容。
尽管已经参照附图更详细地描述了本公开内容的实施方式，但是本公开内容不限于此并且可以在不背离本公开内容的技术构思的情况下以许多不同的形式实施。因此，本公开内容所公开的实施方式仅用于说明的目的，并不旨在限制本公开内容的技术构思。本公开内容的技术构思的范围不限于此。因此，应当理解，上述实施方式在所有方面都是示例性的，并不限制本公开内容。本公开内容的保护范围应基于所附权利要求理解，并且其等同范围内的所有技术构思均应理解为落入本公开内容的范围内。

Claims (19)

1.一种像素电路，包括：
驱动元件，其包括连接至像素驱动电压被施加至的第一节点的第一电极、连接至第二节点的栅电极、以及连接至第三节点的第二电极，并且被配置成向发光元件提供电流；
第一开关元件，其被配置成根据扫描脉冲的栅极导通电压而导通以向所述第二节点提供数据电压；
第二开关元件，其被配置成根据与所述扫描脉冲反相地生成的发光控制脉冲的栅极关断电压而关断；以及
电容器，其被配置成连接在所述第二节点与所述第三节点之间。
2.根据权利要求1所述的像素电路，其中，所述第一开关元件包括连接至所述扫描脉冲被施加至的第一栅极线的栅电极、连接至所述数据电压被施加至的数据线的第一电极、以及连接至所述第二节点的第二电极，以及
其中，所述第二开关元件包括连接至所述发光控制脉冲被施加至的第二栅极线的栅电极、连接至所述第三节点的第一电极、以及连接至所述发光元件的阳极电极的第二电极。
3.根据权利要求1所述的像素电路，还包括第三开关元件，其被配置成根据所述扫描脉冲的栅极导通电压而导通，以向所述第三节点提供参考电压。
4.根据权利要求3所述的像素电路，其中，所述第一开关元件包括连接至所述扫描脉冲被施加至的第一栅极线的栅电极、连接至所述数据电压被施加至的数据线的第一电极、以及连接至所述第二节点的第二电极，
其中，所述第二开关元件包括连接至所述发光控制脉冲被施加至的第二栅极线的栅电极、连接至所述第三节点的第一电极、以及连接至所述发光元件的阳极电极的第二电极，以及
其中，所述第三开关元件包括连接至所述第一栅极线的栅电极、连接至所述第三节点的第一电极、以及连接至所述参考电压被施加至的电力线的第二电极。
5.一种像素电路，包括：
驱动元件，其包括连接至像素驱动电压被施加至的第一节点的第一电极、连接至第二节点的栅电极、以及连接至第三节点的第二电极，并且被配置成向发光元件提供电流；
第一开关元件，其被配置成根据扫描脉冲的栅极导通电压而导通以向所述第二节点提供数据电压；
第二开关元件，其被配置成根据发光控制脉冲的栅极关断电压而关断；
第三开关元件，其被配置成根据感测脉冲的栅极导通电压而导通，以向所述第三节点提供参考电压；以及
电容器，其被配置成连接在所述第二节点与所述第三节点之间，
其中，所述发光控制脉冲被生成为所述感测脉冲的反相脉冲。
6.根据权利要求5所述的像素电路，其中，所述第一开关元件包括连接至所述扫描脉冲被施加至的第一栅极线的栅电极、连接至所述数据电压被施加至的数据线的第一电极、以及连接至所述第二节点的第二电极，
其中，所述第二开关元件包括连接至所述发光控制脉冲被施加至的第二栅极线的栅电极、连接至所述第三节点的第一电极、以及连接至所述发光元件的阳极电极的第二电极，以及
其中，所述第三开关元件包括连接至所述感测脉冲被施加至的第三栅极线的栅电极、连接至所述第三节点的第一电极、以及连接至所述参考电压被施加至的电力线的第二电极。
7.一种像素电路，包括：
驱动元件，其包括连接至第一恒定电压被施加至的第一节点的第一电极、连接至第二节点的栅电极、以及连接至第三节点的第二电极，并且被配置成向发光元件提供电流；
第一开关元件，其被配置成根据第一栅极脉冲的栅极导通电压而导通以向所述第二节点提供数据电压；
第二开关元件，其被配置成根据第二栅极脉冲的栅极关断电压而关断；
第三开关元件，其被配置成根据第三栅极脉冲的栅极导通电压而导通，以向所述第三节点提供第二恒定电压；
第四开关元件，其被配置成根据第四栅极脉冲的栅极导通电压而导通，以向所述第二节点施加第三恒定电压；以及
电容器，其被配置成连接在所述第二节点与所述第三节点之间，
其中，所述第二栅极脉冲在所述第三栅极脉冲反相为栅极导通电压时反相为栅极关断电压，并且所述第二栅极脉冲在所述第一栅极脉冲反相为栅极导通电压时反相为栅极导通电压。
8.一种像素电路，包括：
驱动元件，其包括连接至第一节点的第一电极、连接至第二节点的第一栅电极、连接至第三节点的第二电极、以及连接至第四节点的第二栅电极；
发光元件，其包括连接至所述第四节点的阳极电极和被施加低电位电源电压的阴极电极，并且被配置成根据来自所述驱动元件的电流被驱动；
第一开关元件，其被配置成根据第一扫描脉冲的栅极导通电压而导通，以向第五节点提供数据电压；
第二开关元件，其连接在所述第三节点与所述第四节点之间，以根据第二发光控制脉冲的栅极关断电压而关断；
第三开关元件，其被配置成根据第三扫描脉冲的栅极导通电压而导通，以向所述第三节点提供参考电压；
第四开关元件，其被配置成根据第二扫描脉冲的栅极导通电压而导通，以将所述驱动元件的所述第一栅电极与所述驱动元件的所述第一电极连接；
第五开关元件，其被配置成根据第一发光控制脉冲的栅极关断电压而关断，以阻断所述像素驱动电压被施加至的电力线与所述第一节点之间的电流路径；
第六开关元件，其被配置成根据所述第二扫描脉冲的栅极导通电压而导通，以向所述第五节点提供初始化电压；
第七开关元件，其被配置成根据所述第三扫描脉冲的栅极导通电压而导通，以向所述第四节点提供所述初始化电压；
第一电容器，其被配置成连接在所述第二节点与所述第五节点之间；以及
第二电容器，其被配置成连接在所述第三节点与所述第五节点之间，
其中，所述第二发光控制脉冲在所述第二扫描脉冲和所述第三扫描脉冲中的至少一个为栅极导通电压时被生成为栅极关断电压，或者
其中，所述第二发光控制脉冲仅在所述第二扫描脉冲为栅极导通电压时被生成为栅极关断电压。
9.一种显示装置，包括：
显示面板，其中设置有多条数据线、与所述数据线交叉的多条栅极线、多条电力线以及与所述数据线、所述栅极线和所述电力线连接的多个像素电路；
数据驱动器，其被配置成向所述数据线提供像素数据的数据电压；以及
栅极驱动器，其被配置成向所述栅极线提供扫描脉冲和发光控制脉冲，
其中，所述像素电路中的每一个包括：
驱动元件，其包括连接至像素驱动电压被施加至的第一节点的第一电极、连接至第二节点的栅电极、以及连接至第三节点的第二电极，并且被配置成向发光元件提供电流；
第一开关元件，其被配置成根据所述扫描脉冲的栅极导通电压而导通，以向所述第二节点提供数据电压；
第二开关元件，其被配置成根据所述发光控制脉冲的栅极关断电压而关断；以及
电容器，其被配置成连接在所述第二节点与所述第三节点之间，以及
其中，所述发光控制脉冲与所述扫描脉冲反相地生成。
10.根据权利要求9所述的显示装置，其中，所述栅极驱动器包括：
第一EM开关元件，其包括被施加栅极导通电压的第一电极、第二电极、以及连接至输出节点的栅电极，所述发光控制脉冲从所述输出节点输出；以及
第二EM开关元件，其包括被施加所述扫描脉冲的栅电极、连接至所述输出节点的第一电极、以及被施加栅极关断电压的第二电极。
11.一种显示装置，包括：
显示面板，其中设置有多条数据线、与所述数据线交叉的多条栅极线、多条电力线、以及与所述数据线、所述栅极线和所述电力线连接的多个像素电路；
数据驱动器，其被配置成向所述数据线提供像素数据的数据电压；以及
栅极驱动器，其被配置成向所述栅极线提供扫描脉冲、感测脉冲和发光控制脉冲，
其中，所述像素电路中的每一个包括：
驱动元件，其包括连接至像素驱动电压被施加至的第一节点的第一电极、连接至第二节点的栅电极、以及连接至第三节点的第二电极，并且被配置成向发光元件提供电流；
第一开关元件，其被配置成根据所述扫描脉冲的栅极导通电压而导通，以向所述第二节点提供数据电压；
第二开关元件，其被配置成根据所述发光控制脉冲的栅极关断电压而关断；
第三开关元件，其被配置成根据所述感测脉冲的栅极导通电压而导通，以向所述第三节点提供参考电压；以及
电容器，其被配置成连接在所述第二节点与所述第三节点之间，以及
其中，所述发光控制脉冲被生成为所述感测脉冲的反相脉冲。
12.根据权利要求11所述的显示装置，其中，所述栅极驱动器包括：
第一EM开关元件，其包括被施加栅极导通电压的第一电极、第二电极、以及连接至输出节点的栅电极，所述发光控制脉冲从所述输出节点输出；以及
第二EM开关元件，其包括被施加所述感测脉冲的栅电极、连接至所述输出节点的第一电极、以及被施加栅极关断电压的第二电极。
13.一种显示装置，包括：
显示面板，其中设置有多条数据线、与所述数据线交叉的多条栅极线、多条电力线、以及与所述数据线、所述栅极线和所述电力线连接的多个像素电路；
数据驱动器，其被配置成向所述数据线提供像素数据的数据电压；以及
栅极驱动器，其被配置成向所述栅极线提供第一栅极脉冲、第二栅极脉冲、第三栅极脉冲和第四栅极脉冲，
其中，所述像素电路中的每一个包括：
驱动元件，其包括连接至第一恒定电压被施加至的第一节点的第一电极、连接至第二节点的栅电极、以及连接至第三节点的第二电极，并且被配置成向发光元件提供电流；
第一开关元件，其被配置成根据所述第一栅极脉冲的栅极导通电压而导通，以向所述第二节点提供数据电压；
第二开关元件，其被配置成根据所述第二栅极脉冲的栅极关断电压而关断；
第三开关元件，其被配置成根据所述第三栅极脉冲的栅极导通电压而导通，以向所述第三节点提供第二恒定电压；
第四开关元件，其被配置成根据所述第四栅极脉冲的栅极导通电压而导通，以向所述第二节点施加第三恒定电压；以及
电容器，其被配置成连接在所述第二节点与所述第三节点之间，以及
其中，所述第二栅极脉冲在所述第三栅极脉冲反相为栅极导通电压时反相为栅极关断电压，并且所述第二栅极脉冲在所述第一栅极脉冲反相为栅极导通电压时反相为栅极导通电压。
14.根据权利要求13所述的显示装置，其中，所述栅极驱动器包括：
第一EM开关元件，其被配置成在上拉控制节点被充电时导通以向所述第二栅极脉冲从其输出的输出节点提供栅极导通电压；
第二EM开关元件，其被配置成在下拉控制节点被充电时导通以对所述输出节点放电；
第三EM开关元件，其被配置成根据所述第一栅极脉冲的栅极导通电压而导通，以对所述上拉控制节点充电；
第四EM开关元件，其被配置成根据所述第三栅极脉冲的栅极导通电压而导通，以对所述上拉控制节点放电；
第五EM开关元件，其被配置成根据所述第三栅极脉冲的栅极导通电压而导通，以对所述下拉控制节点充电；以及
第六EM开关元件，其被配置成根据所述第一栅极脉冲的栅极导通电压而导通，以对所述下拉控制节点放电。
15.一种显示装置，包括：
显示面板，其中设置有多条数据线、与所述数据线交叉的多条栅极线、多条电力线、以及与所述数据线、所述栅极线和所述电力线连接的多个像素电路；
数据驱动器，其被配置成向所述数据线提供像素数据的数据电压；以及
栅极驱动器，其被配置成向所述栅极线提供第一扫描脉冲、第二扫描脉冲、第三扫描脉冲、第一发光控制脉冲和第二发光控制脉冲，
其中，所述像素电路中的每一个包括：
驱动元件，其包括连接至第一节点的第一电极、连接至第二节点的第一栅电极、连接至第三节点的第二电极、以及连接至第四节点的第二栅电极；
发光元件，其包括连接至所述第四节点的阳极电极和被施加低电位电源电压的阴极电极，并且被配置成根据来自所述驱动元件的电流被驱动；
第一开关元件，其被配置成根据所述第一扫描脉冲的栅极导通电压而导通，以向第五节点提供数据电压；
第二开关元件，其被配置成连接在所述第三节点与所述第四节点之间，以根据所述第二发光控制脉冲的栅极关断电压而关断；
第三开关元件，其被配置成根据所述第三扫描脉冲的栅极导通电压而导通，以向所述第三节点提供参考电压；
第四开关元件，其被配置成根据所述第二扫描脉冲的栅极导通电压而导通，以将所述驱动元件的所述第一栅电极与所述驱动元件的所述第一电极连接；
第五开关元件，其被配置成根据所述第一发光控制脉冲的栅极关断电压而关断，以阻断所述像素驱动电压被施加至的电力线与所述第一节点之间的电流路径；
第六开关元件，其被配置成根据所述第二扫描脉冲的栅极导通电压而导通，以向所述第五节点提供初始化电压；
第七开关元件，其被配置成根据所述第三扫描脉冲的栅极导通电压而导通，以向所述第四节点提供所述初始化电压；
第一电容器，其被配置成连接在所述第二节点与所述第五节点之间；以及
第二电容器，其被配置成连接在所述第三节点与所述第五节点之间，以及
其中，所述第二发光控制脉冲在所述第二扫描脉冲和所述第三扫描脉冲中的至少一个为栅极导通电压时被生成为栅极关断电压，或者
其中，所述第二发光控制脉冲仅在所述第二扫描脉冲为栅极导通电压时被生成为栅极关断电压。
16.根据权利要求15所述的显示装置，其中，所述栅极驱动器包括：
第一EM开关元件，其包括被施加栅极导通电压的第一电极、第二电极、以及连接至输出节点的栅电极，所述第二发光控制脉冲从所述输出节点输出；
第二EM开关元件，其被配置成响应于所述第二扫描脉冲对所述输出节点放电；以及
第三EM开关元件，其被配置成响应于所述第三扫描脉冲对所述输出节点放电。
17.根据权利要求15所述的显示装置，其中，所述栅极驱动器包括：
第一EM开关元件，其被配置成在上拉控制节点被充电时导通，以将栅极导通电压提供至所述第二栅极脉冲从其输出的输出节点；
第二EM开关元件，其被配置成在下拉控制节点被充电时导通以对所述输出节点放电；
第三EM开关元件，其被配置成根据所述第一扫描脉冲的栅极导通电压而导通，以对所述上拉控制节点充电；
第四EM开关元件，其被配置成根据所述第二扫描脉冲的栅极导通电压而导通，以对所述上拉控制节点放电；
第五EM开关元件，其被配置成根据所述第二扫描脉冲的栅极导通电压而导通，以对所述下拉控制节点充电；以及
第六EM开关元件，其被配置成根据所述第一扫描脉冲的栅极导通电压而导通，以对所述下拉控制节点放电。
18.一种像素电路，包括：
驱动元件，其包括连接至第一节点的第一电极、连接至第二节点的栅电极、以及连接至第三节点的第二电极，并且被配置成向发光元件提供电流；
第一开关元件，其被配置成根据第一扫描脉冲的栅极导通电压而导通以向所述第二节点提供数据电压；
第二开关元件，其被配置成根据第二发光控制脉冲的栅极关断电压而关断，以阻断所述驱动元件与所述发光元件之间的电流路径；
第三开关元件，其被配置成根据第三扫描脉冲的栅极导通电压而导通，以向所述第三节点提供初始化电压；
第四开关元件，其被配置成根据第二扫描脉的栅极导通电压而导通，以向所述第二节点提供参考电压；
第五开关元件，其被配置成根据第一发光控制脉冲的栅极导通电压而导通，以向所述第一节点提供像素驱动电压；
第一电容器，其连接在所述第二节点与第四节点之间；以及
第二电容器，其一端连接至所述第四节点，并且另一端被施加所述像素驱动电压，
其中，所述第二发光控制脉冲在所述第三扫描脉冲反相为栅极导通电压时反相为栅极关断电压，并且在所述第一扫描脉冲反相为栅极导通电压时反相为栅极导通电压。
19.一种显示装置，包括根据权利要求1至8和18中任一项所述的像素电路。
CN202210719067.5A 2021-07-08 2022-06-23 像素电路和包括该像素电路的显示装置 Pending CN115602115A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210089923 2021-07-08
KR10-2021-0089923 2021-07-08
KR10-2021-0166802 2021-11-29
KR1020210166802A KR102678891B1 (ko) 2021-07-08 2021-11-29 픽셀 회로와 이를 포함한 표시장치

Publications (1)

Publication Number Publication Date
CN115602115A true CN115602115A (zh) 2023-01-13

Family

ID=84799766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210719067.5A Pending CN115602115A (zh) 2021-07-08 2022-06-23 像素电路和包括该像素电路的显示装置

Country Status (2)

Country Link
US (2) US11908405B2 (zh)
CN (1) CN115602115A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101411752B1 (ko) 2008-03-06 2014-07-01 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR101296908B1 (ko) 2010-08-26 2013-08-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 이를 이용한 입체영상 표시장치
KR101380708B1 (ko) 2012-09-10 2014-04-03 네오뷰코오롱 주식회사 능동형 유기전계발광장치의 화소회로
KR102270613B1 (ko) 2013-11-21 2021-06-30 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102333868B1 (ko) * 2014-12-10 2021-12-07 엘지디스플레이 주식회사 Oled 표시 장치
CN108597450A (zh) * 2018-04-26 2018-09-28 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
KR20200036415A (ko) 2018-09-28 2020-04-07 엘지디스플레이 주식회사 표시 장치
KR102603538B1 (ko) 2019-10-28 2023-11-17 엘지디스플레이 주식회사 표시장치와 그 구동 방법
WO2022016685A1 (zh) * 2020-07-24 2022-01-27 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板

Also Published As

Publication number Publication date
US20240119902A1 (en) 2024-04-11
US11908405B2 (en) 2024-02-20
US20230008371A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
US11749207B2 (en) Gate driving circuit and display device including 1HE same
US20230096265A1 (en) Gate driving circuit and display device including the same
TWI828189B (zh) 像素電路及包含該像素電路的顯示裝置
US20230074010A1 (en) Pixel circuit and display device including the same
CN116229905A (zh) 数据驱动电路和包括该数据驱动电路的显示装置
JP2023066380A (ja) 表示装置
CN115881035A (zh) 像素电路及其驱动方法和包括该像素电路的显示装置
KR102678891B1 (ko) 픽셀 회로와 이를 포함한 표시장치
US11908405B2 (en) Pixel circuit and display device including the same
US12008959B2 (en) Pixel circuit and display device including the same
US11854480B2 (en) Pixel circuit, method for driving pixel circuit and display device
US11776476B2 (en) Pixel circuit and display device including the same
US11854484B2 (en) Pixel circuit and display device including the same
US12039935B2 (en) Pixel circuit and display device including the same
US20240212615A1 (en) Pixel circuit and display device including the same
US20240203345A1 (en) Pixel circuit and display device including the same
US20240185786A1 (en) Pixel circuit and display device, and mobile terminal including the display device
US20240212612A1 (en) Display panel and display device including the same
KR20230009257A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230102125A (ko) 표시장치와 그 구동 방법
KR20230082766A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009261A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009256A (ko) 픽셀 회로와 이를 포함한 표시장치
CN115909978A (zh) 栅极驱动电路以及包括栅极驱动电路的显示装置
CN115602122A (zh) 栅极驱动电路以及包括栅极驱动电路的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination