CN115588666A - 半导体布局图案及其形成方法 - Google Patents

半导体布局图案及其形成方法 Download PDF

Info

Publication number
CN115588666A
CN115588666A CN202110696593.XA CN202110696593A CN115588666A CN 115588666 A CN115588666 A CN 115588666A CN 202110696593 A CN202110696593 A CN 202110696593A CN 115588666 A CN115588666 A CN 115588666A
Authority
CN
China
Prior art keywords
transistor
pull
metal
layout pattern
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110696593.XA
Other languages
English (en)
Inventor
曾俊砚
郭有策
王淑如
黄俊宪
余欣炽
庄孟屏
黄莉萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202110696593.XA priority Critical patent/CN115588666A/zh
Priority to US17/377,396 priority patent/US11475953B1/en
Publication of CN115588666A publication Critical patent/CN115588666A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种半导体布局图案及其形成方法，其中该半导体布局图案包含一基底，基底上有多个三元内容可定址存储器(Ternary contentaddressable memory,TCAM)，其中至少两个TCAM的布局沿着一对称轴相互镜射对称，且该两个TCAM共同连接到同一搜寻线(SL)。

Description

半导体布局图案及其形成方法
技术领域
本发明涉及一种半导体布局图案及其形成方法，尤其是涉及一种包含有三元内容可定址存储器(TCAM)的布局图案，通过共用一部分的搜寻线的金属导线来达到减少制作工艺步骤、降低制作工艺难度等功效。
背景技术
一般来说，当进行数字数据运算时，由于所需处理的数据量相当庞大，而某些应用(如网络的路由器)的存储数据需大量地动态更新，并无法事先排序这些存储数据，因此很难达到即时的数据查询处理。为了让这些大量且随机存放的数据可以有效地加快数据的搜寻速度，内容可定址存储器(Content Addressable Memory,CAM)便被采用来解决各种搜寻上的问题。内容可定址存储器(亦称为关联式存储器)就像一个巨大的查找表(lookuptable)，可以依据输入的关键字找出符合关键字的所在地址，其方法是利用CAM的特殊硬件架构设计，使欲搜寻的关键字可以同时与存在CAM内的数据进行比对，并输出与输入关键字符合的数据地址，即可利用CAM所找出的关键字地址找出与关键字相关联的数据。
一般的CAM中每个位有两个状态，0或1，而三元内容可定址存储器(ternarycontent addressable memory,TCAM)中每个位有三种状态，除了0和1外，还有一个don'tcare状态，所以称为三元，正是TCAM的这个第三种状态特征使其既能进行精确匹配查找，又能进行模糊匹配查找。
发明内容
本发明提供一种半导体布局图案，包含一基底，基底上有多个三元内容可定址存储器(Ternary content addressable memory,TCAM)，其中至少两个TCAM的布局沿着一对称轴相互镜射对称，且该两个TCAM共同连接到同一搜寻线(SL)。
本发明另提供一种半导体布局图案的制作方法，包含提供一基底，基底上形成有多个三元内容可定址存储器(Ternary content addressable memory,TCAM)，其中至少两个TCAM的布局沿着一对称轴相互镜射对称，且该两个TCAM共同连接到同一搜寻线(SL)。
本发明的特征在于，相邻的TCAM可共用一部分的金属导线，因此可以省略金属导线的制作。如此一来，也可在TCAM的空间内留下更多面积，以调整其他金属布局层的配置，达到简化布局图案与制作工艺的功效。
附图说明
图1为一八晶体管布局图案的电路示意图；
图2为一个三元内容可定址存储器(Ternary content addressable memory,TCAM)的电路示意图；
图3为由四个三元内容可定址存储器(TCAM)组成的电路示意图；
图4～图5为本发明一个三元内容可定址存储器(TCAM)的布局上视示意图。
主要元件符号说明
1:八晶体管布局图案
10:基底
12:金属导线
12A:金属导线(第二金属导线)
12B:金属导线
12C:金属导线(第一金属导线)
12D:金属导线(第三金属导线)
M1:第一层金属层
C1:节点
C2:节点
C3:节点
TCAM:三元内容可定址存储器
TCAM1:三元内容可定址存储器
TCAM2:三元内容可定址存储器
TCAM3:三元内容可定址存储器
TCAM4:三元内容可定址存储器
Diffusion:扩散区
Poly:栅极结构
PU1:第一上拉晶体管
PU2:第二上拉晶体管
PD1:第一下拉晶体管
PD2:第二下拉晶体管
PG1:第一存取晶体管
PG2:第二存取晶体管
INV1:第一反向器
INV2:第一反向器
RPG:读取晶体管
RPD:读取晶体管
BL:位线
BLB:位线
WL:字符线
ML:匹配线
SL:搜寻线
Vcc:电压源
Vss:电压源
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。
在本实施例中，先揭露一种八晶体管布局图案1，其中八晶体管布局图案1是后续步骤中组合成三元内容可定址存储器(Ternary content addressable memory,TCAM)的最小单元。如图1所示，八晶体管布局图案1由一第一上拉晶体管(Pull-Up transistor)PU1、一第二上拉晶体管PU2、一第一下拉晶体管(Pull-Down transistor)PD1、一第二下拉晶体管PD2、一第一存取晶体管(pass gate transistor)PG1、一第二存取晶体管PG2、以及两互相串联的读取晶体管RPG、RPD所组成。其中第一上拉晶体管PU1和第一下拉晶体管PD1组成一第一反向器INV1，第二上拉晶体管PU2和第二下拉晶体管PD2组成一第二反向器INV2，第一反向器INV1与第二反向器INV2构成一栓锁电路(latch)，使数据可以栓锁在存储节点(Storage Node)。另外在本实施例中，第一上拉晶体管PU1和第二上拉晶体管PU2各自的一源极区域电连接至一电压源(例如为Vcc，图未示)，第一下拉晶体管PD1和第二下拉晶体管PD2各自的一漏极区域电连接至一电压源(例如为Vss，图未示)。
至于第一存取晶体管PG1和第二存取晶体管PG2的栅极则耦接至字符线(WordLine)WL，而第一存取晶体管PG1和第二存取晶体管PG2的源极(Source)分别耦接至相对应的位线(Bit Line)BLB与位线BL。另外，读取晶体管RPG的栅极则连接至一搜寻线(searchline，SL)，读取晶体管RPG的漏极连接一电压源(例如为Vss)，读取晶体管RPD的栅极则与栓锁电路相连，读取晶体管RPD的源极与一匹配线(match line，ML)连接。
如图2所示，将两个八晶体管布局图案1排列，可以组成一个三元内容可定址存储器(TCAM)。图2绘示一个三元内容可定址存储器(TCAM)单元的电路示意图。如图2所示，本发明所述的三元内容可定址存储器TCAM1包含有两个相互对称的八晶体管布局图案1。关于三元内容可定址存储器的工作原理特征，属于本领域的现有技术，在此不多加赘述。
上述的三元内容可定址存储器TCAM可以重复排列组成更大的存储器。然而申请人发现，若仅是单纯地重复排列多个三元内容可定址存储器TCAM，对于存储器元件的空间利用率仍有待加强。原因在于相邻的TCAM之间并没有共用的元件，因此每一个TCAM内必须要形成所有需要的元件，如此一来不利于缩小存储器的总面积。
本发明的特征在于，通过调整布局图案，使得相邻的TCAM可以共用同一条搜寻线(SL)，如此一来，原本需要形成两条搜寻线的空间仅需要一条共用的搜寻线，多出了一部分的剩余空间可以供其他元件使用，或是减少存储器的总面积。详细如下段落介绍:
如图3所示，图3绘示由四个三元内容可定址存储器(TCAM)组成的电路示意图。将图2所示的TCAM相互组合起来，成为一个较大的存储器电路图案。其中图3的电路图案包含有三元内容可定址存储器TCAM1、TCAM2、TCAM3与TCAM4。其中每一个三元内容可定址存储器TCAM1～TCAM4都具有类似于图2所示的TCAM的结构。值得注意的是，本实施例中以镜射的方式进行TCAM的排列，也就是说TCAM1与TCAM4互为上下镜射排列(沿着中央横轴对称)，TCAM2与TCAM3也互为上下镜射排列(沿着中央横轴对称)。如此一来，相邻的TCAM可以共用同一条搜寻线，例如图3中TCAM2与TCAM3就共用搜寻线SLB(如节点C1处)。同样地，TCAM1也会与上方相邻的另一个TCAM(图未示)共同连接到搜寻线SL(如节点C2处)，TCAM3也会与下方相邻的另一个TCAM(图未示)共同连接到搜寻线SL(如节点C3处)。关于相邻的TCAM共用搜寻线，可以简化后续布局图案的形成步骤，并且可降低存储器单元的总面积。
图4～图5绘示本发明一个三元内容可定址存储器(TCAM)的布局上视示意图。如图4所示，为了形成TCAM，在基底10上形成多个扩散区(diffusion)、多条栅极结构(例如为多晶硅栅极，简称为poly)，以及多个接触结构(contact)。另外，扩散区(diffusion)也可以由鳍状结构(fin)取代，以下仍以扩散区(diffusion)为例说明。其中，栅极结构(poly)跨越于扩散区(diffusion)上并组合成上述各晶体管，包含第一上拉晶体管PU1、第二上拉晶体管PU2、第一下拉晶体管PD1、第二下拉晶体管PD2、第一存取晶体管PG1、第二存取晶体管PG2、以及读取晶体管RPG、读取晶体管RPD。而各晶体管可以通过后续形成的金属导线或是接触结构来电连接各信号源，例如位线BL、字符线WL、搜寻线SL、匹配线ML、电压源Vcc、电压源Vss等。为了附图清楚描述，图4与图5中会把晶体管的名称或是连接的信号源名称直接标示在布局图相应的位置，以表明该位置形成特定的晶体管，或该位置连接到特定的信号源。
图4中，以图3中所述的三元内容可定址存储器TCAM2为例说明。TCAM2中包含有以下晶体管各两个:第一上拉晶体管PU1、第二上拉晶体管PU2、第一下拉晶体管PD1、第二下拉晶体管PD2、第一存取晶体管PG1、第二存取晶体管PG2、以及读取晶体管RPG、读取晶体管RPD。其中各晶体管的位置已经标示于图4中。
接着如图5所示，形成多个金属导线12覆盖于各晶体管上，由于金属导线12属于晶体管上方的第一层金属层，因此在半导体制作工艺领域中又常被称为第一金属层(M1)。金属导线12配合上述接触结构(Contact)与后续形成的垂直互连接触(via)，可以将各晶体管电连接各信号源。图5中已经标示出不同位置所连接的各信号源。
值得注意的是，图5中的TCAM2中的金属导线12包含有金属导线12A与金属导线12B，以金属导线12A进行说明，金属导线12A为TCAM2中连接到搜寻线SLB的导电部分，金属导线12A位于TCAM2的边界区域，例如本实施例中位于TCAM2的左方边界，金属导线12A将会与另一个相邻的TCAM共用，也就是说另一个相邻的TCAM(例如位于TCAM2的左边)也会通过金属导线12A连接到搜寻线SLB。同样地，TCAM2右边的金属导线12B连接到搜寻线SL，与另一个相邻的TCAM共用。也就是说另一个相邻的TCAM(例如位于TCAM2的右边)也会通过金属导线12A连接到搜寻线SL。
上述相邻的TCAM可共用一部分的金属导线。如此一来，也可在TCAM的空间内留下更多面积，以调整其他布局层的配置，达到简化布局图案与制作工艺的功效。
请再次参考图5，由于相邻的TCAM共用部分的金属导线(例如金属导线12A、12B)而留下了多余的空间，故其他的金属布局图案也可以随之调整，并可能达到节省步骤的目的。举例来说，图5中的金属导线12C具有一倒T形图案，其同时连接到下方的第一下拉晶体管PD1与读取晶体管RPG。更详细而言，第一下拉晶体管PD1的漏极与读取晶体管RPG的漏极都连接到电压源Vss，然而在原先的布局图案中(也就是若未进行布局图案调整前)，需要分别形成两个分开的金属导线，分别电连接第一下拉晶体管PD1与读取晶体管RPG，然后在后续其他金属层中，再将此两个分离的金属导线连接在一起。本实施例中，由于相邻的TCAM共用一部分的金属导线，故空出多余的空间，所以可以在第一金属层M1就将此两个分开的金属导线连接在一起，也就是形成如图5所示的金属导线12C。如此一来，可以达到节省后续步骤的功效。
除此之外，本实施例中，还包含有金属导线12D电连接匹配线ML，由于上述提到金属导线12C设计成倒T形以同时连接第一下拉晶体管PD1与读取晶体管RPG，因此金属导线12D与金属导线12C在横向方向上不重叠。
综合以上说明书与附图，本发明提供一种半导体布局图案，包含一基底10，基底10上有多个三元内容可定址存储器(Ternary content addressable memory(TCAM)，其中至少两个TCAM的布局沿着一对称轴(例如图3的横向中轴)相互镜射对称，且两个TCAM共同连接到同一搜寻线SL。
在本发明的其中一些实施例中，其中每一个TCAM包含有两个相互对称的八晶体管布局图案1，且每一个八晶体管布局图案1包含一第一上拉晶体管(PU1)以及一第一下拉晶体管(PD1)组成一第一反向器(INV1)，一第二上拉晶体管(PU2)与一第二下拉晶体管(PD2)组成一第二反向器(INV2)，一第一存取晶体管(PG1)与一第二存取晶体管(PG2)连接第一反向器与第二反向器，以及相互串联的一读取晶体管(RPD)与一读取晶体管(RPG)，其中读取晶体管(RPD)的所包含的栅极结构连接第一下拉晶体管(PD1)的栅极结构。
在本发明的其中一些实施例中，其中读取晶体管RPD的一源极连接一匹配线ML。
在本发明的其中一些实施例中，其中读取晶体管RPG的一栅极连接到搜寻线SL。
在本发明的其中一些实施例中，其中读取晶体管RPG的一漏极连接一电压源Vss。
在本发明的其中一些实施例中，其中布局图案包含有一第一层金属层M1(12)包含有多个金属导线，且第一层金属层M1包含的一第一金属导线12C连接至电压源Vss，且第一金属导线同时连接至读取晶体管RPG的漏极，以及连接第一下拉晶体管PD1的一漏极。
在本发明的其中一些实施例中，其中第一层金属层M1包含的一第二金属导线12A位于两个TCAM之间的对称轴上，且第二金属导线12A连接至搜寻线SL，且至少包含有一个TCAM以及与其相邻且对称的另一个TCAM共用同一个第二金属导线12A。
在本发明的其中一些实施例中，其中第一层金属层M1包含的一第三金属导线12D连接至一匹配线ML，且第三金属导线12D与第一金属导线在一水平方向上不对齐。
本发明另提供一种半导体布局图案的制作方法，包含提供一基底10，基底10上形成有多个三元内容可定址存储器TCAM，其中至少两个TCAM的布局沿着一对称轴(例如图3的横向中轴)相互镜射对称，且两个TCAM共同连接到同一搜寻线SL。
综上所述，本发明的特征在于，相邻的TCAM可共用一部分的金属导线，因此可以省略金属导线的制作。如此一来，也可在TCAM的空间内留下更多面积，以调整其他金属布局层的配置，达到简化布局图案与制作工艺的功效。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (16)

1.一种半导体布局图案，包含:
基底，基底上有多个三元内容可定址存储器(Ternary content addressable memory,TCAM)，其中至少两个TCAM的布局沿着对称轴相互镜射对称，且该两个TCAM共同连接到同一搜寻线(SL)。
2.如权利要求1所述的半导体布局图案，其中每一个TCAM单元包含有两个相互对称的八晶体管布局图案，且每一个八晶体管布局图案包含:
第一上拉晶体管(PU1)以及第一下拉晶体管(PD1)组成第一反向器(INV1)；
第二上拉晶体管(PU2)与第二下拉晶体管(PD2)组成一第二反向器(INV2)；
第一存取晶体管(PG1)与第二存取晶体管(PG2)连接该第一反向器与该第二反向器；以及
相互串联的读取晶体管(RPD)与读取晶体管(RPG)，其中该读取晶体管(RPD)的所包含的该栅极结构连接该第一下拉晶体管(PD1)的该栅极结构。
3.如权利要求2所述的半导体布局图案，其中该读取晶体管(RPD)的源极连接匹配线(ML)。
4.如权利要求2所述的半导体布局图案，其中该读取晶体管(RPG)的栅极连接该搜寻线(SL)。
5.如权利要求2所述的半导体布局图案，其中该读取晶体管(RPG)的漏极连接电压源(Vss)。
6.如权利要求5所述的半导体布局图案，其中该布局图案包含有第一层金属层(M1)包含有多个金属导线，且该第一层金属层(M1)包含的第一金属导线连接至该电压源(Vss)，且该第一金属导线同时连接至该读取晶体管(RPG)的该漏极，以及连接该第一下拉晶体管(PD1)的漏极。
7.如权利要求6所述的半导体布局图案，其中该第一层金属层(M1)包含的第二金属导线位于该两个TCAM之间的该对称轴上，且该第二金属导线连接至该搜寻线(SL)，且该至少包含有一个TCAM以及与其相邻且对称的另一个TCAM共用同一个该第二金属导线。
8.如权利要求6所述的半导体布局图案，其中该第一层金属层(M1)包含的第三金属导线连接至匹配线(ML)，且该第三金属导线与该第一金属导线在水平方向上不对齐。
9.一种半导体布局图案的制作方法，包含:
提供基底，基底上形成有多个三元内容可定址存储器(Ternary content addressablememory,TCAM)，其中至少两个TCAM的布局沿着一对称轴相互镜射对称，且该两个TCAM共同连接到同一搜寻线(SL)。
10.如权利要求9所述的制作方法，其中每一个TCAM包含有两个相互对称的八晶体管布局图案，且每一个八晶体管布局图案包含:
第一上拉晶体管(PU1)以及第一下拉晶体管(PD1)组成第一反向器(INV1)；
第二上拉晶体管(PU2)与第二下拉晶体管(PD2)组成第二反向器(INV2)；
第一存取晶体管(PG1)与第二存取晶体管(PG2)连接该第一反向器与该第二反向器；以及
相互串联的读取晶体管(RPD)与读取晶体管(RPG)，其中该读取晶体管(RPD)的所包含的该栅极结构连接该第一下拉晶体管(PD1)的该栅极结构。
11.如权利要求10所述的制作方法，其中该读取晶体管(RPD)的源极连接匹配线(ML)。
12.如权利要求10所述的制作方法，其中该读取晶体管(RPG)的栅极连接该搜寻线(SL)。
13.如权利要求10所述的制作方法，其中该读取晶体管(RPG)的漏极连接电压源(Vss)。
14.如权利要求13所述的制作方法，其中该布局图案包含有第一层金属层(M1)包含有多个金属导线，且该第一层金属层(M1)包含的第一金属导线连接至该电压源(Vss)，且该第一金属导线同时连接至该读取晶体管(RPG)的该漏极，以及连接该第一下拉晶体管(PD1)的漏极。
15.如权利要求14所述的制作方法，其中该第一层金属层(M1)包含的第二金属导线位于该两个TCAM之间的该对称轴上，且该第二金属导线连接至该搜寻线(SL)，且该至少包含有一个TCAM以及与其相邻且对称的另一个TCAM共用同一个该第二金属导线。
16.如权利要求14所述的制作方法，其中该第一层金属层(M1)包含的第三金属导线连接至匹配线(ML)，且该第三金属导线与该第一金属导线在水平方向上不对齐。
CN202110696593.XA 2021-06-23 2021-06-23 半导体布局图案及其形成方法 Pending CN115588666A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110696593.XA CN115588666A (zh) 2021-06-23 2021-06-23 半导体布局图案及其形成方法
US17/377,396 US11475953B1 (en) 2021-06-23 2021-07-16 Semiconductor layout pattern and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110696593.XA CN115588666A (zh) 2021-06-23 2021-06-23 半导体布局图案及其形成方法

Publications (1)

Publication Number Publication Date
CN115588666A true CN115588666A (zh) 2023-01-10

Family

ID=83603838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110696593.XA Pending CN115588666A (zh) 2021-06-23 2021-06-23 半导体布局图案及其形成方法

Country Status (2)

Country Link
US (1) US11475953B1 (zh)
CN (1) CN115588666A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116312687A (zh) * 2021-12-21 2023-06-23 联华电子股份有限公司 半导体存储装置的布局

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563727B1 (en) * 2002-07-31 2003-05-13 Alan Roth Method and structure for reducing noise effects in content addressable memories
US7112831B2 (en) * 2003-05-06 2006-09-26 Samsung Electronics Co., Ltd. Ternary content addressable memory cell
US7126837B1 (en) * 2004-03-26 2006-10-24 Netlogic Microsystems, Inc. Interlocking memory/logic cell layout and method of manufacture
US7042747B1 (en) * 2005-01-19 2006-05-09 Lsi Logic Corporation Ternary CAM bitcells
US7304874B2 (en) * 2005-03-08 2007-12-04 Lsi Corporation Compact ternary and binary CAM bitcell architecture with no enclosed diffusion areas
US7450409B1 (en) * 2005-03-21 2008-11-11 Netlogic Microsystems, Inc. Content addressable memory (CAM) cell having column-wise conditional data pre-write
JP4624198B2 (ja) * 2005-07-06 2011-02-02 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7259979B2 (en) * 2005-10-28 2007-08-21 Texas Instruments Incorporated Area efficient stacked TCAM cell for fully parallel search
US8355269B1 (en) * 2008-11-24 2013-01-15 Esilicon Corporation Pushed-rule bit cells with new functionality
US7944724B2 (en) * 2009-04-28 2011-05-17 Netlogic Microsystems, Inc. Ternary content addressable memory having reduced leakage effects
JP6441708B2 (ja) * 2015-02-25 2018-12-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2019033161A (ja) * 2017-08-07 2019-02-28 ルネサスエレクトロニクス株式会社 半導体記憶装置
CN111951850B (zh) * 2019-05-16 2022-10-04 联华电子股份有限公司 双端口三态内容可寻址存储器及其布局图案及存储器装置

Also Published As

Publication number Publication date
US11475953B1 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
US6900999B1 (en) Ternary content addressable memory (TCAM) cells with small footprint size and efficient layout aspect ratio
US7002826B2 (en) Semiconductor memory device
US6347062B2 (en) Semiconductor memory device
CN100437828C (zh) 内容寻址存储器单元
US6822300B2 (en) Semiconductor memory device
US10387500B2 (en) Semiconductor device and method for fabricating the same
US7170769B1 (en) High performance and reduced area architecture for a fully parallel search of a TCAM cell
US6803610B2 (en) Optimized memory cell physical arrangement
KR20210039894A (ko) 4cpp sram 셀 및 어레이
CN115588666A (zh) 半导体布局图案及其形成方法
US7042747B1 (en) Ternary CAM bitcells
US7112831B2 (en) Ternary content addressable memory cell
US6678184B2 (en) CAM cell having compare circuit formed over two active regions
US20230335184A1 (en) Sram devices with reduced coupling capacitance
US20130170273A1 (en) Content-Addressable Memory Architecture for Routing Raw Hit Lines Using Minimal Base Metal Layers
US6834003B2 (en) Content addressable memory with PFET passgate SRAM cells
US20210241817A1 (en) Semiconductor memory device
US10541244B1 (en) Layout pattern for static random access memory
US20240170063A1 (en) Content addressable memory array device structure
CN221239426U (zh) 内容可定址存储器阵列及三元内容可定址存储器阵列
US20230178151A1 (en) Semiconductor device
CN114815490B (zh) 掩膜版版图、存储单元结构和存储器
TW202418939A (zh) 靜態隨機存取記憶體及其佈局圖案
CN116312687A (zh) 半导体存储装置的布局
CN114725109A (zh) 静态随机存取存储器的布局图案及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination