CN115563912B - 一种信号的驱动和负载的验证方法及系统 - Google Patents

一种信号的驱动和负载的验证方法及系统 Download PDF

Info

Publication number
CN115563912B
CN115563912B CN202211407367.6A CN202211407367A CN115563912B CN 115563912 B CN115563912 B CN 115563912B CN 202211407367 A CN202211407367 A CN 202211407367A CN 115563912 B CN115563912 B CN 115563912B
Authority
CN
China
Prior art keywords
circuit
sub
signals
tested
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211407367.6A
Other languages
English (en)
Other versions
CN115563912A (zh
Inventor
匡彦杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Yunshu Innovation Software Technology Co ltd
Shanghai Hejian Industrial Software Group Co Ltd
Original Assignee
Beijing Yunshu Innovation Software Technology Co ltd
Shanghai Hejian Industrial Software Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Yunshu Innovation Software Technology Co ltd, Shanghai Hejian Industrial Software Group Co Ltd filed Critical Beijing Yunshu Innovation Software Technology Co ltd
Priority to CN202211407367.6A priority Critical patent/CN115563912B/zh
Publication of CN115563912A publication Critical patent/CN115563912A/zh
Application granted granted Critical
Publication of CN115563912B publication Critical patent/CN115563912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及电子设计自动化技术领域，特别是涉及一种信号的驱动和负载的验证方法及系统。其通过获取待测电路的不同层中的子电路模块，对于不包括子模块的子模块电路进行查找信号并获取模块的所属关系，以查找得到的信号为负载信号，计算生成负载信号的T个驱动信号，进而得到负载信号、驱动信号、驱动信号在待测电路中的位置以及子电路模块所属关系的映射关系，比较该映射关系与标准的映射关系是否相同，不相同时记录映射关系，否则该映射关系验证通过，通过该方法能够自动查找电路中的所有信号，依次比较待验证的映射关系表和标准映射关系表，保证验证生成信号的负载和驱动的功能的正确性、完备性和效率。

Description

一种信号的驱动和负载的验证方法及系统
技术领域
本发明涉及电子设计自动化技术领域，特别是涉及一种信号的驱动和负载的验证方法及系统。
背景技术
在集成电路设计前端EDA仿真软件产品测试中，信号的驱动和负载的测试尤其关键。测试人员需要验证电子设计自动化软件查找信号的驱动和负载的正确性和高效性。大型ASIC系统的设计使用硬件描述语言来描述电路的功能。信号之间的连接关系非常复杂，定位错误非常耗时，前端仿真软件可以帮助客户快速定位问题，因此前端仿真软件的正确性和效率就是关键因素。
但目前没有高效的方法来验证仿真软件的结果，开发测试人员无法保证测试软件查找信号驱动和负载的效率、正确性、完备性。
发明内容
针对上述技术问题，本发明采用的技术方案为：
一种信号的驱动和负载的验证方法，所述方法包括以下步骤：
S100，获取待测电路E，所述待测电路E包括Q层电路{E1,E2,…,Eq,…,EQ}，Eq为第q层电路，q的取值范围为1到Q，Q为正整数；Eq包括H个子电路模块Pq={Pq,1,Pq,2,…,Pq,h,…,Pq,H}，Pq,h为Eq中第h个子电路模块，h的取值范围为1到H，H为正整数；Pq,h为第（q-1）层电路Eq-1中第y个子电路模块Pq-1,y的子电路模块，y的取值范围为1到Y,Y为Eq-1中子电路模块的数量。
S200，当Eq+1中不包括Pq,h的子电路模块时，查找Pq,h中所有的J个信号Sq,h={Sq,h,1,Sq,h,2,…,Sq,h,j,…,Sq,h,J}，其中，Sq,h,j为Pq,h中的第j个信号，j的取值范围为1到J，J为Pq,h中信号的数量；并获取Pq,h的模块所属关系RPq,h={Pq,h,Pq-1,y,…,Pq-i,f,…,P1,1}，其中，i的取值范围为1到q，Pq-i,f表示Pq,h为第q-i层电路Eq-i中第f个子电路模块的子电路模块。
S300，以Sq,h,j作为负载信号，计算生成Sq,h,j的T个驱动信号Dq,h,j，得到Sq,h,j的映射关系MRq,h,j={Dq,h,j,Sq,h,j,adrq,h,j,DPq,h}；其中，adrq,h,j为Sq,h,j的驱动信号在待测电路中的位置；获取Sq,h中所有信号的映射关系，得到Pq,h的映射关系表MR(Pq,h)={MRq,h,1,MRq,h,2,…,MRq,h,j,…,MRq,h,J}。
S400，比较Pq,h的映射关系表MR(Pq,h)与标准映射关系表MR0(Pq,h)是否相同，若相同，则Pq,h验证通过；否则，记录MRq,h,j。
S500，对待测电路E中每个子电路模块执行S200-S400，得到待测电路E的验证结果。
此外，本发明还提供了一种信号驱动和负载的验证系统，所述系统包括处理器和非瞬时性计算机可读存储介质，所述非瞬时性计算机可读存储介质中存储有至少一条指令或至少一段程序，所述至少一条指令或所述至少一段程序由处理器加载并执行以实现上述生成信号的驱动和负载的验证方法。
本发明与现有技术相比具有明显的有益效果，借由上述技术方案，本发明提供的一种信号的驱动和负载的验证方法及系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：
本发明提供了一种信号的驱动和负载的验证方法及系统，其通过获取待测电路的不同层中的子电路模块，对于不包括子模块的子模块电路进行查找信号并获取模块的所属关系，以查找得到的信号为负载信号，计算生成负载信号的T个驱动信号，进而得到驱动信号、负载信号、驱动信号在待测电路中的位置以及子电路模块所属关系的映射关系，比较该映射关系与标准的映射关系是否相同，不相同时记录映射关系，否则该映射关系验证通过，通过该方法能够自动查找电路中的所有信号，依次比较待验证的映射关系表和标准映射关系表，保证验证生成信号的负载和驱动的功能的正确性、完备性和效率，在测试不同电路的过程中只需要更换指定的待测电路的名称，而不需要重新设计整个测试流程，测试的效率高。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种信号的驱动和负载的验证方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1示出了一种信号的驱动和负载的验证方法流程图，该方法包括以下步骤：
S100，获取待测电路E，所述E包括Q层电路{E1,E2,…,Eq,…,EQ}，Eq为第q层电路，q的取值范围为1到Q，Q为正整数；Eq包括H个子电路模块Pq={Pq,1,Pq,2,…,Pq,h,…,Pq,H}，Pq,h为Eq中第h个子电路模块，h的取值范围为1到H，H为正整数；Pq,h为第q-1层电路Eq-1中第y个子电路模块Pq-1,y的子电路模块，y的取值范围为1到Y，Y为Eq-1中子电路模块的数量。
需要说明的是，待测电路是通过硬件描述语言描述的电路，例如Verilog语言。每个子电路模块都预先配置有一个唯一的标签，该标签可以是模块的名称，也可以是模块的唯一编号。
优选的，Pq,1，Pq,2，…，Pq,h，…，Pq,H通过将Eq按照子电路模块的功能划分得到。
可以理解的是，待测电路在设计时是按照分层设计的思想进行分层设计的，第一层包括整个待测电路，该待测电路作为一个整体功能的电路模块，该待测电路具有一个模块标签；第二层包括通过将第一层按照功能分解得到的多个子电路模块，第二层中的每个子电路模块都具有唯一的模块标签；第三层包括将第二层中的子功能模块分别进行进一步分解得到的多个子电路模块，第三层中的每个子功能模块同样具有唯一的模块标签；以此类推，直至得到不能再分出子模块的最小功能模块为止。以模块作为节点，以所属关系为边，能够得到一个树形结构，在该树中，树的根节点为第一层中待测电路作为一个整体得到的电路模块，树的节点为子电路模块，树的叶子节点为不可再分的最小功能模块。其中，模块标签是提前为模块赋予的唯一的名称或者唯一编号，根据模块标签可以访问该树状结构。
其中，在树形结构中Pq,h为Pq-1,y的一个子节点。
优选的，S100之前还包括：
S010，查找待测电路E中未命名的子模块，得到K个未命名的子模块。
S020，按照标准仿真器中的命名规则对未命名的子模块重新命名。
标准仿真器在获取到未命名的子电路模块时，会根据标准仿真器内预设的命名规则对未命名的子电路模块进行命名。由于两者的待测电路实质上是相同的，若待验证仿真器获取的未命名的子电路模块的名称与标准仿真器不同，最终在比对验证的结果时是比对的字符串是否相同，但若未命名的子电路模块字符串不同，则会对验证的结果产生较大的偏差。因此，待验证仿真器按照标准仿真器中的命名规则对未命名的子模块重新命名。
S200，当Eq+1中不包括Pq,h的子电路模块时，查找Pq,h中所有的J个信号Sq,h={Sq,h,1,Sq,h,2,…,Sq,h,j,…,Sq,h,J}，其中，Sq,h,j为Pq,h中的第j个信号，j的取值范围为1到J，J为Pq,h中信号的数量；并获取Pq,h的模块所属关系RPq,h={Pq,h,Pq-1,y,…,Pq-i,f,…,P1,1}，其中，i的取值范围为1到q，Pq-i,f表示Pq,h为第q-i层电路Eq-i中第f个子电路模块的子电路模块。
可以理解的是，当Eq+1中不包括Pq,h的子电路模块时，说明Pq,h为最小功能模块。
其中，每个子电路模块中都包含相应的信号，每个信号都具有相应的名称。
其中，RPq,h是指模块之间的所属关系，例如在第一层中包括一个模块P1,1，在第二层中包括将P1,1分解得到的模块P2,1和P2,2，在第三层中包括将P2,1分解得到的P3,1和P3,2、将P2,2分解得到的P3,3和P3,4，当在第四层中不包括P3,4的子电路模块时，得到P3,4的所属关系RP3,4={P3,4,P2,2,P1,1}。
S300，以Sq,h,j作为负载信号，计算生成Sq,h,j的T个驱动信号Dq,h,j，得到Sq,h,j的映射关系MRq,h,j={Dq,h,j,Sq,h,j,adrq,h,j,DPq,h}；其中，adrq,h,j为Sq,h,j的驱动信号在待测电路中的位置；获取Sq,h中所有信号的映射关系，得到Pq,h的映射关系表MR(Pq,h)={MRq,h,1,MRq,h,2,…,MRq,h,j,…,MRq,h,J}。
其中，负载信号和驱动信号是一个相对的概念，在当前信号作为一个电路模块的输入信号生成第一输出信号时，当前信号对于第一输出信号来说为驱动信号，第一输出信号对当前信号来说为负载信号。同样，第一输出信号还可以作为另一个电路模块的输入信号生成第二输出信号，那么第一输出信号对于第二输出信号来说为驱动信号，第二输出信号对第一输出信号来说为负载信号，以此类推。
作为一个示例，对于一个实现与门的逻辑电路，与门输入的两个输入信号分为A1和A2，输出的结果为B，相应的表达式为B=A1+A2。则对于B来说，输入信号A1和A2均为B的驱动信号，而B也同时分别为A1和A2的负载信号，B同时也作为下一个信号的驱动信号。再如，D=B-C，对于D来说，B和C分别为D的驱动信号，而D也同时分别为B和C的负载信号，以此类推，得到所有信号的驱动和负载的映射关系。可以理解的是，对于大规模集成电路来说，一个功能电路的驱动信号可以有几千个。
需要说明的是，一个电路模块可以包括多个输出和多个输入，因此，对于一个输出信号来说，其驱动信号可以有多个；对于一个输入信号，其负载信号也可以有多个。
优选的，adrq,h,j包括Sq,h,j的驱动信号所属文件和在待测电路中的位置标签。例如，位置标签为驱动信号在所属文件的待测电路中的行号。
其中，现有技术中计算生成驱动信号和负载信号的算法均在本发明的保护范围之内。
S400，比较Pq,h的映射关系表MR(Pq,h)与标准映射关系表MR0(Pq,h)是否相同，若相同，则Pq,h验证通过；否则，记录MRq,h,j。
优选的，标准映射关系表是标准仿真器根据待测电路E计算得到的Pq,h的映射关系表。
优选的，比较Pq,h的映射关系表MR(Pq,h)与标准映射关系表MR0(Pq,h)是否相同的步骤包括：比较映射关系表MR(Pq,h)与标准映射关系表MR0(Pq,h)中的字符串是否相同。
S500，对待测电路E中每个子模块执行S200-S400，得到待测电路E的验证结果。
当待测电路E中所有子模块的验证结果均为通过时，待测电路的验证通过，也即待验仿真器的自动生成信号的驱动和负载的功能验证通过。否则，验证不通过，根据记录的验证结果对待验证的仿真器做进一步的改进。
综上所述，本发明实施例通过获取待测电路的不同层中的子电路模块，对于不包括子模块的子模块电路进行查找信号并获取模块的所属关系，以查找得到的信号为负载信号，计算生成负载信号的T个驱动信号，进而得到负载信号、驱动信号、驱动信号在待测电路中的位置以及子电路模块所属关系的映射关系，比较该映射关系与标准的映射关系是否相同，不相同时记录映射关系，否则该映射关系验证通过，通过该方法能够自动查找电路中的所有信号，依次比较待验证仿真器和标准仿真器的结果，保证验证待验证仿真器生成信号的负载和驱动的功能的正确性、完备性和效率，在测试不同电路的过程中只需要更换指定的待测电路的名称，而不需要重新设计整个测试流程，因此测试的效率高。
基于与上述方法实施例相同的发明构思，本发明实施例还提供了一种信号驱动和负载的验证系统，所述系统包括处理器和非瞬时性计算机可读存储介质，所述非瞬时性计算机可读存储介质中存储有至少一条指令或至少一段程序，所述至少一条指令或所述至少一段程序由处理器加载并执行以实现上述实施例提供的一种生成信号驱动及负载的验证方法，其中一种生成信号驱动及负载的验证方法在上述实施例中已经详细说明，不再赘述。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本发明的范围和精神。本发明开的范围由所附权利要求来限定。

Claims (8)

1.一种信号的驱动和负载的验证方法，其特征在于，所述方法包括以下步骤：
S100，获取待测电路E，所述待测电路E包括Q层电路{E1,E2,…,Eq,…,EQ}，Eq为第q层电路，q的取值范围为1到Q，Q为正整数；Eq包括H个子电路模块Pq={Pq,1,Pq,2,…,Pq,h,…,Pq,H}，Pq,h为Eq中第h个子电路模块，h的取值范围为1到H，H为正整数；Pq,h为第（q-1）层电路Eq-1中第y个子电路模块Pq-1,y的子电路模块，y的取值范围为1到Y,Y为Eq-1中子电路模块的数量；
S200，当Eq+1中不包括Pq,h的子电路模块时，查找Pq,h中所有的J个信号Sq,h={Sq,h,1,Sq,h,2,…,Sq,h,j,…,Sq,h,J}，其中，Sq,h,j为Pq,h中的第j个信号，j的取值范围为1到J，J为Pq,h中信号的数量；并获取Pq,h的模块所属关系RPq,h={Pq,h,Pq-1,y,…,Pq-i,f,…,P1,1}，其中，i的取值范围为1到q，Pq-i,f表示Pq,h为第q-i层电路Eq-i中第f个子电路模块的子电路模块；
S300，以Sq,h,j作为负载信号，计算生成Sq,h,j的T个驱动信号Dq,h,j，得到Sq,h,j的映射关系MRq,h,j={Dq,h,j,Sq,h,j,adrq,h,j,DPq,h}；其中，adrq,h,j为Sq,h,j的驱动信号在待测电路中的位置；获取Sq,h中所有信号的映射关系，得到Pq,h的映射关系表MR(Pq,h)={MRq,h,1,MRq,h,2,…,MRq,h,j,…,MRq,h,J}；
S400，比较Pq,h的映射关系表MR(Pq,h)与标准映射关系表MR0(Pq,h)是否相同，若相同，则Pq,h验证通过；否则，记录MRq,h,j；
S500，对待测电路E中每个子电路模块执行S200-S400，得到待测电路E的验证结果。
2.根据权利要求1所述的方法，其特征在于，S100之前还包括：
S010，查找待测电路E中未命名的子电路模块，得到K个未命名的子电路模块；
S020，按照标准仿真器中的命名规则对未命名的子电路模块重新命名。
3.根据权利要求1所述的方法，其特征在于，所述标准映射关系表MR0(Pq,h)是标准仿真器根据待测电路E计算得到的Pq,h的映射关系表。
4.根据权利要求1所述的方法，其特征在于，比较Pq,h的映射关系表MR(Pq,h)与标准映射关系表MR0(Pq,h)是否相同的步骤包括：比较映射关系表MR(Pq,h)与标准映射关系表MR0(Pq,h)中的字符串是否相同。
5.根据权利要求1所述的方法，其特征在于，Pq,1，Pq,2，…，Pq,h，…，Pq,H通过将Eq按照子电路模块的功能划分得到。
6.根据权利要求1所述的方法，其特征在于，所述adrq,h,j包括Sq,h,j的驱动信号所属文件和在待测电路中的位置标签。
7.根据权利要求1所述的方法，其特征在于，所述待测电路E为通过硬件描述语言描述的电路模块。
8.一种信号驱动和负载的验证系统，所述系统包括处理器和非瞬时性计算机可读存储介质，所述非瞬时性计算机可读存储介质中存储有至少一条指令或至少一段程序，其特征在于，所述至少一条指令或所述至少一段程序由处理器加载并执行以实现权利要求1-7任意一项所述的方法。
CN202211407367.6A 2022-11-10 2022-11-10 一种信号的驱动和负载的验证方法及系统 Active CN115563912B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211407367.6A CN115563912B (zh) 2022-11-10 2022-11-10 一种信号的驱动和负载的验证方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211407367.6A CN115563912B (zh) 2022-11-10 2022-11-10 一种信号的驱动和负载的验证方法及系统

Publications (2)

Publication Number Publication Date
CN115563912A CN115563912A (zh) 2023-01-03
CN115563912B true CN115563912B (zh) 2023-03-24

Family

ID=84769837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211407367.6A Active CN115563912B (zh) 2022-11-10 2022-11-10 一种信号的驱动和负载的验证方法及系统

Country Status (1)

Country Link
CN (1) CN115563912B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116401989B (zh) * 2023-06-09 2023-08-15 成都融见软件科技有限公司 基于芯片设计源码的信号检查方法、电子设备和介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112685982A (zh) * 2020-12-31 2021-04-20 海光信息技术股份有限公司 电路检测方法、装置、存储介质及电子设备
CN112767893A (zh) * 2021-02-22 2021-05-07 重庆京东方光电科技有限公司 显示驱动电路及其控制方法、显示装置
CN113359331A (zh) * 2021-06-04 2021-09-07 南京芯视元电子有限公司 测试系统、测试方法、电子设备及存储介质
CN114548006A (zh) * 2022-02-24 2022-05-27 海光信息技术股份有限公司 集成电路的验证方法、装置、电子设备、存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10769328B2 (en) * 2017-09-30 2020-09-08 Texas Instruments Incorporated Generating a template-driven schematic from a netlist of electronic circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112685982A (zh) * 2020-12-31 2021-04-20 海光信息技术股份有限公司 电路检测方法、装置、存储介质及电子设备
CN112767893A (zh) * 2021-02-22 2021-05-07 重庆京东方光电科技有限公司 显示驱动电路及其控制方法、显示装置
CN113359331A (zh) * 2021-06-04 2021-09-07 南京芯视元电子有限公司 测试系统、测试方法、电子设备及存储介质
CN114548006A (zh) * 2022-02-24 2022-05-27 海光信息技术股份有限公司 集成电路的验证方法、装置、电子设备、存储介质

Also Published As

Publication number Publication date
CN115563912A (zh) 2023-01-03

Similar Documents

Publication Publication Date Title
CN115563912B (zh) 一种信号的驱动和负载的验证方法及系统
Molitor et al. Equivalence checking of digital circuits: fundamentals, principles, methods
Moawad et al. Novel large scale simulation process to support DOT’s CAFE modeling system
CN111144082A (zh) 多表格迭代计算方法、装置、电子设备及存储介质
US20230043751A1 (en) Unified power format annotated rtl image recognition to accelerate low power verification convergence
Nam et al. Automatic symbolic compositional verification by learning assumptions
US20190065660A1 (en) Identifying root cause of layout versus schematic errors
JPH06317631A (ja) アナログ集積回路のための試験プランを発生する方法
CN111797588B (zh) 一种形式验证比较点匹配方法、系统、处理器及存储器
Lin et al. Measure confidence of Assurance Cases in safety-critical domains
US20020066068A1 (en) Printed circuit board design, testing, and manufacturing process
CN109389407B (zh) 一种汽车电子产品功能安全的保证及验证方法
CN117131824A (zh) 自动生成芯片设计rtl代码的方法、电子设备和介质
Ipate et al. Model learning and test generation using cover automata
Liu et al. Formal verification of cP systems using Coq
CN110262795B (zh) 一种应用系统部署体系结构建模和验证方法
Coşkun et al. Equivalence Checking of System-Level and SPICE-Level Models of Static Nonlinear Circuits
CN117561502A (zh) 一种确定失效原因的方法及装置
Miller et al. Proving QBF-hardness in bounded model checking for incomplete designs
US7650579B2 (en) Model correspondence method and device
EP4386614A1 (en) Verification of a logic circuit
CN111400994A (zh) 网表形式验证方法、装置、计算机设备及存储介质
Wedler et al. Arithmetic reasoning in DPLL-based SAT solving
Vilkomir et al. Software input space modeling with constraints among parameters
US12038478B2 (en) Hybrid solver for integrated circuit diagnostics and testing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant