CN116401989B - 基于芯片设计源码的信号检查方法、电子设备和介质 - Google Patents

基于芯片设计源码的信号检查方法、电子设备和介质 Download PDF

Info

Publication number
CN116401989B
CN116401989B CN202310680103.6A CN202310680103A CN116401989B CN 116401989 B CN116401989 B CN 116401989B CN 202310680103 A CN202310680103 A CN 202310680103A CN 116401989 B CN116401989 B CN 116401989B
Authority
CN
China
Prior art keywords
signal
tracked
list
storage element
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310680103.6A
Other languages
English (en)
Other versions
CN116401989A (zh
Inventor
高凡青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Rongjian Software Technology Co ltd
Shanghai Hejian Industrial Software Group Co Ltd
Original Assignee
Chengdu Rongjian Software Technology Co ltd
Shanghai Hejian Industrial Software Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Rongjian Software Technology Co ltd, Shanghai Hejian Industrial Software Group Co Ltd filed Critical Chengdu Rongjian Software Technology Co ltd
Priority to CN202310680103.6A priority Critical patent/CN116401989B/zh
Publication of CN116401989A publication Critical patent/CN116401989A/zh
Application granted granted Critical
Publication of CN116401989B publication Critical patent/CN116401989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及芯片技术领域，尤其涉及一种基于芯片设计源码的信号检查方法、电子设备和介质，方法包括步骤S1、获取待测芯片设计源码和对应的待测信号列表；步骤S2、基于待测芯片设计源码对每一待追踪信号进行追踪：若待追踪信号无连接或者待追踪信号连接至固定值，则确定为目标信号；若连接至存储元件或者黑盒模块，则确定为正常信号；若连接至非存储元件，则获取待追踪信号所连接的非存储元件的对向端口信号列表，执行步骤S3；步骤S3、将待追踪信号所连接的非存储元件的对向端口信号列表中的信号作为待追踪信号，执行步骤S2，直至将待测信号列表中所有待测信号检查完毕。本发明提高了芯片信号检查效率，减少了芯片开发时长。

Description

基于芯片设计源码的信号检查方法、电子设备和介质
技术领域
本发明涉及芯片技术领域，尤其涉及一种基于芯片设计源码的信号检查方法、电子设备和介质。
背景技术
在芯片设计过程中，需要保证信号不能存在无驱动或者无负载情况。传统的检查方法，通常是在逻辑综合实现后，进行时序分析的同时检查网表内各个模块端口信号的情况，该方法虽然可以保证检查的完整性和完备性，但是，在逻辑综合之后才进行检查，会造成芯片设计前端和芯片设计后端的多次迭代，降低了芯片信号检查效率，增加了芯片开发时长。由此可知，如何提高芯片信号检查效率，减少芯片开发时长成为亟待解决的技术问题。
发明内容
本发明目的在于，提供一种基于芯片设计源码的信号检查方法、电子设备和介质，提高了芯片信号检查效率，减少了芯片开发时长。
根据本发明第一方面，提供了一种基于芯片设计源码的信号检查方法，包括：
步骤S1、获取待测芯片设计源码和待测芯片设计源码对应的待测信号列表{A1,A2,…,An,…,AN}，An为第n个待测信号，n的取值范围为1到N，N为待测信号列表中的待测信号总数，An为单比特信号，将每一An作为待追踪信号；
步骤S2、基于所述待测芯片设计源码对每一待追踪信号进行追踪：
若待追踪信号无连接或者待追踪信号连接至固定值，则将待追踪信号确定为目标信号，所述目标信号为无驱动或无负载的信号；
若待追踪信号连接至存储元件或者黑盒模块，则将待追踪信号确定为正常信号，所述黑盒模块为预留的功能模块；
若待追踪信号连接至非存储元件，则获取待追踪信号所连接的非存储元件的对向端口信号列表，执行步骤S3；
步骤S3、将待追踪信号所连接的非存储元件的对向端口信号列表中的信号作为待追踪信号，执行所述步骤S2，直至将待测信号列表中所有待测信号检查完毕，其中，若待追踪信号所连接的非存储元件的对向端口信号列表中的信号中存在至少一个信号连接至存储元件或者黑盒模块，则将该待追踪信号确定为正常信号；若待追踪信号所连接的非存储元件的对向端口信号列表中的信号的全部信号无连接或连接至固定值，则将该待追踪信号确定为目标信号。
根据本发明第二方面，提供一种电子设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被设置为用于执行本发明第一方面所述的方法。
根据本发明第三方面，提供一种计算机可读存储介质，存储有计算机可执行指令，所述计算机指令用于执行本发明第一方面所述的方法。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种基于芯片设计源码的信号检查方法、电子设备和介质可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：
本发明在芯片前端设计过程中，基于芯片设计源码对每一待测信号进行追踪，预先对待测信号进行检查，将无驱动或无负载的信号确定出来，减少了芯片设计前端和芯片设计后端的相互迭代，提高了芯片信号检查效率，减少了芯片开发时长。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的基于芯片设计源码的信号检查方法流程图；
图2为本发明实施例提供的信号检查示例图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种基于芯片设计源码的信号检查方法，如图1所示，包括：
步骤S1、获取待测芯片设计源码和待测芯片设计源码对应的待测信号列表{A1,A2,…,An,…,AN}，An为第n个待测信号，n的取值范围为1到N，N为待测信号列表中的待测信号总数，An为单比特信号，将每一An作为待追踪信号。
其中，待测芯片设计源码可以为整个待测芯片对应的源码，也可以为待测芯片中部分具有互联关系的多个模块对应的源码，待测信号列表中的信号为待测芯片设计源码中的全部或部分信号。
步骤S2、基于所述待测芯片设计源码对每一待追踪信号进行追踪：
若待追踪信号无连接或者待追踪信号连接至固定值，则将待追踪信号确定为目标信号，所述目标信号为无驱动或无负载的信号。其中，无驱动或无负载的情况成为飘线，目标信号可以称为飘线信号，飘线信号在逻辑综合的过程中通常会被优化掉，单比特信号的固定值具体可以为1’b1或1’b0。
若待追踪信号连接至存储元件或者黑盒模块，则将待追踪信号确定为正常信号，所述黑盒模块为预留的功能模块。可以理解的是，黑盒模块为当前不明确内部设计，或者还没有具体内部设计的模块，但功能是确定的，且是后续需要的功能，因此，若信号连接至黑盒模块，则一定也是正常信号，而非目标信号。所述存储元件具体包括触发器（flip-flop）和存储器（memory）。需要说明的是，当一个待测信号被确定为正常信号或目标信号时，后续无需在对该待测信号作判断。对向端口信号列表，指的是非存储元件以追踪信号作为输入，对应的输出端的信号所组成的列表。
若待追踪信号连接至非存储元件，则获取待追踪信号所连接的非存储元件的对向端口信号列表，执行步骤S3。所述非存储元件具体可包括组合逻辑门元件，所述组合逻辑门元件具体可包括与门（and）和或门（or）。需要说明的是，若待追踪信号连接至非存储元件，是无法直接判断待追踪信号是目标信号还是正常信号，需要进一步追踪。
步骤S3、将待追踪信号所连接的非存储元件的对向端口信号列表中的信号作为待追踪信号，执行所述步骤S2，直至将待测信号列表中所有待测信号检查完毕，其中，若待追踪信号所连接的非存储元件的对向端口信号列表中的信号中存在至少一个信号连接至存储元件或者黑盒模块，则将该待追踪信号确定为正常信号；若待追踪信号所连接的非存储元件的对向端口信号列表中的信号的全部信号无连接或连接至固定值，则将该待追踪信号确定为目标信号。
可以理解的是，当待测信号追踪路径上的任何一个信号确定为正常信号后，该待测信号也能直接确定为正常信号，但测信号追踪路径上的待追踪信号所连接的非存储元件的对向端口信号列表中的存在信号连接至非存储元件的信号时，可以进一步追踪，直至追踪至待追踪信号所连接的非存储元件的对向端口信号列表中的信号全部确定为目标信号或正常信号为止。即以待测信号为起点，追踪出所有可能出现飘线的情况。但可以理解的是，若直至将待测芯片设计源码追踪结束，仍无法确定待测信号的类型或者待测信号某一追踪路径上最后一个信号的类型，则将该待测信号或该待测信号追踪路径也呈现给用户，用户可以基于此进行进一步检查确认。需要说明的是，现有的追踪信号的方式全部落入本发明保护范围之内，在此不再赘述。
作为一种示例，所述方法还包括：
步骤S4、基于所有被确定为目标信号的An生成目标信号列表，将所述目标信号列表呈现至预设的显示界面。
可以理解的是，若仅需关注待测信号中哪些信号为目标信号，在直接将目标信号列表呈现至显示界面即可。通过将目标信号列表呈现给用户，为下一步检查调试提供参考信息。
需要说明的是，本发明所述的方法是基于待测芯片设计源码直接追踪进行的，是在逻辑综合之前做出的，即在芯片设计前端，检查结果可以方便芯片前端设计工程师自检，也能为后端工程师提前提供一些芯片设计的信号检查状况，在芯片设计前端提前解决大部分信号飘线问题，从而极大减少芯片设计前端和芯片设计后端的相互迭代过程，加快了芯片设计进程。
芯片设计的信号通常包括单比特信号和数组信号，本发明时实施例所处理的信号必须为单比特信号，因此，若出现数组信号时，需要先将数组信号平展开来，得到对应的但比特信号，作为一种实施例，所述步骤S1包括：
步骤S11、获取待测芯片设计源码对应的原始待测信号列表{B1,B2,…,Bm,…,BM}，Bm为第m个原始待测信号，m的取值范围为1到M，M为原始待测信号列表中的信号总数。
步骤S12、对每一Bm进行判断，若Bm为单比特信号，则直接将Bm加入所述待测信号列表，若Bm为数组信号，则将Bm平展生成f(m)个单比特信号，f(m)为Bm的位数，将Bm平展生成的f(m)个单比特信号加入所述待测信号列表中，生成所述待测信号列表{A1,A2,…,An,…,AN}。
其中，单比特信号具体可以为时钟信号和复位信号。数组信号可以为地址信号，例如，某一地址信号为addr[34:0]，共有35位，则当该地址信号为原始待测信号时，需要将该地址信号展开生成35个单比特信号，对每一单比特信号分别追踪。
作为一种实施例，所述步骤S3包括：
步骤S31、实时记录每一连接至非存储元件的An的追踪路径{C1,C2,…,Ct,…,CT},Ct为An的第t条追踪路径，t的取值范围为1到T，T为An的当前追踪路径总数，Ct=（C1 t,C2 t,…,Ci t,…,Cg(nt) t），Ci t为An的第t条追踪路径上的第i个信号，Cg(nt) t为An的第t条追踪路径上的当前待测信号，g(nt)为An的第t条追踪路径的当前信号总数；
步骤S32、若连接至非存储元件的An的追踪路径对应的所有Cg(nt) t无连接或连接至固定值，则将该连接至非存储元件的An确定为目标信号，结束流程，否则，执行步骤S33。
可以理解的是，若在追踪过程中，出现当前的An的追踪路径的最后一个信号全部为无连接或连接至固定值的情况，则可以确定对应的An为目标信号，且对An的追踪已经结束，因此可以结束对An的追踪。
步骤S33、若存在至少一个连接至非存储元件的An的追踪路径对应的Cg(nt) t连接至存储元件或者黑盒模块，则将该连接至非存储元件的An确定为正常信号，若存在连接至非存储元件的An的追踪路径对应的Cg(nt) t连接至非存储元件，则获取该连接至非存储元件的Cg(nt) t所连接的非存储元件的对向端口信号列表中的信号，更新对应的An的追踪路径{C1,C2,…,Ct,…,CT}，返回执行步骤S31。
需要说明的是，若在追踪过程中，存在至少一个当前的Cg(nt) t连接至存储元件或者黑盒模块，则说明对应的An至少存在一条路径是能直接连接至存储元件或者黑盒模块，该An在逻辑综合过程中不能被直接优化掉，该An可以直接确定为正常信号。但可以理解的是，该An的其他追踪路径上是可能出现飘线情况的，因此可以继续追踪，找出该An的追踪路径中可能出现飘线的路径。
作为一种示例，在执行步骤S31-步骤S33的过程中，将无连接或连接至固定值的Cg(nt) t对应的An的追踪路径确定为目标追踪路径，将所述目标追踪路径存储至预设的目标追踪路径列表中。所述方法还包括：步骤S5、将所述目标追踪路径列表呈现至预设的显示界面。
通过将目标追踪路径呈现给用户，为下一步检查调试提供参考信息。
如图2所示示例，待测信号为read_enable、read_data[34：0]（可以理解的是，read_data应展开为35个单比特信号，图2中简化处理）、clock信号；基于本发明实施例所述方法，能够直接确认read_enable信号无连接，因此可以直接确定为目标信号。read_data[34：0]信号存在两条追踪路径，一条直接连接至一个逻辑门buf_35上，另一端直接连接至一个存储单元wide_diffrs_35,因此，可以将read_data[34：0]确定为正常信号，且可基于buf_35后续的连接状况更新read_data[34：0]信号对应的追踪路径，继续追踪，确定所有可能出现飘线的情况。clock信号直接连接至存储单元wide_diffrs_35，因此，直接将clock信号确定为正常信号，且无需继续追踪。
本发明实施例所述方法在芯片前端设计过程中，基于芯片设计源码对每一待测信号进行追踪，预先对待测信号进行检查，将无驱动或无负载的信号确定出来，减少了芯片设计前端和芯片设计后端的相互迭代，提高了芯片信号检查效率，减少了芯片开发时长。
需要说明的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时处理可以被终止，但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。
本发明实施例还提供一种电子设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被设置为用于执行本发明实施例所述的方法。
本发明实施例还提供一种计算机可读存储介质，存储有计算机可执行指令，所述计算机指令用于执行本发明实施例所述的方法。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种基于芯片设计源码的信号检查方法，其特征在于，包括：
步骤S1、获取待测芯片设计源码和待测芯片设计源码对应的待测信号列表{A1,A2,…,An,…,AN}，An为第n个待测信号，n的取值范围为1到N，N为待测信号列表中的待测信号总数，An为单比特信号，将每一An作为待追踪信号；
步骤S2、基于所述待测芯片设计源码对每一待追踪信号进行追踪：
若待追踪信号无连接或者待追踪信号连接至固定值，则将待追踪信号确定为目标信号，所述目标信号为无驱动或无负载的信号；
若待追踪信号连接至存储元件或者黑盒模块，则将待追踪信号确定为正常信号，所述黑盒模块为预留的功能模块；
若待追踪信号连接至非存储元件，则获取待追踪信号所连接的非存储元件的对向端口信号列表，执行步骤S3；
步骤S3、将待追踪信号所连接的非存储元件的对向端口信号列表中的信号作为待追踪信号，执行所述步骤S2，直至将待测信号列表中所有待测信号检查完毕，其中，若待追踪信号所连接的非存储元件的对向端口信号列表中的信号中存在至少一个信号连接至存储元件或者黑盒模块，则将该待追踪信号确定为正常信号；若待追踪信号所连接的非存储元件的对向端口信号列表中的信号的全部信号无连接或连接至固定值，则将该待追踪信号确定为目标信号。
2.根据权利要求1所述的方法，其特征在于，
所述方法还包括：
步骤S4、基于所有被确定为目标信号的An生成目标信号列表，将所述目标信号列表呈现至预设的显示界面。
3.根据权利要求1所述的方法，其特征在于，
所述步骤S1包括：
步骤S11、获取待测芯片设计源码对应的原始待测信号列表{B1,B2,…,Bm,…,BM}，Bm为第m个原始待测信号，m的取值范围为1到M，M为原始待测信号列表中的信号总数；
步骤S12、对每一Bm进行判断，若Bm为单比特信号，则直接将Bm加入所述待测信号列表，若Bm为数组信号，则将Bm平展生成f(m)个单比特信号，f(m)为Bm的位数，将Bm平展生成的f(m)个单比特信号加入所述待测信号列表中，生成所述待测信号列表{A1,A2,…,An,…,AN}。
4.根据权利要求1所述的方法，其特征在于，
所述步骤S3包括：
步骤S31、实时记录每一连接至非存储元件的An的追踪路径{C1,C2,…,Ct,…,CT}, Ct为An的第t条追踪路径，t的取值范围为1到T，T为An的当前追踪路径总数，Ct=（C1 t,C2 t,…,Ci t,…,Cg(nt) t），Ci t为An的第t条追踪路径上的第i个信号，Cg(nt) t为An的第t条追踪路径上的当前待测信号，g(nt)为An的第t条追踪路径的当前信号总数；
步骤S32、若连接至非存储元件的An的追踪路径对应的所有Cg(nt) t无连接或连接至固定值，则将该连接至非存储元件的An确定为目标信号，结束流程，否则，执行步骤S33；
步骤S33、若存在至少一个连接至非存储元件的An的追踪路径对应的Cg(nt) t连接至存储元件或者黑盒模块，则将该连接至非存储元件的An确定为正常信号，若存在连接至非存储元件的An的追踪路径对应的Cg(nt) t连接至非存储元件，则获取该连接至非存储元件的Cg(nt) t所连接的非存储元件的对向端口信号列表中的信号，更新对应的An的追踪路径{C1,C2,…,Ct,…,CT}，返回执行步骤S31。
5.根据权利要求4所述的方法，其特征在于，
在执行步骤S31-步骤S33的过程中，将无连接或连接至固定值的Cg(nt) t对应的An的追踪路径确定为目标追踪路径，将所述目标追踪路径存储至预设的目标追踪路径列表中。
6.根据权利要求5所述的方法，其特征在于，
所述方法还包括：
步骤S5、将所述目标追踪路径列表呈现至预设的显示界面。
7.根据权利要求1所述的方法，其特征在于，
所述存储元件包括触发器和存储器。
8.根据权利要求1所述的方法，其特征在于，
所述非存储元件包括组合逻辑门元件，所述组合逻辑门元件包括与门和或门。
9.一种电子设备，其特征在于，包括：
至少一个处理器；
以及，与所述至少一个处理器通信连接的存储器；
其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被设置为用于执行前述权利要求1-8任一项所述的方法。
10.一种计算机可读存储介质，其特征在于，存储有计算机可执行指令，所述计算机可执行指令用于执行前述权利要求1-8中任一项所述的方法。
CN202310680103.6A 2023-06-09 2023-06-09 基于芯片设计源码的信号检查方法、电子设备和介质 Active CN116401989B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310680103.6A CN116401989B (zh) 2023-06-09 2023-06-09 基于芯片设计源码的信号检查方法、电子设备和介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310680103.6A CN116401989B (zh) 2023-06-09 2023-06-09 基于芯片设计源码的信号检查方法、电子设备和介质

Publications (2)

Publication Number Publication Date
CN116401989A CN116401989A (zh) 2023-07-07
CN116401989B true CN116401989B (zh) 2023-08-15

Family

ID=87012815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310680103.6A Active CN116401989B (zh) 2023-06-09 2023-06-09 基于芯片设计源码的信号检查方法、电子设备和介质

Country Status (1)

Country Link
CN (1) CN116401989B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117150995B (zh) * 2023-10-30 2024-01-23 北京云枢创新软件技术有限公司 驱动源码追踪方法、电子设备和介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112685278A (zh) * 2021-01-05 2021-04-20 上海擎昆信息科技有限公司 一种芯片驱动追踪调试方法和装置
CN114548027A (zh) * 2021-12-28 2022-05-27 芯华章科技股份有限公司 在验证系统中追踪信号的方法、电子设备及存储介质
CN115563912A (zh) * 2022-11-10 2023-01-03 北京云枢创新软件技术有限公司 一种信号的驱动和负载的验证方法及系统
CN115630601A (zh) * 2022-12-22 2023-01-20 上海合见工业软件集团有限公司 基于回溯算法确定信号相关性的系统
CN115904855A (zh) * 2023-03-02 2023-04-04 上海合见工业软件集团有限公司 基于信号动态追踪确定目标驱动源码的系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112685278A (zh) * 2021-01-05 2021-04-20 上海擎昆信息科技有限公司 一种芯片驱动追踪调试方法和装置
CN114548027A (zh) * 2021-12-28 2022-05-27 芯华章科技股份有限公司 在验证系统中追踪信号的方法、电子设备及存储介质
CN115563912A (zh) * 2022-11-10 2023-01-03 北京云枢创新软件技术有限公司 一种信号的驱动和负载的验证方法及系统
CN115630601A (zh) * 2022-12-22 2023-01-20 上海合见工业软件集团有限公司 基于回溯算法确定信号相关性的系统
CN115904855A (zh) * 2023-03-02 2023-04-04 上海合见工业软件集团有限公司 基于信号动态追踪确定目标驱动源码的系统

Also Published As

Publication number Publication date
CN116401989A (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
US10204698B2 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
US7478028B2 (en) Method for automatically searching for functional defects in a description of a circuit
JP5681215B2 (ja) 故障マスキング係数を定めるための逆方向解析の改善
US8316332B1 (en) Constraint minimization method for formal verification
US10657207B1 (en) Inter-cell bridge defect diagnosis
CN116401989B (zh) 基于芯片设计源码的信号检查方法、电子设备和介质
CN111965530A (zh) 一种基于jtag的fpga芯片自动化测试方法
US7536662B2 (en) Method for recognizing and verifying FIFO structures in integrated circuit designs
US6707313B1 (en) Systems and methods for testing integrated circuits
US8453082B2 (en) Soft error verification in hardware designs
US8347260B2 (en) Method of designing an integrated circuit based on a combination of manufacturability, test coverage and, optionally, diagnostic coverage
CN111858290B (zh) 用于检测目标代码的内存泄漏路径的方法和设备
US9404972B2 (en) Diagnosis and debug with truncated simulation
US7502966B2 (en) Testcase generation via a pool of parameter files
CN117290165A (zh) 一种芯片测试的方法、系统、装置及存储介质
US7103859B2 (en) System and method for improving testability independent of architecture
US10234502B1 (en) Circuit defect diagnosis based on sink cell fault models
CN113704040A (zh) 一种微处理器内存可靠性测试方法
WO2021247074A1 (en) Resumable instruction generation
CN113160875A (zh) 芯片测试系统和测试方法
JP2022124240A (ja) 診断パターン生成方法及び計算機
CN100389425C (zh) 实现数模混合型集成电路验证的方法及装置
JP6138666B2 (ja) 車載用制御装置のロギングシステム
Lee et al. Enhanced Soft Error Rate Estimation Technique for Aerospace Electronics Safety Design via Emulation Fault Injection
Chakraborty et al. A practical approach to comprehensive system test & debug using boundary scan based test architecture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant