CN115552649A - 用于基于压电的电力转换器的闭环控制 - Google Patents

用于基于压电的电力转换器的闭环控制 Download PDF

Info

Publication number
CN115552649A
CN115552649A CN202180034390.2A CN202180034390A CN115552649A CN 115552649 A CN115552649 A CN 115552649A CN 202180034390 A CN202180034390 A CN 202180034390A CN 115552649 A CN115552649 A CN 115552649A
Authority
CN
China
Prior art keywords
transistor
output
voltage
coupled
piezoelectric resonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180034390.2A
Other languages
English (en)
Inventor
夏英莱
约格西·库马尔·拉马达斯
杰茜卡·D·博尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN115552649A publication Critical patent/CN115552649A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及一种包含压电谐振器(210)的电力转换器(200)。电力转换器包含耦合于输入端子(IN)与压电谐振器的第一板(P1)之间的第一晶体管(220)，及耦合于压电谐振器的第一板与输出端子(OUT)之间的第二晶体管(222)。负载(235)可耦合于输出端子处。控制器电路系统(240)具有耦合到输入节点、输出节点且耦合到压电谐振器的第一板的输入，以及耦合到第一晶体管及第二晶体管的控制端子的输出。控制器电路系统操作以响应于第一板处的电压(Vsw1)与输入端子处的电压(Vin)的比较而接通第一晶体管，响应于第一板处的电压(Vsw1)与输出端子处的电压(Vout)的比较而接通第二晶体管，且响应于输出端子处的输出电平而关断第一晶体管及第二晶体管中的一者。

Description

用于基于压电的电力转换器的闭环控制
技术领域
此涉及电力转换，且更具体来说针对于使用压电材料作为能量存储介质来进行电力转换。
背景技术
切换电力转换器电路通常使用无源电组件(例如电感器、变压器及电容器)来以给定切换频率存储及释放电能量。从能量存储密度的角度来看，机械能量存储机构展现出比无源电组件、尤其是电感器高的能量存储密度。然而，在电力转换器中使用机械能量存储机构需要将机械能量转换成电能量。
例如压电谐振器及变压器等压电组件将能量存储为可被容易地转换成电能量之机械惯性且在可实现的电力密度及能量转移效率方面展示出较高前景。在电气方面，与电感器相比，例如铌酸锂及锆钛酸铅(PZT)等压电材料以高质量因子提供极高能量密度，且压电组件提供用于电流隔离的自然机制。从制造角度来看，压电组件与磁芯组件相比展现出改进的缩放性质、具有平面外观尺寸，且可与批量半导体制造工艺兼容地制作。
发明内容
根据一个方面，提供一种包含压电谐振器作为能量存储元件的电力转换器电路(还在本文中称为转换器电路)。所述转换器电路包含耦合于输入端子与压电谐振器的第一板之间的第一晶体管，及耦合于压电谐振器的第一板与输出端子之间的第二晶体管。负载可耦合于电路输出处。所述电力转换器包含控制器电路系统，所述控制器电路系统具有耦合到输入端子、输出端子且耦合到压电谐振器的第一板的输入，以及耦合到第一晶体管及第二晶体管的控制端子的输出。所述控制器电路系统在多个操作循环内操作以响应于第一板处的电压与输入端子处的电压的比较而接通第一晶体管，响应于第一板处的电压与输出端子处的电压的比较而接通第二晶体管，且响应于输出端子处的输出电平而关断第一晶体管及第二晶体管中的一者。
根据另一方面，提供一种控制包含压电谐振器的电力转换器电路的方法。所述方法包含：响应于压电谐振器的第一板处的电压与输入端子处的电压的比较而接通耦合于输入端子与压电谐振器的第一板之间的第一晶体管；及关断所述第一晶体管。所述方法进一步包含：响应于压电谐振器的第一板处的电压与输出端子处的电压的比较而接通耦合于输出端子与压电谐振器的第一板之间的第二晶体管；及关断所述第二晶体管。所述方法还包含：在多个操作循环内重复第一晶体管及第二晶体管的接通及关断。根据此方面，第一晶体管或第二晶体管中的一者的接通状态的持续时间是响应于输出节点处的输出电平与参考电平的相对关系。
附图说明
图1A是如可根据所描述实例实施的包含平行板压电谐振器的电力转换器的以示意图形式的电气图。
图1B是图1A的电力转换器中的平行板压电谐振器的电路模型的电气图。
图1C是图解说明电力转换器中的平行板压电谐振器的两个操作阶段的电气图。
图2是根据实例的电力转换器的以框图及示意图形式的电气图。
图3是根据实例的图2的电力转换器中的控制器电路系统的以框图及示意图形式的电气图。
图4是图解说明根据实例的在图3的控制器电路系统的控制下图2的电力转换器的操作的时序图。
图5是根据另一实例的DC-DC转换器的以框图及示意图形式的电气图。
图6是根据实例的图5的DC-DC转换器中的控制器电路系统的部分的以框图及示意图形式的电气图。
图7是图解说明根据实例的在图6的控制器电路系统的控制下图5的DC-DC转换器的操作的时序图。
图8是图解说明根据另一实例的图2的电力转换器的操作的时序图。
图9A是根据实例的栅极信号工作循环对输出电流的图。
图9A是根据实例的栅极信号工作循环对输出电压的图。
图10是图解说明根据一或多个实例的电力转换器的操作的流程图。
在图式中使用相同参考编号来图解说明相同或类似(就功能及/或结构而言)特征。
具体实施方式
在此说明书中以适用于直流(DC)电压的切换型电力转换器电路(“DC-DC转换器”)的形式描述一或多个实例性实施方案，这是因为考虑此实施方案在所述上下文中特别有利。然而，还请考虑，这些实施方案的方面可有益地适用于其它应用。举例来说，这些实施方案的方面可适用于各种电力转换器拓扑，包含具有不同于所描述拓扑的拓扑的DC-DC电力转换器、交流(“AC-DC转换器”)以及其中压电材料的能量存储密度可证明是有利的其它电子电路。因此，应理解，以下描述仅通过实例方式提供且并不打算限制权利要求书的真实范围。
压电材料及组件提供重要性质，例如以高质量因子的高能量存储密度以及自然电流隔离。压电材料及组件还可以良好的可缩放性合理地集成到半导体集成电路中，尤其是与磁芯组件相比。压电材料的这些性质使得其能够用于感测、致动、转换及能量收集应用中，且使压电组件在电力转换器(例如切换DC-DC电力转换器)中的使用具有吸引力。
图1A图解说明电力转换器100的一般化架构。电力转换器100包含平行板压电谐振器110，所述平行板压电谐振器在压电材料103的相对侧上构造有平行导电板102、104。压电材料103可具有或包含铌酸锂、锆钛酸铅(PZT)或适合于如此说明书中所描述而使用的另一材料。在此实例中，压电谐振器110在其电端子V+、V-之间(即，跨越平行板102、104)具有沿与其“极化”方向相同方向的长度延伸振动模式，如图1A中所指示。压电谐振器110的板102耦合到或具有压电谐振器端子SW1，且压电谐振器110的板104耦合到电路接地。
在此构造中且如在以MHz频率进行操作的切换电力转换器中所应用，谐振器110可根据巴特沃斯-范戴克(Butterworth-Van Dyke)电路模型被建模为LC谐振槽，例如如图1B中所展示。此LC谐振槽模型将压电谐振器110视为与电阻器114、电感器116及电容器118的串联RLC网络并联的电容器(Cp)112。平行电容器112对图1A的压电谐振器110的平行板构造的电容进行建模，而串联RLC分支对谐振器110中的压电材料103的机械振动性质进行建模。压电谐振器110的这些性质可用于切换电力转换器中以(举例来说)在与质量弹簧机械谐振器的两阶段操作类似的两阶段操作中实现从输入到输出的电力转移。
图1C图解说明此两阶段电力转换操作。在如图1C的左侧中所展示的第一输入到压电阶段中，压电谐振器110耦合到电压源以接收输入电压Vin，以便将电能量转移到压电谐振器110中以供存储为机械能量(即，存储为压电材料103的振动)。此输入到压电阶段还可被称为充电阶段。在如图1C的右侧中所展示的第二压电到输出阶段中，压电谐振器110与输入电压Vin断开连接且跨越负载150而耦合。在此压电到输出阶段中，由压电谐振器110存储的机械能量作为电能量被转移到负载150，从而产生输出电压Vo。此压电到输出阶段还可被称为放电阶段。以适合频率(举例来说，以大约压电谐振器110的谐振频率)在这两个阶段之间进行切换提供了从输入电压Vin到负载150处的输出电压Vo的高效能量转移及电力转换。
返回参考图1A，电力转换器100具有输入端子IN，所述输入端子IN适于耦合到外部电源(举例来说，外部DC电压源)，从而提供输入电压Vin。电力转换器100还具有输出端子OUT，所述输出端子OUT适于耦合到负载，在所述负载处，电力转换器100将提供输出电压Vout。在此实施方案中，输出电压Vout是通过电力转换器100的操作而从输入电压Vin转换而来的DC电压。更具体来说，电力转换器100包含耦合于输入端子IN与压电谐振器110的板102处的端子SW1之间的开关120及耦合于端子SW1与输出端子OUT之间的开关122。电力转换器100还包含耦合到输入端子IN、端子SW1及输出端子OUT且耦合到开关120、122的控制端子的控制器电路系统140。开关120、122经构造以响应于施加到其相应控制端子的信号S1、S2而闭合及断开。开关120、122的此闭合及断开控制压电谐振器110从输入端子IN处的输入电压Vin的充电及压电谐振器110在输出端子OUT处作为输出电压Vout的放电。
请考虑，电力转换器100可以各种方式来实现。举例来说，控制器电路系统140、开关120、122及压电谐振器110可全部被制作到同一集成电路中。替代地，控制器电路系统140及开关120、122可被制作到集成电路中，其中压电谐振器110呈耦合到所述集成电路的外部谐振器的形式，(举例来说)在多芯片模块中或作为安装到电路板的单独组件。考虑电力转换器100的其它实现方式。
如将结合特定实施方案进一步详细地描述，控制器电路系统140响应于在输入端子IN、端子SW1及输出端子OUT处接收的电压而产生切换信号S1、S2。更具体来说，控制器电路系统140响应于输入端子IN、端子SW1及输出端子OUT处的电压而控制开关120、122闭合的时序及持续时间，使得电力转换器100在输出端子OUT处高效地产生既定输出电压Vout。
图2图解说明根据图1A中所展示的电力转换器架构的实施方案包含压电谐振器210的实例性电力转换器200。在此实例中，电力转换器200是基于以如上文相对于图1C所描述的切换式两阶段方式进行操作的压电谐振器210。取决于输出电压Vout与输入电压Vin的既定关系，电力转换器200的特定拓扑可不同于图2中所展示的拓扑。举例来说，尽管电力转换器200被构造成提供低于输入电压Vin的输出电压Vout的“降压”DC-DC转换器，但请考虑，例如“升压”及“降压-升压”转换器等其它拓扑也可受益于这些实例。其中可应用这些实例的替代基于压电的转换器拓扑及操作序列的实例描述于以引用的方式并入本文中的博尔斯(Boles)等人的“基于压电谐振器的DC-DC转换器实施方案的枚举及分析(Enumerationand Analysis of DC-DC Converter Implementations Based on PiezoelectricResonators)”，2019年第20届电力电子控制与建模研讨会(COMPEL)，(IEEE，2019)第1到8页中。根据此类其它拓扑及操作序列的电力转换器200的实施方案将需要对本文中所描述的切换序列及控制进行适当改变。如此，此描述中所提供的电力转换器200的构造及操作仅是以实例方式。
在此实例中，压电谐振器210以上文相对于图1A所描述的方式进行构造。如此，可如上文相对于图1B所描述出于电路分析目的对压电谐振器210进行建模，即建模为与耦合在端子SW1与端子SW2之间的电阻器214、电感器216及电容器218的串联RLC分支并联的电容器212。从物理角度来看，压电谐振器210的一个板P1耦合到端子SW1，且另一板P2耦合到端子SW2。
遵循图1A的架构，图2的电力转换器200具有输入端子IN，所述输入端子IN适于耦合到外部电源(举例来说，外部DC电压源)，从而提供输入电压Vin。电力转换器200还具有适于耦合到外部负载的输出端子OUT。在图2的实例中，此外部负载展示为负载235。负载235可展现出具有电阻及电抗(例如，电容)分量的阻抗Z。电力转换器200可操作以跨越负载235在输出端子OUT处产生输出电压Vout。
在此实例中，电力转换器200包含耦合于压电谐振器210的板P1处的端子SW1处的晶体管220、222。在此实例中，晶体管220、222中的每一者是n沟道金属氧化物半导体场效应晶体管(n沟道MOSFET，或NMOS晶体管)。替代地，晶体管220、222可被构造为p沟道(PMOS)晶体管。其它晶体管类型及技术(例如双极晶体管、结型FET等等)可替代地用于实现晶体管220、222。晶体管220的漏极耦合到输入端子IN，且晶体管220的源极耦合到端子SW1。晶体管222的漏极耦合到端子SW1且晶体管222的源极耦合到输出端子OUT。晶体管220、222的相应漏极及源极还可通常被称为晶体管端子。电力转换器200进一步包含耦合到压电谐振器210的板P2处的端子SW2的二极管224及二极管228。二极管224的阳极耦合到端子SW2且二极管224的阴极耦合到输出端子OUT。二极管228的阴极耦合到端子SW2且二极管228的阳极耦合到电路接地。
电力控制器200进一步包含控制器电路系统240，下文将进一步详细地描述所述控制器电路系统的构造及操作。如图2中所展示，控制器电路系统200具有耦合到输入端子IN、输出端子OUT及压电谐振器210的板P1处的端子SW1的输入。控制器电路系统240具有耦合到晶体管220的栅极及晶体管222的栅极的输出。晶体管220、222的相应栅极还可通常被称为控制端子。如下文将进一步详细地描述，控制器电路系统240操作以响应于输入端子IN处的输入电压Vin、端子SW1处的电压Vsw1及输出端子OUT处的输出电压Vout而产生分别去往晶体管220、222的栅极的信号G1、G2。信号G1、G2分别控制晶体管220、222的传导状态。
在此实例中，控制器电路系统240还具有耦合到参考电压产生器电路242的输入，以接收参考电压Vo_ref。参考电压产生器电路242可与电力控制器200在同一集成电路中实现，或替代地可为产生参考电压Vo_ref的外部功能。
在此实例中，控制器电路系统240包含逻辑及其它电路系统，所述逻辑及其它电路系统经配置以产生施加到晶体管220、222的栅极的信号G1及G2，以根据上文在图1C中所描述的操作经由压电谐振器210而实施两阶段电力转换。在第一阶段(图1C的输入到压电或充电阶段)期间的操作中，控制器电路系统240接通晶体管220并关断晶体管222以通过穿过电感器216的正电流IL将电能量从输入电压Vin转移到压电谐振器210中以存储为机械能量(图1C的输入到压电阶段)。在此第一阶段期间，二极管228将被反向偏置且二极管224被正向偏置以提供电路的返回路径。在第二阶段(图1C的压电到输出或放电阶段)中，控制器电路系统240关断晶体管220并接通晶体管222以将所存储机械能量从压电谐振器210(穿过电感器216的负电流IL)转移到负载235作为电能量。在此第二阶段中，二极管224被反向偏置且二极管228被正向偏置以提供电路的返回路径。在实例性实施方案中，这两个阶段为不重叠的以允许压电谐振器210的低损耗谐振充电及放电(“软充电”)。控制器电路系统240还控制栅极信号G1、G2的时序及持续时间以获得晶体管220、222的“零电压切换”(“ZVS”)(或零电流切换“ZCS”)。根据图2的拓扑中的晶体管220、222的不重叠切换序列的一个实例，跨越压电谐振器210的板P1及P2的电压Vp遵循以下序列：Vin、Vin–Vout、Vout。
在基于压电的电力转换器中，压电谐振器的充电及放电阶段的频率及时序确定从电力转换器的输入到输出的能量转移，以及所述能量转移的效率及其它性能参数。根据开环控制方法，可将切换频率选择为略高于压电谐振器的谐振频率，以尝试获得切换装置的ZVS。一种此开环方法可基于应用包含压电元件的大小等参数的一组复杂方程式的数学计算而确定晶体管切换信号的时序及持续时间。另一开环方法可通过试错而确定晶体管切换信号的切换频率、时序及持续时间，从而可能补偿压电元件及其它组件中的非理想性，以及温度及其它环境因素。这些方法可为非常昂贵且繁琐的，尤其是考虑到可需要对每一个别压电装置进行表征并考虑特定的预期电及环境操作条件。
相比来说，图2的实施方案中的控制器电路系统240经构造及操作以提供对电力转换器200的操作的闭环控制。此闭环控制可获得压电元件的低损耗谐振充电及放电(“软充电”)且通过晶体管220、222的ZVS(或零电流切换“ZCS”)实现高效电力转换。凭借此闭环控制，此高效电力转换可在宽广范围的电及环境操作条件内以及压电元件大小及特性的变化内实现，而不需要如开环控制方法所必需的个别装置表征、复杂计算或繁琐的试错过程及算法。
在其一般操作中，控制器电路系统240执行闭环控制以确定信号G1的接通时间、信号G1的“接通”状态的持续时间、信号G2的接通时间及信号G2的“接通”状态的持续时间，此全部受到特定约束。实例性约束包含考虑压电谐振器210的谐振电路行为(举例来说，可通过傅里叶分析而计算)的能量守恒及电荷守恒，以及从输入电压Vin到输出电压Vout的能量转移的既定效率。另外，在此实例中，控制器电路系统240根据软充电的约束进行操作，使得压电谐振器210在电力转换器200的操作期间仅经历低损耗谐振充电及放电。为获得此软充电，在此实例中，控制器电路系统240经构造及操作以将晶体管220的接通时间设定为电压Vsw1(其为压电谐振器210的板P1处的瞬时电压)达到输入电压Vin的时间。类似地，控制器电路系统240将晶体管222的接通时间设定为压电谐振器210的板P1处的电压Vsw1已下降到或低于输出电压Vout的电平的时间。下文将描述实施对信号G1及G2的接通时间的此控制的控制器电路系统240的构造。
考虑到电力转换器200的闭环控制中的前述约束，在四个控制时序中留下一个自由度，即信号G1及G2的“接通”阶段的持续时间。更具体来说，在此实例中，控制器电路系统240可针对信号G2的给定持续时间控制信号G1的持续时间，或替代地针对信号G1的给定持续时间控制信号G2的持续时间。图9A图解说明针对电力转换器200的实例相对于信号G1及G2的持续时间对施加到负载235的输出电流Iout的控制。图9A的曲线902图解说明在输入电压Vin＝100V且输出电压Vout＝20V的操作条件下针对栅极信号G2的给定持续时间的输出电流Iout与栅极信号G1的工作循环的关系，而曲线904图解说明在所述条件下针对信号G1的给定持续时间的输出电流Iout与栅极信号G2的工作循环的关系。如从曲线902、904的比较可看出，与针对栅极信号G1的固定持续时间的栅极信号G2的工作循环相比，针对栅极信号G2的固定持续时间的栅极信号G1的工作循环或持续时间提供对输出电流Iout的更宽广控制范围。参考图9B，曲线912图解说明在输入电压Vin＝100V且输出电流Iout＝300mA的操作条件下针对栅极信号G2的给定持续时间的输出电压Vout与栅极信号G1的工作循环的关系，而曲线914图解说明在所述条件下针对栅极信号G1的给定持续时间的输出电压Vout与栅极信号G2的工作循环的关系。如从曲线912、914的比较可看出，与针对栅极信号G1的固定持续时间的栅极信号G2的工作循环相比，针对栅极信号G2的固定持续时间的栅极信号G1的工作循环或持续时间提供对输出电压Vout的更敏感控制。
基于图9A及图9B的此分析，在此实例中，电力转换器200的控制器电路系统240经配置以通过针对信号G2的给定持续时间对信号G1的持续时间进行控制而控制电力转移。然而，在其它实施方案中，不同电路拓扑或系统约束可替代地有利于针对信号G1的给定持续时间对信号G2的持续时间进行控制。
图3图解说明图2的实例中的电力转换器200的控制器电路系统240的构造的实例。在此实例中，控制器电路系统240包含经构造以在处于闭环控制下的时序及持续时间产生施加到晶体管220的栅极的信号G1的部分。控制器电路系统240进一步包含经构造以在处于闭环控制下的时序及持续时间产生施加到晶体管222的栅极的信号G2的部分。
根据此实例，在控制器电路系统240的产生信号G1的部分中，比较器302在正输入处接收来自压电谐振器210的板P1的电压Vsw1且在负输入处接收输入电压Vin。比较器302的输出经耦合以将信号G1_ON提供到G1驱动器电路304的输入。
控制器电路系统240中的运算放大器310在非反相输入处接收参考电压Vo_ref且在反相输入处接收输出电压Vout。在此实例中，参考电压产生器电路242产生参考电压Vo_ref。在此实例中，此参考电压Vo_ref经由输入分压器312被提供到运算放大器310，所述输入分压器包含串联连接于参考产生器342的输出与接地之间的电阻器312a及312b。运算放大器310的输出经耦合以将模拟信号G1_DUR提供到G1驱动器电路304。
反馈滤波器315耦合于运算放大器310的输出与反相输入之间。在此实例中，反馈滤波器315包含电容器315a，所述电容器与串联连接的电容器315b及电阻器315c并联连接于运算放大器310的输出与其反相输入之间。输入电阻器315d耦合于输出端子OUT与运算放大器310的反相输入之间。反馈滤波器315的特定构造及分量值经选择以实现特定实施方案的适当增益及响应特性。
G1驱动器电路304包含用于提供施加到晶体管220的栅极的栅极信号G1的逻辑及驱动器电路系统。在此实例中，在图3中的框图中展示G1驱动器电路304的构造。在此实例中，G1驱动器电路304包含边缘触发锁存器352，所述边缘触发锁存器具有耦合到比较器356的输出以接收信号G1_ON的输入。锁存器352的输出耦合到栅极驱动器356的输入，且栅极驱动器356的输出耦合到晶体管220(图2)的栅极且呈现栅极信号G1。G1驱动器电路304的控制逻辑354具有耦合到运算放大器310的输出以接收信号G1_DUR的输入，且还具有耦合到锁存器352的输出的输入。控制逻辑354具有耦合到锁存器352的复位输入的输出。
根据此实例，在控制器电路系统240的产生信号G2的部分中，比较器306具有耦合到输出端子OUT以接收输出电压Vout的正输入，及耦合到压电谐振器210的板P1以接收电压Vsw1的负输入。比较器306的输出经耦合以将信号G2_ON提供到G2驱动器电路308的输入。
比较器320具有耦合到压电谐振器210的板P1以接收电压Vsw1的正输入，及耦合到输入端子IN以接收输入电压Vin的负输入。比较器320的输出耦合到开关324的控制端子，使得开关324响应于比较器320的输出而断开及闭合。
微分器电路322具有耦合到压电谐振器210的板P1以接收电压Vsw1的输入及耦合到开关324的输出。微分器电路322在其输出处呈现与电压Vsw1的时间改变率对应的模拟信号。开关324耦合于微分器电路322的输出与比较器326的负输入之间。
比较器326具有正输入，所述正输入耦合电压源(未展示)以接收表示小的正值+ε的电压电平(例如，接近但高于电路接地的电压)。比较器326的输出耦合到控制器328的输入。在此实例中，控制器328被构造成控制器逻辑或电路系统，所述控制器逻辑或电路系统经配置以根据适当转移函数响应于在其输入处接收到的信号而产生模拟或数字信号G2_DUR。在一个实例中，控制器328经构造以包含比例积分(PI)控制器。控制器328的输出耦合到G2驱动器电路308的输入，且呈现信号G2_DUR。
G2驱动器电路308包含用于提供施加到晶体管222的栅极的栅极信号G2的逻辑及驱动器电路系统。在此实例中，G2驱动器电路308包含边缘触发锁存器362，所述边缘触发锁存器具有耦合到比较器306的输出以接收信号G1_ON的输入。锁存器362的输出耦合到栅极驱动器366的输入，且栅极驱动器366的输出耦合到晶体管222(图2)的栅极并呈现栅极信号G2。G2驱动器电路308的控制逻辑364具有耦合到控制器328的输出以接收信号G2_DUR的输入，且还具有耦合到锁存器362的输出的输入。控制逻辑364具有耦合到锁存器362的复位输入的输出。
在操作中，响应于控制器电路系统240的比较器302而控制接通晶体管220的时序。比较器302将电压Vsw1与电压Vin进行比较。响应于压电谐振器210的板P1处的电压Vsw1增加到达到输入电压Vin的电平，比较器302在其输出处驱动信号G1_ON的低到高转变。信号G1_ON的此转变触发G1驱动器电路304的边缘触发锁存器352，从而致使锁存器352作为响应将信号ON驱动到高逻辑电平。栅极驱动器356响应于在其输入处来自锁存器352的信号ON的状态而驱动栅极信号G1，且如此，由信号G1_ON的转变触发的信号ON的高逻辑电平致使栅极驱动器356接着将栅极信号G1驱动到接通晶体管220以将输入端子IN耦合到压电谐振器210的板P1的电平。针对图2的其中晶体管220为NMOS晶体管的实例，将信号G1驱动到至少高于晶体管220的源极处的电压Vsw1的阈值电压。在此实例中，控制器电路系统240的操作通过以下操作而施行软充电约束：控制晶体管220的接通时间，使得所述接通响应于压电谐振器210的板P1处的瞬时电压Vsw1充电到处于或接近于输入电压Vin的电压而发生。
控制器电路系统240通过控制信号G1的持续时间而在图1C中所展示的输入到压电或充电阶段期间控制晶体管220保持接通的时间长度。在操作中，运算放大器310将在其输出处的模拟控制信号G1_DUR相对于由输入分压器312从参考电压Vo_ref导出的电压而驱动到与输出电压Vout的电平对应的电压。信号G1_DUR对输出电压Vout的改变的响应由反馈滤波器315确定。
在此实例中，反馈滤波器的无源组件315a、315b、315c及315d经选择以实施具有足够相位裕度的一阶或二阶控制器特性，以获得稳定性。根据此实例，运算放大器310的输出处的控制信号G1_DUR的模拟电平指示栅极信号G1接通晶体管220的持续时间。
在图3的实例中，控制逻辑354经构造以在与来自运算放大器310的控制信号G1_DUR的模拟电平对应的信号ON(在控制逻辑354的输入处接收)的低到高转变之后的时间向锁存器352发出复位信号。在锁存器352由来自控制逻辑354的信号复位后，栅极驱动器356即刻将栅极信号G1驱动到关断晶体管220(举例来说，处于或接近晶体管220的源极处的电压Vsw1)的电平。如此，运算放大器310响应于在如上文相对于图1C所描述的充电阶段及放电阶段的每一操作循环中从输入端子IN转移到输出端子OUT的能量而以闭环方式控制晶体管220的“接通”状态的持续时间，且因此控制在输出端子OUT处跨越负载235出现的输出电压Vout的电平。
在定性意义上，如果如由电力转换器200产生的跨越负载235的输出电压Vout小于基于参考电压Vo_ref的参考电平，那么控制器电路系统240控制G1驱动器电路304以增加信号G1的持续时间且因此通过晶体管220增加压电谐振器210的充电时间。相反，如果跨越负载235的输出电压Vout大于基于参考电压Vo_ref的参考电平，那么控制器电路系统240控制G1驱动器电路304以缩短信号G1的持续时间且因此缩短压电谐振器210的充电时间。
在此实例中，控制器电路系统240通过其对跨越负载235的输出电压Vout与参考电压Vo_ref的比较而控制能量转移。替代地，控制器电路系统240可经构造以将去往负载235的输出电流与参考电流进行比较来控制由电力转换器200转移的能量。在任何情形中，信号G1的持续时间及因此在每一循环中接通晶体管220的时间在此实例中控制输出电压Vout的电平。
控制器电路系统240的比较器306响应于电压Vsw1与输出电压Vout的比较而控制接通晶体管222的时序。响应于板P1处的电压Vsw1下降到输出电压Vout的电平，比较器306产生信号G2_ON的低到高转变。在此实例中，锁存器362响应于在其输入处从比较器306接收到低到高转变而将在其输出处的信号ON驱动到高逻辑电平。信号ON的高电平致使栅极驱动器366将栅极信号G2驱动到接通晶体管222的电平。针对图2的其中晶体管222为NMOS晶体管的实例，栅极驱动器366将信号G2驱动到至少高于晶体管222的源极处的输出电压Vout的阈值电压。以此方式，在此实例中，控制器电路系统240的操作响应于压电谐振器210的板P1处的瞬时电压Vsw1放电到处于或低于输出电压Vout的电压而对晶体管222的接通时间施行软充电约束。
控制器电路系统240还通过控制栅极信号G2的持续时间而在图1C中所展示的压电到输出或放电阶段期间控制晶体管222保持接通的时间长度。在此实例中，响应于压电谐振器210的板P1处的电压Vsw1达到输入电压Vin，比较器320向开关324施加高电平控制信号，从而致使开关324闭合。如上文所描述，栅极信号G1也由比较器302断言以响应于电压Vsw1达到输入电压Vin而接通晶体管220。
开关324的闭合对微分器电路322的输出(其呈现与电压Vsw1的时间改变率对应的模拟电平)进行取样，且将所述经取样输出施加到比较器326的负输入以与其正输入处的小的正值+ε进行比较。通过此比较，比较器326操作以确定电压Vsw1是在其达到输入电压Vin时快速增加(由微分器电路322的输出处的相对高电平指示)，还是在其达到输入电压Vin时处于或接近其充电曲线的峰值(由微分器电路322的输出处的相对低电平指示)。比较器326响应于电压Vsw1在其达到输入电压Vin时的时间改变率的此比较而在其输出处向控制器328发出逻辑电平。
在此实例中，控制器328经配置以响应于比较器326的输出而在信号G2_DUR上产生模拟电平，所述模拟电平与电压Vsw1在其达到输入电压Vin时的经取样时间改变率对应，如上文所描述。响应于模拟信号G2_DUR的电平，G2驱动电路308控制其将栅极信号G2驱动到低电平(例如，处于或接近接地)以关断晶体管222的时间且因此控制在栅极信号G2的通电(或低到高转变)之后的间隔的持续时间。
如图3的实例中所展示，信号G2_DUR由控制逻辑364接收，所述控制逻辑经构造以在与来自控制器328的控制信号G2_DUR的模拟电平对应的信号ON(在控制逻辑364的输入处接收)的低到高转变之后的时间向锁存器362发出复位信号。根据此实例，控制器328经构造且操作以控制信号G2_DUR的电平，且因此控制晶体管222的接通状态的持续时间，使得电压Vsw1在其达到输入电压Vin时接近于其峰值电压。举例来说，控制器328可被构造为应用转移函数的比例积分(PI)控制器，所述转移函数调节栅极驱动信号G2的持续时间，且因此调节从压电谐振器210到输出端子OUT处的负载235的能量转移，使得电压Vsw1在其等于输入电压Vin时的时间改变率接近于零(例如，处于与比较器326的正输入处的+ε对应的值)。
此小的正值+ε用作比较器326的参考，这是因为电压Vsw1的时间改变率在电压Vsw1已增加到输入电压Vin的电平时被取样，借此防止电压Vsw1在此实例中的取样时间下降。对于由控制器328进行的适当调节，比较器326的输出向控制器328呈现正电平及负电平两者，且因此在此实例中比较器326处的参考值不能为零。针对实现为PI控制器的控制器328的实例，由控制器328应用的以拉普拉斯域表达的转移函数可呈以下形式：
Figure BDA0003936038100000121
其中s是拉普拉斯频率，且其中通过表征或适应而选择比例系数KP及积分系数KI以针对电力转换器200的特定实施方案提供对栅极信号G2的持续时间的所要控制，具有至少45°的相位裕度以确保稳定性。
以此方式，根据此实例的控制器电路系统240控制晶体管222的“接通”状态的持续时间，使得晶体管222在当压电谐振器210的板P1处的电压Vsw1处于输入电压Vin时电压Vsw1的时间改变率处于或接近零的时间点关断。对栅极信号G2的持续时间的此控制因此施行晶体管220的ZVS。
在定性意义上，在电压Vsw1达到输入电压Vin时所取样的电压Vsw1的时间改变率的较大值指示在充电-放电循环的放电阶段中无足够的能量被转移到输出端子OUT。响应于经取样时间改变率的此较大值，控制器328往往增加施加到G2栅极驱动器308的信号G2_DUR的电平以增加栅极信号G2的持续时间。另一方面，电压Vsw1的接近于零(例如，低于值+ε)的时间改变率的经取样值可指示在放电阶段中较多能量可被转移到输出端子OUT。响应于经取样时间改变率具有接近于零的值，控制器328往往降低信号G2_DUR的电平以致使G2栅极驱动器308减少栅极信号G2的持续时间。
因此，根据此实例，控制器电路系统240控制栅极信号G2的持续时间，使得晶体管222在ZVS条件(即，在电压Vsw1达到输入电压Vin时所述电压Vsw1的小到零时间改变率)下接通。在具有栅极信号G2的此受控制持续时间的情况下，栅极信号G1的持续时间或工作循环因此用于控制电力转换器200的输出电压Vout(或输出电流Iout)。如上文针对图2的电力转换器200的实例所描述，通过运算放大器310将输出电压Vout与从参考电压Vo_ref导出的电压进行比较的动作而控制输出电压Vout。
图4图解说明电力转换器200在两个操作循环CYC1、CYC2内的操作的实例。在图4的此实例中，输入电压Vin为100V，且输出电压Vout将由电力转换器200调节到40V的电平。在图4中展示分别在压电谐振器端子SW1、SW2处的电压Vsw1及Vsw2，以及与跨越压电谐振器210的板P1及P2的电压对应的电压Vp＝Vsw1–Vsw2。参考图4中的其它电压展示分别由G1驱动器电路304及G2驱动器电路308产生的栅极信号G1及G2的时序及持续时间。
在时间t1之前，栅极信号G1及G2两者均处于低电平，使得晶体管220、222两者均关断。从时间t0开始，在循环CYC1之前的循环中，压电谐振器210(图2)中的电容器212由来自压电材料的谐振机械振动的负电感器电流IL进行充电。如此，电压Vsw1(及电压Vp，这是因为电压Vsw2接近接地)从输出电压Vout的电平增加直到其在循环CYC1开始时在时间t1达到输入电压Vin的电平。作为响应，比较器302将其输出信号G1_ON从低转变到高，且响应于所述转变，G1驱动器电路304将栅极信号G1驱动到高电平以接通晶体管220。由于电压Vsw1在时间t1以相对较小时间改变率处于输入电压Vin的电平，因此在时间t1开始的压电谐振器210从输入端子IN的充电是软充电，且晶体管220的接通是在ZVS下。
控制器电路系统240通过提供处于低电平的栅极信号G2而保持晶体管222关断(断开)。晶体管220在时间t1与时间t2之间的间隔中保持处于其接通(闭合)状态中，从而在时间t1之后将电力从输入端子IN转移到压电谐振器210。时间t1与时间t2之间的此间隔与上文相对于图1C所描述的压电谐振器210的充电阶段对应。此充电升高板P2的电压Vsw2且降低电压Vp直到电压Vp达到处于输入电压Vin与输出电压Vout之间的差(在此实例中，处于约60V)的电压。在时间t2，由运算放大器310的输出处的模拟信号G1_DUR指示的持续时间逝去。在此时间t2，G1驱动器电路304将栅极信号G1驱动到低电平(例如，处于或接近接地)以关断晶体管220且压电谐振器210的充电阶段结束。
在时间t2与时间t3之间(在此期间晶体管220、222两者均处于断开(关断)状态中)，当压电谐振器210通过二极管224放电到输出端子OUT时，压电谐振器210的板P1处的电压Vsw1向输出电压Vout下降。响应于电压Vsw1下降到输出电压Vout的电平，比较器306在输出信号G2_ON处驱动低到高转变。响应于信号G2_ON的转变，G2驱动器电路308将栅极信号G2驱动到高电平以接通晶体管222，这在图4中的时间t3发生。处于其接通状态中的晶体管222将端子SW1耦合到输出端子OUT。由于电压Vsw1在时间t3处于输出电压Vout，因此晶体管222在ZVS下接通。电感器电流IL改变极性，从而对电容器212进行软充电，且电力通过处于其接通状态中的晶体管222从压电谐振器210转移到输出端子OUT。时间t3与时间t4之间的此间隔与如上文相对于图1C所描述的压电谐振器210的放电阶段对应。时间t3与时间t4之间的其中晶体管222处于其接通状态中的持续时间由控制器电路系统240中的控制器328控制以实现晶体管220的接通的ZVS，如上文所描述。栅极信号G2的此持续时间在图4中的时间t4逝去，此时G2驱动器电路308将栅极信号G2断电(从高驱动到低)。操作循环接着在循环CYC2中进行重复。
因此，根据此实例，控制器电路系统240对基于压电的电力转换器200的操作实施闭环控制。特定来说，对栅极信号G1的持续时间及因此晶体管220的接通时间的闭环控制调节由电力转换器200转移到负载235的能量。此闭环控制使得电力转换器200能够在压电谐振器210的大小及特性以及不同操作条件(例如，输出电流、输出电压)的变化及例如温度等环境条件的变化的情况下高效且准确地操作。可因此避免开环控制基于压电的转换器中涉及的复杂计算及冗长试错表征。
现在参考图5，将描述根据替代实例的电力转换器500。电力转换器500与上文相对于图2所描述的电力转换器200类似地构造。在图5中使用与图2中相同的参考编号来展示电力转换器500的与电力转换器200中的相同或类似(就功能及/或结构而言)组件对应的那些组件。
在根据此实例的电力转换器500中，NMOS晶体管524、528分别替换二极管224、228。如图5的实例中所展示，压电谐振器210的第二板P2处的端子SW2耦合到晶体管524的源极及晶体管528的漏极。晶体管524的漏极耦合到输出端子OUT，且晶体管528的源极耦合到电路接地。晶体管524的栅极经耦合以接收来自控制器电路系统540的栅极信号G3，且晶体管528的栅极经耦合以接收也来自控制器电路系统540的栅极信号G4。控制器电路系统540还具有输入，所述输入在此实例中耦合到端子SW2，以接收电压Vsw2以供用于导出特定控制时序，如下文将描述。
在上文所描述的图2的电力转换器200的操作中，压电谐振器210的端子SW2处的电压Vsw2由于在二极管224被正向偏置时跨越所述二极管的二极管电压降而未完全达到输出电压Vout的电平。类似地，当二极管228被正向偏置时，电力转换器200中的电压Vsw2未完全达到接地电平，而是保持高于接地的二极管电压降。然而，根据图5的替代方案的电力转换器500可通过其用MOS晶体管524、528分别替换电力转换器200中的二极管224、228来获得额外效率。
为实现此效率提高，在此实例中的控制器电路系统540经构造以还在电力转换器500的操作循环内控制栅极信号G3、G4的时序及持续时间。在一般意义上，在此实例中的控制器电路系统540经构造及操作以在操作循环中相应二极管224、228将被正向偏置并进行传导的时间接通晶体管524、528中的每一者，且在操作循环中二极管224、228分别将被反向偏置并不进行传导的时间关断晶体管524、528。因此，此实例的电力转换器500中的晶体管524、528有效地发挥电力转换器200中的二极管224、228的作用，但不具有正向偏置的二极管电压降。
控制器电路系统540经构造以包含用于产生栅极信号G1及G2的控制电路系统。举例来说，控制器电路系统540可包含上文相对于图3所描述的用于产生栅极信号G1及G2的相同电路系统，其如上文相对于图4所描述而进行操作。
图6示意性地图解说明控制栅极信号G3及G4的产生的控制器电路系统540的部分，所述部分是除了用于产生栅极信号G1及G2(图6中未展示)的电路系统之外提供的。控制器电路系统540包含“与”门602，所述“与”门具有耦合到栅极驱动器356的输出以接收栅极信号G1的一个输入，及耦合到比较器601的输出的第二输入。比较器601具有耦合到端子SW2的正输入及耦合到输出端子OUT的负输入且响应于电压Vsw2与输出电压Vout的比较而提供信号。如此，“与”门602的第二输入接收逻辑信号，所述逻辑信号指示压电谐振器210的板P2处的电压Vsw2是否处于输出电压Vout(Vsw2＝Vout)。“与”门602的输出耦合到G3驱动器电路604的输入以提供信号G3_ON。
控制器电路系统540还包含“与”门606。“与”门606具有耦合到栅极驱动器366的输出以接收栅极信号G2的一个输入且具有耦合到比较器605的输出的第二输入。比较器605具有耦合到端子SW2的负输入及耦合到接地的正输入且响应于电压Vsw2与接地电压的比较而提供信号。如此，“与”门606的第二输入接收逻辑信号，所述逻辑信号指示压电谐振器210的板P2处的电压Vsw2是否处于接地电压。“与”门606的输出耦合到G4驱动器电路608的输入以提供信号G4_ON。
如图6中所展示，控制器电路系统540进一步包含转变检测器620。转变检测器620具有经耦合以接收栅极信号G3的输入，且具有耦合到开关624的控制端子的输出。
微分器电路622具有耦合到端子SW2以接收电压Vsw2的输入，且具有耦合到开关624的一侧的输出。开关624的另一侧耦合到比较器626的负输入。
比较器626具有经耦合以接收表示小的负值-ε的电压电平(例如，接近但低于电路接地的电压)的正输入。比较器626的输出耦合到控制器628的输入。在此实例中，控制器628被构造为控制器逻辑或电路系统，所述控制器逻辑或电路系统经配置以根据适当转移函数响应于在其输入处接收到的信号而产生模拟或数字信号G3/4_DUR。在一个实例中，控制器628包含比例积分(PI)控制器。控制器628的呈现信号G3/4_DUR的输出耦合到G3驱动器电路604的输入且耦合到G4驱动器电路608的输入。
在此实例中，G3驱动器电路604及G4驱动器电路608各自以与上文所描述的G1驱动器电路304及G2驱动器电路308类似的方式进行构造。更具体来说，G3驱动器电路604可包含逻辑及驱动器电路系统，所述逻辑及驱动器电路系统用于驱动施加到电力控制器500中的晶体管524的栅极的栅极信号G3。举例来说，G3驱动器电路604可包含：边缘触发锁存器，其具有耦合到“与”门602的输出以接收信号G3_ON的输入及耦合到栅极驱动器电路的输出，所述栅极驱动器电路具有产生栅极信号G3的输出；以及控制逻辑，其具有耦合到控制器628的输出以接收信号G3/4_DUR的输入及耦合到G3驱动器电路604的锁存器的输出。G4驱动器电路608可与G3驱动器电路604类似地构造，只是其中其边缘触发锁存器耦合到“与”门606的输出以接收信号G4_ON，且其栅极驱动器电路产生栅极信号G4。
在操作中，接通晶体管524的时序由“与”门602控制。在此实例中，响应于在栅极信号G1接通晶体管220时压电谐振器210的板P2处的电压Vsw2增加到输出电压Vout的电平，“与”门602在其输出处产生信号G3_ON的低到高转变。信号G3_ON的此低到高转变触发G3驱动器电路604以将栅极信号G3驱动到接通晶体管524的电平。针对图5的其中晶体管524为NMOS晶体管的实例，栅极信号G3被驱动到至少高于晶体管524的源极处的电压Vsw2的阈值电压。由于晶体管524在其中输出端子OUT处的其漏极电压与其源极电压Vsw2相等时接通，因此晶体管524的接通在ZVS下发生。
接通晶体管528的时序由“与”门606以类似方式控制。在此实例中，响应于在栅极信号G2接通晶体管222时压电谐振器210的板P2处的电压Vsw2下降到接地，“与”门606在其输出处产生信号G4_ON的低到高转变。信号G4_ON的此低到高转变触发G4驱动器电路608以将栅极信号G4驱动到接通晶体管528的电平。针对图5的其中晶体管528为NMOS晶体管的实例，栅极信号G4被驱动到至少高于处于接地的其源极的阈值电压。由于栅极信号G4_ON是响应于栅极驱动信号G2被接通而产生的，因此晶体管528的接通滞后于晶体管222的“接通”状态。此外，由于晶体管528在其中其漏极电压Vsw2等于处于接地的其源极电压时接通，因此晶体管528的接通在ZVS下发生。
在此实例中，栅极信号G3及G4具有彼此相同的持续时间，这是因为DC-DC控制器500的操作循环的两个阶段彼此半对称。在此实例中，响应于栅极信号G3在前一循环(由栅极信号G3的高到低转变指示)中关断晶体管524，转变检测器620将高电平控制信号施加到开关624，从而致使开关624闭合。开关624的闭合对微分器电路622的输出进行取样，所述输出呈现与在所述时间电压Vsw2的时间改变率对应的模拟电平。
在电力转换器520的操作中，如下文将描述，端子SW2处的电压Vsw2将在栅极信号G3从高转变到低时下降。微分器电路622的经取样输出施加到比较器626的负输入。比较器626将在栅极信号G3关断时被取样的电压Vsw2的时间改变率与在其正输入处的负阈值-ε进行比较以确定电压Vsw2是否在晶体管524被关断时下降。比较器626响应于电压Vsw1在其达到输入电压Vin时的时间改变率的此比较而在其输出处向控制器628发出逻辑电平。
在此实例中，控制器628经配置以响应于比较器626的输出而在信号G3/4_DUR上产生模拟电平。模拟信号G3/4_DUR指示如由G3驱动器电路604及G4驱动器电路608产生的栅极信号G3、G4中的每一者的持续时间。在此实例中，控制器628经构造且操作以控制信号G3/4_DUR的电平，使得电压Vsw2在栅极信号G3被关断时最多仅略微下降。举例来说，控制器628可被构造为应用转移函数的比例积分(PI)控制器，所述转移函数调节栅极信号G3及G4的持续时间，使得在栅极信号G3被关断时电压Vsw2的时间改变率接近于零(例如，处于与比较器626的正输入处的值-ε相比负性更小的值)。针对实现为PI控制器的控制器628的实例，由控制器628应用的以拉普拉斯域表达的转移函数可呈以下形式：
Figure BDA0003936038100000171
其中s是拉普拉斯频率，且其中通过表征或适应而选择比例系数KP及积分系数KI以针对电力转换器500的特定实施方案提供对栅极信号G3、G4的持续时间的所要控制，具有至少45°的相位裕度以确保稳定性。因此，控制器电路系统540控制栅极信号G3、G4的持续时间以在晶体管524、528被关断时获得ZCS。如此，控制器电路系统540以闭环方式控制晶体管524、528的接通时间的持续时间。
图7图解说明图5的电力转换器500的操作循环CYC1、CYC2的时序的实例。在此实例中，与之前一样，输入电压Vin为100V，且输出电压Vout由电力转换器500调节到40V的电平。栅极信号G1及G2在时间t1到t4的转变由控制器电路系统540以上文在图4的实例中所描述的方式进行控制。图7进一步图解说明分别由控制器电路系统540的G3驱动器电路604及G4驱动器电路608产生的栅极信号G3、G4的转变。更具体来说，栅极信号G3接通晶体管524的时序滞后于栅极信号G1的时序，且类似地栅极信号G4接通晶体管528的时序滞后于栅极信号G2的时序。另外，此实施方案中的控制器电路系统540控制晶体管524、528的接通时序及持续时间以服从零电压切换(ZVS)的约束。
图7中的时间t5与在电力控制器500的操作循环中栅极信号G1接通晶体管220且压电谐振器510的板P2处的电压Vsw2已充电到达到输出电压Vout的电平的时间对应。图6中的控制器电路系统540的“与”门602通过驱动去往G3驱动器电路604的信号G3_ON的低到高转变而指示此条件，这继而触发G3驱动器电路604以将栅极信号G3驱动到接通晶体管524的电压。栅极信号G3被维持处于此电平达由如上文所描述的控制器电路系统540控制(即，根据先前循环中在栅极信号G3关断时电压Vsw2的时间改变率)的持续时间。在所述持续时间于时间t6逝去后，G3驱动器电路604即刻将栅极信号G3驱动到低电平，从而关断晶体管524。
图7中的时间t7与“与”门606检测到在栅极信号G2接通晶体管222时电压Vsw2已放电到接地的时间对应。作为响应，“与”门606驱动信号G4_ON的低到高转变，从而触发G4驱动器电路608以将栅极信号G4驱动到接通晶体管528的电平。晶体管528由G4驱动器电路608保持接通达由控制器电路系统540控制的持续时间，所述持续时间是与栅极信号G3的持续时间相同的持续时间。此持续时间在时间t8逝去，此时G4驱动器电路608将栅极信号G4驱动到低电平以关断晶体管528。
因此，根据此实例，控制器电路系统540对基于压电的电力转换器500的操作应用闭环控制以调节从其输入到其输出的能量转移，在特定压电谐振器210的大小及特性的变化的情况下且在不同操作及环境条件下具有效率及准确性。另外，电力转换器500中的控制器电路系统540控制晶体管524、528的接通时间及持续时间以避免二极管电压降且因此提高效率，同时在那些晶体管524、528接通时获得ZVS并在所述晶体管关断时获得ZCS。
电力转换器电路200、500在上文描述为在一系列两阶段循环内进行操作。针对图2的电力转换器200的实例，这些循环中的每一者包含充电阶段(例如，晶体管220经接通以将压电谐振器210的板P1耦合到输入端子IN)后续接着放电阶段(例如，晶体管222经接通以将压电谐振器210的板P1耦合到输出端子OUT)。返回参考图4，在每一循环中跨越压电谐振器210的电压Vp遵循Vin、Vin–Vout、接地(0V)及Vout的序列，其中充电阶段(晶体管220接通)与处于Vin且接着Vin–Vout的电压Vp对应，并且放电阶段与处于0V且接着Vout的电压Vp对应。
根据另一替代“混合”模式实施方案，控制器电路系统240经构造及操作使得在电力转换器的每个操作循环中不接通晶体管220，而在每个循环中接通晶体管222。图8图解说明图2中的电力转换器200的实例在其于六个循环CYC1到CYC6内根据此混合模式替代方案进行操作时的电压Vp、Vsw1、Vsw2。在图8的此序列中，控制器电路系统240在循环CYC1、CYC3及CYC5中接通晶体管220，但在循环CYC2、CYC4及CYC6中将晶体管220保持关断。在图8的此实例中，控制器电路系统240在每个循环(CYC1、CYC2、CYC3、CYC4等)中接通晶体管222。
如此，在其中控制器电路系统240接通晶体管220的那些循环CYC1、CYC3及CYC5中，压电谐振器210的板P1处的电压Vsw1充电到输入电压Vin，且跨越压电谐振器210的电压Vp在充电阶段期间处于Vin及Vin–Vout电平。在其中控制器电路系统240将晶体管220保持关断的那些循环CYC2、CYC4、CYC6中，电压Vsw1保持处于输出电压Vout，且电压Vp保持处于Vout及接地电平。如从图8可看出，根据压电谐振器210的谐振，电压Vsw2在每一循环中在电压Vout与接地之间进行谐振。
在此替代实施方案中，请考虑，控制器电路系统240将包含控制晶体管220在交替循环中的截止的计数器或其它逻辑。举例来说，控制器电路系统240可包含用于存储控制值的控制寄存器，所述控制值设定既定操作模式，无论是其中晶体管220、222中的每一者在每一循环中被接通的“正常”模式，还是其中晶体管220在交替循环中被截止的此混合模式。
根据另一替代实施方案，控制器电路系统240可经构造而以“突发”模式操作电力转换器200，其中包含充电阶段及放电阶段两者的正常循环序列经执行以对压电谐振器210进行完全充电，后续接着仅具有放电阶段的若干个循环的突发。可在控制器电路系统240中的控制寄存器中设定仅放电阶段的循环数目，或替代地可简单地允许这些仅放电循环继续，直到压电谐振器210已释放其所存储能量中的全部或一部分能量(例如，直到控制器电路系统240检测到输出电压Vout下降到低于阈值电压)。可接着重复所述操作，其中正常循环序列经执行以对压电谐振器210进行充电，后续接着仅放电循环的另一突发。
“混合”及“突发”模式操作的这些替代实施方案还可经由控制器电路系统540的适当构造而应用于上文相对于图5到图7所描述的DC-DC转换器500的实施例。无论是实施于上文所描述的实施例中还是实施于替代基于压电的转换器拓扑中，这些替代混合及突发操作模式均可减少特定应用中的转换器操作的整体电力耗散。
图10图解说明例如上文所描述的实施方案中的电力转换器200、500中的一者的电力转换器分别在控制器电路系统240、540的控制下的一般化操作的流程图。针对图2的电力转换器200的实例，在框1010中，将压电谐振器210的板P1处的电压Vsw1与输入端子IN处的输入电压Vin进行比较。响应于此比较，举例来说如果压电谐振器210的板P1处的电压Vsw1达到输入电压Vin，那么在框1012中，接通晶体管220以将输入端子IN耦合到板P1处的端子SW1。在框1014中，在某一持续时间(举例来说，如由控制器电路系统240中的信号G1_DUR指示)之后，关断晶体管220。
在框1016中，将电压Vsw1与输出端子OUT处的输出电压Vout进行比较。响应于此比较，举例来说如果电压Vsw1已下降到输出电压Vout，那么在框1018中，接通晶体管222以将压电谐振器210的板P1处的端子SW1耦合到输出端子OUT。在某一持续时间(举例来说，如由控制器电路系统240中的信号G2_DUR指示)之后，在框1020处，关断晶体管222。可在一系列操作循环内重复框1010、1012、1014、1016、1018及1020处所指示的功能性或操作。
在此实施方案中，控制器电路系统240响应于持续时间信号而控制分别在框1014、1020中的晶体管220、222中的一者的关断。如上文相对于图9A及图9B所描述，在给定其它晶体管的接通状态的持续时间的情况下，晶体管220、222中的一者的接通状态的持续时间可用于控制输出电平(输出电压Vout或输出电流Iout)。在上文所描述的实例中，晶体管220的接通状态的持续时间用于控制输出电压Vout。返回参考图10，在框1022中，控制器电路系统240将输出电平相对于参考电平进行比较，从而响应于所述比较而产生持续时间信号。在上文所描述的实例中，信号G1_DUR响应于输出电压Vout与对应于参考电压Vo_ref的参考电平的比较而产生，且控制框1014中的晶体管220的关断。
除了如上文所描述的流程图中的那些操作之外，还可包含图10的方法中涉及的其它操作。还考虑如上文所描述且如读者将明了的此操作方法的变化。
如本文中所使用，术语“耦合(couple)”可涵盖实现与此描述一致的功能关系的连接、通信或信号路径。举例来说，如果装置A产生信号以控制装置B执行动作，那么在第一实例中，装置A耦合到装置B，或在第二实例中，装置A通过介入组件C耦合到装置B，如果介入组件C大体上并不更改装置A与装置B之间的功能关系以使得装置B由装置A经由装置A所产生的控制信号进行控制的话。
“经配置以”执行任务或功能的装置可由制造商在制造时间经配置(例如，经编程及/或经硬接线)以执行功能及/或可在制造之后由用户配置(或重新配置)以执行功能及/或其它额外或替代功能。所述配置可通过装置的固件及/或软件编程、通过装置的硬件组件及互连件的构造及/或布局，或其组合。
如本文中所使用，术语“端子”、“节点”、“互连件”及“引脚”可互换地使用。除非具体陈述相反情形，否则这些术语通常用于意指装置元件、电路元件、集成电路、装置或其它电子器件或者半导体组件之间的互连件或其终点。而且，“输入端子”及“输出端子”可分别在本文中称为“输入”及“输出”。
除非另外陈述，否则在值前面的“约”、“大约”或“大体上”意指所陈述值的+/-10％。修改在所描述实例中为可能的，且其它实例在权利要求书的范围内为可能的。
请考虑，已参考此说明书及其图式的所属领域的技术人员将明了此说明书中所描述的实施例的修改及替代方案，此类修改及替代方案能够获得由所描述实例实现的一或多个优点及益处。请考虑，此类修改及替代方案在本文中所呈现的权利要求书的范围内。

Claims (18)

1.一种电力转换器电路，其包括：
输入端子；
输出端子；
压电谐振器，其具有第一板及第二板；
第一晶体管，其具有耦合到所述输入端子的第一端子、耦合到所述压电谐振器的所述第一板的第二端子，及控制端子；
第二晶体管，其具有耦合到所述压电谐振器的所述第一板的第一端子、耦合到所述输出端子的第二端子，及控制端子；以及
控制器电路系统，其具有耦合到所述输入端子、所述输出端子及所述压电谐振器的所述第一板的输入，且具有耦合到所述第一晶体管及所述第二晶体管的所述控制端子的输出，在多个操作循环内的操作中，所述控制器电路系统适于：
响应于所述第一板处的电压与所述输入端子处的电压的比较而接通所述第一晶体管；
响应于所述第一板处的电压与所述输出端子处的电压的比较而接通所述第二晶体管；及
响应于所述输出端子处的输出电平而关断所述第一晶体管及所述第二晶体管中的一者。
2.根据权利要求1所述的电路，其中所述控制器电路系统包括：
第一比较器，其具有耦合到所述压电谐振器的所述第一板的第一输入、耦合到所述输入端子的第二输入，及输出；
第一驱动器电路，其具有耦合到所述第一比较器的所述输出的输入，且具有输出，所述输出耦合到所述第一晶体管的所述控制端子以响应于所述第一比较器的所述输出而接通所述第一晶体管；
第二比较器，其具有耦合到所述压电谐振器的所述第一板的第一输入、耦合到所述输出端子的第二输入，及输出；
耦合的第二驱动器电路，其具有耦合到所述第二比较器的所述输出的输入，且具有输出，所述输出耦合到所述第二晶体管的所述控制端子以响应于所述第二比较器的所述输出而接通所述第二晶体管。
3.根据权利要求2所述的电路，其中所述第一比较器响应于所述压电谐振器的所述第一板处的电压达到所述输入端子处的电压而在其输出处产生信号；
且其中所述第二比较器响应于所述压电谐振器的所述第一板处的电压下降到所述输出端子处的电压而在其输出处产生信号。
4.根据权利要求2所述的电路，其中所述控制器电路系统进一步包括：
放大器电路，其具有经耦合以接收参考电平的第一输入、耦合到所述输出端子的第二输入，及耦合到所述第一驱动器电路及所述第二驱动器电路中的一者的输入的输出；
其中所述放大器电路适于响应于输出电平与所述参考电平的相对关系而在其输出处产生持续时间信号；
且其中所述第一驱动器电路及所述第二驱动器电路中的所述一者适于响应于来自所述放大器电路的所述持续时间信号而关断所述第一晶体管及所述第二晶体管中的对应一者。
5.根据权利要求4所述的电路，其进一步包括：
参考电压产生器，其用于在输出处产生参考电压；
其中所述放大器电路适于响应于所述输出端子处的电压与所述参考电压的相对关系而产生所述持续时间信号。
6.根据权利要求5所述的电路，其中所述放大器电路的所述第一输入耦合到所述参考电压产生器的所述输出且所述放大器电路的所述输出耦合到所述第一驱动器电路的输入；
且其中所述控制器电路系统进一步包括：
微分器，其具有耦合到所述压电谐振器的所述第一板的输入，且具有输出；
取样开关，其适于响应于所述压电谐振器的所述第一板处的电压处于所述输入端子处的电压而对所述微分器的所述输出进行取样；及
电路系统，其具有耦合到所述取样开关的输入及耦合到所述第二驱动器电路的输入的输出，且适于响应于所述微分器的所述经取样输出而产生所述持续时间信号；
且其中所述第二驱动器电路响应于来自所述控制器的所述持续时间信号而关断所述第二晶体管。
7.根据权利要求1所述的电路，其进一步包括：
第一二极管，其具有耦合到所述压电谐振器的所述第二板的阳极及耦合到所述输出端子的阴极；及
第二二极管，其具有耦合到所述压电谐振器的所述第二板的阴极及耦合到接地电平的阳极。
8.根据权利要求1所述的电路，其进一步包括：
第三晶体管，其具有耦合到所述压电谐振器的所述第二板的第一端子、耦合到所述输出端子的第二端子，及控制端子；及
第四晶体管二极管，其具有耦合到所述压电谐振器的所述第二板的第一端子、耦合到接地电平的第二端子，及控制端子；
且其中所述控制器电路系统包括：
第一比较器，其具有耦合到所述压电谐振器的所述第一板的第一输入、耦合到所述输入端子的第二输入，及输出；
第一驱动器电路，其具有耦合到所述第一比较器的所述输出的输入，且具有输出，所述输出耦合到所述第一晶体管的所述控制端子以响应于所述第一比较器的所述输出而接通所述第一晶体管；
第二比较器，其具有耦合到所述压电谐振器的所述第一板的第一输入、耦合到所述输出端子的第二输入，及输出；
耦合的第二驱动器电路，其具有耦合到所述第二比较器的所述输出的输入，且具有输出，所述输出耦合到所述第二晶体管的所述控制端子以响应于所述第二比较器的所述输出而接通所述第二晶体管；
第一逻辑电路，其具有输出，所述输出响应于在所述第一晶体管被接通时所述压电谐振器的所述第二板处的电压处于所述输出端子处的电压而产生信号；
第三驱动器电路，其具有耦合到所述第一逻辑电路的所述输出的输入，具有耦合到所述第三晶体管的所述控制端子的输出，且适于响应于来自所述第一逻辑电路的所述信号而接通所述第三晶体管；
第二逻辑电路，其具有输出，所述输出响应于在所述第二晶体管被接通时所述压电谐振器的所述第二板处的电压处于接地电平而产生信号；以及
第四驱动器电路，其具有耦合到所述第二逻辑电路的所述输出的输入，具有耦合到所述第四晶体管的所述控制端子的输出，且适于响应于来自所述第二逻辑电路的所述信号而接通所述第四晶体管。
9.根据权利要求8所述的电路，其中所述控制器电路系统进一步包括：
微分器，其具有耦合到所述压电谐振器的所述第二板的输入，且具有输出；
取样开关，其适于响应于所述第三驱动器电路关断所述第三晶体管而对所述微分器的所述输出进行取样；及
电路系统，其具有耦合到所述取样开关的输入及耦合到所述第三驱动器电路及所述第四驱动器电路中的每一者的输入的输出，且适于响应于所述微分器的所述经取样输出而产生持续时间信号；
且其中所述第三驱动器电路及所述第四驱动器电路响应于来自所述控制器的所述持续时间信号而分别关断所述第三晶体管及所述第四晶体管。
10.一种控制包括压电谐振器的电力转换器电路的方法，所述方法包括以下步骤：
响应于所述压电谐振器的第一板处的电压与输入端子处的电压的比较而接通耦合于所述输入端子与所述压电谐振器的所述第一板之间的第一晶体管；
关断所述第一晶体管；
接着响应于所述压电谐振器的所述第一板处的电压与输出端子处的电压的比较而接通耦合于所述输出端子与所述压电谐振器的所述第一板之间的第二晶体管；
关断所述第二晶体管；及
在多个操作循环内重复所述接通及关断步骤；
其中所述关断所述第一晶体管及关断所述第二晶体管的步骤中的一者包括：
响应于所述输出端子处的输出电平与参考电平的相对关系而产生持续时间信号；及
响应于所述持续时间信号在对应的持续时间之后关断所述晶体管。
11.根据权利要求10所述的方法，其中所述接通所述第一晶体管的步骤是响应于所述压电谐振器的所述第一板处的电压增加到所述输入端子处的输入电压；
且其中所述接通所述第二晶体管的步骤是响应于所述压电谐振器的所述第一板处的所述电压下降到所述输出端子处的输出电压。
12.根据权利要求11所述的方法，其中所述关断所述第一晶体管的步骤包括：
响应于所述输出端子处的输出电压与参考电压的相对关系而产生第一持续时间信号；及
在与所述第一持续时间信号对应的第一持续时间之后关断所述第一晶体管。
13.根据权利要求12所述的方法，其中所述关断所述第二晶体管的步骤包括：
在所述压电谐振器的所述第一板处的电压处于所述输入电压时检测所述压电谐振器的所述第一板处的所述电压的时间改变率；
响应于所述压电谐振器的所述第一板处的所述电压的所述时间改变率而产生第二持续时间信号；及
在与所述第二持续时间信号对应的第二持续时间之后关断所述第二晶体管。
14.根据权利要求12所述的方法，其进一步包括，在所述多个操作循环中的每一者中：
响应于在所述第一晶体管被接通时所述压电谐振器的第二板处的电压处于所述输出端子处的电压而接通耦合于所述压电谐振器的所述第二板与所述输出端子之间的第三晶体管；
关断所述第三晶体管；
接着响应于在所述第二晶体管被接通时所述压电谐振器的所述第二板处的电压处于接地而接通耦合于所述压电谐振器的所述第二板与接地电平之间的第四晶体管；及
关断所述第四晶体管。
15.根据权利要求14所述的方法，其中所述关断所述第三晶体管及所述第四晶体管的步骤各自包括：
响应于关断所述第三晶体管而对所述压电谐振器的所述第二板处的电压的时间改变率进行取样；及
响应于所述第二板处的所述电压的所述经取样时间改变率而产生第三持续时间信号；
其中在与所述第三持续时间信号对应的第三持续时间之后各自执行所述关断所述第三晶体管及所述第四晶体管的步骤。
16.根据权利要求11所述的方法，其中所述多个操作循环包括：
在第一操作循环中；
响应于所述压电谐振器的第一板处的电压与输入端子处的电压的比较而接通所述第一晶体管，所述第一晶体管具有耦合于所述输入端子与所述压电谐振器的所述第一板之间的传导路径；
关断所述第一晶体管；
接着响应于所述压电谐振器的所述第一板处的电压与输出端子处的电压的比较而接通第二晶体管，所述第二晶体管具有耦合于所述输出端子与所述压电谐振器的所述第一板之间的传导路径；及
关断所述第二晶体管；
在所述第一操作循环之后的一或多个操作循环中的每一者中：
截止所述第一晶体管；及
重复所述接通所述第二晶体管及关断所述第二晶体管的步骤。
17.根据权利要求16所述的方法，其中在所述第一操作循环之后的多个操作循环中执行截止一或多个晶体管。
18.根据权利要求17所述的方法，其进一步包括：
在所述第一操作循环之后的操作循环中继续所述截止所述一或多个晶体管，直到所述输出端子处的输出电压下降到低于阈值电压。
CN202180034390.2A 2020-06-18 2021-06-15 用于基于压电的电力转换器的闭环控制 Pending CN115552649A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063040660P 2020-06-18 2020-06-18
US63/040,660 2020-06-18
PCT/US2021/037448 WO2021257577A1 (en) 2020-06-18 2021-06-15 Closed loop control for piezoelectric-based power converters

Publications (1)

Publication Number Publication Date
CN115552649A true CN115552649A (zh) 2022-12-30

Family

ID=79022054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180034390.2A Pending CN115552649A (zh) 2020-06-18 2021-06-15 用于基于压电的电力转换器的闭环控制

Country Status (3)

Country Link
US (1) US11716023B2 (zh)
CN (1) CN115552649A (zh)
WO (1) WO2021257577A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856728A (en) * 1997-02-28 1999-01-05 Motorola Inc. Power transformer circuit with resonator
KR101036934B1 (ko) * 2009-06-23 2011-05-25 서울대학교산학협력단 압전 트랜스듀서 컨버터, 이를 이용한 발광 다이오드 구동 장치 및 전력 변환 방법
CN101938220B (zh) * 2009-06-30 2014-08-20 金威贸易有限公司 高功率输出之压电式电源转换器
CN102522492A (zh) * 2011-11-23 2012-06-27 广州金升阳科技有限公司 一种压电耦合器及其电源电路
KR101679631B1 (ko) * 2015-02-16 2016-11-25 주식회사 솔루엠 충전 장치
EP3317958A1 (en) * 2015-06-30 2018-05-09 Danmarks Tekniske Universitet Resonant power converter comprising adaptive dead-time control
KR20170006736A (ko) 2015-07-09 2017-01-18 삼성전기주식회사 직류-교류 전력 변환 회로
TWI626522B (zh) * 2016-08-15 2018-06-11 財團法人工業技術研究院 功率點追蹤方法及其裝置
FR3086471B1 (fr) * 2018-09-21 2021-03-05 Commissariat Energie Atomique Convertisseur de puissance
WO2020252250A2 (en) 2019-06-13 2020-12-17 Massachusetts Institute Of Technology Dc-dc converter based on piezoelectric resonator
FR3105654B1 (fr) * 2019-12-18 2021-12-10 Commissariat Energie Atomique Convertisseur electrique

Also Published As

Publication number Publication date
WO2021257577A1 (en) 2021-12-23
US11716023B2 (en) 2023-08-01
US20210399638A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
US20200373841A1 (en) Wide switching frequency range switched mode power supply control topology
CN106664020B (zh) 用于多相位降压转换器电路的共享式自举电容器及方法
TWI764447B (zh) 降壓-升壓式轉換器及其控制方法
KR100874284B1 (ko) Ｄｃ-ｄｃ 변환기, 전자 디바이스, 방법 및 승압 ｄｃ-ｄｃ변환기
US7391188B2 (en) Current prediction in a switching power supply
TWI657652B (zh) 不連續模式直流對直流轉換器及其致動方法
US8476887B2 (en) DC to DC converter with pseudo constant switching frequency
TWI439028B (zh) 具有不受突波干擾之端子電流的充電泵電路及其操作方法
KR101045737B1 (ko) 벅 스위칭 레귤레이터 및 방법
US20210067041A1 (en) Buck converter including inductor current sensing via high- and low-side switching device current sensing
Meyvaert et al. A light-load-efficient 11/1 switched-capacitor DC-DC converter with 94.7% efficiency while delivering 100 mW at 3.3 V
KR101045718B1 (ko) 벅 스위칭 레귤레이터 및 방법
CN106716806B (zh) 切换式功率级及用于控制切换式功率级的方法
US10374512B2 (en) Switch-timing in a switched-capacitor power converter
WO2007073940A1 (en) Method for dc/dc conversion and dc/dc converter arrangement
CN103078503B (zh) 接通时间采样防止
CN110635682A (zh) 具有开关电容器网络的升压电力转换器的启动
CN207304377U (zh) 升降压电源转换器与升降压控制器
US10756643B2 (en) Flipping-capacitor rectifier circuit
US6819088B2 (en) DC-DC converter with resonant gate drive
US7432687B2 (en) High efficiency switching power supply
US20080258687A1 (en) High Efficiency PWM Switching Mode with High Accuracy Linear Mode Li-Ion Battery Charger
WO2020172182A1 (en) Adaptive ramp signal generation
US11716023B2 (en) Closed loop control for piezoelectric-based power converters
US20220376622A1 (en) Switched mode power supply (smps)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination