CN115547688A - 电容器组件及其制造方法 - Google Patents

电容器组件及其制造方法 Download PDF

Info

Publication number
CN115547688A
CN115547688A CN202210155228.2A CN202210155228A CN115547688A CN 115547688 A CN115547688 A CN 115547688A CN 202210155228 A CN202210155228 A CN 202210155228A CN 115547688 A CN115547688 A CN 115547688A
Authority
CN
China
Prior art keywords
inner electrode
electrode layer
capacitor assembly
region
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210155228.2A
Other languages
English (en)
Inventor
康崙盛
李秀娟
罗元竣
金昞建
吴由弘
金善花
许才恩
郑会烲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN115547688A publication Critical patent/CN115547688A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供一种电容器组件及其制造方法。所述电容器组件包括:主体,包括介电层和内电极层;以及外电极,设置在所述主体上并连接到所述内电极层。在所述内电极层中形成有至少一个孔,并且包含选自由铟(In)和锡(Sn)组成的组中的至少一种的区域存在于所述孔中。制造电容器组件的方法包括:形成介电生片;在所述介电生片上形成包含第一导电材料和第二导电材料的导电薄膜;以及烧结所述导电薄膜以形成内电极层。所述内电极层包含所述第一导电材料,并且包含所述第二导电材料的区域形成在所述内电极层中。

Description

电容器组件及其制造方法
本申请要求于2021年6月30日向韩国知识产权局提交的第10-2021-0085461号韩国专利申请的优先权的权益,该韩国专利申请的全部公开内容通过引用被包含于此。
技术领域
本公开涉及一种电容器组件及其制造方法。
背景技术
多层陶瓷电容器(MLCC)(一种类型的电容器组件)因其诸如紧凑性、保证高电容和期望的可安装特性的优点,是在与通信、计算机、家用电器、汽车等相关的工业领域中使用的重要片式组件。特别地,MLCC是在各种电气、电子和信息通信装置(诸如移动电话、计算机、数字电视(TV)等)中使用的关键无源组件。
通常,MLCC通过以下方式制造:在介电生片上丝网印刷用于形成内电极层的导电膏,层叠其上印刷有导电膏的多个介电生片,并烧结多个介电生片。通常,导电膏通过将诸如镍(Ni)的导电粉末颗粒、陶瓷粉末颗粒、粘合剂、溶剂等彼此混合来制备。在导电膏中使用的导电粉末颗粒可能在烧结工艺中团聚或过度烧结,导致内电极层的连接性降低及其厚度不均匀。
发明内容
本公开的一方面在于提供一种能够改善内电极层的连接性的电容器组件。
本公开的另一方面在于提供一种能够改善内电极层的均匀性的电容器组件。
本公开的另一方面在于提供一种能够减小内电极层的厚度的电容器组件。
根据本公开的一方面,一种电容器组件包括:主体,包括介电层和内电极层;以及外电极,设置在所述主体上并连接到所述内电极层。在所述内电极层中形成有至少一个孔。包含选自由铟(In)和锡(Sn)组成的组中的至少一种的区域存在于所述孔中。
根据本公开的一方面,一种电容器组件包括:主体,包括介电层和内电极层;以及外电极,设置在所述主体上并连接到所述内电极层。在所述内电极层中形成有多个孔,并且所述多个孔中的每个孔贯穿所述内电极层。包含与所述内电极层的导电材料不同的导电材料的区域存在于所述多个孔中的至少一些孔中。
根据本公开的一方面,一种制造电容器组件的方法包括:形成介电生片;通过气相沉积在所述介电生片上形成包含第一导电材料和第二导电材料的导电薄膜;以及烧结所述导电薄膜以形成内电极层。所述内电极层包含所述第一导电材料。包含所述第二导电材料的区域形成在所述内电极层中。
根据本公开的一方面,一种电容器组件包括:主体,包括介电层和内电极层。所述内电极层可包括彼此间隔开的多个孔,并且包含氧化铟锡(ITO)的区域设置在所述多个孔中的至少一个孔中。
根据本公开的一方面,一种电容器组件包括:主体,包括介电层和内电极层。所述内电极层可包括彼此间隔开的多个孔。包含选自由铟(In)和锡(Sn)组成的组中的至少一种的区域设置在所述多个孔中的至少一个孔中,并且所述区域的体积与所述内电极层的体积的比大于等于1且小于等于30。
附图说明
通过结合附图以及以下具体实施方式,本公开的以上和其他方面、特征和优点将被更清楚地理解。
图1是根据本公开的示例性实施例的电容器组件的示意性立体图。
图2是沿着图1的线I-I'截取的示意性截面图。
图3是图2的“A”部分的放大图。
图4是沿着图2的线II-II'截取的示意性截面图,其示出了内电极层的一部分。
图5是内电极层的示意图。
图6至图13是示出根据本公开的示例性实施例的制造电容器组件的方法的流程图。
具体实施方式
本公开的描述中使用的术语用于描述具体实施例,并且不旨在限制本公开。除非另有说明,否则单数术语包括复数形式。本公开的描述中的术语“包括”、“包含”、“被构造为”等用于指示存在特征、数字、步骤、操作、要素、部件或它们的组合,并且不排除添加一个或更多个附加特征、数字、步骤、操作、要素、部件或它们的组合的可能性。此外,术语“设置在……上”、“位于……上”等可指示要素位于物体上或物体下方,并且不一定意味着要素相对于重力方向位于物体上方。
诸如“结合到”、“组合到”等的术语不仅可指示要素彼此直接且物理地接触,而且还包括其中另一要素介于要素之间使得要素分别与另一要素接触的构造。
为了便于描述,附图中所示的要素的尺寸和厚度被指示为示例,并且本公开不限于此。
在附图中,第一方向可被定义为T方向或厚度方向Z,第二方向可被定义为L方向或长度方向X,并且第三方向可被定义为W方向或宽度方向Y。
在下文中,将参照附图详细描述根据本公开的示例性实施例的电容器组件及其制造方法。参照附图,相同或相应的组件可由相同的附图标记表示,并且将省略重复的描述。
电容器组件
图1是根据本公开的示例性实施例的电容器组件的示意性立体图。图2是沿着图1的线I-I'截取的示意性截面图。图3是图2的“A”部分的放大图。
图4是沿着图2的线II-II'截取的示意性截面图,其示出了内电极层的一部分。
图5是内电极层的示意图。
参照图1至图5,根据示例性实施例的电容器组件1000可包括主体100以及外电极210和220。
主体100可形成根据本实施例的电容器组件1000的外型。主体100的形状不限于任何特定形状,但是如图1所示,主体100可具有六面体形状或类似的形状。由于主体100中包含的陶瓷粉末颗粒在烧结工艺期间的收缩,主体100可不具有包括完美直线的六面体形状,而是可具有大体上六面体的形状。
基于图1、图2和图4,主体100可具有在厚度方向Z上彼此相对的第一表面101和第二表面102、在长度方向X上彼此相对的第三表面103和第四表面104、以及在宽度方向Y上彼此相对的第五表面105和第六表面106。主体100的第三表面103、第四表面104、第五表面105和第六表面106中的每个可对应于主体100的将主体100的第一表面101和第二表面102彼此连接的壁表面。在下文中,主体100的两个端表面(一个端表面和另一端表面)可分别指主体100的第三表面103和第四表面104,并且主体100的两个侧表面(一个侧表面和另一侧表面)可分别指主体100的第五表面105和第六表面106。另外,主体100的一个表面和另一表面可分别指主体100的第一表面101和第二表面102。当根据本实施例的电容器组件1000安装在诸如印刷电路板(PCB)的安装板上时,主体100的所述一个表面可用作安装表面。
主体100可包括介电层110以及交替设置的第一内电极层121和第二内电极层122,且介电层110介于第一内电极层121和第二内电极层122之间。介电层110、第一内电极层121和第二内电极层122中的每个可包括多个层。在下文中,除了需要将第一内电极层121和第二内电极层122彼此区分开的情况之外,第一内电极层121和第二内电极层122将被统称为内电极层121和122。因此,对统称为内电极层121和122的部分的描述通常可适用于第一内电极层121和第二内电极层122。
形成主体100的多个介电层110处于烧结状态并且可被一体化,使得在不使用扫描电子显微镜(SEM)的情况下,相邻介电层110之间的边界不容易区分。
形成介电层110的材料没有限制,只要可利用其获得足够的电容即可,并且可以是例如钛酸钡(BaTiO3)粉末。根据本公开的目的,形成介电层110的材料可包括添加到钛酸钡(BaTiO3)粉末等中的各种添加剂、有机溶剂、增塑剂、粘合剂、分散剂等。
覆盖层130可设置在主体100的上部和下部上,例如,主体100在厚度方向Z上的两个端部上。覆盖层130可用于保持电容器组件抵抗外部冲击的可靠性。覆盖层130可使用用于形成介电层110的材料或与用于形成介电层110的材料不同的材料来形成。例如,在后一种情况下,用于形成介电层110的材料和用于形成覆盖层130的材料在材料中的陶瓷颗粒的成分、尺寸、含量和分散度中的至少一个方面或者在材料中的副成分的成分、尺寸、含量和分散度中的至少一个方面是不同的。
内电极层121和122可隔着介电层110交替地设置,并且可包括第一内电极层121和第二内电极层122。第一内电极层121和第二内电极层122可交替地设置成彼此面对,并且相应的介电层110介于第一内电极层121与第二内电极层122之间,并且第一内电极层121和第二内电极层122可分别暴露于主体100的第三表面103和第四表面104。
内电极层121和122可交替地暴露于第三表面103和第四表面104(主体100在长度方向X上的两个端表面),以分别连接到第一外电极210和第二外电极220。例如,第一内电极层121可暴露于主体100的第三表面103以连接到第一外电极210,并且可不暴露于主体100的第四表面104以不连接到第二外电极220。第二内电极层122可暴露于主体100的第四表面104以连接到第二外电极220,并且可不暴露于主体100的第三表面103以不连接到第一外电极210。因此,第一内电极层121可与主体100的第四表面104间隔开预定距离,并且第二内电极层122可与主体100的第三表面103间隔开预定距离。在这种情况下,内电极层121和122可通过设置在其间的介电层110彼此电绝缘。
内电极层121和122可具有基部B、连接部I和贯穿基部B的孔H2。此外,如稍后将描述的,当连接部I呈贯穿基部B的形式时,内电极层121和122还可具有设置有连接部I的孔H1。
基部B可形成内电极层121和122的整体外型,并且可具有整体上类似于板状的形状。在图3和图5中,基部B被示为包括彼此间隔开的多个基部,但这是由于图3和图5示出了主体100的截面的一部分。如图4所示,基于平面图,基部B是一体构件,仅彼此间隔开的多个孔H1和H2形成在该一体构件中。
基部B可包括例如钯(Pd)、银(Ag)、镍(Ni)和铜(Cu)中的至少一种。作为示例,基部B通过以下方式形成:通过气相沉积(诸如溅射、化学气相沉积(CVD)或原子层沉积(ALD))在介电生片上沉积贵金属材料(诸如钯(Pd)、钯-银(Pd-Ag)合金等)、镍(Ni)和铜(Cu)中的至少一种,然后对其进行烧结。作为另一示例,基部B可通过以下方式形成:在介电生片上涂覆导电膏然后烧结该导电膏来形成,该导电膏包含导电粉末颗粒,该导电粉末颗粒包括贵金属材料(诸如钯(Pd)、钯-银(Pd-Ag)合金等)、镍(Ni)和铜(Cu)中的至少一种。
连接部I是内电极层121和122的部分区域,其可设置在基部B中。连接部I可包含与基部B的导电材料不同的导电材料。连接部I可包含从由铟(In)和锡(Sn)组成的组中选择的一种或更多种元素。连接部I可以是例如含有铟(In)的氧化铟(In2O3)、含有锡(Sn)的氧化锡(SnO2)或含有铟(In)和锡(Sn)两者的氧化铟锡(ITO)。作为示例,连接部I可通过以下方式形成:使用气相沉积(诸如溅射、化学气相沉积(CVD)或原子层沉积(ALD))在介电生片上同时或顺序地沉积用于形成基部B的导电材料和用于形成连接部I的导电材料(例如,ITO),然后对其进行烧结。
连接部I可设置为多个连接部I,多个连接部I设置在基部B中并彼此间隔开。在这方面,多个连接部I中的每个可被认为以岛的形式设置在基部B中。可选地,多个连接部I中的每个可被认为是以岛的形式存在于内电极层121和122中的内电极层121和122中的部分区域。连接部I可设置在形成于内电极层121和122中的多个孔H1和H2的至少一部分中,以填充内电极层121和122断开的区域(多个孔H1和H2)的至少一部分,从而提高内电极层121和122的连接性。也就是说,如图3所示,连接部I可设置在孔H1中,以连接内电极层121和122断开的区域的至少一部分。
当连接部I包含氧化铟锡(ITO)时,连接部I中的铟(In)与锡(Sn)的摩尔比可大于等于1且小于等于19。例如,用于形成连接部I的氧化铟锡(ITO)可包含50摩尔%至95摩尔%的铟(In)、5摩尔%至50摩尔%的锡(Sn)。当连接部I中的铟(In)与锡(Sn)的摩尔比小于1时,连接部I的导电特性可能会劣化,导致不良的组件特性。当连接部I中的铟(In)与锡(Sn)的摩尔比大于19时,组件的制造成本可能会增加。另外,上述锡(Sn)和铟(In)之间的摩尔比可通过TEM-EDS测量,但是本公开的范围不限于此。
通常,内电极层可通过以下方式形成:在介电生片上印刷用于形成内电极层的导电膏,层叠并切割多片介电生片以制造生坯,并烧结生坯。导电膏可通过混合诸如镍(Ni)的金属粉末颗粒、陶瓷粉末颗粒、粘合剂、溶剂等来制备。对于导电膏中使用的纳米级镍(Ni)粉末颗粒,在400℃至450℃左右金属粉末颗粒之间可能发生颈缩,并且在1000℃或更高的烧结温度下,烧结工艺可能过度执行。因此,在烧结之后,内电极层中可能发生团聚和断开。内电极层的这种团聚和断开可能会使内电极层的厚度均匀性劣化。此外,内电极层的断开可能会减小电容器组件的电容,并且内电极层的团聚可能会导致内电极层的厚度增加和介电层的厚度减小。
在根据本实施例的电容器组件1000中,为了解决上述问题,内电极层121和122可被构造为包括基部B和连接部I,连接部I被设置为彼此间隔开并且包含与基部B的导电材料不同的导电材料。例如,连接部I设置在基部B中以彼此间隔开,并且包含与基部B的导电材料不同的导电材料,使得可减少构成基部B的导电材料在烧结工艺期间的扩散,以避免现有技术的上述问题(内电极层的断开和团聚)。内电极层121和122的上述结构可通过以下方式来实现:同时或顺序地气相沉积用于形成连接部I的材料和用于形成基部B的材料,然后对其进行烧结。由于用于形成连接部I的材料和用于形成基部B的材料彼此不同,因此在烧结期间,可抑制用于形成连接部I的材料和用于形成基部B的材料的相互扩散。因此,可实现包括上述连接部I的内电极层121和122。可选地,内电极层121和122的上述结构可通过以下方式来实现:将用于形成连接部I的导电膏和用于形成基部B的导电膏根据各自区域涂覆到介电生片,然后对其进行烧结。
在根据本实施例的电容器组件1000中,当基部B包含镍(Ni)并且连接部I包含氧化铟锡(ITO)时,可更有效地避免现有技术的上述问题(内电极层的断开和团聚)。具体地,由于氧化铟锡(ITO)对镍(Ni)的溶解度相对较低,氧化铟锡(ITO)可减少包含在基部B中的镍(Ni)的扩散,以抑制镍(Ni)的团聚,从而改善内电极层121和122的厚度均匀性。此外,即使当因镍(Ni)的团聚而在基部B中形成断开区域(例如,孔)时,由于镍(Ni)和氧化铟锡(ITO)之间的溶解度相对低,氧化铟锡(ITO)也可设置在基部B断开的区域的至少一部分中。因此,根据本实施例的内电极层121和122中的每个可具有相对高的连接性。
根据本实施例的电容器组件1000可通过以下方式来制造:通过气相沉积在介电生片(图6至图13的110')上沉积导电薄膜(图7至图13的121'(122')),然后对其进行烧结。与印刷和烧结用于形成内电极层的导电膏的现有技术相比,本公开的导电薄膜被设置为致密的,因此,内电极层121和122可形成为致密的。因此,与现有技术相比,可相对改善内电极层121和122的连接性和厚度均匀性。此外,由于上述气相沉积,根据本实施例的电容器组件1000可有利于减薄内电极层121和122。
如图3和图5所示,连接部I可贯穿基部B,但可不贯穿基部B。在前一种情况下,连接部I可设置在贯穿基部B的孔H1中。在后一种情况下,连接部I可设置在形成于基部B中的凹槽中。在下面的描述中,为了便于描述,将假设连接部I贯穿基部B,但是本公开的范围不限于此。当连接部I被设置为贯穿基部B时,可更有效地防止在烧结形成上述基部B的导电颗粒的工艺期间由扩散引起的电极团聚。
图5概念性地示出了内电极层121和122中的一个内电极层,所述内电极层121和122在从主体100在宽度方向Y上的中央部沿厚度方向截取的主体100的截面(例如,主体100在长度方向X-厚度方向Z上的截面)中示出。具体地,参照图5,内电极层121和122可包括基部B、连接部I以及多个孔H1和H2。孔H1和H2可以是内电极层121和122的未形成基部B的区域。第一孔H1可以是设置有连接部I的孔,并且第二孔H2可以是设置有形成介电层110的介电材料的孔,或者可以是空隙。导电材料不设置在第二孔H2中。
参照图5,在主体100在厚度方向Z上的截面中,基部B和连接部I在长度方向X上的长度LB1、LB2、LB3、LB4、LI1和LI2的总和与内电极层121和122在长度方向X上的总长度的比可大于等于0.8。该比与内电极层121和122的上述连接性有关。当该比小于0.8时,内电极层121和122的连接性可能会劣化从而减小电容。另外,在主体100在长度方向X-厚度方向Z上的截面中,第二孔H2在长度方向X上的长度LH2与内电极层121和122的总长度LT的比可小于等于0.2。
内电极层121和122的总长度LT可使用通过扫描X-Z截面(在该截面中,在宽度方向Y上的中央部截取电容器组件)获得的光学图像或SEM图像来测量。作为示例,内电极层121和122的总长度LT可指通过以下方式获得的值:选择上述图像中所示的内电极层121和122中的一个内电极层,两次或更多次测量所选择的内电极层在长度方向X上的尺寸,并对测量的尺寸进行算术平均。两次或更多次的尺寸测量可以以规则的间隔进行,但是示例性实施例不限于此。另外,在上述方法中,内电极层121和122的总长度可指通过对上述图像中所示的内电极层121和122中的每个的长度求和并将该和除以内电极层121和122的总数而获得的值。测量内电极层121和122在长度方向X上的总长度LT的方法的描述可同样适用于基部B在长度方向X上的长度LB1、LB2、LB3和LB4、连接部I在长度方向X上的长度LI1和LI2以及未形成导电材料的区域在长度方向X上的长度(第二孔H2的长度LH2)的测量。
连接部I的体积与基部B的体积的体积比(vol%)可大于等于1且小于等于30。当连接部I的体积与基部B的体积的体积比(vol%)小于1时,内电极层121和122中的连接部I的比低,因此,上述效果(例如,改善内电极层121和122的连接性和厚度均匀性的效果)会降低。当连接部I的体积与基部B的体积的体积比(vol%)大于30时,基部B和连接部I之间的界面可能会增加超过必要的程度,从而使组件特性劣化。
基部B和连接部I中的每个的体积可使用通过扫描X-Y截面(在该截面中,电容器组件被截取以暴露内电极层121和122)而获得的光学图像或扫描电子显微镜(SEM)图像来限定。例如,在上述图像中,可获得基部B和连接部I中的每个的面积,并且所获得的面积可被定义为基部B和连接部I中的每个的体积。如上所述,连接部I被设置为多个连接部I,因此,上述连接部I的面积可指多个连接部I中的每个的面积。
基部B可不包括介电层110的介电材料。例如,当通过气相沉积形成导电薄膜然后烧结以形成内电极层121和122时,导电薄膜可不包括用于形成内电极层的常规导电膏中包含的陶瓷粉末颗粒(诸如,钛酸钡(BaTiO3))。因此,在本实施例中,与现有技术不同,基部B可不包括介电层110的介电材料。例如,当介电层110包括钛酸钡(BaTiO3)作为介电材料时,由于烧结工艺期间的材料扩散,基部B可包含构成介电材料的每种元素(钡(Ba)、钛(Ti)等),但不包括形成介电层110的介电材料(例如,BaTiO3)本身。通过X射线衍射(XRD)或能量色散光谱(EDS)映射可确认在基部B中不存在介电材料。
内电极层121和122的厚度可大于等于10nm且小于等于500nm。当内电极层121和122的厚度小于10nm时,内电极层121和122的连接性可能会劣化从而减小电容。当内电极层121和122的厚度大于500nm时,由于基于组件的尺寸相同介电层110形成得薄,因此可能难以实现内电极层121和122之间的电绝缘。
内电极层121和122的厚度T1和T2可使用通过扫描X-Z截面(在该截面中,在宽度方向Y上的中央部截取电容器组件)获得的光学图像或SEM图像来测量。作为示例,内电极层121和122的厚度可指通过以下方式获得的值:选择上述图像中所示的内电极层121和122中的一个内电极层,两次或更多次测量所选择的内电极层在Z方向上的尺寸,并对测量的尺寸进行算术平均。两次或更多次的尺寸测量可以以规则的间隔进行,但是示例性实施例不限于此。另外,在上述方法中,内电极层121和122的厚度可指通过对上述图像中所示的内电极层121和122中的每个的厚度求和并将该和除以内电极层121和122的总数而获得的值。
相邻内电极层121和122的厚度之间的差与相邻内电极层121和122中的一个的厚度的比可小于等于5%。参照图3,第一内电极层121中的一个和第二内电极层122中的一个可彼此相邻。第一内电极层121的厚度T1和第二内电极层122的厚度T2之间的差与第一内电极层121的厚度T1的比可小于等于5%。例如,多个内电极层121和122的厚度可相对均匀。第一内电极层121的厚度T1和第二内电极层122的厚度T2可通过上述方法计算。
内电极层121和122的最大厚度与内电极层121和122的平均厚度之间的差与内电极层121和122的平均厚度的比可小于等于5%。如上所述,内电极层121和122的平均厚度以及内电极层121和122的最大厚度可通过选择多个内电极层121和122中的一个来计算,或者可针对多个内电极层121和122中的全部来计算。
外电极210和220可设置在主体100上,并且可连接到内电极层121和122。如图1和图2所示,外电极210和220可包括第一外电极210和第二外电极220,第一外电极210和第二外电极220分别设置在主体100的第三表面103和第四表面104上以分别连接到第一内电极层121和第二内电极层122。
第一外电极210可包括别设置在主体100的第三表面103上以连接到第一内电极层121的第一连接部以及从第一连接部延伸到主体100的第一表面101的第一延伸部,第二外电极220可包括设置在主体100的第四表面104上以连接到第二内电极层122的第二连接部以及从第二连接部延伸到主体100的第一表面101的第二延伸部。第一延伸部和第二延伸部可设置成在主体100的第一表面101上彼此间隔开。第一延伸部和第二延伸部不仅可延伸到主体100的第一表面101,而且可延伸到主体100的第二表面102、第五表面105和第六表面106中的每个。然而,本公开的范围不限于此。例如,如图1所示,本公开的外电极210和220中的每个可以是形成在主体100的五个表面上的标准型电极,但是示例性实施例不限于此。外电极210和220中的每个可以是形成在主体100的两个表面上的L型电极、形成在主体100的三个表面上的C型电极等。
外电极210和220可利用任何材料(诸如金属等)形成,只要该材料具有导电性即可。外电极210和220的具体材料可考虑电特性、结构稳定性等而确定。此外,外电极210和220可具有多层结构。例如,外电极210和220中的每个可包括第一层和第二层。第一层可通过烧结包含导电金属和玻璃的烧结导电膏、通过固化包含导电金属和基体树脂的可固化导电膏或通过气相沉积来形成。第二层可包括通过镀覆法在第一层上顺序形成的镍(Ni)镀层和锡(Sn)镀层。
在本实施例中,已经描述了电容器组件1000包括两个外电极210和220的结构,但是外电极210和220的数量或形状可根据内电极层121和122的形式或其他目的而改变。
电容器组件的制造方法
图6至图13是示出根据示例性实施例的制造电容器组件的方法的流程图。具体地,图6、图7以及图11至图13示出了根据示例性实施例的制造电容器组件的方法,并且图8至图10分别是图7的“C”部分的放大图,并且分别示出了导电薄膜的结构的各种示例。
参照图6,介电生片100'可形成在支撑板10上。
支撑板10可以是PET膜等,并且可在工艺期间支撑介电生片110'。
介电生片110'可以是通过后续工艺成为介电层110的元件,并且可通过将介电膏涂覆到支撑板10来形成。根据本公开的目的,介电膏可以是将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO3)中的陶瓷粉末颗粒(介电材料)中的膏体。
参照图6,可在介电生片110'的一个表面上设置掩模M,并且参照图7,可在介电生片110'上形成导电薄膜。
掩模M可具有开口O,开口O与介电生片110'的一个表面的形成稍后将描述的导电薄膜121'和122'的区域相对应。掩模M可以是用于常规气相沉积的掩模或模板。在图7中,掩模M被示出为与介电生片100'的一个表面接触。然而,这仅是示例,并且掩模M与介电生片100'的一个表面间隔开预定距离的情况在本公开的覆盖范围内。
导电薄膜121'和122'可以是通过后续工艺成为内电极层121和122的元件,并且可通过气相沉积(诸如溅射、化学气相沉积(CVD)或原子层沉积(ALD))形成在介电生片110'的一个表面的从掩模M的开口O暴露的区域中。导电薄膜121'和122'可通过以下方式形成:在介电生片100'的一个表面的从掩模M的开口O暴露的区域中,同时或顺序地沉积用于形成基部B的第一导电材料和用于形成连接部I的第二导电材料。例如,第一导电材料可以是镍(Ni),并且第二导电材料可以是氧化铟锡(ITO)。
在氧化铟锡(ITO)中,铟(In)与锡(Sn)的摩尔比可大于等于1且小于等于19。例如,用于形成连接部I的氧化铟锡(ITO)可包含50摩尔%至95摩尔%的铟(In)、5摩尔%至50摩尔%的锡(Sn)。当氧化铟锡(ITO)中的铟(In)与锡(Sn)的摩尔比小于1时,连接部I的导电特性可能会劣化,导致不良的组件特性。当氧化铟锡(ITO)中的铟(In)与锡(Sn)的摩尔比大于19时,组件的制造成本可能会增加。
在导电薄膜121'和122'中,第二导电材料与第一导电材料的体积比(vol%)可大于等于1且小于等于30。当该比小于1时,形成在内电极层121和122中的连接部I的比低,因此,改善内电极层121和122的连接性和厚度均匀性的效果会降低。当该比大于30时,基部B和连接部I之间的界面可能会增加到超过必要的程度,从而使组件特性恶化。
导电薄膜121'和122'的厚度可大于等于10nm且小于等于500nm。当导电薄膜121'和122'的厚度小于10nm时,内电极层121和122的连接性可能会劣化从而减小电容。当导电薄膜121'和122'的厚度大于500nm时,由于基于组件的尺寸相同介电层110形成得薄,因此可能难以实现内电极层121和122之间的电绝缘。在本实施例中,导电薄膜121'和122'通过气相沉积形成,然后烧结以形成内电极层121和122。因此,由于导电薄膜121'和122'的致密结构,烧结之前的导电薄膜121'和122'的厚度与烧结之后的导电薄膜121'和122'的厚度可保持在基本相同的水平。
图8至图10示出了导电薄膜121'和122'的各种形状。参照图8,导电薄膜121'和122'可通过在相同的沉积工艺中同时沉积第一导电材料和第二导电材料来形成。例如,镍(Ni)和氧化铟锡(ITO)可同时沉积在介电生片110'的一个表面上,以形成图8所示的导电薄膜121'和122'。参照图9和图10,导电薄膜121'和122'可具有其中首先沉积第一导电材料然后沉积第二导电材料的双层结构(参见图9),或者可具有其中首先沉积第二导电材料然后沉积第一导电材料的双层结构(参见图10)。
参照图11,可从介电生片110'的一个表面移除掩模。
作为示例,可在掩模M的与介电生片110'的一个表面接触的一个表面上形成剥离层,并且可使用剥离层移除掩模M。作为另一示例,可使用剥离器等移除掩模M。
参照图12,可制备包括形成在其一个表面上的导电薄膜的多个介电生片,然后将其层叠以形成多层主体,并且可切割多层主体以形成生坯。
可根据参照图6、图7和图11描述的工艺来制备多个介电生片。可使支撑板10与多个介电生片分离,并且然后可层叠多个介电生片。
多层主体可被切割以分成多个生坯,每个生坯对应于单个电容器组件的主体。
参照图13,可烧结生坯以形成主体100。
尽管未示出,但是可在形成主体100之后执行形成外电极的工艺,并且可根据需要执行在主体100的表面上形成湿气阻隔层的工艺。
如上所述,根据本公开的一个方面的电容器组件可改善内电极层的连接性。
根据本公开的另一方面的电容器组件可改善内电极层的均匀性。
根据本公开的另一方面的电容器组件可减小内电极层的厚度。
虽然上面已经示出和描述了示例性实施例,但是对于本领域技术人员来说易于理解的是,在不脱离本公开的由所附权利要求限定的范围的情况下,可做出修改和变型。

Claims (32)

1.一种电容器组件,包括:
主体,包括介电层和内电极层;以及
外电极,设置在所述主体上并连接到所述内电极层,
其中,在所述内电极层中形成有至少一个孔,并且
包含选自由铟和锡组成的组中的至少一种的区域存在于所述孔中。
2.根据权利要求1所述的电容器组件,其中,所述内电极层包含镍。
3.根据权利要求2所述的电容器组件,其中,所述区域包含铟和锡两者。
4.根据权利要求3所述的电容器组件,其中,在所述区域中,铟与锡的摩尔比大于等于1且小于等于19。
5.根据权利要求1-4中任一项所述的电容器组件,其中,所述孔形成在所述内电极层中,所述内电极层被设置为彼此间隔开的多个内电极层,并且
所述孔包括设置有所述区域的第一孔和未设置所述区域的第二孔。
6.根据权利要求5所述的电容器组件,其中,在所述主体的沿第一方向截取的截面中,所述第二孔在第二方向上的长度与所述内电极层在所述第二方向上的总长度的比小于等于0.2,所述第二方向垂直于所述第一方向。
7.根据权利要求5所述的电容器组件,其中,所述区域的体积与所述内电极层的体积的比大于等于1且小于等于30。
8.根据权利要求2所述的电容器组件,其中,所述内电极层的厚度大于等于10nm且小于等于500nm。
9.根据权利要求8所述的电容器组件,其中,相邻内电极层的厚度之间的差与所述相邻内电极层中的一个内电极层的厚度的比小于等于5%。
10.根据权利要求2所述的电容器组件,其中,所述区域不包括所述介电层的介电材料。
11.一种电容器组件,包括:
主体,包括介电层和内电极层;以及
外电极,设置在所述主体上并连接到所述内电极层,
其中,在所述内电极层中形成有多个孔,并且所述多个孔中的每个孔贯穿所述内电极层,并且
包含与所述内电极层的导电材料不同的导电材料的区域存在于所述多个孔中的至少一些孔中。
12.根据权利要求11所述的电容器组件,其中,所述区域包含氧化铟锡。
13.根据权利要求12所述的电容器组件,其中,所述内电极层包含镍。
14.根据权利要求13所述的电容器组件,其中,所述多个孔包括设置有所述区域的第一孔和未设置所述区域的第二孔,并且
在所述主体的沿第一方向截取的截面中,所述第二孔在第二方向上的长度与所述内电极层在所述第二方向上的总长度的比小于等于0.2,所述第二方向垂直于所述第一方向。
15.一种制造电容器组件的方法,所述方法包括:
形成介电生片;
通过气相沉积在所述介电生片上形成包含第一导电材料和第二导电材料的导电薄膜;以及
烧结所述导电薄膜以形成内电极层,
其中,所述内电极层包含所述第一导电材料,并且
包含所述第二导电材料的区域形成在所述内电极层中。
16.根据权利要求15所述的方法,其中,所述第一导电材料是镍,并且
所述第二导电材料是氧化铟锡。
17.根据权利要求16所述的方法,其中,在形成所述导电薄膜的步骤中,所述第二导电材料的体积与所述第一导电材料的体积的比大于等于1且小于等于30。
18.根据权利要求16所述的方法,其中,在形成所述导电薄膜的步骤中,在所述介电生片上同时沉积所述第一导电材料和所述第二导电材料。
19.根据权利要求16所述的方法,其中,在形成所述导电薄膜的步骤中,在所述介电生片上顺序地形成所述第一导电材料和所述第二导电材料。
20.根据权利要求15所述的方法,其中,在形成所述导电薄膜的步骤中,所述导电薄膜的平均厚度大于等于10nm且小于等于500nm。
21.一种电容器组件,包括:
主体,包括介电层和内电极层,
其中,所述内电极层包括彼此间隔开的多个孔,并且
包括氧化铟锡的区域设置在所述多个孔中的至少一个孔中。
22.根据权利要求21所述的电容器组件,其中,所述多个孔中的每个孔贯穿所述内电极层。
23.根据权利要求21所述的电容器组件,其中,所述内电极层包含镍。
24.根据权利要求21所述的电容器组件,其中,所述多个孔包括设置有所述区域的第一孔和未设置所述区域的第二孔,并且
在所述主体的沿第一方向截取的截面中,所述第二孔在第二方向上的长度与所述内电极层在所述第二方向上的总长度的比小于等于0.2,所述第二方向垂直于所述第一方向。
25.根据权利要求21所述的电容器组件,其中,在所述区域中,铟与锡的摩尔比大于等于1且小于等于19。
26.根据权利要求21所述的电容器组件,其中,所述主体包括与所述内电极层相邻的另一内电极层,并且所述内电极层与所述另一内电极层的厚度之间的差与所述内电极层和所述另一内电极层中的一个的厚度的比小于等于5%。
27.一种电容器组件,包括:
主体,包括介电层和内电极层,
其中,所述内电极层包括彼此间隔开的多个孔,
包括选自由铟和锡组成的组中的至少一种的区域设置在所述多个孔中的至少一个孔中,并且
所述区域的体积与所述内电极层的体积的比大于等于1且小于等于30。
28.根据权利要求27所述的电容器组件,其中,所述内电极层包含镍。
29.根据权利要求27所述的电容器组件,其中,所述多个孔包括设置有所述区域的第一孔和未设置所述区域的第二孔,并且
在所述主体的沿第一方向截取的截面中,所述第二孔在第二方向上的长度与所述内电极层在所述第二方向上的总长度的比小于等于0.2,所述第二方向垂直于所述第一方向。
30.根据权利要求27所述的电容器组件,其中,所述区域包括铟和锡两者。
31.根据权利要求30所述的电容器组件,其中,在所述区域中,铟与锡的摩尔比大于等于1且小于等于19。
32.根据权利要求27所述的电容器组件,其中,所述主体包括与所述内电极层相邻的另一内电极层,并且所述内电极层与所述另一内电极层的厚度之间的差与所述内电极层和所述另一内电极层中的一个的厚度的比小于等于5%。
CN202210155228.2A 2021-06-30 2022-02-21 电容器组件及其制造方法 Pending CN115547688A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210085461A KR20230003865A (ko) 2021-06-30 2021-06-30 커패시터 부품 및 커패시터 부품의 제조 방법
KR10-2021-0085461 2021-06-30

Publications (1)

Publication Number Publication Date
CN115547688A true CN115547688A (zh) 2022-12-30

Family

ID=84723397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210155228.2A Pending CN115547688A (zh) 2021-06-30 2022-02-21 电容器组件及其制造方法

Country Status (4)

Country Link
US (1) US11967462B2 (zh)
JP (1) JP2023007310A (zh)
KR (1) KR20230003865A (zh)
CN (1) CN115547688A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068721A (ko) * 2021-11-11 2023-05-18 삼성전기주식회사 커패시터 부품 및 커패시터 부품의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150406B1 (ko) 2009-10-30 2012-06-01 전자부품연구원 산화물 전극 소재 및 이를 구비한 적층세라믹 전자부품
KR20110080185A (ko) * 2010-01-05 2011-07-13 한국과학기술연구원 나노 복합체 활물질을 구비한 전극, 이의 제조방법, 및 이를 포함하는 전기화학 디바이스
KR101912263B1 (ko) 2011-10-04 2018-10-30 삼성전기 주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP6344184B2 (ja) * 2014-09-30 2018-06-20 株式会社村田製作所 セラミック電子部品及びその製造方法
KR102442835B1 (ko) 2018-03-28 2022-09-14 삼성전기주식회사 적층형 커패시터
KR102439906B1 (ko) * 2018-03-29 2022-09-05 삼성전기주식회사 적층형 커패시터
US11367573B2 (en) * 2019-12-27 2022-06-21 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2022083832A (ja) * 2020-11-25 2022-06-06 Tdk株式会社 積層電子部品
JP2022143403A (ja) * 2021-03-17 2022-10-03 株式会社村田製作所 積層セラミックコンデンサ
JP2022143334A (ja) * 2021-03-17 2022-10-03 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2022191911A (ja) * 2021-06-16 2022-12-28 株式会社村田製作所 積層セラミック電子部品

Also Published As

Publication number Publication date
JP2023007310A (ja) 2023-01-18
US11967462B2 (en) 2024-04-23
KR20230003865A (ko) 2023-01-06
US20230005664A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
CN110880416B (zh) 多层陶瓷电容器
CN112309718A (zh) 多层电子组件
US11955282B2 (en) Capacitor component
US11581138B2 (en) Multilayer electronic component
CN110797188B (zh) 电容器组件
US11967462B2 (en) Capacitor component including indium and tin, and method of manufacturing the capacitor component
CN110660586B (zh) 多层陶瓷电容器
CN110880420B (zh) 多层陶瓷电容器
US11721491B2 (en) Multilayer electronic component
US20220208462A1 (en) Multilayer electronic component
US11990280B2 (en) Capacitor component having nickel and carbon between internal electrode and dielectric layers
US20230260708A1 (en) Multilayer electronic component
US11955287B2 (en) Multilayer electronic component
US20230145889A1 (en) Capacitor component and method for manufacturing same
US11894189B2 (en) Capacitor component and method of manufacturing the same
US11837406B2 (en) Multilayer electronic component
US11600441B2 (en) Multilayer electronic component
CN113161145B (zh) 多层电子组件
US20230215650A1 (en) Multilayer electronic component
CN116612985A (zh) 多层电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination