CN115527575A - 电子装置以及包括印刷电路板的电子装置 - Google Patents

电子装置以及包括印刷电路板的电子装置 Download PDF

Info

Publication number
CN115527575A
CN115527575A CN202210569741.6A CN202210569741A CN115527575A CN 115527575 A CN115527575 A CN 115527575A CN 202210569741 A CN202210569741 A CN 202210569741A CN 115527575 A CN115527575 A CN 115527575A
Authority
CN
China
Prior art keywords
length
signal line
branch point
signal
stub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210569741.6A
Other languages
English (en)
Inventor
朴光洙
尹材相
金秀辰
朴志云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115527575A publication Critical patent/CN115527575A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种电子装置以及包括印刷电路板的电子装置，电子装置包括多个存储器装置、存储器控制器、在存储器控制器与第一分支点之间进行电连接的第一信号线、在第一分支点与第二分支点之间进行电连接的第二信号线、在第一分支点与第三分支点之间进行电连接的第三信号线、电连接第二分支点与第一存储器装置的第四信号线、电连接第二分支点和第二存储器装置的第五信号线、电连接第三分支点和第三存储器装置的第六信号线、以及线头，线头包括与所述多条信号线中的至少一条信号线电连接的第一端和处于开路的第二端。

Description

电子装置以及包括印刷电路板的电子装置
本申请要求于2021年6月24日在韩国知识产权局提交的第 10-2021-0081960号韩国专利申请的优先权，所述韩国专利申请的公开通过引 用全部包含于此。
技术领域
在此描述的本公开的实施例涉及半导体存储器，并且更具体地，涉及电 子装置以及包括包括印刷电路板的电子装置。
背景技术
半导体存储器装置被分类为在电源关闭时存储的数据消失的易失性存储 器装置(诸如，静态随机存取存储器(SRAM)或动态随机存取存储器 (DRAM))、或者即使在电源关闭时存储的数据也被保持的非易失性存储器 装置(诸如，闪存装置、相变RAM(PRAM)、磁RAM(MRAM)、电阻式 RAM(RRAM)或铁电RAM(FRAM))。
基于闪存的电子装置基于电信号进行操作。例如，包括在电子装置中的 控制器和存储器装置通过各种信号线彼此通信。为了提高电子装置的可靠性， 正在开发用于维持信号可靠性的各种技术。然而，如今，随着电子装置的操 作速度增大和电子装置的集成度提高，难以通过使用现有技术来维持信号的 可靠性。
发明内容
本公开的实施例提供了具有提高的可靠性的电子装置和包括印刷电路板 的电子装置。
根据一些示例实施例，一种电子装置包括第一存储器装置、第二存储器 装置、第三存储器装置和第四存储器装置；存储器控制器，被配置为控制第 一存储器装置至第四存储器装置；第一信号线，在存储器控制器与第一分支 点之间进行电连接；第二信号线，在第一分支点与第二分支点之间进行电连 接；第三信号线，在第一分支点与第三分支点之间进行电连接；第四信号线， 电连接第二分支点和第一存储器装置；第五信号线，电连接第二分支点和第 二存储器装置；第六信号线，电连接第三分支点和第三存储器装置；第七信 号线，电连接第三分支点和第四存储器装置；以及线头，包括与第一信号线 至第七信号线中的至少一条电连接的第一端、以及处于开路而不与任何其他 电路径连接的第二端。
根据一些示例实施例，一种电子装置包括第一存储器装置、第二存储器 装置、第三存储器装置和第四存储器装置；存储器控制器，控制第一存储器 装置至第四存储器装置；第一信号线，在存储器控制器与第一分支点之间进 行电连接；第二信号线，在第一分支点与第二分支点之间进行电连接；第三 信号线，在第一分支点与第三分支点之间进行电连接；第四信号线，电连接 第二分支点和第一存储器装置；第五信号线，电连接第二分支点和第二存储 器装置；第六信号线，电连接第三分支点和第三存储器装置；以及第七信号 线，电连接第三分支点和第四存储器装置，第一信号线的长度与第二信号线 和第三信号线中的每条的长度的比率为3/7至7/3。
根据一些示例实施例，一种电子装置包括第一存储器装置和第二存储器 装置；存储器控制器，控制第一存储器装置和第二存储器装置；第一信号线， 在存储器控制器与第一分支点之间进行电连接；第二信号线，电连接第一分 支点和第一存储器装置；以及第三信号线，电连接第一分支点和第二存储器 装置。第一信号线的长度与第二信号线和第三信号线中的每条的长度的比率 为3/7至7/3。
根据一些示例实施例，一种电子装置包括：印刷电路板，包括顶表面和 底表面；存储器控制器，安装在顶表面上；第一存储器装置和第二存储器装 置，安装在顶表面上；第三存储器装置，安装在底表面上以面对第一存储器 装置；以及第四存储器装置，安装在底表面上以面对第三存储器装置。印刷 电路板包括：第一分支点，与存储器控制器间隔开第一距离，并且与存储器 控制器电连接；第二分支点，与第一分支点间隔开第二距离并与第一分支点、 第一存储器装置和第三存储器装置电连接；以及第三分支点，与第一分支点 间隔开第二距离，并且与第一分支点、第二存储器装置和第四存储器装置电 连接。第一距离与第二距离的比率为3/7至7/3。
附图说明
通过参照附图详细描述本公开的实施例，本公开的上述和其他目的和特 征将变得清楚。
图1是示出根据本公开的一些示例实施例的电子装置的框图。
图2是用于描述存储器控制器与存储器装置之间的信号流的框图。
图3A至图3C是示出根据本公开的一些示例实施例的电子装置的框图。
图4是示出根据本公开的一些示例实施例的电子装置的框图。
图5A至图5C是示出根据本公开的一些示例实施例的电子装置的框图。
图6是示出根据本公开的一些示例实施例的电子装置的框图。
图7是示出根据本公开的一些示例实施例的电子装置的框图。
图8A和图8B是示出根据本公开的一些示例实施例的电子装置的框图。
图9A至图9C是示出根据本公开的一些示例实施例的电子装置的框图。
图10A至图10D是示出根据本公开的一些示例实施例的电子装置的框图。
图11是更详细地示出图9A的通道的框图。
图12A至图12G是示出根据发明构思的一些示例实施例的印刷电路板的 示图。
图13A和图13B是根据本公开的一些示例实施例的用于描述如何去除反 射信号的时序图。
图13C是根据本公开的一些示例实施例的用于描述如何去除反射信号的 曲线图。
图14是示出应用了根据本公开的一些示例实施例的电子装置的SSD系 统的框图。
具体实施方式
下面，本公开的实施例可被详细且清楚地描述到使本领域技术人员容易 地实现本公开的程度。
图1是示出根据本公开的一些示例实施例的电子装置的框图。参照图1， 电子装置100可包括存储器控制器110以及多个存储器装置(M)120。
存储器控制器110可以控制多个存储器装置120。例如，存储器控制器 110可以分别通过多个通道CH1至CHn来控制多个存储器装置120。
多个存储器装置120可以基于通过多个通道CH1至CHn从存储器控制 器110接收的信号来操作。例如，在存储器控制器110的控制下，多个存储 器装置120可以存储通过多个通道CH1至CHn接收的数据，或者可以通过 多个通道CH1至CHn将存储在其中的数据发送到存储器控制器110。
在一些示例实施例中，多个存储器装置120可以分别用NAND闪存芯片 来实现，或者可以用包括多个NAND闪存芯片的多芯片封装件来实现，但是 本公开不限于此。多个存储器装置120中的每个可包括各种存储器装置(诸 如，静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、 相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)以及铁 电RAM(FRAM))中的一者。
在一些示例实施例中，至少两个或更多个存储器装置可以通过一个通道 (例如，第一通道CH1)与存储器控制器110通信。也就是说，电子装置100 可以具有多列(rank)结构。例如，要发送到与第一通道CH1连接的第一存 储器装置的信号可以被提供给与第一通道CH1连接的剩余的存储器装置。在 这种情况下，来自剩余的存储器装置的反射(reflection)信号可以被引入到 第一存储器装置中。在这种情况下，来自每个分支点的反射信号可以被引入 到第一存储器装置中。引入到第一存储器装置的反射信号可对输入到第一存 储器装置的信号具有影响。在这种情况下，第一存储器装置可能无法正常接 收信号或可能异常操作。
根据本公开的电子装置100可以通过调整(例如，延长或减小)存储器 控制器110与存储器装置120之间的特定区段(section)的通道的长度或特 定区段的信号线的长度，来减小在与同一通道连接的多个存储器装置之间发 生的反射信号的影响。将参照以下附图更详细地描述根据本公开的电子装置 100的信号线的长度。
根据本公开的电子装置100还可以包括存储器控制器110与存储器装置 120之间的线头(stub)。例如，线头可以指虚设信号线。线头的第一端可以 与分支点或特定点连接，并且线头的第二端可以处于开路而不与任何其他电 路径连接。可选地，线头的第一端可以与信号线(或信号线的第一端)连接， 并且线头的第二端可以处于开路而不与任何其他电路径连接。反射信号的影 响可以通过进一步添加线头来减小。将参照以下附图更详细地描述根据本公 开的电子装置100的线头。
在一些示例实施例中，多个存储器装置120中的每个可以是包括多个存 储器芯片(或裸片)的存储器封装件。在一些示例实施例中，由于多个存储 器装置120中的每个包括多个存储器芯片(或裸片)，因此可实现高容量电子 装置100。在下文中，为了便于描述，使用术语“存储器装置”。然而，在此所 使用的术语“存储器装置”可用于指示包括多个存储器芯片的存储器封装件。
图2是用于描述存储器控制器与存储器装置之间的信号流的框图。下面， 为了便于描述，将参照与第一通道CH1连接的第一存储器装置M1至第四存 储器装置M4以及第一通道CH1的多条信号线中的一条信号线来描述本公开 的示例实施例。然而，本公开不限于此。例如，第一通道CH1还可以包括多 条信号线。可选地，存储器控制器11还可通过第一通道CH1与任何其他存 储器装置连接。
参照图2，存储器控制器11可以通过第一通道CH1的信号线S1至S7 与第一存储器装置M1至第四存储器装置M4连接。在一些示例实施例中， 第一通道CH1的信号线S1至S7中的每条可以指示用于将数据信号DQ或各 种控制信号之一传送到存储器装置M1至M4中的至少一个的一条信号线。
例如，可以通过信号线S1至S7将一个数据信号DQ提供给存储器装置 M1至M4。也就是说，第一存储器装置M1至第四存储器装置M4可以被配 置为通过第一通道CH1的信号线S1至S7从存储器控制器11接收相同的信 号。为此，可以基于多个区段PR1至PR3对信号线S1至S7进行分类。
可以基于分支点B11、B21和B22对多个区段PR1至PR3进行分类。例 如，从存储器控制器11到第一分支点B11的信号线S1可以包括在第一区段 PR1中。从第一分支点B11到第二分支点B21的信号线S2和从第一分支点 B11到第三分支点B22的信号线S3可包括在第二区段PR2中。从第二分支 点B21到第一存储器装置M1的信号线S4和从第二分支点B21到第二存储 器装置M2的信号线S5以及从第三分支点B22到第三存储器装置M3的信号 线S6和从第三分支点B22到第四存储器装置M4的信号线S7可以包括在第 三区段PR3中。也就是说，当信号线通过分支点B11、B21和B22分支时， 存储器控制器11和第一存储器装置M1至第四存储器装置M4可以彼此电连 接。
在一些示例实施例中，第一区段PR1可以包括一条信号线(即，S1)。 第二区段PR2可以包括两条信号线S2和S3。第三区段PR3可以包括四条信 号线S4、S5、S6和S7。然而，本公开不限于此。例如，各区段中的信号线 的数量可以根据与一个通道连接的存储器装置的数量而改变。
在一些示例实施例中，在电子装置10中，第一分支点B11可以被设置为 与存储器装置M1至M4邻近。这样，从第一区段PR1的信号线S1的第一端 到第二端的长度可以比从第二区段PR2的信号线S2的第一端到第二端的长 度长。
在一些示例实施例中，存储器控制器11可通过使用单独的控制信号(例 如，芯片选择信号)，来选择将向其发送信号的存储器装置。例如，在存储器 控制器11向第一存储器装置M1发送输入信号的情况下，存储器控制器11 可以激活与第一存储器装置M1相应的芯片选择信号，并且可以通过信号线 S1至S7发送输入信号。在一些示例实施例中，可以通过彼此不同的单独的 信号线将芯片选择信号分别地提供给第一存储器装置M1至第四存储器装置 M4。
在这种情况下，因为相同的输入信号被提供给剩余的存储器装置M2至 M4，所以反射波或反射信号可以来自剩余的存储器装置M2至M4。例如， 在存储器控制器11为了将输入信号发送到第一存储器装置M1而通过信号线 S1至S7发送输入信号的情况下，由于阻抗失配，可在第三存储器装置M3 的输入端子处产生反射信号。
在一些示例实施例中，存储器装置M1至M4中的每个可以包括用于阻 抗匹配的片内终结(on-die termination，ODT)电阻器。ODT电阻器可以通 过在信号线与存储器装置M1至M4之间进行阻抗匹配，来防止或减少反射 信号。然而，在电子装置100的操作速度是特定速度或更高速度的情况下(例 如，在电子装置100执行高速操作的情况下)，可能难以通过一般ODT电阻 器衰减反射信号。
可选地，反射波或反射信号可以来自分支点B11、B21和B22中的每个。 例如，在存储器控制器11为了将输入信号发送到第一存储器装置M1而通过 信号线S1至S7发送输入信号的情况下，由于阻抗失配，可能在第三分支点 B22处生成反射信号。反射信号可导致信号的失真。这可能意味着第一存储 器装置M1未能准确地确定输入信号。
例如，来自第三存储器装置M3的反射信号可以通过信号线S6、S3、S2 和S4被引入到第一存储器装置M1中。可选地，来自第三分支点B22的反射 信号可以通过信号线S3、S2和S4被引入到第一存储器装置M1中。也就是 说，第一存储器装置M1可接收来自第三存储器装置M3的反射信号或来自 第三分支点B22的反射信号，以及接收从存储器控制器11发送的输入信号。 在这种情况下，第一存储器装置M1可能无法正常地确定输入信号。反射信 号可导致信号的失真。这可能意味着第一存储器装置M1未能准确地确定输 入信号。
图3A至图3C是示出根据本公开的一些示例实施例的电子装置的框图。 下面，为了便于描述，将省略与上述组件相关联的附加描述以避免冗余。
参照图3A，电子装置100可以包括存储器控制器110和第一存储器装置 M1至第四存储器装置M4。存储器控制器110可以通过第一通道CH1的信号 线SL11、SL21、SL22、SL31、SL32、SL33和SL34与第一存储器装置M1 至第四存储器装置M4连接。如在以上描述中，第一通道CH1的信号线SL11 至SL34可以基于分支点BP11、BP21和BP22被分类为第一区段PR1至第三 区段PR3。这类似于上面描述的内容，并且因此将省略附加描述以避免冗余。
为了去除或减小存储器装置之间发生的反射信号或来自分支点的反射信 号的影响，根据本公开的电子装置100可以调整特定区段的通道长度或特定 区段的信号线的长度。例如，与图2中所示的示例不同，根据图3A中所示 的一些示例实施例，第一区段PR1中的信号线SL11的长度(例如，第一长 度L1)可以等于第二区段PR2中的信号线SL21和SL22的长度(例如，第 二长度L2)。也就是说，第二区段PR2的信号线SL21和SL22可以延伸。
例如，第一长度L1指示从第一区段PR1中的信号线SL11的第一端到第 二端的长度。也就是说，第一长度L1可以对应于从存储器控制器110到第一 分支点BP11的距离。第二长度L2指示从第二区段PR2中的信号线SL21和 SL22中的每条的第一端到第二端的长度。也就是说，第二长度L2可对应于 从第一分支点BP11到第二分支点BP21的距离或从第一分支点BP11到第三 分支点BP22的距离。
换言之，图3A的信号线SL11的长度可以比图2的信号线S1的长度短。 可选地，图3A的信号线SL21和SL22的长度可以比图2的信号线S2和S3 的长度长。
在一些示例实施例中，与图2相比，当第一长度L1减小并且第二长度 L2增大时，第一长度L1与第二长度L2的比率可以是1：1。第二区段PR2 的信号线SL21和SL22中的每条的长度可以等于第一区段PR1的信号线SL11 的长度，使得来自第三存储器装置M3或第四存储器装置M4的反射信号或 来自第三分支点BP22的反射信号对传送到第一存储器装置M1或第二存储器 装置M2的输入信号具有很小的影响或没有影响。可选地，第二区段PR2的 信号线SL21和SL22中的每条的长度可以等于第一区段PR1的信号线SL11 的长度，使得反射信号被衰减到特定水平或更低。在这种情况下，特定水平 可以是允许来自第三存储器装置M3或第四存储器装置M4或第三分支点 BP22的反射信号对传送到第一存储器装置M1或第二存储器装置M2的输入 信号具有很小的影响或没有影响的信号水平。
如上所述，通过使第一长度L1和第二长度L2相等，可以将来自分支点 的反射信号衰减到特定水平或更低。也就是说，随着反射信号被衰减到特定 水平或更低，反射信号对提供给激活的存储器装置的输入信号的影响可以减 小。
与图3A中所示的示例不同，参照图3B，第二区段PR2中的信号线SL21 和SL22中的每条的长度(例如，第二长度L2)可以比第一区段PR1中的信 号线SL11的长度(例如，第一长度L1)长。
换言之，图3B的信号线SL11的长度可以比图3A的信号线SL11的长度 短。可选地，图3B的信号线SL21和SL22中的每条的长度可以比图3A的 信号线SL21和SL22中的每条的长度长。
在一些示例实施例中，与图2相比，当第一长度L1减小并且第二长度 L2增大时，第一长度L1与第二长度L2的比率可以是3/7。这样，可以延长 第二区段PR2的信号线SL21和SL22的长度(或第二区段PR2的信号线长 度)，使得来自第二区段PR2中的分支点BP21和BP22的反射信号对传送到 存储器装置M1至M4的输入信号具有很小的影响或没有影响。
与图3A中所示的示例不同，参照图3C，第二区段PR2中的信号线SL21 和SL22的长度(例如，第二长度L2)可以比第一区段PR1中的信号线SL11 的长度(例如，第一长度L1)短。
换言之，图3C的信号线SL11的长度可以比图3A的信号线SL11的长度 长。可选地，图3C的信号线SL21和SL22的长度可以比图3A的信号线SL21 和SL22的长度短。
在一些示例实施例中，与图2相比，当第一长度L1减小并且第二长度 L2增大时，第一长度L1与第二长度L2的比率可以是7/3。这样，可以延长 第二区段PR2的信号线SL21和SL22的长度(或第二区段PR2的信号线长 度)，使得来自第二区段PR2中的分支点BP21和BP22的反射信号对传送到 存储器装置M1至M4的输入信号具有很小的影响或没有影响。
如上所述，与图2相比，当第一长度L1减小并且第二长度L2增大时， 第一长度L1与第二长度L2的比率可以是给定比率。例如，第一长度L1与 第二长度L2的比率可以是约3/7至7/3。可选地，第二长度L2可以是第一长 度L1的约0.43至2.33倍。因此，反射信号对输入信号的影响可以减小。
图4是示出根据本公开的一些示例实施例的电子装置的框图。与图3A 中所示的示例不同，根据图4中所示的一些示例实施例，第二区段PR2的第 一信号线SL21的长度(例如，第二长度L2)和第二区段PR2的第二信号线 SL22的长度(例如，第三长度L3)可以彼此不同。
在一些示例实施例中，第二区段PR2的第一信号线SL21的长度L2可以 等于第一区段PR1的信号线SL11的长度(例如，第一长度L1)。第二区段 PR2的第二信号线SL22的长度(例如，第三长度L3)可以比第一区段PR1 的信号线SL11的长度L1短。也就是说，包括在各个区段PR1、PR2和PR3 中的信号线的长度可以彼此相等或不同。
在一些示例实施例中，即使第二区段PR2的信号线SL21和SL22具有相 同的长度，第一区段PR1的信号线SL11与第二区段PR2的信号线SL21和 SL22中的每条也可以具有给定比率。例如，如参照图3A至图3C所述，第 一区段PR1的信号线SL11的长度与第二区段PR2的信号线SL21和SL22中 的每条的长度的比率可以是3/7至7/3。
在图4中示出了第二区段PR2的第一信号线SL21的长度比第二区段PR2 的第二信号线SL22的长度长的示例实施例，但是本公开不限于此。第二区段 PR2的第一信号线SL21的长度可以比第二区段PR2的第二信号线SL22的长 度短。
图5A至图5C是示出根据本公开的一些示例实施例的电子装置的框图。 下面，为了便于描述，将省略与上述组件相关联的附加描述以避免冗余。参 照图5A，电子装置200可以包括存储器控制器210和第一存储器装置M1至 第四存储器装置M4。存储器控制器210可以通过第一通道CH1的信号线SL11、 SL21、SL22、SL31、SL32、SL33和SL34与第一存储器装置M1至第四存储 器装置M4连接。如在以上描述中，可以基于分支点BP11、BP21和BP22将 第一通道CH1的信号线SL11至SL34分类为第一区段PR1至第三区段PR3。 这类似于上面所描述的内容，并且因此将省略附加描述以避免冗余。
在一些示例实施例中，第三区段PR3的信号线SL31、SL32、SL33和SL34 的长度可以比第一区段PR1和第二区段PR2的信号线SL11、SL21和SL22 的长度短。例如，第三区段PR3的信号线SL31、SL32、SL33和SL34可以 是微信号线。
电子装置200还可以包括线头ST1和ST2。线头ST1和ST2中的每条的 第一端可以与对应的分支点连接，并且线头ST1和ST2中的每条的第二端可 以处于开路而不与任何其他电路径连接。例如，第一线头ST1的第一端可以 与第二分支点BP21连接，并且第一线头ST1的第二端可以处于开路而不与 任何其他电路径连接。第二线头ST2的第一端可以与第三分支点BP22连接， 并且第二线头ST2的第二端可以处于开路而不与任何其他电路径连接。例如， 线头可以指虚设信号线。
从线头ST1和ST2中的每条的第一端到第二端的长度可以等于第三区段 PR3的信号线SL31至SL34的长度。第四长度L4指示从第三区段PR3中的 信号线SL31至SL34中的每条的第一端到第二端的距离或长度。也就是说， 第四长度L4可以对应于从第二分支点BP21或第三分支点BP22到存储器装 置M1至M4的距离。线头ST1和ST2中的每条的长度可以等于第四长度L4。
如上所述，电子装置200还可以在分支点BP21和BP22处包括线头ST1 和ST2以达到这样的程度：反射信号对传送到存储器装置的输入信号具有很 小的影响或没有影响的程度。可选地，电子装置200还可以在分支点BP21 和BP22处包括线头ST1和ST2以达到这样的程度：反射信号被衰减到特定 水平或更低的程度。这样，从线头ST1和ST2中的每条的端反射的信号可以 补偿由于反射信号引起的信号失真。这可意味着电子装置执行高速操作的信 号特性被改善。
根据本公开的一些示例实施例的电子装置200可以调整线头ST1和ST2 中的每条的长度，以减小反射信号的影响。可以基于第三区段PR3的信号线 SL31至SL34的长度来确定线头ST1和ST2中的每条的长度，使得反射信号 的影响被去除或减小。
参照图5B，线头ST1和ST2中的每条的长度(例如，第五长度L5)可 以与第三区段PR3的信号线SL31至SL34的长度(例如，第四长度L4)不
同。第五长度L5指示从线头ST1和ST2中的每条的第一端到第二端的距离 或长度。
在一些示例实施例中，从线头ST1和ST2中的每条的第一端到第二端的 长度可以比从第三区段PR3的信号线SL31至SL34中的每条的第一端到第二 端的长度短。也就是说，第五长度L5可以比第四长度L4短。例如，线头ST1 和ST2的长度可以是第三区段PR3的信号线SL31至SL34的长度的至少0.1 倍。可选地，线头ST1和ST2的长度可以是至少1mm。
参照图5C，线头ST1和ST2中的每条的长度(例如，第五长度L5)可 以与第三区段PR3的信号线SL31至SL34的长度(例如，第四长度L4)不 同。
在一些示例实施例中，从线头ST1和ST2中的每条的第一端到第二端的 长度可以比从第三区段PR3的信号线SL31至SL34中的每条的第一端到第二 端的长度长。也就是说，第五长度L5可以比第四长度L4长。例如，线头ST1 和ST2的长度可以高达第三区段PR3的信号线SL31至SL34的长度的5倍。
如上所述，线头ST1和ST2的长度可以调整到反射信号对传送到存储器 装置的输入信号具有很小的影响或没有影响的程度。可选地，可以基于第三 区段PR3的信号线SL31至SL34来调节线头ST1和ST2的长度，使得反射 信号被衰减到特定水平或更低。线头ST1和ST2的长度可以等于或不同于第 三区段PR3的信号线SL31至SL34的长度。线头ST1和ST2的长度可以是 第三区段PR3的信号线SL31至SL34的长度的K倍。在这种情况下，“K” 可以是0.1至5。可选地，线头ST1和ST2的长度可以为1mm或更大，并且 可以小于或等于第三区段PR3的信号线SL31至SL34的长度的5倍。
在一些示例实施例中，如图5A至图5C中所示，第一线头ST1的长度可 以等于第二线头ST2的长度。然而，本公开不限于此。第一线头ST1的长度 和第二线头ST2的长度可以彼此不同。
在一些示例实施例中，如图5A至图5C中所示，在包括线头的电子装置 200中，第一区段PR1的信号线SL11的长度和第二区段PR2的信号线SL21 和SL22的长度可以相等。然而，本公开不限于此。如上所述，第一区段PR1 的信号线SL11的长度与第二区段PR2的信号线SL21和SL22的长度可以相 等或不同。第一区段PR1的信号线SL11的长度与第二区段PR2的信号线SL21 和SL22的长度的比率可以是给定比率。例如，给定比率可以是3/7至7/3。
图6是示出根据本公开的一些示例实施例的电子装置的框图。参照图6， 电子装置200可以包括存储器控制器210和第一存储器装置M1至第四存储 器装置M4。存储器控制器210可以通过第一通道CH1的信号线SL11、SL21、 SL22、SL31、SL32、SL33和SL34与第一存储器装置M1至第四存储器装置 M4连接。如在以上描述中，可以基于分支点BP11、BP21和BP22将第一通 道CH1的信号线SL11至SL34分类为第一区段PR1至第三区段PR3。这类 似于上面所描述的内容，并且因此将省略附加描述以避免冗余。
电子装置200还可以包括线头ST3和ST4。例如，第三线头ST3的第一 端可以与第一分支点BP11连接，并且第三线头ST3的第二端可以处于开路 而不与任何其他电路径连接。第四线头ST4的第一端可以与第一分支点BP11 连接，并且第四线头ST4的第二端可以处于开路而不与任何其他电路径连接。
从线头ST3和ST4中的每条的第一端到第二端的长度可以等于第二区段 PR2的信号线SL21和SL22的长度。也就是说，线头ST3和ST4中的每条的 长度可以对应于第二区段PR2的信号线SL21和SL22的长度。
与图6中所示的示例不同，线头ST3和ST4的长度可以与第二区段PR2 的信号线SL21和SL22的长度不同。线头ST3和ST4的长度可以比第二区段 PR2的信号线SL21和SL22的长度短。可选地，线头ST3和ST4的长度可以 比第二区段PR2的信号线SL21和SL22的长度长。例如，线头ST3和ST4 的长度可以是第二区段PR2的信号线SL21和SL22的长度的K倍。在这种情况下，“K”可以是0.1至5。可选地，线头ST3和ST4的长度可以为1mm 或更大，并且可以小于或等于第二区段PR2的信号线SL21和SL22的长度的 5倍。
在一些示例实施例中，第三线头ST3的长度可以等于第四线头ST4的长 度。然而，本公开不限于此。第三线头ST3的长度和第四线头ST4的长度可 以彼此不同。
在一些示例实施例中，在包括线头的电子装置200中，第一区段PR1的 信号线SL11的长度与第二区段PR2的信号线SL21和SL22的长度可以相等。 然而，本公开不限于此。如图2至图4中所示，第一区段PR1的信号线SL11 的长度与第二区段PR2的信号线SL21和SL22的长度可以相等或不同。第一 区段PR1的信号线SL11的长度与第二区段PR2的信号线SL21和SL22中的 每条的长度的比率可以是3/7至7/3。
图7是示出根据本公开的一些示例实施例的电子装置的框图。参照图7， 电子装置200可以包括存储器控制器210和第一存储器装置M1至第四存储 器装置M4。存储器控制器210可以通过第一通道CH1的信号线SL11、SL21、 SL22、SL31、SL32、SL33和SL34与第一存储器装置M1至第四存储器装置 M4连接。如在以上描述中，可以基于分支点BP11、BP21和BP22将第一通 道CH1的信号线SL11至SL34分类为第一区段PR1至第三区段PR3。这类 似于上面所描述的内容，并且因此将省略附加描述以避免冗余。
与图5A中所示的示例不同，图7的电子装置200还可以包括信号线SL0。 存储器控制器210可以通过信号线SL0和第一区段PR1的信号线SL11与第 一分支点BP11连接。信号线SL0的第一端可以与存储器控制器210连接， 并且信号线SL0的第二端可以与第一点P1连接。第一区段PR1的信号线SL11 的第一端可以与第一点P1连接，并且第一区段PR1的信号线SL11的第二端 可以与第一分支点BP11连接。例如，信号线SL0的长度可以比第一区段PR1的信号线SL11的长度短。信号线SL0可以是微信号线。
电子装置200还可以包括线头ST5。例如，线头ST5的第一端可以与第 一点P1连接，并且线头ST5的第二端可以处于开路而不与任何其他电路径 连接。
从线头ST5的第一端到第二端的长度可以等于第一区段PR1的信号线 SL11的长度。也就是说，线头ST5的长度可以对应于第一区段PR1的信号 线SL11的长度。
与图7中所示的示例不同，线头ST5的长度可以与第一区段PR1的信号 线SL11的长度不同。线头ST5的长度可以比第一区段PR1的信号线SL11 的长度短。可选地，线头ST5的长度可以比第一区段PR1的信号线SL11的 长度长。例如，线头ST5的长度可以是第一区段PR1的信号线SL11的长度 的K倍。在这种情况下，“K”可以是0.1至5。可选地，线头ST5的长度可以为1mm或更大，并且可以小于或等于第一区段PR1的信号线SL11的长度 的5倍。
在一些示例实施例中，在包括线头的电子装置200中，第一区段PR1的 信号线SL11的长度与第二区段PR2的信号线SL21和SL22的长度可以相等。 然而，本公开不限于此。如图2至图4中所示，第一区段PR1的信号线SL11 的长度与第二区段PR2的信号线SL21和SL22的长度可以相等或不同。第一 区段PR1的信号线SL11的长度与第二区段PR2的信号线SL21和SL22中的 每条的长度的比率可以是3/7至7/3。
图8A和图8B是示出根据本公开的一些示例实施例的电子装置的框图。 参照图8A和图8B，电子装置200可以包括存储器控制器210和第一存储器 装置M1至第四存储器装置M4。存储器控制器210可以通过第一通道CH1 的信号线SL0、SL11、SL21、SL22、SL31、SL32、SL33和SL34与第一存 储器装置M1至第四存储器装置M4连接。如在以上描述中，可以基于分支 点BP11、BP21和BP22将第一通道CH1的信号线SL11至SL34分类为第一 区段PR1至第三区段PR3。这类似于上面所描述的内容，并且因此将省略附 加描述以避免冗余。
电子装置200还可以包括线头ST1至ST5。例如，第一线头ST1的第一 端可以与第二分支点BP21连接，并且第一线头ST1的第二端可以处于开路 而不与任何其他电路径连接。第二线头ST2的第一端可以与第三分支点BP22 连接，并且第二线头ST2的第二端可以处于开路而不与任何其他电路径连接。 第三线头ST3的第一端可以与第一分支点BP11连接，并且第三线头ST3的 第二端可以处于开路而不与任何其他电路径连接。第四线头ST4的第一端可 以与第一分支点BP11连接，并且第四线头ST4的第二端可以处于开路而不 与任何其他电路径连接。第五线头ST5的第一端可以(例如，利用第一点P1) 连接在信号线SL0与第一区段PR1的信号线SL11之间，并且第五线头ST5 的第二端可以处于开路而不与任何其他电路径连接。
线头ST1至ST5中的每条的长度可以等于或不同于对应的一条或多条信 号线的长度。线头ST1至ST5中的每条的长度可以比对应的一条或多条信号 线的长度短或长。例如，线头ST1至ST5中的每条的长度可以是对应的一条 或多条信号线的长度的K倍。在这种情况下，“K”可以是0.1至5。可选地， 线头ST1至ST5中的每条的长度可以为1mm或更大，并且可以小于或等于 对应的一条或多条信号线的长度的5倍。线头ST1至ST5中的每条的对应的 一条或多条信号线可以指示与线头ST1至ST5中的每条的一端所连接的点或 分支点连接的信号线。例如，线头ST1至ST5中的每条的对应的一条或多条 信号线可以指示：从与线头ST1至ST5中的每条的一端所连接的分支点所分 支出的信号线，或属于基于与线头ST1至ST5中的每条的一端所连接的分支 点分类出的区段的信号线，或与线头ST1至ST5中的每条的一端所连接的点(非分支点)连接的信号线(非分类出的区段中的信号线)。例如，与第一线 头ST1对应的信号线可以包括与第一线头ST1所连接的第二分支点BP21连 接的信号线SL31和SL32。
图8A的电子装置200可以包括第一线头ST1至第五线头ST5。然而， 本公开不限于此。例如，与图8A中所示的示例不同，电子装置200可以包 括第一线头ST1至第五线头ST5中的至少一个。例如，电子装置200可以仅 包括第一线头ST1和第四线头ST4。
图8B的电子装置200可以包括线头ST1至ST5。与图8A不同，图8B 的线头ST1至ST5可以与排除了分支点或信号线之间的点之外的任何其他位 置连接。例如，线头ST1至ST5中的每条可以连接在对应信号线的第一端与 第二端之间。也就是说，线头ST1至ST5中的每条可以与对应信号线的中间 部分连接。
例如，第一线头ST1的第一端可以连接在信号线SL31的第一端与第二 端之间，而不是连接在第二分支点BP21，并且第一线头ST1的第二端可以处 于开路而不与任何其他电路径连接。第二线头ST2的第一端可以连接在信号 线SL34的第一端与第二端之间，而不是连接在第三分支点BP22，并且第二 线头ST2的第二端可以处于开路而不与任何其他电路径连接。第三线头ST3 的第一端可以连接在信号线SL21的第一端与第二端之间，而不是连接在第一 分支点BP11，并且第三线头ST3的第二端可以处于开路而不与任何其他电路 径连接。第四线头ST4的第一端可以连接在信号线SL22的第一端与第二端 之间，而不是连接在第一分支点BP11，并且第四线头ST4的第二端可以处于 开路而不与任何其他电路径连接。第五线头ST5的第一端可以连接在信号线 SL11的第一端与第二端之间，而不是连接在第一点P1，并且第五线头ST5 的第二端可以处于开路而不与任何其他电路径连接。
线头ST1至ST5中的每条的长度可以等于或不同于对应信号线的长度。 线头ST1至ST5中的每条的长度可以比对应信号线的长度短或长。例如，线 头ST1至ST5中的每条的长度可以是对应信号线的长度的K倍。在这种情况 下，“K”可以是0.1至5。可选地，线头ST1至ST5中的每条的长度可以为 1mm或更大，并且可以小于或等于对应信号线的长度的5倍。线头ST1至 ST5中的每条的对应信号线可以指示：与线头ST1至ST5中的每条的一端所 连接的点或分支点连接的信号线，或者与线头ST1至ST5中的每条的一端所 连接的信号线。例如，与第一线头ST1对应的信号线可以包括与第一线头ST1 所连接的第二分支点BP21连接的信号线SL31和SL32。
图8B的电子装置200可以包括第一线头ST1至第五线头ST5。然而， 本公开不限于此。例如，与图8B中所示的示例不同，电子装置200可以包括 第一线头ST1至第五线头ST5中的至少一个。例如，电子装置200可以仅包 括第一线头ST1和第四线头ST4。
在图8A和图8B的电子装置200中，第一区段PR1的信号线SL11的长 度与第二区段PR2的信号线SL21和SL22的长度可以相等。然而，本公开不 限于此。如图2至图4中所示，第一区段PR1的信号线SL11的长度与第二 区段PR2的信号线SL21和SL22的长度可以相等或不同。第一区段PR1的 信号线SL11的长度与第二区段PR2的信号线SL21和SL22的长度的比率可 以是3/7至7/3。
如上所述，当线头(例如，虚设信号线)被添加到分支点或点时，并且 当线头的长度、线头的数量和线头的方向被调整时，电子装置200可以去除 或减小反射信号的影响。也就是说，线头可以被取向为平行于信号线、垂直 于信号线或相对于信号线的另一方向。
图9A至图9C是示出根据本公开的一些示例实施例的电子装置的框图。 参照图9A，电子装置300可以包括存储器控制器310、第一存储器装置M1 和第二存储器装置M2。存储器控制器310可以通过第一通道CH1的信号线 SL11、SL21和SL22与第一存储器装置M1和第二存储器装置M2连接。
可以基于分支点BP11将第一通道CH1的信号线SL11、SL21和SL22分 类为第一区段PR1和第二区段PR2。例如，从存储器控制器310到分支点BP11 的信号线SL11可以包括在第一区段PR1中。从分支点BP11到第一存储器装 置M1的信号线SL21和从分支点BP11到第二存储器装置M2的信号线SL22 可以包括在第二区段PR2中。也就是说，当信号线通过分支点BP11分支时， 存储器控制器310、第一存储器装置M1和第二存储器装置M2可以彼此电连接。
在一些示例实施例中，第一区段PR1可以包括一条信号线(即，SL11)。 第二区段PR2可以包括两条信号线(即，SL21和SL22)。然而，本公开不限 于此。例如，每个区段中的信号线的数量可以根据与一个通道连接的存储器 装置的数量而改变。
为了去除或减小存储器装置之间发生的反射信号或来自分支点的反射信 号的影响，根据本公开的电子装置300可以调整特定区段的通道长度或特定 区段的信号线的长度。例如，根据图9A中所示的一些示例实施例，第一区 段PR1中的信号线SL11的长度(例如，第一长度L1)可以等于第二区段PR2 中的信号线SL21和SL22的长度(例如，第二长度L2)。
例如，第一长度L1指示从第一区段PR1中的信号线SL11的第一端到第 二端的长度。也就是说，第一长度L1可以对应于从存储器控制器310到分支 点BP11的距离。第二长度L2指示从第二区段PR2中的信号线SL21和SL22 中的每条的第一端到第二端的长度。也就是说，第二长度L2可以对应于从分 支点BP11到第一存储器装置M1的距离或从分支点BP11到第二存储器装置 M2的距离。
如上所述，第一区段PR1的信号线SL11的长度与第二区段PR2的信号 线SL21和SL22的长度的比率可以是1：1。这样，来自第二存储器装置M2 的反射信号可以被衰减到反射信号对传送到第一存储器装置M1的输入信号 具有很小的影响或没有影响的程度。
与图9A中所示的示例不同，参照图9B，第二区段PR2中的信号线SL21 和SL22的长度(例如，第二长度L2)可以比第一区段PR1中的信号线SL11 的长度(例如，第一长度L1)长。
换言之，图9B的信号线SL11的长度可以比图9A的信号线SL11的长度 短。可选地，图9B的信号线SL21和SL22的长度可以比图9A的信号线SL21 和SL22的长度长。
在一些示例实施例中，第一长度L1与第二长度L2的比率可以是3/7。 也就是说，第二区段PR2的信号线SL21和SL22的长度L2可以是第一区段 PR1的信号线SL11的长度L1的I倍。这里，“I”可以是“1”或更大，并且 可以是“2.33”或更小。
与图9A中所示的示例不同，参照图9C，第二区段PR2中的信号线SL21 和SL22的长度(例如，第二长度L2)可以比第一区段PR1中的信号线SL11 的长度(例如，第一长度L1)短。
换言之，图9C的信号线SL11的长度可以比图9A的信号线SL11的长度 长。可选地，图9C的信号线SL21和SL22的长度可以比图9A的信号线SL21 和SL22的长度短。
在一些示例实施例中，第一长度L1与第二长度L2的比率可以是7：3。 也就是说，第二区段PR2的信号线SL21和SL22的长度L2可以是第一区段 PR1的信号线SL11的长度L1的m倍。这里，“m”可以是“0.42”或更大， 并且可以是“1”或更小。
如图9A至图9C中所示，第二区段PR2的第一信号线SL21的长度可以 等于第二区段PR2的第二信号线SL22的长度。然而，本公开不限于此。尽 管在图9A至图9C中未示出，但是第二区段PR2的第一信号线SL21的长度 可以与第二区段PR2的第二信号线SL22的长度不同。
如上所述，第一长度L1与第二长度L2可以具有给定比率。例如，第一 长度L1与第二长度L2的比率可以是约3/7至7/3。可选地，第二长度L2可 以是第一长度L1的K倍。这里，“K”可以是“0.42”或更大，并且可以是 “2.33”或更小。这样，反射信号的影响可以减小。
图10A至图10D是示出根据本公开的一些示例实施例的电子装置的框图。 下面，为了便于描述，将省略与上述组件相关联的附加描述以避免冗余。参 照图10A，电子装置400可以包括存储器控制器410、第一存储器装置M1 和第二存储器装置M2。存储器控制器410可以通过第一通道CH1的信号线 SL0、SL11、SL21、SL22、SL31和SL32与第一存储器装置M1和第二存储 器装置M2连接。信号线SL0的第一端可以与存储器控制器410连接，并且 信号线SL0的第二端可以与第一点P1连接。可以基于分支点BP11和点P1 至P3将第一通道CH1的信号线SL11至SL32分类为第一区段PR1至第三区 段PR3。
例如，从第一点P1到分支点BP11的信号线SL11可以包括在第一区段 PR1中。从分支点BP11到第二点P2的信号线SL21和从分支点BP11到第三 点P3的信号线SL22可以包括在第二区段PR2中。从第二点P2到第一存储 器装置M1的信号线SL31和从第三点P3到第二存储器装置M2的信号线 SL32可以包括在第三区段PR3中。
例如，信号线SL0可以比第一区段PR1的信号线SL11短。第三区段PR3 的信号线SL31和SL32中的每条可以比第二区段PR2的信号线SL21和SL22 短。信号线SL0、SL31和SL32可以是微信号线。
在一些示例实施例中，电子装置400还可以包括线头ST1和ST2。线头 ST1和ST2中的每条的第一端可以与对应点连接，并且线头ST1和ST2中的 每条的第二端可以处于开路而不与任何其他电路径连接。例如，第一线头ST1 的第一端可以与第二点P2连接，并且第一线头ST1的第二端可以处于开路 而不与任何其他电路径连接。第二线头ST2的第一端可以与第三点P3连接， 并且第二线头ST2的第二端可以处于开路而不与任何其他电路径连接。
从线头ST1和ST2中的每条的第一端到第二端的长度可以等于第三区段 PR3的信号线SL31和SL32的长度。也就是说，线头ST1和ST2中的每条的 长度可以对应于第三区段PR3的信号线SL31和SL32的长度。线头ST1和 ST2中的每条的长度可以是第四长度L4。第四长度L4指示从第三区段PR3 中的信号线SL31和SL32中的每条的第一端到第二端的距离或长度。也就是 说，第四长度L4指示从第二点P2到存储器装置M1的距离或从第三点P3 到存储器装置M2的距离。
在一些示例实施例中，线头ST1和ST2的长度可以与第三区段PR3的信 号线SL31和SL32的长度不同。例如，线头ST1和ST2的长度可以比第三区 段PR3的信号线SL31和SL32的长度短。可选地，线头ST1和ST2的长度 可以比第三区段PR3的信号线SL31和SL32的长度长。线头ST1和ST2的 长度可以是第四长度L4的K倍。在这种情况下，“K”可以是0.1至5。可选地，线头ST1和ST2的长度可以是1mm或更大，并且可以小于或等于第四 长度L4的5倍。
在一些示例实施例中，如图10A中所示，第一线头ST1的长度可以等于 第二线头ST2的长度。然而，本公开不限于此。第一线头ST1的长度与第二 线头ST2的长度可以彼此不同。
如上所述，电子装置400还可以包括在点P2和P3处的线头ST1和ST2。 这样，从线头ST1和ST2中的每条的端反射的信号可以补偿由于反射信号引 起的信号失真。因此，可以改善电子装置执行高速操作的信号特性。
参照图10B，电子装置400可以包括存储器控制器410、第一存储器装置 M1和第二存储器装置M2。存储器控制器410可以通过第一通道CH1的信号 线SL0、SL11、SL21、SL22、SL31和SL32与第一存储器装置M1和第二存 储器装置M2连接。如在以上描述中，可以基于分支点BP11和点P1至P3 将第一通道CH1的信号线SL11至SL32分类为第一区段PR1至第三区段PR3。 这类似于上面所描述的内容，并且因此将省略附加描述以避免冗余。
电子装置400还可以包括线头ST3和ST4。例如，第三线头ST3的第一 端可以与第一分支点BP11连接，并且第三线头ST3的第二端可以处于开路 而不与任何其他电路径连接。第四线头ST4的第一端可以与第一分支点BP11 连接，并且第四线头ST4的第二端可以处于开路而不与任何其他电路径连接。
从线头ST3和ST4中的每条的第一端到第二端的长度可以等于第二区段 PR2的信号线SL21和SL22的长度。也就是说，线头ST3和ST4中的每条的 长度可以对应于第二区段PR2的信号线SL21和SL22的长度。
与图10B中所示的示例不同，线头ST3和ST4的长度可以与第二区段 PR2的信号线SL21和SL22的长度不同。线头ST3和ST4的长度可以比第二 区段PR2的信号线SL21和SL22的长度短。可选地，线头ST3和ST4的长 度可以比第二区段PR2的信号线SL21和SL22的长度长。例如，线头ST3 和ST4的长度可以是第二区段PR2的信号线SL21和SL22的长度的K倍。 在这种情况下，“K”可以是0.1至5。可选地，线头ST3和ST4的长度可以 为1mm或更大，并且可以小于或等于第二区段PR2的信号线SL21和SL22 的长度的5倍。
在一些示例实施例中，第三线头ST3的长度可以等于第四线头ST4的长 度。然而，本公开不限于此。第三线头ST3的长度与第四线头ST4的长度可 以彼此不同。
参照图10C，电子装置400可以包括存储器控制器410、第一存储器装置 M1和第二存储器装置M2。存储器控制器410可以通过第一通道CH1的信号 线SL0、SL11、SL21、SL22、SL31和SL32与第一存储器装置M1和第二存 储器装置M2连接。如在以上描述中，可以基于分支点BP11和点P1至P3 将第一通道CH1的信号线SL11至SL32分类为第一区段PR1至第三区段PR3。 这类似于上面所描述的内容，并且因此将省略附加描述以避免冗余。
电子装置400还可以包括线头ST5。例如，线头ST5的第一端可以与第 一点P1连接，并且线头ST5的第二端可以处于开路而不与任何其他电路径 连接。
在一些示例实施例中，从线头ST5的第一端到第二端的长度可以等于第 一区段PR1的信号线SL11的长度。也就是说，线头ST5的长度可以对应于 第一区段PR1的信号线SL11的长度。
与图10C中所示的示例不同，线头ST5的长度可以与第一区段PR1的信 号线SL11的长度不同。线头ST5的长度可以比第一区段PR1的信号线SL11 的长度短。可选地，线头ST5的长度可以比第一区段PR1的信号线SL11的 长度长。例如，线头ST5的长度可以是第一区段PR1的信号线SL11的长度 的K倍。在这种情况下，“K”可以是0.1至5。可选地，线头ST5的长度可 以为1mm或更大，并且可以小于或等于第一区段PR1的信号线SL11的长度 的5倍。
参照图10D，电子装置400可以包括存储器控制器410、第一存储器装 置M1和第二存储器装置M2。存储器控制器410可以通过第一通道CH1的 信号线SL0、SL11、SL21、SL22、SL31和SL32与第一存储器装置M1和第 二存储器装置M2连接。如在以上描述中，可以基于分支点BP11和点P1至 P3将第一通道CH1的信号线SL11至SL32分类为第一区段PR1至第三区段PR3。这类似于上面所描述的内容，并且因此将省略附加描述以避免冗余。
电子装置400还可以包括线头ST1至ST5。例如，第一线头ST1的第一 端可以与第二点P2连接，并且第一线头ST1的第二端可以处于开路而不与 任何其他电路径连接。第二线头ST2的第一端可以与第三点P3连接，并且 第二线头ST2的第二端可以处于开路而不与任何其他电路径连接。第三线头 ST3的第一端可以与分支点BP11连接，并且第三线头ST3的第二端可以处 于开路而不与任何其他电路径连接。第四线头ST4的第一端可以与分支点BP11连接，并且第四线头ST4的第二端可以处于开路而不与任何其他电路径 连接。第五线头ST5的第一端可以与第一点P1连接，并且第五线头ST5的 第二端可以处于开路而不与任何其他电路径连接。
线头ST1至ST5中的每条的长度可以等于或不同于对应信号线的长度。 线头ST1至ST5中的每条的长度可以比对应信号线的长度短或长。例如，线 头ST1至ST5中的每条的长度可以是对应信号线的长度的K倍。在这种情况 下，“K”可以是0.1至5。可选地，线头ST1至ST5中的每条的长度可以为 1mm或更大，并且可以小于或等于对应信号线的长度的5倍。
线头ST1至ST5中的每条的对应信号线可以指示与线头ST1至ST5中的 每条的一端所连接的点或分支点连接的信号线。例如，与第一线头ST1相应 的信号线可以包括与第一线头ST1所连接的第二点P2连接的信号线SL31。
在一些示例实施例中，与图10D不同，线头ST1至ST5可以与排除了分 支点或信号线之间的点之外的任何其他位置连接。例如，线头ST1至ST5中 的每条可以连接在对应信号线的第一端与第二端之间。也就是说，线头ST1 至ST5中的每条可以与对应信号线的中间部分连接。
例如，第一线头ST1的第一端可以连接在信号线SL31的第一端与第二 端之间，而不是连接在第二点P2，并且第一线头ST1的第二端可以处于开路 而不与任何其他电路径连接。第二线头ST2的第一端可以连接在信号线SL32 的第一端与第二端之间，而不是连接在第三点P3，并且第二线头ST2的第二 端可以处于开路而不与任何其他电路径连接。第三线头ST3的第一端可以连 接在信号线SL21的第一端与第二端之间，而不是连接在分支点BP11，并且 第三线头ST3的第二端可以处于开路而不与任何其他电路径连接。第四线头ST4的第一端可以连接在信号线SL22的第一端与第二端之间，而不是连接在 分支点BP11，并且第四线头ST4的第二端可以处于开路而不与任何其他电路 径连接。第五线头ST5的第一端可以连接在信号线SL11的第一端与第二端 之间，而不是连接在第一点P1，并且第五线头ST5的第二端可以处于开路而 不与任何其他电路径连接。
图10D的电子装置400可以包括第一线头ST1至第五线头ST5。然而， 本公开不限于此。例如，与图10D中所示的示例不同，电子装置400可以包 括第一线头ST1至第五线头ST5中的至少一个。例如，电子装置400可以仅 包括第一线头ST1和第四线头ST4。
如图10A至图10D中所示，在包括线头的电子装置400中，第一区段 PR1的信号线SL11的长度与第二区段PR2的信号线SL21和SL22的长度可 以相等。然而，本公开不限于此。如图3A至图4中所示，第一区段PR1的 信号线SL11的长度与第二区段PR2的信号线SL21和SL22的长度可以相等 或不同。第一区段PR1的信号线SL11的长度与第二区段PR2的信号线SL21 和SL22的长度的比率可以是给定比率。例如，给定比率可以是3/7至7/3。
图11是更详细地示出图9A的通道的框图。参照图9A，电子装置300 可以包括存储器控制器310、第一存储器装置M1和第二存储器装置M2。为 了简化附图和便于描述，将省略与和上述组件相同或相似的组件相关联的附 加描述以避免冗余。
在一些示例实施例中，第一区段PR1的信号线SL11可以包括第一子信 号线SL11a和第二子信号线SL11b。第二区段PR2的信号线SL21可以包括 第三子信号线SL21a和第四子信号线SL21b。
可以通过第一子信号线SL11a和第三子信号线SL21a传送与双向信号对 应的信号。与双向信号相应的信号可以包括数据信号DQ和数据选通信号 DQS。例如，存储器控制器310可以通过第一子信号线SL11a和第三子信号 线SL21a将与写入数据相应的数据信号DQ发送到第一存储器装置M1。第一 存储器装置M1可以通过第一子信号线SL11a和第三子信号线SL21a将与读 取数据相应的数据信号DQ发送到存储器控制器310。
可通过第二子信号线SL11b以及第四子信号线SL21b传送与单向信号相 应的控制信号CTRL。控制信号CTRL可以包括命令锁存使能信号CLE、地 址锁存使能信号ALE、读取使能信号RE、写入使能信号WE等。例如，存 储器控制器310可以通过第二子信号线SL11b和第四子信号线SL21b将写入 使能信号WE发送到第一存储器装置M1。
如上所述，包括在参照图1至图10D描述的电子装置的第一通道CH1 中的每条信号线可以包括传送双向信号的子信号线和传送单向信号的子信号 线。
参照电子装置的写入操作(即，存储器控制器将信号发送到多个存储器 装置中的一个的操作)描述以上示例实施例，但本公开不限于此。例如，在 电子装置的读取操作中，多个存储器装置中的一个(例如，第一存储器装置) 可将输入信号(例如，读取数据)发送到存储器控制器。在这种情况下，可 以延长特定区段的信号线长度，使得来自多个存储器装置中的另外的存储器 装置的反射信号不被引入到存储器控制器或第一存储器装置中，或者被衰减。
图12A至图12G是示出根据发明构思的一些示例实施例的印刷电路板的 示图。图12A是示出根据本公开的一些示例实施例的印刷电路板PCB_1的顶 表面的俯视图，并且图12B是沿着图12A的线A-A'截取的印刷电路板PCB_1 的截面图。
电子装置可以包括印刷电路板、存储器控制器和多个存储器装置。以上 描述了存储器控制器和多个存储器装置，因此，将省略附加描述以避免冗余。 根据参照图1至图11描述的本公开的示例实施例，为了减小反射信号的影响， 包括在印刷电路板中的信号线可以具有给定比率，或者一个或多个线头可以 被添加到包括在印刷电路板中的信号线。将参照以下附图详细描述形成在金 属层中的信号线。
在图12A至图12G中，示出信号线与多个插座(或称为，插口)SCK11 至SCK4n中的一部分电连接的一些示例实施例。然而，本公开不限于此。例 如，剩余的插座也可以与剩余的信号线电连接。在一些示例实施例中，信号 线可以包括在印刷电路板PCB_1的金属层中。金属层可以用包括多个层的多 层来实现。在一些示例实施例中，将参照图12A和图12B描述能够应用于图 3A的电子装置100的印刷电路板。
参照图12A和图12B，印刷电路板PCB_1可以包括控制器插座SCK_CT 和多个插座SCK11至SCK4n。在图12A和图12B中，控制器插座SCK_CT 可以位于印刷电路板PCB_1的一侧区域中。例如，控制器插座SCK_CT可以 设置在印刷电路板PCB_1的一侧区域中，并且多个插座SCK11至SCK4n可 以设置(或布置)在印刷电路板PCB_1的剩余区域中。控制器插座SCK_CT可以是其中安装存储器控制器的区域、组件或装置。多个插座SCK11至 SCK4n可以是其中分别安装多个存储器装置的区域、组件或装置。尽管未在 附图中清楚地示出，但是可以在印刷电路板PCB_1的底表面上进一步形成附 加插座。多个存储器装置可以安装在形成在印刷电路板PCB_1的底表面上的 附加插座中。
存储器控制器和多个存储器装置中的每个可以安装在对应的插座中，并 且存储器控制器和多个存储器装置可以通过包括在印刷电路板中的信号线彼 此通信。印刷电路板可以包括信号线。信号线可以是存储器控制器与存储器 装置之间的信号传输路径。也就是说，信号线可以被配置为在多个插座SCK11 至SCK4n与控制器插座SCK_CT之间进行电连接。在一些示例实施例中，信 号线可以形成在印刷电路板PCB_1的金属层或布线层中。
控制器插座SCK_CT可以与第一分支点BP11电连接。第一分支点BP11 可以与控制器插座SCK_CT间隔开给定距离。第一分支点BP11可以与第二 分支点BP21和第三分支点BP22中的每个电连接。
第二分支点BP21可以与插座SCK11和SCK51中的每个电连接，并且第 三分支点BP22可以与插座SCK21和SCK61电连接。在这种情况下，如图 12B中所示，第一区段PR1的长度可以等于第二区段PR2的长度。可选地， 第一区段PR1的长度与第二区段PR2的长度的比率可以是3/7至7/3。
例如，插座SCK11、SCK21、SCK51和SCK61可以通过同一通道(即， 一条信号线)与控制器插座SCK_CT电连接。在这种情况下，插座SCK11 和SCK51可以设置成相对于印刷电路板PCB_1彼此面对，并且插座SCK21 和SCK61可以设置成相对于印刷电路板PCB_1彼此面对。换言之，插座SCK11和SCK21可以设置在印刷电路板PCB_1的顶表面PCB_TOP上，并 且插座SCK51和SCK61可以设置在印刷电路板PCB_1的底表面 PCB_BOTTOM上。
在这种情况下，位于顶表面PCB_TOP上的插座SCK11和SCK21可以是 彼此不相邻的插座。例如，任何其他插座(例如，SCK12至SCK1n)可以置 于与同一通道(即，一条信号线)连接的插座SCK11和SCK21之间，并且 其他插座(例如，SCK12至SCK1n)可以通过单独的信号线与控制器插座 SCK_CT电连接。位于底表面PCB_BOTTOM上的插座SCK51和SCK61可 以是彼此不相邻的插座。也就是说，任何其他插座(例如，SCK52至SCK5n) 可以置于与一条信号线连接的插座SCK51和SCK61之间，并且其他插座(例 如，SCK52至SCK5n)可以通过单独的信号线与控制器插座SCK_CT电连接。
在一些示例实施例中，在常规电子装置中，彼此相邻的插座通过一条信 号线与控制器插座电连接。在这种情况下，因为分支点被限定在相邻插座的 周围区域中，所以第一区段的长度相对较短。相反，根据本公开的一些示例 实施例，通过经由一条信号线将彼此不相邻的插座(例如，SCK11和SCK21) 与控制器插座SCK_CT连接，第二区段PR2的长度可以相对较长。因此，在 分别安装在对应插座中的存储器装置之间发生的反射信号的影响可减小。
图12A和图12B中所示的印刷电路板PCB_1是示例，并且本公开不限 于此。例如，在印刷电路板PCB_1中，在不脱离发明构思的范围和精神的情 况下，分支点BP11、BP21和BP22中的每个的位置可以进行各种改变。
例如，第一分支点BP11可以位于插座SCK11的区域、插座SCK21的区 域或任何其他区域中，并且第一区段PR1和第二区段PR2的信号线可以被限 定为使得第一区段PR1的长度与第二区段PR2的长度相等。可选地，第一区 段PR1和第二区段PR2的信号线可以被限定为使得第一区段PR1的长度与第 二区段PR2的长度具有给定比率。
在一些示例实施例中，分别将控制器插座SCK_CT与多个插座连接的信 号线的总长度可以在从约50mm到约200mm的范围内不同地确定。例如，连 接控制器插座SCK_CT和插座SCK11的信号线的长度可以是50mm，并且连 接控制器插座SCK_CT和插座SCK2n的信号线的长度可以是200mm。
下面，为了便于描述，假设与第一区段PR1和第二区段PR2的信号线的 长度相比，第三区段PR3的信号线的长度相对较小。也就是说，假设与第一 区段PR1和第二区段PR2的信号线的长度相比，第三区段PR3的长度小到足 以忽略。
例如，假设连接控制器插座SCK_CT和插座SCK11的信号线的长度为 50mm。第一区段PR1的信号线SL11的长度与第二区段PR2的信号线SL21 和SL22中的每条的长度可以相等。也就是说，第一区段PR1的信号线SL11 的长度可以是25mm，并且第二区段PR2的信号线SL21和SL22中的每条的 长度可以是25mm。
可选地，第一区段PR1的信号线SL11的长度与第二区段PR2的信号线 SL21和SL22中的每条的长度可以具有给定比率。第一区段PR1的信号线 SL11的长度与第二区段PR2的信号线SL21和SL22中的每条的长度的比率 可以是3/7至7/3。例如，当第一区段PR1的信号线SL11的长度为15mm时， 第二区段PR2的信号线SL21和SL22中的每条的长度可以为35mm。当第一 区段PR1的信号线SL11的长度为35mm时，第二区段PR2的信号线SL21 和SL22中的每条的长度可以为15mm。
例如，假设连接控制器插座SCK_CT和插座SCK2n的信号线的长度为 200mm。第一区段PR1的信号线SL11的长度与第二区段PR2的信号线SL21 和SL22中的每条的长度可以相等。也就是说，第一区段PR1的信号线SL11 的长度可以是100mm，并且第二区段PR2的信号线SL21和SL22中的每条 的长度可以是100mm。
可选地，当第一区段PR1的信号线SL11的长度为60mm时，第二区段 PR2的信号线SL21和SL22中的每条的长度可以为140mm。当第一区段PR1 的信号线SL11的长度为140mm时，第二区段PR2的信号线SL21和SL22 中的每条的长度可以为60mm。
图12C是示出根据本公开的一些示例实施例的印刷电路板PCB_2的顶表 面的俯视图，并且图12D是沿着图12C的线B-B'截取的印刷电路板PCB_2 的截面图。电子装置可以包括印刷电路板PCB_2、存储器控制器以及第一存 储器装置M1至第四存储器装置M4。上面描述了存储器控制器和第一存储器 装置M1至第四存储器装置M4，因此，将省略附加描述以避免冗余。为了简 要描述，将省略与上述组件相关联的附加描述以避免冗余。
参照图12C和图12D，印刷电路板PCB_2可包括控制器插座SCK_CT 和多个插座SCK1至SCK4。控制器插座SCK_CT可以是其中安装存储器控 制器的区域、组件或装置。第一插座SCK1至第四插座SCK4可以是其中分 别安装第一存储器装置M1至第四存储器装置M4的区域、组件或装置。尽 管未在附图中清楚地示出，但是可以在印刷电路板PCB的底表面上进一步形 成附加插座SCK2和SCK4。第二存储器装置M2和第四存储器装置M4可以 分别安装在形成在印刷电路板PCB_2的底表面上的附加插座SCK2和SCK4 中。
例如，控制器插座SCK_CT、第一插座SCK1和第三插座SCK3可以形 成在印刷电路板PCB_2的顶表面PCB_TOP上，并且第二插座SCK2和第四 插座SCK4可以形成在印刷电路板PCB_2的底表面PCB_BOTTOM上。在一 些示例实施例中，第二插座SCK2可以设置成相对于印刷电路板PCB_2面对 第一插座SCK1，并且第四插座SCK4可以设置成相对于印刷电路板PCB_2 面对第三插座SCK3。
控制器插座SCK_CT可以位于印刷电路板PCB_2的一侧区域中。例如， 控制器插座SCK_CT可以设置在印刷电路板PCB_2的一侧区域中，并且第一 插座SCK1和第三插座SCK3可以设置(或布置)在印刷电路板PCB_2的剩 余区域中。第一插座SCK1可以设置成在第一方向D1上与控制器插座 SCK_CT间隔开给定距离。第二插座SCK2可以设置成在垂直于第一方向D1 的第二方向D2上与第一插座SCK1间隔开给定距离。
例如，如在以上描述中，信号线可以从控制器插座SCK_CT延伸，并且 可以在多个分支点BP11、BP21和BP22处分支。这样，多个插座SCK1至 SCK4和控制器插座SCK_CT可以电连接。例如，从控制器插座SCK_CT到 分支点BP11的信号线SL11可以包括在第一区段PR1中。从分支点BP11到 分支点BP21的信号线SL21和从分支点BP11到分支点BP22的信号线SL22可以包括在第二区段PR2中。从分支点BP21到第一插座SCK1的信号线SL31、 从分支点BP21到第二插座SCK2的信号线SL32、从分支点BP22到第三插 座SCK3的信号线SL33以及从分支点BP22到第四插座SCK4的信号线SL34 可以包括在第三区段PR3中。
在一些示例实施例中，分支点BP11、BP21和BP22可以位于与控制器插 座SCK_CT以及第一插座SCK1至第四插座SCK4相关联的区域中。例如， 分支点BP11可以位于控制器插座SCK_CT与第一插座SCK1和第三插座 SCK3之间。分支点BP21可以位于第一插座SCK1与第二插座SCK2之间， 并且可以通过过孔接触件(via contact)与第一插座SCK1和第二插座SCK2连接。分支点BP22可以位于第三插座SCK3与第四插座SCK4之间，并且可 以通过过孔接触件与第三插座SCK3和第四插座SCK4连接。
可选地，分支点BP11可以被限定在在第三方向D3上与控制器插座 SCK_CT间隔开第一长度L1的位置处。例如，第三方向D3可以是第一方向 D1与第二方向D2之间的方向。第一方向D1与第三方向D3之间的角度可以 是锐角。分支点BP22可以被限定在在第三方向D3上与分支点BP11间隔开 第二长度L2的位置处。分支点BP21可以被限定在在第四方向D4上与分支 点BP11间隔开第二长度L2的位置处。例如，第四方向D4可以是第一方向 D1与背离第二方向D2的方向之间的方向。第一方向D1和第四方向D4之间 的角度可以是锐角。在这种情况下，第一长度L1与第二长度L2可以相等。 然而，本公开不限于此。例如，第一长度L1与第二长度L2的比率可以是3/7 至7/3。可以确定第一长度L1与第二长度L2的最佳比率，使得反射信号的 噪声被抵消。
分支点BP21和BP22可以被限定在在竖直方向上与插座SCK1至SCK4 间隔开一个或多个给定距离的位置处。在一些示例实施例中，竖直方向可以 指垂直于印刷电路板PCB_2的顶表面或底表面的方向。换言之，竖直方向可 以指穿过印刷电路板PCB_2的顶表面或底表面的方向。如上所述，可以通过 在印刷电路板PCB_2处形成分支点来实现参照图1至图11描述的本公开的 示例实施例。
图12E是示出根据本公开的一些示例实施例的印刷电路板PCB_3的顶表 面的俯视图，并且图12F是沿着图12E的线C-C'截取的印刷电路板PCB_3 的截面图。电子装置可以包括印刷电路板PCB_3、存储器控制器以及第一存 储器装置M1至第四存储器装置M4。参照图12E和图12F，印刷电路板PCB_3 可包括控制器插座SCK_CT和多个插座SCK1至SCK4。为了简要描述，将 省略与上述组件相关联的附加描述以避免冗余。
控制器插座SCK_CT可以位于印刷电路板PCB_3的一侧区域中。例如， 控制器插座SCK_CT可以设置在印刷电路板PCB_3的一侧区域中，并且第一 插座SCK1和第三插座SCK3可以设置(或布置)在印刷电路板PCB_3的剩 余区域中。与图12C中所示的示例不同，控制器插座SCK_CT、第一插座SCK1 和第三插座SCK3可以在第一方向D1上布置。第一插座SCK1可以设置在与 控制器插座SCK_CT在第一方向D1上间隔开给定距离的位置处。第三插座 SCK3可以设置在与第一插座SCK1在第一方向D1上间隔开给定距离的位置 处。
在一些示例实施例中，分支点BP11、BP21和BP22可以位于与控制器插 座SCK_CT和第一插座SCK1至第四插座SCK4相关联的区域中。例如，分 支点BP11可以位于控制器插座SCK_CT与第一插座SCK1之间。分支点BP21 可以位于第一插座SCK1与第二插座SCK2之间，并且可以通过过孔接触件 与第一插座SCK1和第二插座SCK2连接。分支点BP22可以位于第三插座 SCK3与第四插座SCK4之间，并且可以通过过孔接触件与第三插座SCK3 和第四插座SCK4连接。
可选地，分支点BP11可以被限定在在第一方向D1上与控制器插座 SCK_CT间隔开第一长度L1的位置处。分支点BP22可以被限定在在第一方 向D1上与分支点BP11间隔开第二长度L2的位置处。分支点BP21可以被 限定在在第一方向D1上与分支点BP11间隔开第六长度L6的位置处。例如， 第六长度L6可以比第二长度L2短。第一长度L1与第二长度L2可以相等。 然而，本公开不限于此。例如，第一长度L1与第二长度L2的比率可以是3/7 至7/3。
在一些示例实施例中，连接分支点BP11和分支点BP21的信号线SL21 可以不以直线或以最短距离形成。信号线SL21可以如图12E中所示以锯齿 图案的形状形成。例如，为了在分支点BP11与分支点BP21之间提供更长的 电连接路径，信号线SL21可以包括在第一方向D1上延伸的部分和在第二方 向D2上延伸的部分。沿第一方向D1延伸的部分的端和沿第二方向D2延伸 的部分的端可以彼此连接。这样，连接分支点BP11和分支点BP21的信号线SL21的长度可以等于第二长度L2。也就是说，信号线SL21可以具有比第六 长度L6长的第二长度L2，第六长度L6是分支点BP11与分支点BP21之间 在第一方向D1上的直线距离。
分支点BP21和BP22可以被限定在在竖直方向上与插座SCK1至SCK4 间隔开给定距离的位置处。在一些示例实施例中，竖直方向可以指垂直于印 刷电路板PCB_3的顶表面或底表面的方向。换言之，竖直方向可以指穿过印 刷电路板PCB_3的顶表面或底表面的方向。如上所述，可以通过在印刷电路 板PCB_3处形成分支点来实现参照图1至图11描述的本公开的示例实施例。
参照图12G，印刷电路板PCB_3还可以包括线头ST1和ST2。在一些示 例实施例中，第一线头ST1的第一端可以与分支点BP21连接，并且第一线 头ST1的第二端可处于开路而不与任何其他电路径连接。第一线头ST1可以 形成为在水平方向上从分支点BP21延伸。第二线头ST2的第一端可以与分 支点BP22连接，并且第二线头ST2的第二端可以处于开路而不与任何其他 电路径连接。第二线头ST2可以形成为在水平方向上从分支点BP22延伸。
例如，水平方向可以指平行于印刷电路板PCB_3的顶表面或底表面的方 向。例如，水平方向可以指示由印刷电路板PCB_3的顶表面限定的平面的横 轴方向、该平面的纵轴方向、或横轴和纵轴组合的方向。然而，本公开不限 于此。例如，线头ST1和ST2的方向可以是可变的。
尽管未在附图中示出，但是线头还可以与分支点BP11连接或与控制器插 座SCK_CT与分支点BP11之间的点连接。如上所述，可以通过将一条或多 条线头添加到印刷电路板PCB_3来实现参照图1至图11描述的本公开的示 例实施例。
图13A和图13B是根据本公开的一些示例实施例的用于描述如何去除反 射信号的时序图。在图13A和图13B的时序图中，横轴表示时间，纵轴表示 信号的幅度。图13A示出了根据现有技术的电子装置中的信号波形，并且图 13B示出了根据本公开的电子装置中的信号波形。
如图13A中所示，在现有技术的情况下，由于反射信号，信号裕度(signal margin)可以对应于第一时间T1。由于反射信号引起的输入信号的失真，信 号的幅度变化可能是不够的。在这种情况下，可能无法正常地确定输入到存 储器装置的信号。
相反，根据本公开的示例实施例的电子装置可以提供与比第一时间T1 长的第二时间T2相应的信号裕度。也就是说，在第一区段PR1和第二区段 PR2具有给定比率或线头被添加到第一区段PR1和第二区段PR2的情况下， 可以减小来自任何其他存储器装置或分支点的反射信号的影响，从而增大信 号裕度或使信号的幅度变化足够。也就是说，可以提高传送到存储器装置的 输入信号的可靠性。
图13C是根据本公开的一些示例实施例的用于描述如何去除反射信号的 曲线图。在图13C的曲线图中，横轴表示第一区段PR1的信号线SL11的长 度(例如，第一长度L1)与第二区段PR2的信号线SL21和SL22中的每条 的长度(例如，第二长度L2)的比率，并且纵轴表示信号裕度。
在一些示例实施例中，当第一长度L1与第二长度L2的比率(例如，L1/L2) 是3/7时，信号裕度可以具有第二值V2；当第一长度L1与第二长度L2的比 率为1时，信号裕度可以具有第一值V1；当第一长度L1与第二长度L2的比 率是7/3时，信号裕度可以具有第三值V3。第一值V1可以大于第二值V2， 并且第二值V2可以大于第三值V3。也就是说，当第一长度L1与第二长度 L2相等时，信号裕度可以是最大的。
下面的表1示出了根据参照图2描述的电子装置10或参照图3A描述的 电子装置100中的包括第一长度L1和第二长度L2的总长度的信号裕度。参 照下面的表1，第一裕度“裕度1”指示图2的电子装置10的信号裕度，并 且第二裕度“裕度2”指示图3A的电子装置100的信号裕度。
假设与第一区段PR1和第二区段PR2的信号线的长度相比，第三区段 PR3的信号线的长度小到足以忽略。分别将存储器控制器与存储器装置连接 的信号线的总线被称为“总长度TL”。例如，总长度TL指示第一区段PR1 的信号线的长度和第二区段PR2的信号线的长度之和。
例如，当总长度TL为73mm时，在图2的电子装置10中，第一区段PR1 的信号线S1的长度可以为70mm，第二区段PR2的信号线S2和S3中的每条 的长度可以为3mm。在图3A的电子装置100中，第一区段PR1的信号线SL11 的长度(例如，第一长度L1)可以是36.5mm，并且第二区段PR2的信号线 SL21和SL22中的每条的长度可以是36.5mm。
[表1]
TL 73mm 93mm 113mm 133mm
裕度1 174ps 179ps 223ps 218ps
裕度2 311ps 300ps 270ps 279ps
当总长度TL是73mm时，图2的电子装置10的信号裕度可以是174ps， 并且图3A的电子装置100的信号裕度可以是311ps。当总长度TL是93mm 时，图2的电子装置10的信号裕度可以是179ps，并且图3A的电子装置100 的信号裕度可以是300ps。当总长度TL为113mm时，图2的电子装置10的 信号裕度可以是223ps，并且图3A的电子装置100的信号裕度可以是270ps。 当总长度TL是133mm时，图2的电子装置10的信号裕度可以是218ps，并 且图3A的电子装置100的信号裕度可以是279ps。上述数值是用于清楚地描 述本公开的实施例的示例，并且本公开不限于此。如上所述，根据本公开的 一些示例实施例的电子装置可以通过调节第一区段PR1的信号线的长度和第 二区段PR2的每条信号线的长度，来增大信号的裕度。
图14是示出应用了根据本公开的一些示例实施例的电子装置的固态硬 盘(SSD)系统的框图。参照图14，SSD系统1000包括主机1100和SSD 1200。
SSD 1200通过信号连接器1201与主机1100交换信号SIG，并通过电力 连接器1202被供应电力PWR。SSD 1200包括SSD存储器控制器1210、多 个闪存(NVM)1221至122n、辅助电源1230和缓冲存储器1240。
SSD存储器控制器1210可以响应于从主机1100接收的信号SIG来控制 多个闪存1221至122n。多个闪存1221至122n可以在SSD存储器控制器1210 的控制下操作。辅助电源1230通过电力连接器1202与主机1100连接。辅助 电源1230可以由从主机1100供应的电力PWR充电。当没有从主机1100平 滑地供应电力PWR时，辅助电源1230可以为SSD 1200供电。
在一些示例实施例中，SSD 1200可以是参照图1至图13C描述的拓扑。 例如，包括在SSD 1200中的各种组件可以安装在印刷电路板上，并且可以通 过包括在印刷电路板中的各种信号线彼此电连接。在这种情况下，如上所述， 可以通过在SSD存储器控制器1210与多个闪存1221至122n之间定义信号 线以便具有给定比率或向其添加线头，来减小反射信号对多个存储器装置的 影响。
当术语“约”或“基本上”在本说明书中与数值结合使用时，旨在相关 联的数值包括围绕所述数值的制造或操作公差(例如，±10％)。此外，当词 语“大致”和“基本上”与几何形状结合使用时，旨在不需要几何形状的精 度，而是形状的宽容度在公开的范围内。此外，无论数值或形状是否被修饰 为“约”或“基本上”，将理解，这些值和形状应被解释为包括围绕所述数值 或形状的制造或操作公差(例如，±10％)。
SSD系统1000(或其他电路，例如主机1100、辅助电源1230、缓冲存 储器1240、SSD存储器控制器1210、存储器控制器110、210、310、电子装 置100、200、300或在此讨论的其他电路)可以包括包含逻辑电路的硬件； 硬件/软件组合(诸如，执行软件的处理器)；或其组合。例如，处理电路更 具体地可以包括但不限于中央处理器(CPU)、算术逻辑单元(ALU)、数字 信号处理器、微计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可 编程逻辑单元、微处理器、专用集成电路(ASIC)等。
根据本公开的示例实施例，可以通过延伸存储器控制器与存储器装置之 间信号线的特定区段，来减小由于存储器控制器与存储器装置之间的反射信 号引起的影响。这样，可以防止信号的可靠性由于反射信号而降低。因此， 提供了一种具有提高的可靠性的印刷电路板、电子装置以及包括该印刷电路 板的电子装置。
虽然已经参照本公开的实施例描述了本公开，但是对于本领域普通技术 人员清楚的是，在不脱离如所附权利要求中阐述的本公开的精神和范围的情 况下，可以对其进行各种改变和修改。

Claims (20)

1.一种电子装置，包括：
第一存储器装置、第二存储器装置、第三存储器装置和第四存储器装置；
存储器控制器，被配置为控制第一存储器装置至第四存储器装置；
第一信号线，被配置为在存储器控制器与第一分支点之间进行电连接；
第二信号线，被配置为在第一分支点与第二分支点之间进行电连接；
第三信号线，被配置为在第一分支点与第三分支点之间进行电连接；
第四信号线，被配置为电连接第二分支点和第一存储器装置；
第五信号线，被配置为电连接第二分支点和第二存储器装置；
第六信号线，被配置为电连接第三分支点和第三存储器装置；
第七信号线，被配置为电连接第三分支点和第四存储器装置；以及
线头，包括与第一信号线至第七信号线中的至少一条电连接的第一端、以及处于开路而不与任何其他电路径连接的第二端。
2.如权利要求1所述的电子装置，其中，第一信号线的长度与第二信号线和第三信号线中的每条的长度的比率为3/7至7/3。
3.如权利要求1所述的电子装置，其中，线头的长度为1mm或更大，并且小于或等于线头的对应信号线的长度的5倍。
4.如权利要求1所述的电子装置，其中，线头包括第一线头和第二线头，
其中，第一线头的第一端与第二分支点电连接，并且第一线头的第二端处于开路而不与任何其他电路径连接，并且
其中，第二线头的第一端与第三分支点电连接，并且第二线头的第二端处于开路而不与任何其他电路径连接。
5.如权利要求4所述的电子装置，其中，第一线头的长度为1mm或更大，并且小于或等于第四信号线和第五信号线中的每条的长度的5倍，并且
其中，第二线头的长度为1mm或更大，并且小于或等于第六信号线和第七信号线中的每条的长度的5倍。
6.如权利要求1所述的电子装置，其中，线头包括第一线头和第二线头，
其中，第一线头的第一端与第一分支点电连接，并且第一线头的第二端处于开路而不与任何其他电路径连接，并且
其中，第二线头的第一端与第一分支点电连接，并且第二线头的第二端处于开路而不与任何其他电路径连接。
7.如权利要求6所述的电子装置，其中，第一线头的长度为1mm或更大，并且小于或等于第二信号线的长度的5倍，并且
其中，第二线头的长度为1mm或更大，并且小于或等于第三信号线的长度的5倍。
8.如权利要求1所述的电子装置，其中，被配置为在存储器控制器与第一分支点之间进行电连接的第一信号线包括：
第八信号线，被配置为电连接存储器控制器和第一点；以及
第九信号线，被配置为在第一点与第一分支点之间进行电连接。
9.如权利要求8所述的电子装置，其中，线头包括第一线头，并且
其中，第一线头的第一端与第一点电连接，并且第一线头的第二端处于开路而不与任何其他电路径连接。
10.如权利要求9所述的电子装置，其中，第一线头的长度为1mm或更大，并且小于或等于第九信号线的长度的5倍。
11.如权利要求1至10中的任一项所述的电子装置，其中，存储器控制器通过第一信号线至第七信号线之中的第一子信号线与第一存储器装置至第四存储器装置交换数据信号，并且通过第一信号线至第七信号线之中的第二子信号线将控制信号发送到第一存储器装置至第四存储器装置。
12.如权利要求1所述的电子装置，其中，线头包括第一线头和第二线头，
其中，第一线头的第一端电连接在第四信号线的第一端与第二端之间，并且第一线头的第二端处于开路而不与任何其他电路径连接，并且
其中，第二线头的第一端电连接在第七信号线的第一端与第二端之间，并且第二线头的第二端处于开路而不与任何其他电路径连接。
13.如权利要求1所述的电子装置，其中，线头包括第一线头和第二线头，
其中，第一线头的第一端电连接在第二信号线的第一端与第二端之间，并且第一线头的第二端处于开路而不与任何其他电路径连接，并且
其中，第二线头的第一端电连接在第三信号线的第一端与第二端之间，并且第二线头的第二端处于开路而不与任何其他电路径连接。
14.如权利要求1所述的电子装置，其中，线头包括第一线头，并且
其中，第一线头的第一端电连接在第一信号线的第一端与第二端之间，并且第一线头的第二端处于开路而不与任何其他电路径连接。
15.一种电子装置，包括：
第一存储器装置、第二存储器装置、第三存储器装置和第四存储器装置；
存储器控制器，被配置为控制第一存储器装置至第四存储器装置；
第一信号线，被配置为在存储器控制器与第一分支点之间进行电连接；
第二信号线，被配置为在第一分支点与第二分支点之间进行电连接；
第三信号线，被配置为在第一分支点与第三分支点之间进行电连接；
第四信号线，被配置为电连接第二分支点和第一存储器装置；
第五信号线，被配置为电连接第二分支点和第二存储器装置；
第六信号线，被配置为电连接第三分支点和第三存储器装置；以及
第七信号线，被配置为电连接第三分支点和第四存储器装置，
其中，第一信号线的长度与第二信号线和第三信号线中的每条的长度的比率为3/7至7/3。
16.如权利要求15所述的电子装置，其中，第二信号线的长度与第三信号线的长度不同。
17.如权利要求15或16所述的电子装置，还包括：
线头，包括与第一信号线至第七信号线中的至少一条电连接的第一端、以及处于开路而不与任何其他电路径连接的第二端。
18.如权利要求17所述的电子装置，其中，线头包括第一线头和第二线头，
其中，第一线头的第一端与第二分支点电连接，并且第一线头的第二端处于开路而不与任何其他电路径连接，
其中，第二线头的第一端与第三分支点电连接，并且第二线头的第二端处于开路而不与任何其他电路径连接，并且
其中，第一线头和第二线头的长度为1mm或更大，并且小于或等于第四信号线至第七信号线中的每条的长度的5倍。
19.如权利要求17所述的电子装置，其中，线头包括第一线头和第二线头，
其中，第一线头的第一端与第一分支点电连接，并且第一线头的第二端处于开路而不与任何其他电路径连接，
其中，第二线头的第一端与第一分支点电连接，并且第二线头的第二端处于开路而不与任何其他电路径连接，
其中，第一线头的长度为1mm或更大，并且小于或等于第二信号线的长度的5倍，
其中，第二线头的长度为1mm或更大，并且小于或等于第三信号线的长度的5倍。
20.一种电子装置，包括：
第一存储器装置和第二存储器装置；
存储器控制器，被配置为控制第一存储器装置和第二存储器装置；
第一信号线，被配置为在存储器控制器与第一分支点之间进行电连接；
第二信号线，被配置为电连接第一分支点和第一存储器装置；以及
第三信号线，被配置为电连接第一分支点和第二存储器装置，
其中，第一信号线的长度与第二信号线和第三信号线中的每条的长度的比率为3/7至7/3。
CN202210569741.6A 2021-06-24 2022-05-24 电子装置以及包括印刷电路板的电子装置 Pending CN115527575A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0081960 2021-06-24
KR1020210081960A KR20230000483A (ko) 2021-06-24 2021-06-24 전자 장치, 및 인쇄 회로 기판을 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
CN115527575A true CN115527575A (zh) 2022-12-27

Family

ID=84543308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210569741.6A Pending CN115527575A (zh) 2021-06-24 2022-05-24 电子装置以及包括印刷电路板的电子装置

Country Status (3)

Country Link
US (1) US20220414033A1 (zh)
KR (1) KR20230000483A (zh)
CN (1) CN115527575A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3808335B2 (ja) * 2001-07-26 2006-08-09 エルピーダメモリ株式会社 メモリモジュール
US7245145B2 (en) * 2003-06-11 2007-07-17 Micron Technology, Inc. Memory module and method having improved signal routing topology
KR100689967B1 (ko) * 2006-02-03 2007-03-08 삼성전자주식회사 개선된 멀티 모듈 메모리 버스 구조를 가진 메모리 시스템
JP4952137B2 (ja) * 2006-08-17 2012-06-13 富士通セミコンダクター株式会社 半導体メモリおよびシステム
KR20100056073A (ko) * 2008-11-19 2010-05-27 삼성전자주식회사 신호 무결성을 향상시킬 수 있는 메모리 모듈 및 상기 메모리 모듈을 포함하는 컴퓨터 시스템
US9980366B2 (en) * 2015-01-12 2018-05-22 Qualcomm Incorporated High speed signal routing topology for better signal quality
KR102542979B1 (ko) * 2016-07-18 2023-06-13 삼성전자주식회사 데이터 저장 장치 및 이의 동작 방법
US9940984B1 (en) * 2016-09-28 2018-04-10 Intel Corporation Shared command address (C/A) bus for multiple memory channels
KR102596491B1 (ko) * 2016-12-13 2023-10-30 삼성전자주식회사 반도체 장치
KR102640968B1 (ko) * 2018-05-29 2024-02-27 삼성전자주식회사 인쇄 회로 기판, 스토리지 장치, 및 인쇄 회로 기판을 포함하는 스토리지 장치

Also Published As

Publication number Publication date
KR20230000483A (ko) 2023-01-03
US20220414033A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
KR102451156B1 (ko) 메모리 모듈 내에서 랭크 인터리빙 동작을 갖는 반도체 메모리 장치
KR102199249B1 (ko) 외부 단자를 갖는 배선
US8581621B2 (en) Semiconductor memory device, memory controller and memory system having on die termination and on die termination controlling method
US9747230B2 (en) Memory rank and ODT configuration in a memory system
US10929024B2 (en) Solid state drive devices and storage systems having the same
US8929119B2 (en) Memory module and on-die termination setting method thereof
US7102905B2 (en) Stacked memory, memory module and memory system
US20120250264A1 (en) Memory module having memory chip and register buffer
US20130138898A1 (en) Memory module including plural memory devices and command address register buffer
US7869243B2 (en) Memory module
US20180261274A1 (en) Synchronous dynamic random access memory (sdram) and memory controller device mounted in single system in package (sip)
US7956470B2 (en) Semiconductor device
US11302384B2 (en) Method of controlling on-die termination and memory system performing the same
CN108010544B (zh) 信号通道和包括其的存储器模块
US20150365077A1 (en) Semiconductor Device Having Output Buffers and Voltage Path Coupled to Output Buffers
KR102640968B1 (ko) 인쇄 회로 기판, 스토리지 장치, 및 인쇄 회로 기판을 포함하는 스토리지 장치
CN115527575A (zh) 电子装置以及包括印刷电路板的电子装置
CN109997187B (zh) 串扰消除传送桥
CN111352880A (zh) 与终结有关的半导体装置及包括半导体装置的半导体系统
EP4109449A1 (en) Electric device, and electric device including printed circuit board
US11705188B2 (en) Output buffer circuit with metal option
JP6429097B2 (ja) メモリシステムの終端トポロジー及び関連するメモリモジュール及び制御方法
US11810638B2 (en) Memory device including multiple memory chips and data signal lines and a method of operating the memory device
CN113886313A (zh) 存储器子系统寄存器时钟驱动器时钟t型配线
TWI818436B (zh) 記憶體系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication