CN115499350B - 下行链路的测试方法及装置 - Google Patents
下行链路的测试方法及装置 Download PDFInfo
- Publication number
- CN115499350B CN115499350B CN202110620108.0A CN202110620108A CN115499350B CN 115499350 B CN115499350 B CN 115499350B CN 202110620108 A CN202110620108 A CN 202110620108A CN 115499350 B CN115499350 B CN 115499350B
- Authority
- CN
- China
- Prior art keywords
- downlink
- configuration parameters
- module
- testing
- downlink configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
Abstract
本申请实施例提供一种行链路的测试方法及装置。所述方法包括:通过控制系统平台OSP对下行链路配置参数进行打桩,并将OSP打桩后的下行链路配置参数输入至数据链路层测试模块;通过自动测试平台ATP对下行链路配置参数进行打桩,并将ATP打桩后的下行链路配置参数输入至物理层测试模块;将校准系数输入至有源天线单元AAU测试模块,以使所述AAU测试模块根据所述校准系数对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准,以得到下行链路测试结果数据;其中,所述校准系数是根据所述下行链路配置参数确定的。本申请实施例提供的下行链路的测试方法及装置可以大幅度提高测试效率。
Description
技术领域
本申请涉及通信数据测试技术领域,具体涉及一种下行链路的测试方法及装置。
背景技术
在现有技术中,对于下行链路的测试,需要分别将物理层、FPGA(FieldProgrammable Gate Array,现场可编程逻辑门阵列)、射频单元的部分功能作为被测对象,并将数据链路层与高层部分功能作为外围测试接口,使用了大量频谱仪、信号源、移相器等测试设备。并且,现有的测试方案中,各个子系统只能独立测试,导致测试流程繁琐、测试效率低下。
发明内容
本申请实施例提供一种下行链路的测试方法及装置,用以解决现有技术中存在的下行链路测试流程繁琐,测试效率低下的缺陷。
第一方面,本申请实施例提供一种下行链路的测试方法,包括:
通过控制系统平台OSP对下行链路配置参数进行打桩,并将OSP打桩后的下行链路配置参数输入至数据链路层测试模块;
通过自动测试平台ATP对下行链路配置参数进行打桩,并将ATP打桩后的下行链路配置参数输入至物理层测试模块;
将校准系数输入至有源天线单元AAU测试模块,以使所述AAU测试模块根据所述校准系数对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准,以得到下行链路测试结果数据;
其中,所述校准系数是根据所述下行链路配置参数确定的。
可选地,根据本申请一个实施例的下行链路的测试方法,还包括:
将所述下行链路测试结果数据与标准对比参数进行对比,以确定所述下行链路的性能是否达到预期;
其中,所述标准对比参数是根据所述下行链路配置参数确定的。
可选地,根据本申请一个实施例的下行链路的测试方法,所述将OSP打桩后的下行链路配置参数输入至数据链路层测试模块,包括:
使所述OSP向所述数据链路层测试模块发送接收指令,以使所述数据链路层测试模块根据所述接收指令来接收所述OSP打桩后的下行链路配置参数。
可选地,根据本申请一个实施例的下行链路的测试方法,所述将ATP打桩后的下行链路配置参数输入至物理层测试模块,包括:
模拟用户接入小区,以触发所述物理层测试模块接收所述ATP打桩后的下行链路配置参数。
可选地,根据本申请一个实施例的下行链路的测试方法,所述将校准系数输入至AAU测试模块,包括:
使所述OSP向所述AAU测试模块发送自动校准AC指令,以使所述AAU测试模块接收所述校准系数。
可选地,根据本申请一个实施例的下行链路的测试方法,所述使所述AAU测试模块根据所述校准系数对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准,包括:
使所述AAU测试模块将所述AAU测试模块的测试参数更新为所述校准系数,以便所述AAU测试模块根据所述校准系数对应的配置对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准。
第二方面,本申请实施例还提供一种下行链路的测试设备,包括:存储器、收发机以及处理器;
存储器,用于存储计算机程序;收发机,用于在所述处理器的控制下收发数据;处理器,用于读取所述存储器中的计算机程序并执行以下操作:
通过控制系统平台OSP对下行链路配置参数进行打桩,并将OSP打桩后的下行链路配置参数输入至数据链路层测试模块;
通过自动测试平台ATP对下行链路配置参数进行打桩,并将ATP打桩后的下行链路配置参数输入至物理层测试模块;
将校准系数输入至有源天线单元AAU测试模块,以使所述AAU测试模块根据所述校准系数对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准,以得到下行链路测试结果数据;
其中,所述校准系数是根据所述下行链路配置参数确定的。
可选地,根据本申请一个实施例的下行链路的测试设备,所述处理器还用于执行以下操作:
将所述下行链路测试结果数据与标准对比参数进行对比,以确定所述下行链路的性能是否达到预期;
其中,所述标准对比参数是根据所述下行链路配置参数确定的。
可选地,根据本申请一个实施例的下行链路的测试设备,所述处理器具体用于执行以下操作:
使所述OSP向所述数据链路层测试模块发送接收指令,以使所述数据链路层测试模块根据所述接收指令来接收所述OSP打桩后的下行链路配置参数。
可选地,根据本申请一个实施例的下行链路的测试设备,所述处理器具体用于执行以下操作:
模拟用户接入小区,以触发所述物理层测试模块接收所述ATP打桩后的下行链路配置参数。
可选地,根据本申请一个实施例的下行链路的测试设备,所述处理器具体用于执行以下操作:
使所述OSP向所述AAU测试模块发送自动校准AC指令,以使所述AAU测试模块接收所述校准系数。
可选地,根据本申请一个实施例的下行链路的测试设备,所述处理器具体用于执行以下操作:
使所述AAU测试模块将所述AAU测试模块的测试参数更新为所述校准系数,以便所述AAU测试模块根据所述校准系数对应的配置对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准。
第三方面,本申请实施例还提供一种下行链路的测试装置,包括:
OSP打桩模块,用于通过控制系统平台OSP对下行链路配置参数进行打桩,并将OSP打桩后的下行链路配置参数输入至数据链路层测试模块;
ATP打桩模块,用于通过自动测试平台ATP对下行链路配置参数进行打桩,并将ATP打桩后的下行链路配置参数输入至物理层测试模块;
AAU校准模块,用于将校准系数输入至有源天线单元AAU测试模块,以使所述AAU测试模块根据所述校准系数对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准,以得到下行链路测试结果数据;
其中,所述校准系数是根据所述下行链路配置参数确定的。
第四方面,本申请实施例还提供一种处理器可读存储介质,所述处理器可读存储介质存储有计算机程序,所述计算机程序用于使所述处理器执行如上所述第一方面所述的下行链路的测试方法的步骤。
本申请实施例提供的下行链路的测试方法及装置,通过将数据链路层对下行链路的测试(数据链路层测试模块)、物理层对下行链路测试(物理层测试模块)以及对下行链路的射频测试(AAU测试模块)以软件模拟的方式有机结合了起来,从而克服了现有技术中存在与下行链路有关的各子系统只能独立自测,而不能联合测试的缺陷,大幅度提高了测试效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的下行链路的测试方法的流程示意图;
图2是根据本申请实施例的下行链路的测试方法中的数据流向示意图;
图3是本申请实施例提供的下行链路的测试设备的结构示意图;
图4是本申请实施例提供的下行链路的测试装置的结构示意图。
具体实施方式
本申请实施例中术语“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
本申请实施例中术语“多个”是指两个或两个以上,其它量词与之类似。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,并不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请实施例提供了一种下行链路的测试方法及装置,用以解决现有技术中存在的下行链路测试流程繁琐,测试效率低下的缺陷。
其中,方法和装置是基于同一申请构思的,由于方法和装置解决问题的原理相似,因此装置和方法的实施可以相互参见,重复之处不再赘述。
图1是本申请实施例提供的下行链路的测试方法的流程示意图。参照图1,本申请实施例提供一种下行链路的测试方法,可以包括:
步骤110、通过OSP(Operation System Platform,控制系统平台)对下行链路配置参数进行打桩,并将OSP打桩后的下行链路配置参数输入至数据链路层测试模块;
步骤120、通过ATP(Automatic Test Platform,自动测试平台)对下行链路配置参数进行打桩,并将ATP打桩后的下行链路配置参数输入至物理层测试模块;
步骤130、将校准系数输入至AAU(Active Antenna Unit,有源天线单元)测试模块,以使AAU测试模块根据校准系数对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准,以得到下行链路测试结果数据;
其中,校准系数是根据下行链路配置参数确定的。
需要说明的是,上述方法的执行主体可以是电子设备、电子设备中的部件、集成电路、或芯片。该电子设备可以是移动电子设备,也可以为非移动电子设备。示例性的,移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(ultra-mobile personal computer,UMPC)、上网本或者个人数字助理(personal digital assistant,PDA)等,非移动电子设备可以为服务器、网络附属存储器(Network Attached Storage,NAS)、个人计算机(personal computer,PC)等,本申请实施例不作具体限定。
下面以计算机执行本申请实施例提供的下行链路的测试方法为例,详细说明本申请的技术方案。
在步骤110中,可以通过OSP对下行链路配置参数进行OPS打桩,并将OSP打桩后的下行链路配置参数输入至数据链路层测试模块。
其中,下行链路配置参数可以通过读取DLCFG(Downlink Config,下行链路配置)参数表获取。
数据链路层测试模块用于模拟数据链路层对下行链路配置参数进行测试,其可以由计算机程序实现。
OSP打桩后的下行链路配置参数可以以桩数据TB(Transport Block,传输块)文件的形式,被输入到数据链路层测试模块中。
在步骤120中,可以通过ATP对下行链路配置参数进行ATP打桩,并将ATP打桩后的下行链路配置参数输入至物理层测试模块;
其中,物理层测试模块用于模拟物理层对下行链路配置参数中与PDSCH(PhysicalDownlink Shared Channel,物理下行共享信道)和/或PDCCH(Physical Downlink ControlChannel,物理下行控制信道)相关的数据进行测试,其可以由计算机程序实现。
ATP打桩后的下行链路配置参数可以以桩数据TB文件的形式,被输入到物理层测试模块中。
在步骤130中,可以将校准系数输入至有源天线单元AAU测试模块中。
其中,AAU测试模块用于模拟AAU对下行链路配置参数进行测试,其可以由计算机程序实现。
可选地,可以在测试开始之前,先行将校准系数输入至AAU测试模块中。
例如,可以使用算法向量工具对下行链路配置参数进行处理来得到校准系数,该校准系数可以以标准向量的形式表示,用于对AAU参数进行校准,以便AAU测试模块根据校准后的AAU参数对下行链路配置参数中与天线相关的数据进行测试。
需要说明的是,在本申请实施例提供的下行链路的测试方法中,数据的流向可以如图2所示。即,下行配置参数首先通过OSP打桩被输入到数据链路层测试模块进行数据链路层的测试;再通过上行FPGA进行处理;之后下行配置参数通过ATP打桩被输入到物理层测试模块进行物理层的测试;接下来通过下行FPGA进行测试;接着,经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数被输入到经过系数校准的AAU测试模块进行天线校准;最后,AAU测试模块输出最终的下行链路测试结果数据。
其中,经过数据链路层测试模块测试后的下行配置参数会汇入到物理层测试模块中,与通过ATP打桩输入的下行配置参数一起在物理层测试模块中进行物理层的测试,最后经过物理层测试模块测试后的下行链路配置参数(包括数据链路层测试模块测试后的下行链路配置参数,以及通过ATP打桩输入的下行配置参数)被输入到AAU测试模块进行天线校准。本申请实施例提供的下行链路的测试方法,通过将数据链路层对下行链路的测试(数据链路层测试模块)、物理层对下行链路测试(物理层测试模块)以及对下行链路的射频测试(AAU测试模块)以软件模拟的方式有机结合了起来,从而克服了现有技术中存在与下行链路有关的各子系统只能独立自测,而不能联合测试的缺陷,大幅度提高了测试效率。
并且,相比于现有技术中需要使用大量频谱仪、信号源、移相器等测试设备,本申请实施例提供的下行链路的测试方法依靠软件运行即可实现,大幅度降低了成本。
进一步地,由于本申请实施例提供的下行链路的测试方法依靠软件运行即可实现,因此仅通过增加测试模块以及调整各模块的测试参数即可模拟出各种场景,解决了现有技术中存在的复杂场景构造困难,或手动无法构造的问题,有效提高了对下行链路的测试的适用性。
在一个实施例中,本申请实施例提供的下行链路的测试方法,还可以包括:
将下行链路测试结果数据与标准对比参数进行对比,以确定下行链路的性能是否达到预期;
其中,标准对比参数是根据下行链路配置参数确定的。
可选地,可以使用算法向量工具对下行链路配置参数进行处理来得到标准对比参数,该标准对比参数表征了下行链路在正常情况下根据下行链路配置参数所能达到的性能。
可选地,可以在AAU测试模块完成对下行链路配置参数的测试后,向AAU测试模块发送指令,以使AAU测试模块输出下行链路测试结果数据。其中,AAU测试模块可将下行链路测试结果数据以日志文件形式进行存储。当需要输出下行链路测试结果数据时,AAU测试模块则将下行链路测试结果数据以日志文件形式输出。
在获取到下行链路测试结果数据后,可以以时隙为单位,从下行链路测试结果数据中截取下行时域数据与下行频域数据,并将截取的下行时域数据与标准对比参数中的时域数据进行对比,将截取的下行频域数据与标准对比参数中的频域数据进行对比,以确定下行链路的性能是否达到预期。
其中,确定下行链路的性能达到预期,包括:
截取的下行时域数据与标准对比参数中的时域数据相同,并且截取的下行频域数据与标准对比参数中的频域数据相同。
若出现下行时域数据与标准对比参数中的时域数据不相同的情况,则可以通过日志文件反馈定位到该不相同数据所对应的环节,从而确定问题原因。同理,若出现下行频域数据与标准对比参数中的频域数据不相同的情况,也可以通过日志文件反馈定位来确定问题原因。
本申请实施例提供的下行链路的测试方法,通过将下行链路测试结果数据与标准对比参数进行对比,即可确定下行链路的性能是否达到预期,可以快速、大批量地确定测试结果,相比于需要人为整理和判定测试结果的现有技术,有效提高了获取测试结果的效率和正确率。
可选地,在一个实施例中,将OSP打桩后的下行链路配置参数输入至数据链路层测试模块,可以包括:
使OSP向数据链路层测试模块发送接收指令,以使数据链路层测试模块根据接收指令来接收OSP打桩后的下行链路配置参数。
当OSP向数据链路层测试模块发送接收指令后,数据链路层测试模块可以根据该接收指令,来接收OSP打桩后的下行链路配置参数。
其中,OSP打桩后的下行链路配置参数可以以桩数据TB文件的形式,被输入到数据链路层测试模块中。
可选地,在一个实施例中,将ATP打桩后的下行链路配置参数输入至物理层测试模块,可以包括:
模拟用户接入小区,以触发物理层测试模块接收ATP打桩后的下行链路配置参数。
需要说明的是,在将下行链路配置参数进行ATP打桩后,本申请实施例提供的下行链路的测试方法可以模拟用户接入小区的场景,从而通过简单的网络管理协议命令,触发物理层测试模块接收ATP打桩后的下行链路配置参数,以便物理层测试模块对与PDSCH和/或PDCCH相关的数据进行测试。
可选地,在一个实施例中,将校准系数输入至AAU测试模块,可以包括:
使OSP向AAU测试模块发送AC(Automatic Calibration,自动校准)指令,以使AAU测试模块接收校准系数。
例如,可以控制OSP向AAU测试模块发送AC指令fdd_pcie_fpga_tool,AAU测试模块接收到该AC指令后,会接收校准系数,从而实现对下行链路配置参数中与天线相关的数据的校准。
在一个实施例中,使AAU测试模块根据校准系数对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准,包括:
使AAU测试模块将AAU测试模块的测试参数更新为校准系数,以便AAU测试模块根据校准系数对应的配置对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准。
可选地,在将校准系数输入至AAU测试模块后,可以向AAU测试模块发送配置指令使AAU测试模块将AAU测试模块的测试参数更新为校准系数,或者AAU测试模块也可以在接收到校准系数后,自动将测试参数更新为校准系数。
之后,AAU测试模块会根据校准系数对应的配置对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准。
本申请实施例提供的下行链路的测试方法,通过上述将OSP打桩后的下行链路配置参数输入至数据链路层测试模块、将ATP打桩后的下行链路配置参数输入至物理层测试模块以及将校准系数输入至AAU测试模块的自动化输入数据的方式,可以使不熟悉下行链路测试流程的人员也可以快速上手自动化测试,从而克服了现有技术中存在的不同子系统测试手段不统一,需要对人员进行大量培训的缺陷,有效地节约了人力资源成本。
图3是本申请实施例提供的下行链路的测试设备的结构示意图。参照图3,本申请实施例提供一种下行链路的测试设备,可以包括:存储器310,收发机320以及处理器330;
存储器310用于存储计算机程序;收发机320,用于在所述处理器330的控制下收发数据;处理器330,用于读取所述存储器310中的计算机程序并执行以下操作:
通过控制系统平台OSP对下行链路配置参数进行打桩,并将OSP打桩后的下行链路配置参数输入至数据链路层测试模块;
通过自动测试平台ATP对下行链路配置参数进行打桩,并将ATP打桩后的下行链路配置参数输入至物理层测试模块;
将校准系数输入至有源天线单元AAU测试模块,以使所述AAU测试模块根据所述校准系数对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准,以得到下行链路测试结果数据;
其中,所述校准系数是根据所述下行链路配置参数确定的。
其中,在图3中,总线架构可以包括任意数量的互联的总线和桥,具体由处理器330代表的一个或多个处理器和存储器310代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起,这些都是本领域所公知的,因此,本文不再对其进行进一步描述。总线接口提供接口。收发机320可以是多个元件,即包括发送机和接收机,提供用于在传输介质上与各种其他装置通信的单元,这些传输介质包括无线信道、有线信道、光缆等传输介质。处理器330负责管理总线架构和通常的处理,存储器310可以存储处理器330在执行操作时所使用的数据。
处理器330可以是中央处埋器(CPU)、专用集成电路(Application SpecificIntegrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)或复杂可编程逻辑器件(Complex Programmable Logic Device,CPLD),处理器也可以采用多核架构。
可选地,处理器330还用于执行以下操作:
将所述下行链路测试结果数据与标准对比参数进行对比,以确定所述下行链路的性能是否达到预期;
其中,所述标准对比参数是根据所述下行链路配置参数确定的。
可选地,处理器330还用于执行以下操作:
使所述OSP向所述数据链路层测试模块发送接收指令,以使所述数据链路层测试模块根据所述接收指令来接收所述OSP打桩后的下行链路配置参数。
可选地,处理器330还用于执行以下操作:
模拟用户接入小区,以触发所述物理层测试模块接收所述ATP打桩后的下行链路配置参数。
可选地,处理器330还用于执行以下操作:
使所述OSP向所述AAU测试模块发送自动校准AC指令,以使所述AAU测试模块接收所述校准系数。
可选地,处理器330还用于执行以下操作:
使所述AAU测试模块将所述AAU测试模块的测试参数更新为所述校准系数,以便所述AAU测试模块根据所述校准系数对应的配置对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准。
在此需要说明的是,本发明实施例提供的上述设备,能够实现上述方法实施例所实现的所有方法步骤,且能够达到相同的技术效果,在此不再对本实施例中与方法实施例相同的部分及有益效果进行具体赘述。
图4是本申请实施例提供的下行链路的测试装置的结构示意图。参照图4,本申请实施例还提供一种下行链路的测试装置,可以包括:
OSP打桩模块410,用于通过控制系统平台OSP对下行链路配置参数进行打桩,并将OSP打桩后的下行链路配置参数输入至数据链路层测试模块;
ATP打桩模块420,用于通过自动测试平台ATP对下行链路配置参数进行打桩,并将ATP打桩后的下行链路配置参数输入至物理层测试模块;
AAU校准模块430,用于将校准系数输入至有源天线单元AAU测试模块,以使所述AAU测试模块根据所述校准系数对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准,以得到下行链路测试结果数据;
其中,所述校准系数是根据所述下行链路配置参数确定的。
可选地,本申请实施例提供的下行链路的测试装置,还可以包括:
对比模块(未示出),用于将所述下行链路测试结果数据与标准对比参数进行对比,以确定所述下行链路的性能是否达到预期;
其中,所述标准对比参数是根据所述下行链路配置参数确定的。
可选地,OSP打桩模块410具体用于:
使所述OSP向所述数据链路层测试模块发送接收指令,以使所述数据链路层测试模块根据所述接收指令来接收所述OSP打桩后的下行链路配置参数。
可选地,ATP打桩模块420具体用于:
模拟用户接入小区,以触发所述物理层测试模块接收所述ATP打桩后的下行链路配置参数。
可选地,AAU校准模块430具体用于:
使所述OSP向所述AAU测试模块发送自动校准AC指令,以使所述AAU测试模块接收所述校准系数。
可选地,AAU校准模块430具体用于:
使所述AAU测试模块将所述AAU测试模块的测试参数更新为所述校准系数,以便所述AAU测试模块根据所述校准系数对应的配置对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准。
需要说明的是,本申请实施例中对单元的划分是示意性的,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个处理器可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
在此需要说明的是,本发明实施例提供的上述装置,能够实现上述方法实施例所实现的所有方法步骤,且能够达到相同的技术效果,在此不再对本实施例中与方法实施例相同的部分及有益效果进行具体赘述。
另一方面,本申请实施例还提供一种处理器可读存储介质,所述处理器可读存储介质存储有计算机程序,所述计算机程序用于使所述处理器执行上述各实施例提供的方法,例如包括:
通过控制系统平台OSP对下行链路配置参数进行打桩,并将OSP打桩后的下行链路配置参数输入至数据链路层测试模块;
通过自动测试平台ATP对下行链路配置参数进行打桩,并将ATP打桩后的下行链路配置参数输入至物理层测试模块;
将校准系数输入至有源天线单元AAU测试模块,以使所述AAU测试模块根据所述校准系数对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准,以得到下行链路测试结果数据;
其中,所述校准系数是根据所述下行链路配置参数确定的。
所述处理器可读存储介质可以是处理器能够存取的任何可用介质或数据存储设备,包括但不限于磁性存储器(例如软盘、硬盘、磁带、磁光盘(MO)等)、光学存储器(例如CD、DVD、BD、HVD等)、以及半导体存储器(例如ROM、EPROM、EEPROM、非易失性存储器(NANDFLASH)、固态硬盘(SSD))等。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机可执行指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机可执行指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些处理器可执行指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的处理器可读存储器中,使得存储在该处理器可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些处理器可执行指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (14)
1.一种下行链路的测试方法,其特征在于,包括:
通过控制系统平台OSP对下行链路配置参数进行打桩,并将OSP打桩后的下行链路配置参数输入至数据链路层测试模块;
通过自动测试平台ATP对下行链路配置参数进行打桩,并将ATP打桩后的下行链路配置参数输入至物理层测试模块;
将校准系数输入至有源天线单元AAU测试模块,以使所述AAU测试模块根据所述校准系数对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准,以得到下行链路测试结果数据;
其中,所述校准系数是根据所述下行链路配置参数确定的。
2.根据权利要求1所述的下行链路的测试方法,其特征在于,所述方法还包括:
将所述下行链路测试结果数据与标准对比参数进行对比,以确定所述下行链路的性能是否达到预期;
其中,所述标准对比参数是根据所述下行链路配置参数确定的。
3.根据权利要求1所述的下行链路的测试方法,其特征在于,所述将OSP打桩后的下行链路配置参数输入至数据链路层测试模块,包括:
使所述OSP向所述数据链路层测试模块发送接收指令,以使所述数据链路层测试模块根据所述接收指令来接收所述OSP打桩后的下行链路配置参数。
4.根据权利要求1所述的下行链路的测试方法,其特征在于,所述将ATP打桩后的下行链路配置参数输入至物理层测试模块,包括:
模拟用户接入小区,以触发所述物理层测试模块接收所述ATP打桩后的下行链路配置参数。
5.根据权利要求1所述的下行链路的测试方法,其特征在于,所述将校准系数输入至AAU测试模块,包括:
使所述OSP向所述AAU测试模块发送自动校准AC指令,以使所述AAU测试模块接收所述校准系数。
6.根据权利要求1所述的下行链路的测试方法,其特征在于,所述使所述AAU测试模块根据所述校准系数对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准,包括:
使所述AAU测试模块将所述AAU测试模块的测试参数更新为所述校准系数,以便所述AAU测试模块根据所述校准系数对应的配置对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准。
7.一种下行链路的测试设备,其特征在于,包括存储器、收发机以及处理器;
存储器,用于存储计算机程序;收发机,用于在所述处理器的控制下收发数据;处理器,用于读取所述存储器中的计算机程序并执行以下操作:
通过控制系统平台OSP对下行链路配置参数进行打桩,并将OSP打桩后的下行链路配置参数输入至数据链路层测试模块;
通过自动测试平台ATP对下行链路配置参数进行打桩,并将ATP打桩后的下行链路配置参数输入至物理层测试模块;
将校准系数输入至有源天线单元AAU测试模块,以使所述AAU测试模块根据所述校准系数对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准,以得到下行链路测试结果数据;
其中,所述校准系数是根据所述下行链路配置参数确定的。
8.根据权利要求7所述的下行链路的测试设备,其特征在于,所述处理器还用于执行以下操作:
将所述下行链路测试结果数据与标准对比参数进行对比,以确定所述下行链路的性能是否达到预期;
其中,所述标准对比参数是根据所述下行链路配置参数确定的。
9.根据权利要求7所述的下行链路的测试设备,其特征在于,所述处理器具体用于执行以下操作:
使所述OSP向所述数据链路层测试模块发送接收指令,以使所述数据链路层测试模块根据所述接收指令来接收所述OSP打桩后的下行链路配置参数。
10.根据权利要求7所述的下行链路的测试设备,其特征在于,所述处理器具体用于执行以下操作:
模拟用户接入小区,以触发所述物理层测试模块接收所述ATP打桩后的下行链路配置参数。
11.根据权利要求7所述的下行链路的测试设备,其特征在于,所述处理器具体用于执行以下操作:
使所述OSP向所述AAU测试模块发送自动校准AC指令,以使所述AAU测试模块接收所述校准系数。
12.根据权利要求7所述的下行链路的测试设备,其特征在于,所述处理器具体用于执行以下操作:
使所述AAU测试模块将所述AAU测试模块的测试参数更新为所述校准系数,以便所述AAU测试模块根据所述校准系数对应的配置对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准。
13.一种下行链路的测试装置,其特征在于,包括:
OSP打桩模块,用于通过控制系统平台OSP对下行链路配置参数进行打桩,并将OSP打桩后的下行链路配置参数输入至数据链路层测试模块;
ATP打桩模块,用于通过自动测试平台ATP对下行链路配置参数进行打桩,并将ATP打桩后的下行链路配置参数输入至物理层测试模块;
AAU校准模块,用于将校准系数输入至有源天线单元AAU测试模块,以使所述AAU测试模块根据所述校准系数对经过数据链路层测试模块以及物理层测试模块测试的下行链路配置参数进行天线校准,以得到下行链路测试结果数据;
其中,所述校准系数是根据所述下行链路配置参数确定的。
14.一种处理器可读存储介质,其特征在于,所述处理器可读存储介质存储有计算机程序,所述计算机程序用于使所述处理器执行权利要求1至6任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110620108.0A CN115499350B (zh) | 2021-06-03 | 2021-06-03 | 下行链路的测试方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110620108.0A CN115499350B (zh) | 2021-06-03 | 2021-06-03 | 下行链路的测试方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115499350A CN115499350A (zh) | 2022-12-20 |
CN115499350B true CN115499350B (zh) | 2023-10-20 |
Family
ID=84464961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110620108.0A Active CN115499350B (zh) | 2021-06-03 | 2021-06-03 | 下行链路的测试方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115499350B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101411222A (zh) * | 2006-03-02 | 2009-04-15 | 艾利森电话股份有限公司 | 用于测试控制信道及单向无线承载的网络层测试模块 |
CN102088716A (zh) * | 2009-12-03 | 2011-06-08 | 大唐移动通信设备有限公司 | 一种实现信号质量检测的方法及系统 |
CN103987078A (zh) * | 2014-04-04 | 2014-08-13 | 京信通信系统(中国)有限公司 | 基站物理层测试方法及系统 |
CN104598377A (zh) * | 2014-12-29 | 2015-05-06 | 大唐移动通信设备有限公司 | 一种打桩测试方法和装置 |
WO2018036230A1 (zh) * | 2016-08-26 | 2018-03-01 | 深圳市中兴微电子技术有限公司 | 一种信号测试方法、装置及计算机存储介质 |
CN110569162A (zh) * | 2018-06-06 | 2019-12-13 | 大唐移动通信设备有限公司 | 一种通信领域中fpga的自动测试方法及装置 |
CN111866932A (zh) * | 2020-08-07 | 2020-10-30 | 北京邮电大学 | 一种网络测量方法、装置及电子设备 |
-
2021
- 2021-06-03 CN CN202110620108.0A patent/CN115499350B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101411222A (zh) * | 2006-03-02 | 2009-04-15 | 艾利森电话股份有限公司 | 用于测试控制信道及单向无线承载的网络层测试模块 |
CN102088716A (zh) * | 2009-12-03 | 2011-06-08 | 大唐移动通信设备有限公司 | 一种实现信号质量检测的方法及系统 |
CN103987078A (zh) * | 2014-04-04 | 2014-08-13 | 京信通信系统(中国)有限公司 | 基站物理层测试方法及系统 |
CN104598377A (zh) * | 2014-12-29 | 2015-05-06 | 大唐移动通信设备有限公司 | 一种打桩测试方法和装置 |
WO2018036230A1 (zh) * | 2016-08-26 | 2018-03-01 | 深圳市中兴微电子技术有限公司 | 一种信号测试方法、装置及计算机存储介质 |
CN110569162A (zh) * | 2018-06-06 | 2019-12-13 | 大唐移动通信设备有限公司 | 一种通信领域中fpga的自动测试方法及装置 |
CN111866932A (zh) * | 2020-08-07 | 2020-10-30 | 北京邮电大学 | 一种网络测量方法、装置及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN115499350A (zh) | 2022-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9703690B2 (en) | Determining test case efficiency | |
CN111045933A (zh) | 一种回归策略更新方法、装置、存储介质及终端设备 | |
US11232020B2 (en) | Fault detection using breakpoint value-based fingerprints of failing regression test cases | |
CN105630683A (zh) | 一种云测试体系架构 | |
US20230259432A1 (en) | Testing method and testing device | |
WO2014048338A1 (en) | Method for testing broadside path delay fault of digital combination integrated circuit | |
CN111830930A (zh) | 电机控制器仿真测试方法、系统、装置及计算机存储介质 | |
CN105548946A (zh) | 针对智能电能表的计量误差的多准则筛查方法和装置 | |
CN107038120A (zh) | 一种软件测试方法和设备 | |
CN113342669A (zh) | 一种缩短芯片代码覆盖率收敛时间的验证方法及装置 | |
CN111337820A (zh) | 数字芯片扫描链测试方法、装置、设备及介质 | |
CN115499350B (zh) | 下行链路的测试方法及装置 | |
US20150276839A1 (en) | Worst case jitter prediction method using step response | |
US10782767B1 (en) | System, method, and computer program product for clock gating in a formal verification | |
CN116090252A (zh) | 基于Matlab自动化生成输入接口模型的方法、装置、设备及介质 | |
CN109144806B (zh) | 一种寄存器传输级电路的功能验证方法及装置 | |
US20190293520A1 (en) | Method device and system for estimating life of a technical system | |
US8875069B1 (en) | System and method for generating constrained random values associated with an electronic design | |
CN109933948B (zh) | 一种形式验证方法、装置、形式验证平台及可读存储介质 | |
US20200349304A1 (en) | Method, apparatus, device, and medium for implementing simulator | |
CN107678967B (zh) | 单元测试覆盖率生成方法、装置、可读存储介质及设备 | |
US10031991B1 (en) | System, method, and computer program product for testbench coverage | |
US9477800B1 (en) | System, method, and computer program product for automatically selecting a constraint solver algorithm in a design verification environment | |
US10437716B2 (en) | Method and apparatus for coverage analysis of SRT look-up table | |
CN111190824A (zh) | 监测方法、装置、终端设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |