CN115461731A - 存储器装置的多个引脚配置 - Google Patents
存储器装置的多个引脚配置 Download PDFInfo
- Publication number
- CN115461731A CN115461731A CN202180023042.5A CN202180023042A CN115461731A CN 115461731 A CN115461731 A CN 115461731A CN 202180023042 A CN202180023042 A CN 202180023042A CN 115461731 A CN115461731 A CN 115461731A
- Authority
- CN
- China
- Prior art keywords
- configuration
- connectors
- memory
- memory device
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Stored Programmes (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
一种设备,其被配置成允许在经由多个连接器的第一配置连接到第一主机之后按第一速度将数据值写入到存储器装置的多个存储器单元中;且允许在经由所述多个连接器的第二配置连接到第二主机之后按比所述第一速度快的第二速度将数据值写入到所述多个存储器单元中。
Description
相关申请
本申请要求于2019年3月25日提交的且标题为“存储器装置的多个引脚配置(MULTIPLE PIN CONFIGURATIONS OF MEMORY DEVICES)”的第16/829,890号美国专利申请的优先权,所述美国专利申请的全部公开内容特此以引用的方式并入本文中。
技术领域
本文所公开的至少一些实施例大体上涉及存储器系统,且更具体地说,但不限于具有多个引脚配置的存储器装置。
背景技术
存储器系统可包含存储数据的一或多个存储器组件。存储器组件可以例如为非易失性存储器组件和易失性存储器组件。一般来说,主机系统可利用存储器系统来将数据存储在存储器组件处且从存储器组件检索数据。
附图说明
实施例是借助于实例而非限制在附图的图中来说明的,在附图中相似参考指示类似元件。
图1示出根据本公开的一些实施例的可在产品系统中配置时经由一个引脚配置且在制造期间经由另一引脚配置进行连接的存储器系统。
图2示出根据一个实施例的存储器系统或装置的两个连接器配置的实例。
图3示出根据一个实施例的存储器系统或装置的多个连接器配置的另一实例。
图4示出根据一个实施例的具有引脚配置管理器的存储器装置。
图5示出根据一个实施例的管理引脚配置的实例方法。
图6为其中本公开的实施例可操作的实例计算机系统的框图。
具体实施方式
本公开的至少一些方面涉及一种具有多个引脚配置的存储器系统。不同的引脚配置允许存储器系统连接到不同的连接系统。例如,非标准引脚配置可用于增加用于将内容加载到存储器系统中的通信带宽且减少用于将内容(例如,数据、指令)预安装到制造商设施中的存储器系统中的时间;且标准引脚配置可在根据标准协议使用存储器系统和内容的产品系统中使用。通常,存储器系统可为存储装置、存储器模块、存储器装置或存储装置与存储器模块的混合。下文结合图1描述存储器装置、存储装置和/或存储器模块的实例。通常,主机系统可使用包含例如存储数据的存储器装置之类的一或多个存储器组件的存储器系统。主机系统可提供待存储于存储器系统处的数据,且可请求待从存储器系统检索的数据。
集成电路存储器装置(例如,快闪存储器装置、ROM装置)可被编程以存储在连接器接口处接收到的数据。这种连接器接口具有多个连接器(例如,引脚),这些连接器通常根据用于互操作性的标准引脚配置来配置。例如,根据标准引脚配置,引脚具有预定义用途且被设计成根据特定通信协议传送预定义类型的信号。例如,引脚可指定为传送预定义类型的信号,例如时钟信号(CLK)、时钟启用信号(CKE)、芯片选择信号、行地址选通信号(RAS)、列地址选通信号(CAS)、写入启用信号(WE)、复位信号(RESET)、数据I/O信号、输出停用信号、地址信号、存储体地址信号等。
内容可在产品系统的制造期间加载到存储器系统中以预安装数据、指令、应用程序、固件、软件等。然而,对于在制造设施处预安装内容物的操作,标准引脚配置可能不是最优的。
本公开的至少一些方面通过提供一种存储器系统/装置来解决上述和其它缺陷,所述存储器系统/装置具有可在制造设施中使用以用于在内容的预安装中优化用途的临时引脚配置,以及用于在离开制造设施后在产品系统中进行连接的正常/标准引脚配置。例如,当存储器系统/装置在制造设施中连接时,与使用标准引脚配置相比,临时引脚配置允许数据/指令按更快的速度加载到存储器装置中以进行预安装。结果,使用此存储器系统/装置可减少制造产品期间内容预安装的时间并提高生产效率。
图1示出根据本公开的一些实施例的可在产品系统中配置时经由一个引脚配置且在制造期间经由另一引脚配置进行连接的存储器系统。
图1示出根据本公开的一些实施例的包含存储器系统110的示例计算系统100。存储器系统110可包含媒体,例如一或多个易失性存储器装置(例如,存储器装置140)、一或多个非易失性存储器装置(例如,存储器装置130、固件存储装置143),或这些的组合。
存储器系统110可包含一或多个存储装置、存储器模块或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM),及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算产品系统100(或为简单起见,计算系统100、产品系统100,或产品100)可为计算装置,例如台式计算机、手提式计算机、网络服务器、移动装置、运载工具(例如,飞机、无人机、火车、汽车或其它运输工具)、支持物联网(IoT)的装置、嵌入式计算机(例如,包含在运载工具、工业设备或联网市售装置中的计算机),或包含存储器和处理装置的这种计算装置。
计算系统100可包含耦合到存储器系统110的主机系统120。如本文所使用,“耦合到”或“与……耦合”通常是指组件之间的连接,其可以是间接通信连接或直接通信连接(例如,没有中间组件),无论是有线还是无线的,包含例如电连接、光学连接、磁连接等的连接。
主机系统120可包含处理器芯片组(例如,处理装置118)和由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如,控制器116)(例如,NVDIMM控制器)和存储协议控制器(例如,PCIe控制器、SATA控制器)。主机系统120使用存储器系统110例如将数据写入到存储器系统110以及从存储器系统110读取数据。在一些实施例中,主机系统120还从固件存储装置143读取以执行启动过程的各种任务。
主机系统120可经由物理主机接口耦合到存储器系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如,支持双数据速率(DDR)的DIMM套接接口)等。物理主机接口可用于在主机系统120与存储器系统110之间传输数据。当存储器系统110通过PCIe接口与主机系统120耦合时,主机系统120可进一步使用NVM高速(NVMe)接口来存取组件(例如,存储器装置130)。物理主机接口可提供用于在存储器系统110与主机系统120之间传递控制、地址、数据和其它信号的连接器接口(例如,通信接口149B)。如图1所示,主机系统120经由连接系统124(例如,由上述物理接口启用的存储器网络总线等)耦合到存储器系统110。此外,图1将存储器系统110作为实例进行说明。通常,主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取具有多个存储器系统的存储器系统。
主机系统120的处理装置118可例如为微处理器、中央处理单元(CPU)、处理器的处理核心、执行单元等。在一些情况下,控制器116可称为存储器控制器、存储器管理单元和/或起始器。在一个实例中,控制器116控制通过耦合在主机系统120与存储器系统110之间的总线进行的通信。通常,控制器116可向存储器系统110发送期望存取存储器装置130、140和固件存储器143的命令或请求。控制器116可进一步包含用以与存储器系统110通信的接口电路系统。接口电路系统可以将从存储器系统110接收到的响应转换成用于主机系统120的信息。
主机系统120的控制器116可与存储器系统110的控制器115进行通信以执行操作,所述操作例如在存储器装置130、140处读取数据、写入数据或擦除数据以及其它此类操作。主机系统120的控制器116还可与存储器系统110的控制器115通信以在例如启动过程期间执行用于存取固件存储器(例如,固件存储装置143)的操作。在一些情况下,控制器116集成在处理装置118的同一封装内。在其它情况下,控制器116与处理装置118的封装分离。控制器116和/或处理装置118可以包含硬件,例如一或多个集成电路(IC)和/或离散组件、缓冲存储器、高速缓冲存储器,或其组合。控制器116和/或处理装置118可以是微控制器、专用逻辑电路系统(例如,现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或另一合适的处理器。
存储器装置130、140可包含不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。易失性存储器装置(例如,存储器装置140)可以是但不限于随机存取存储器(RAM),例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器组件的一些实例包含“与非”(NAND)类型快闪存储器及就地写入存储器,例如三维交叉点(“3D交叉点”)存储器。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来进行位存储。另外,与许多基于闪存的存储器对比,交叉点非易失性存储器可执行就地写入操作,其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND类型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130和/或固件存储器143中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元,例如,单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元,例如多层级单元(MLC)、三层级单元(TLC)和四层级单元(QLC)可每单元存储多个位。在一些实施例中,存储器装置130中的每一个可包含一或多个存储器单元阵列,例如SLC、MLC、TLC、QLC或此类存储器单元阵列的任何组合。在一些实施例中,特定存储器装置可包含存储器单元的SLC部分、和MLC部分、TLC部分、或QLC部分。存储器装置130和/或固件存储器143的存储器单元可分组为页,所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如,NAND),页可进行分组以形成块。
虽然描述了非易失性存储器装置,例如3D交叉点型和NAND型存储器(例如,2DNAND、3D NAND),但存储器装置130可基于任何其它类型的非易失性存储器,例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻性随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、“或非”(NOR)快闪存储器,以及电可擦除可编程只读存储器(EEPROM)。
存储器系统控制器115(或为简单起见,控制器115)可与存储器装置130、140通信以执行操作,例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作(例如,响应于控制器116在命令总线上调度的命令)。控制器115还可与固件存储装置143通信以执行操作,所述操作例如在非启动过程期间读取数据和在启动过程期间写入数据或擦除数据。控制器115可包含硬件,如一或多个集成电路(IC)和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即,硬译码)逻辑的数字电路以执行本文所描述的操作。控制器115可为微控制器、专用逻辑电路(例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或另一合适的处理器。
控制器115可包含被配置成执行存储在本地存储器119中的指令的处理装置117(处理器)。在所示出的实例中,控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器,所述指令用于执行控制存储器系统110的操作(包含处理存储器系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程。
在一些实施例中,本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。尽管示例存储器系统110已在图1中示出为包含控制器115,但在本公开的另一实施例中,存储器系统110不包含控制器115,且可以替代地依赖于(例如,由外部主机或由与存储器系统分离的处理器或控制器提供的)外部控制。
通常,控制器115可从主机系统120接收命令或操作,并且可将所述命令或操作转换为指令或适当命令以实现对存储器装置130和/或固件存储器143的所需存取。控制器115可负责其它操作,例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作和与存储器装置130和/或固件存储器143相关联的逻辑地址(例如,逻辑块地址(LBA)、名字空间)和物理地址(例如,物理块地址)之间的地址转译。控制器115可进一步包含主机接口电路系统(例如,经由I/O电路112)以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成命令指令以存取存储器装置130和/或固件存储器143,以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
存储器系统110还可包含未示出的额外电路系统或组件。在一些实施例中,存储器系统110可包含高速缓冲存储器或缓冲器(例如,DRAM)和地址电路系统(例如,行解码器和列解码器),所述地址电路系统可从控制器115接收地址且对所述地址进行解码以存取存储器装置130和固件存储装置143。
在一些实施例中,存储器装置130包含本地媒体控制器150,所述本地媒体控制器结合存储器系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如,存储器系统控制器115)可以在外部管理存储器装置130(例如,对存储器装置130执行媒体管理操作)。在一些实施例中,存储器装置130为受管理存储器装置,其为与本地控制器(例如,本地控制器150)组合以用于在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例为受管理NAND(MNAND)装置。
存储器系统110可包含被配置为固件存储装置143的存储器装置以用于存储指令,例如启动指令、BIOS(基本输入/输出系统)指令和/或包含用于存储器系统110和/或用于主机系统120的操作系统。固件存储装置143可实施在存储器装置130或类似于存储器装置130的存储器装置中。在产品系统100的制造过程期间,可使用非标准引脚/连接器配置预加载固件存储装置143的内容以减少预安装的时间。
例如,图1的存储器系统110可具有多个引脚/连接器配置。存储器系统110的通信接口148B与连接器(例如,192和193)耦合。通信接口148B可取决于连接器(例如,192和193)是连接到产品系统100中的连接系统B 124还是连接到制造商设施160处的系统的连接系统A 162而以不同方式将连接器连接到存储器系统110内部的组件。
例如,当存储器系统110连接到连接系统B 124时,连接器192通过通信接口149B连接到存储器系统控制器115(例如,存储器控制器115的I/O电路系统112)。然而,当存储器系统110连接到连接系统A 162时,连接器192通过通信接口149B连接到固件存储装置143。
例如,当存储器系统110连接到连接系统B 124时,不使用连接器193。然而,当存储器系统110连接到连接系统A 162时,连接器193通过通信接口149B连接到固件存储装置143。
经由连接器192和/或193到固件存储装置143的额外连接允许制造商设施160处的系统按比主机系统120可通过标准连接系统B更快的速度经由非标准连接系统A将数据加载到固件存储装置143中。
类似地,存储器装置130可具有多个引脚配置以支持产品系统100中的正常用途,以及与制造商设施160处的系统结合的非标准、较快的数据加载。
存储器系统110的控制器115可包含配置管理器113,所述配置管理器被配置成管理通信接口149A以用于连接到不同的连接系统124和162。类似地,存储器装置130的控制器132可包含配置管理器113,所述配置管理器被配置成管理通信接口149B以用于连接到不同的连接系统(例如,连接到存储器系统110的控制器115或连接到制造商设施160的系统)。
当存储器系统110(或存储器装置130)连接到制造商设施160的系统时,制造商设施160的系统可将数据、固件和/或软件加载到存储器系统110(或存储器装置130)中以用于预安装、诊断或修复针对产品100设计的数据、固件和软件。
图2示出根据一个实施例的存储器系统或装置的两个连接器配置的实例。例如,配置在图1的存储器系统110中的存储器装置130的通信接口149A和/或图1的存储器系统110的通信接口149B可以被实施为使用图2的连接器接口150的连接配置。
在图2中,连接器接口150包含连接器组A 152和连接器组B 154以及任选地其它连接器。通常,连接器组152和154中的每一者可为一或多个引脚或连接器。因此,图2中所示的技术可以与连接器组中的任何数目的连接器和任何数目的连接器组一起使用,并且不限于图2中所描绘的实例。
图2示出两个连接器/引脚配置。在用于连接到连接系统A 162(例如,连接到图1的制造商设施160的系统)的一个配置中,连接器组A 152和连接器组B 154都与数据总线162-a一起使用。在用于连接到连接系统B 124(例如,连接到图1的产品系统100的主机系统120,或图1的存储器系统110的控制器115)的另一配置中,连接器组B 154与数据总线124-a一起使用,但是连接器组A 152不连接到数据总线124-a。在一些实施方案中,连接器组B 154为与连接系统A 152一起使用但不与连接系统B 124一起使用的额外连接器组。在其它实施方案中,当与连接系统B 124一起使用时,连接器组A 152可用于不同目的(例如,用于连接到地址总线,或用于连接到命令总线),如图3所示。
例如,当连接到连接系统A 162时,连接器组A 152被配置为临时引脚配置中的额外数据引脚,这增加了通过连接接口150的数据通信带宽。连接器组B 154在正常引脚配置中被配置为数据引脚,并且在临时引脚配置中也被用作数据引脚。当连接器接口150连接到连接系统B 124时,连接器组A 152不被使用或以其它方式被停用/撤销激活/不可接入。与连接器组A 152不同,连接器组B 154在两种配置中都保持为数据引脚。
例如,额外连接器组A 152被配置成用于在一个引脚配置中连接到连接系统A 162(例如,用于连接到制造商设施160的系统),但在另一引脚配置中不可用或不使用(例如,用于连接到产品系统100的连接系统B 124)。相比之下,连接器组B 154被配置成用于在一个引脚配置中连接到连接系统A 162,并且用于在另一引脚配置中连接到连接系统B 124。
在一些实施例中,连接器组A 152为额外引脚组,被设置成在将数据写入到存储器装置130时(例如,当在生产/制造商设施中时)增加数据带宽。在其它实施例中,连接器组A152在用于连接到生产系统100的连接系统B 124的引脚配置中包含未提交或保留的通用引脚(例如,GPIO引脚)。在一些实施方案中,当连接器接口150与连接系统B 124一起使用时,使连接器组A 152以物理方式和/或电气方式不可接入、不可使用、停用或撤销激活。
配置管理器113可配置通信接口(例如,149A或149B),所述通信接口与连接器接口150耦合以根据由连接系统124和162预期的不同引脚/连接器配置处理在连接器(例如,152和154)中接收到的信号。
配置管理器113可被配置成标识连接器接口150当前正通过感测到额外引脚组152的连接和/或信号而连接到的连接系统(例如,124或162)。例如,当额外引脚组152由于以下各项中的一或多者撤销激活时:机械去附接、接入堵塞、一段时间中缺失电信号等,配置管理器113可确定连接器接口150正连接到标准连接系统B 124。然而,如果发现额外引脚组152为活动的,那么配置管理器113可确定连接器接口150正连接到非标准连接系统A 162。
在一个实施方案中,存储器系统/存储器装置中的非易失性寄存器存储是否针对使用额外引脚组152的临时配置或针对不使用额外引脚组152的正常配置来配置通信接口(149A或149B)的指示。可以更新指示以改变由配置管理器113实现的所需引脚配置。
图3示出根据一个实施例的存储器系统或装置的多个连接器配置的另一实例。例如,配置在图1的存储器系统110中的存储器装置130的通信接口149A和/或图1的存储器系统110的通信接口149B可以被实施为使用图3的连接器接口150的引脚/连接器配置。
在图3中,连接器接口150包含连接器组C 156和连接器组D 158以及任选地其它连接器。通常,连接器组156和158中的每一者可为一或多个引脚或连接器。因此,图3中所示的技术可以与连接器组中的任何数目的连接器和任何数目的连接器组一起使用,并且不限于图3中所描绘的实例。此外,图3中所示的技术可与图2中所示的技术组合使用。
在图3中,当连接器接口150与(例如,制造商设施的系统的)连接系统A 162一起使用时,连接器组C 156和连接器组D 158被配置为一个引脚配置中的数据引脚组的部分。另一方面,当连接器接口150与连接系统B 124一起使用时,连接器组C 156在另一配置中仍然作为数据引脚组的部分,但连接器组D 158在配置中用作地址引脚组的部分。因而,连接器组C 156在一个配置中用作数据引脚且在另一配置中用作地址引脚。
例如,当具有连接接口150的存储器装置130(或存储器系统110)被配置在产品系统100中时,连接器组D 158用于通过地址总线124-b传送地址信号。连接器组D 158可为连接到地址总线124-b的地址引脚的子集,或为在产品系统100中的正常引脚配置中连接到地址总线124-b的地址引脚的整个集合。
然而,当连接接口150临时连接到制造商设施160的系统(例如,在预安装数据、应用程序、软件、固件的过程中)时,将连接器组D 158临时改用为数据引脚以增加到存储器装置130(或存储器系统110)的数据通信带宽。
例如,在预安装过程期间,数据可存储到预定义位置中;并且因此,不需要传输地址信号。因此,可临时重新连接地址引脚以接收待存储到存储器装置130(或存储器系统110)中的数据。
替代地,可针对预安装过程调整与连接系统A 162一起使用的通信协议以使用初始传输的数据作为初始地址;并且可根据预定义函数自动地计算后续地址以避免需要传输另外的地址。
在一些实施方案中,在正常引脚配置中连接到地址总线124-b的地址引脚(例如,158)的一部分用作在预安装期间在临时配置中连接到数据总线152-a的额外数据引脚;且在正常引脚配置中连接到地址总线124-b的地址引脚的其余部分可用作在临时引脚配置中连接到地址总线162-b的地址引脚以传输地址。在具有减小的引脚计数的地址总线162-b中接收到的地址可转换为存储器系统/装置中的常规地址的子集以进行预安装。
图3示出在临时引脚配置中将一或多个地址引脚改用为数据引脚的实例。替代地或组合地,产品系统100中的普通引脚配置中的其它类型的引脚也可被改用为临时引脚配置中的数据引脚。例如,连接系统B 124的正常引脚配置中的连接到时钟总线124-d、复位总线124-e或其它连接件124-c的引脚中的一些可被重新配置为连接系统A 162的临时引脚配置中的额外数据引脚。任选地,正常引脚配置中的连接到时钟总线124-d、复位总线124-e或其它连接件124-c的引脚中的一些可与临时配置中的对应类型的总线(例如,126-c)一起使用。
图4示出根据一个实施例的具有引脚配置管理器113的存储器装置130。例如,图1的存储器系统110中的存储器装置130可使用图4的集成电路存储器装置130来实施。例如,配置管理器113可配置存储器装置130的通信接口149A以实现图2和/或图3中示出的配置。
集成电路存储器装置130可包封在单个集成电路封装中。集成电路存储器装置130包含可形成在一或多个集成电路裸片中的存储器单元的多个群组131、……、133。群组131、……、133中的典型存储器单元可被编程成存储一或多个数据位。
集成电路存储器装置130中的一些存储器单元可被配置成一起操作以供特定类型的操作。例如,集成电路裸片上的存储器单元可被组织成平面、块和页。一个平面含有多个块;一个块含有多个页;且一个页可具有多个存储器单元串。例如,集成电路裸片可为可独立执行命令或报告状态的最小单位;可在集成电路裸片中的多个平面上并行地执行相同的并发操作;块可为用于执行擦除操作的最小单位;且页可为用于执行数据编程操作(将数据写入到存储器单元中)的最小单位。每个串的存储器单元连接到共同位线;且块或页中的串中的相同位置处的存储器单元的控制栅极连接到共同字线。控制信号可施加到字线和位线以对各个存储器单元进行寻址。
集成电路存储器装置130具有可连接到具有不同引脚/连接器配置的连接系统A162或连接系统B 124的连接器接口150。根据在连接器接口150中接收到的信号,通信接口149可提供地址135和数据137,并且使读取/写入电路145使用地址解码器141以产生用于根据地址135寻址存储器单元(例如,131和133)且将数据137存储到经寻址存储器单元(例如,131和133)中的信号。
集成电路存储器装置130的地址解码器141将地址135转换为控制信号以选择集成电路存储器装置130中的存储器单元;且集成电路存储器装置130的读取/写入电路145执行操作以确定存储在经寻址存储器单元中的数据,或对存储器单元进行编程以具有对应于存储数据137的状态。集成电路存储器装置130还在连接器接口150处从存储器系统110的控制器115接收其它信号,包含复位信号、时钟信号等。
存储器装置130可包含配置指示符136。在一些实施方案中,配置管理器113可确定连接器接口是连接到连接系统A 162还是连接到连接系统B 124。
例如,当连接器接口150具有用于连接系统A 162的一或多个额外引脚(例如,152)时,配置管理器113可以通过测试或检查额外引脚的连接状态来确定是否将连接器接口150连接到连接系统A 162。
例如,当连接器接口150具有用于连接系统A 162的数据总线162-a和用于连接系统B 124的非数据总线或连接的一或多个引脚时,配置管理器113可通过测试或检查这种引脚中的信号特性是否符合连接到数据总线162-a来确定是否将连接器接口150连接到连接系统A 162。
在一些实施方案中,配置指示符136存储在非易失性存储器单元中。非易失性存储器单元最初存储标识用于连接系统A 162的引脚配置的值。在存储器装置130连接到制造商设施160的系统之后且在存储器装置130中预安装内容之后,可更新非易失性存储器单元以存储标识用于连接系统B 124的引脚配置的不同值。
可至少部分地使用耦合到通信接口149A的逻辑电路来实施配置管理器113。在一些实施方案中,还可使用由一或多个处理装置(例如,117或132)执行的指令来实施配置管理器113。
当连接接口150连接到通信系统A 162时,和/或当配置指示符136请求用于通信系统A 162的引脚配置时,配置管理器113使得通信接口149A使用在额外连接器组A 152处接收到的信号,以恢复将写入到存储器装置130的存储器单元中的数据137。
然而,当连接接口150连接到通信系统B 124时,和/或当配置指示符136请求用于通信系统B 124的引脚配置时,配置管理器113使得通信接口149A忽略在额外连接器组A152处接收到的信号。
类似地,当连接接口150连接到通信系统A 162时,和/或当配置指示符136请求用于通信系统A 162的引脚配置时,配置管理器113使得通信接口149A使用在连接器组D 158处接收到的信号以恢复将写入到存储器装置130的存储器单元中的数据137。此外,配置管理器113使通信接口149A在不使用在连接器组D 158处接收到的信号的情况下产生地址135。例如,可根据预定映射方案从连接到通信系统A 162的地址总线162-b的其余地址引脚的信号产生地址135。例如,可基于经由通信系统A 162的数据总线162-a接收到的数据项序列而产生地址135。
然而,当连接接口150连接到通信系统B 124时,和/或当配置指示符136请求用于通信系统B 124的引脚配置时,配置管理器113使得通信接口149A使用在连接器组D158处接收到的信号以恢复存储器装置130中的地址135。
图5示出根据一个实施例的管理引脚配置的实例方法。图5的方法可由处理逻辑执行,所述处理逻辑可包含硬件(例如,处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件/固件(例如,在处理装置上运行或执行的指令)或其组合。在一些实施例中,图5的方法至少部分由图1的控制器115或图4的存储器装置130中的处理逻辑来执行。虽然以特定顺序或次序示出,但是除非另外规定,否则可修改过程的次序。因此,应理解,所示实施例仅为实例,且所示过程可以不同次序进行,且一些过程可并行地进行。另外,在各个实施例中可以省略一或多个过程。因此,在每个实施例中并不需要所有过程。其它过程流程也是可能的。
例如,图5的方法可以在图1的存储器系统110或图4的存储器装置130中实施,以实施图2和/或图3所示的连接配置。
在框301处,具有多个连接器的存储器装置130(或存储器系统111)标识使用所述连接器的配置。
配置可以是多个预定义配置中的一个,例如用于连接到用于制造商设施160的系统的连接系统A的临时配置,或用于连接到生产系统100中的连接系统B的普通配置。
在框303处,具有与连接器接口150中的连接器耦合的通信接口149A的存储器装置130配置通信接口149A以实现配置。
响应于决策305以实现第一正常配置,在框307处,通信接口149A被配置成使用连接器的第一子集来接收数据信号。
响应于决策305以实现第二临时配置,在框309处,通信接口149A被配置成使用连接器的大于第一子集的第二子集来接收数据信号,如图2和3所示。
例如,当存储器装置130使用第一正常配置连接时,通信接口149A可被配置成忽略在第一子集中但不在第二子集中的一或多个连接器(例如,图2所示的连接器组A 152)中的信号。例如,这样的一或多个连接器(例如,图2所示的连接器组A 152)可以在临时配置中用作额外数据连接器,所述额外数据连接器不在正常配置中使用。
例如,当存储器装置130使用第一正常配置连接时,通信接口149A可被配置成将在第一子集中但不在第二子集中的一或多个连接器(例如,图3所示的连接器组D 158)中的信号处理为非数据信号。例如,这样的一或多个连接器(例如,图3所示的连接器组D 158)可在临时配置中用作额外数据连接器,所述额外数据连接器在正常配置中用作其它类型的连接器(例如,用作地址连接器)。
例如,半导体存储器装置130可具有带有多个连接器的连接器接口150。半导体存储器装置130进一步具有耦合在多个连接器与多个存储器单元之间的多个存储器单元(例如,131、133)和通信接口149A。通信接口149A用来响应于读取命令而经由多个连接器提供从多个存储器单元检索的数据,且响应于写入命令而经由多个连接器接收用于存储到存储器单元中的数据。
通信接口149A可被配置成允许使用连接器的第一配置(例如,普通引脚配置)和使用连接器的第二配置(例如,临时引脚配置)。当使用将多个连接器连接到第一主机(例如,控制器115或主机系统110)的第一配置时,存储器装置130允许按第一速度将数据写入到多个存储器单元中。当使用将多个连接器连接到第二主机(例如,制造商设施160的系统)的第二配置时,存储器装置允许按比第一速度快的第二速度将数据写入到多个存储器单元中。通过为数据输入/输出分配更多计数的连接器,例如通过使用正常配置中未使用的额外引脚/连接器,或者通过将正常配置中使用的其它类型的引脚重新分配为数据引脚,可以实现第二配置中的更高速度。因此,即使当第一配置和第二配置在相同频率下操作时,第二配置提供比第一配置更大的数据通信带宽。
例如,可以针对数据传输重新分配在用于命令传输、地址传输或控制信号传输或其任何组合的正常配置中使用的一些引脚/连接器,以增加临时配置中的数据通信带宽。
当使用第一正常配置时,第一主机和存储器装置可根据第一通信协议经由连接器的第一配置彼此通信。当使用第二临时配置时,第二主机和存储器装置可根据与第一通信协议不同的第二通信协议经由连接器的第二配置彼此通信。例如,第一通信协议可根据公布的行业标准;且第一通信协议可为用于制造商设施160的系统的专用协议。
存储器装置130可具有配置管理器113,所述配置管理器被配置成确定存储器装置130的多个连接器是在第一配置中还是在第二配置中连接。
例如,存储器装置130可具有非易失性存储器单元,所述非易失性存储器单元被配置成存储对连接器当前是在第一配置(例如,正常)还是在第二配置(例如,临时)中使用的指示。配置管理器113被配置成基于存储在存储器单元中的值而确定存储器装置是在第一配置中(例如,在生产系统100中)还是在第二配置中(例如,在制造商设施160的系统中)经由多个连接器连接。
例如,配置管理器113可被配置成基于多个连接器中的连接器的连接状态或连接器中的信号的特性或其中的任何组合而确定存储器装置是在第一配置中还是在第二配置中经由多个连接器连接。
存储器装置130可被包封在单个集成电路封装中;且配置管理器113可被制造在非易失性的多个存储器单元(例如,131和133)的同一集成电路裸片上。
在另一实例中,存储器系统110包含多个连接器(例如,192、193……)、处理装置117;以及具有多个存储器单元(例如,131和133)的至少一个存储器装置(例如,145、130、140)。存储器系统具有耦合在多个连接器(例如,192、193……)与存储器装置(例如,145)之间的通信接口149B。通信接口149B可用来响应于读取命令而经由多个连接器提供从存储器装置(例如,145)检索的数据,且响应于写入命令而经由多个连接器接收用于存储到存储器装置中的数据。通信接口149可被配置成允许连接器的第一正常配置和连接器的第二临时配置。当存储器系统110使用连接器的第一配置连接到第一主机120时,连接器的第一子集(例如,192)连接到第一数据总线。当存储器系统110使用连接器的第二配置连接到第二主机160时,连接器的第二子集(例如,192和193)连接到第二数据总线。所述第二子集包含在第一配置中未连接到第一数据总线的至少一个连接器。例如,至少一个连接器可为产品系统100中的不在第一正常配置中使用的额外引脚。例如,至少一个连接器可在第一正常配置中连接以传送除了要写入到至少一个存储器装置中的数据和从至少一个存储器装置检索的数据之外的信号,且在第二临时配置中被重新配置以传送待写入到至少一个存储器装置中的数据。
任选地,配置管理器113的至少一部分可经由由存储器系统110或存储器装置130执行的指令来实施。例如,指令可由存储器系统110的处理装置117和/或控制器115或由存储器装置130的控制器132执行。
图6示出计算机系统400的实例机器,所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任一或多种方法的指令集。在一些实施例中,计算机系统400可对应于主机系统(例如,图1的主机系统120和/或设施上的制造商系统160),所述主机系统包含、耦合到或利用存储器系统(例如,图1的存储器系统110),或可用于执行配置管理器113的操作(例如,执行指令以执行对应于参考图1-5所描述的配置管理器113的操作)。在替代性实施例中,机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接桥,或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令集的任何机器。另外,尽管说明单个机器,但还应认为术语“机器”包含机器的任何集合,所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。
实例计算机系统400包含处理装置402、主存储器404(例如,只读存储器(ROM)、快闪存储器、例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等)以及数据存储系统418,它们经由总线430(其可包含多个总线)彼此通信。
处理装置402表示一或多个通用处理装置,如微处理器、中央处理单元等。更特定来说,处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器,或实施指令集的组合的处理器。处理装置402也可为一或多个专用处理装置,例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置402被配置成执行指令426以用于执行本文所论述的操作和步骤。计算机系统400可进一步包含经由网络420通信的网络接口装置408。
数据存储系统418可包含机器可读存储媒体424(也称为计算机可读媒体),其上存储有一或多个指令426集或体现本文中所描述的任何一或多种方法或功能的软件。指令426还可在由计算机系统400执行期间完全或至少部分地驻存在主存储器404内和/或处理装置402内,主存储器404和处理装置402也构成机器可读存储媒体。机器可读存储媒体424、数据存储系统418和/或主存储器404可对应于图1的存储器系统110。
在一个实施例中,指令426包含实施对应于配置管理器113(例如,参考图1-5描述的配置管理器113)的功能性的指令。虽然在实例实施例中将机器可读存储媒体424示出为单个媒体,但术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。术语“机器可读存储媒体”可包含但不限于固态存储器、光学媒体和磁性媒体。
已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中,且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必),这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实,主要出于常用的原因,将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。
然而,应牢记,所有这些和类似术语将与适当物理量相关联,且仅仅为应用于这些量的便利标记。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造,或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中,例如但不限于任何类型的盘,包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡,或适合于存储电子指令的任何类型的媒体,其各自耦合到计算机系统总线。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用,或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外,未参考任何特定编程语言来描述本公开。应了解,可使用各种编程语言来实施如本文中所描述的本公开的教示内容。
本公开可以提供为计算机程序产品或软件,其可以包含在其上存储有可以用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如,计算机)可读的形式存储信息的任何机制。在一些实施例中,机器可读(例如,计算机可读)媒体包含机器(例如,计算机)可读存储媒体,例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在本说明书中,各种功能和操作被描述为由计算机指令执行或由其引起以简化描述。然而,所属领域的技术人员将认识到,此类表达的意图是功能由一或多个控制器或处理器(例如,微处理器)执行计算机指令而产生。替代地或组合地,所述功能和操作可使用具有或不具有软件指令的专用电路来实施,例如使用专用集成电路(ASIC)或现场可编程门阵列(FPGA)来实施。可使用并无软件指令的固线式电路或结合软件指令实施实施例。因此,技术既不限于硬件电路系统和软件的任何具体组合,也不限于由数据处理系统执行的指令的任何特定来源。
在前述说明书中,本公开的实施例已经参照其特定实例实施例进行描述。将显而易见的是,可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此,应在说明性意义上而非限制性意义上看待说明书及图式。
Claims (20)
1.一种设备,其包括:
多个连接器;
多个存储器单元;以及
通信接口,其耦合在所述多个连接器与所述多个存储器单元之间,所述通信接口用来响应于读取命令而经由所述多个连接器提供从所述多个存储器单元检索的数据且响应于写入命令而经由所述多个连接器接收用于写入到所述存储器单元的数据;
其中所述通信接口能在具有所述多个连接器的第一配置中进行配置,以按第一速度写入从第一主机接收到的数据;且
所述通信接口能在具有所述多个连接器的第二配置中进行配置,以按比所述第一速度快的第二速度写入从第二主机接收到的数据。
2.根据权利要求1所述的设备,其中所述第一配置具有连接到数据总线的第一计数的连接器;且所述第二配置具有连接到数据总线的第二计数的连接器;且所述第二计数大于所述第一计数。
3.根据权利要求1所述的设备,其中所述存储器装置针对所述第一配置和所述第二配置在相同频率下操作。
4.根据权利要求1所述的设备,其中所述多个连接器中的至少一个在所述第一配置中用于第一类型的通信,且在所述第二配置中用于与所述第一类型不同的第二类型的通信。
5.根据权利要求4所述的设备,其中所述第一类型的通信和所述第二类型的通信是数据传输、命令传输、地址传输或控制信号传输或其任何组合中的不同者。
6.根据权利要求1所述的设备,其中所述多个连接器包含连接器的第一子集和连接器的第二子集;所述第一子集在所述第一配置中不连接到所述第一主机且在所述第二配置中连接到所述第二主机;且所述第二子集在所述第一配置中连接到所述第一主机且在所述第二配置中连接到所述第二主机。
7.根据权利要求1所述的设备,其中经由所述连接器的所述第一配置在所述第一主机与所述存储器装置之间的通信符合第一通信协议;且经由所述连接器的所述第二配置在所述第二主机与所述存储器装置之间的通信符合与所述第一通信协议不同的第二通信协议。
8.根据权利要求7所述的设备,其中所述第一通信协议符合公布的标准。
9.根据权利要求1所述的设备,其进一步包括:
配置管理器,其被配置成确定所述存储器装置的所述多个连接器是在所述第一配置中还是在所述第二配置中连接。
10.根据权利要求9所述的设备,其进一步包括:
存储器单元,其存储所述连接器当前是在所述第一配置还是在所述第二配置中使用的指示。
11.根据权利要求10所述的设备,其中所述配置管理器被配置成基于存储在所述存储器单元中的值而确定所述存储器装置是在所述第一配置中还是在所述第二配置中经由所述多个连接器连接。
12.根据权利要求9所述的设备,其中所述配置管理器被配置成基于所述多个连接器中的连接器的连接状态或所述连接器中的信号的特性或其中的任何组合而确定所述存储器装置是在所述第一配置中还是在所述第二配置中经由所述多个连接器连接。
13.根据权利要求9所述的设备,其中所述设备为包封在单个集成电路封装中的半导体存储器装置。
14.根据权利要求13所述的设备,其中所述配置管理器制造在所述多个存储器单元的集成电路裸片上;且所述多个存储器单元为非易失性的。
15.一种方法,其包括:
由具有多个连接器的存储器装置标识所述连接器的配置;以及
由具有与所述连接器耦合的通信接口的所述存储器装置配置所述通信接口以实现所述配置,包含:
在具有所述多个连接器的第一配置中进行配置以按第一速度写入从第一主机接收到的数据;以及
在具有所述多个连接器的第二配置中进行配置以按比所述第一速度快的第二速度写入从第二主机接收到的数据。
16.根据权利要求15所述的方法,其进一步包括:
当所述存储器装置使用所述第一配置连接时,配置所述通信接口以忽略在所述第一配置中但不在所述第二配置中使用的所述连接器中的一或多者中的信号。
17.根据权利要求15所述的方法,其进一步包括:
当所述存储器装置使用所述第一配置连接时,配置所述通信接口以将在所述第一配置中但不在所述第二配置中的所述连接器中的一或多者中的信号处理为非数据信号。
18.一种存储器系统,其包括:
多个连接器;
处理装置;以及
至少一个存储器装置,其具有多个存储器单元;
通信接口,其耦合在所述多个连接器与所述存储器装置之间,所述通信接口用来响应于读取命令而经由所述多个连接器提供从所述存储器装置检索的数据且响应于写入命令而经由所述多个连接器接收用于写入到所述存储器装置的数据;
其中所述通信接口能在具有所述多个连接器的第一配置中进行配置,以按第一速度写入从第一主机接收到的数据;且
所述通信接口能在具有所述多个连接器的第二配置中进行配置,以按比所述第一速度快的第二速度写入从第二主机接收到的数据。
19.根据权利要求18所述的存储器系统,其中所述至少一个连接器不在所述第一配置中使用。
20.根据权利要求18所述的存储器系统,其中所述至少一个连接器在所述第一配置中连接以传送除了要写入到所述至少一个存储器装置中的数据和从所述至少一个存储器装置检索的数据之外的信号。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/829,890 | 2020-03-25 | ||
US16/829,890 US11243896B2 (en) | 2020-03-25 | 2020-03-25 | Multiple pin configurations of memory devices |
PCT/US2021/019241 WO2021194675A1 (en) | 2020-03-25 | 2021-02-23 | Multiple pin configurations of memory devices |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115461731A true CN115461731A (zh) | 2022-12-09 |
Family
ID=77856056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180023042.5A Pending CN115461731A (zh) | 2020-03-25 | 2021-02-23 | 存储器装置的多个引脚配置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11243896B2 (zh) |
KR (1) | KR20220132026A (zh) |
CN (1) | CN115461731A (zh) |
DE (1) | DE112021001848T5 (zh) |
WO (1) | WO2021194675A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11087801B1 (en) | 2020-02-06 | 2021-08-10 | Micron Technology, Inc. | Configuring a host interface of a memory device based on mode of operation |
US11243896B2 (en) * | 2020-03-25 | 2022-02-08 | Micron Technology, Inc. | Multiple pin configurations of memory devices |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050010906A (ko) * | 2002-06-12 | 2005-01-28 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 버스 시스템, 버스 시스템에 사용하기 위한 스테이션 및버스 인터페이스 |
US7076588B2 (en) | 2003-02-18 | 2006-07-11 | Hewlett-Packard Development Company, L.P. | High speed multiple ported bus interface control |
KR100560761B1 (ko) | 2003-07-08 | 2006-03-13 | 삼성전자주식회사 | 인터페이스 변환 시스템 및 그 방법 |
JP2007172574A (ja) * | 2005-11-25 | 2007-07-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP4945186B2 (ja) | 2006-07-28 | 2012-06-06 | 株式会社東芝 | 記憶装置およびこれを含むメモリシステム |
JP5002719B1 (ja) | 2011-03-10 | 2012-08-15 | 株式会社東芝 | 情報処理装置、外部記憶装置、ホスト装置、中継装置、制御プログラム及び情報処理装置の制御方法 |
US9244872B2 (en) * | 2012-12-21 | 2016-01-26 | Ati Technologies Ulc | Configurable communications controller |
US9009370B2 (en) * | 2013-03-04 | 2015-04-14 | Lsi Corporation | Intelligent data buffering between interfaces |
US9405717B2 (en) | 2013-11-21 | 2016-08-02 | Sandisk Technologies Llc | Memory device debugging on host platforms |
US9448742B2 (en) | 2014-03-27 | 2016-09-20 | Western Digital Technologies, Inc. | Communication between a host and a secondary storage device |
US10394731B2 (en) | 2014-12-19 | 2019-08-27 | Amazon Technologies, Inc. | System on a chip comprising reconfigurable resources for multiple compute sub-systems |
US9912902B2 (en) | 2015-12-16 | 2018-03-06 | Intel Corporation | Automatic event recorder |
US10210123B2 (en) * | 2016-07-26 | 2019-02-19 | Samsung Electronics Co., Ltd. | System and method for supporting multi-path and/or multi-mode NMVe over fabrics devices |
US20180357076A1 (en) | 2017-06-12 | 2018-12-13 | Qualcomm Incorporated | Method to establish operating configuration in a vgmi interface |
CN109901782A (zh) | 2017-12-07 | 2019-06-18 | 上海宝存信息科技有限公司 | 数据储存装置与数据储存方法 |
US10613952B2 (en) | 2017-12-21 | 2020-04-07 | Acroname, Inc. | Multi-port communications switch with automated flip emulation |
US11018444B2 (en) * | 2018-03-09 | 2021-05-25 | Samsung Electronics Co., Ltd. | Multi-mode and/or multi-speed non-volatile memory (NVM) express (NVMe) over fabrics (NVMe-of) device |
US10446200B2 (en) | 2018-03-19 | 2019-10-15 | Micron Technology, Inc. | Memory device with configurable input/output interface |
US11238005B2 (en) * | 2018-07-20 | 2022-02-01 | Samsung Electronics Co., Ltd. | SFF-TA-100X based multi-mode protocols solid state devices |
US11500593B2 (en) * | 2019-03-20 | 2022-11-15 | Samsung Electronics Co., Ltd. | High-speed data transfers through storage device connectors |
US11243896B2 (en) * | 2020-03-25 | 2022-02-08 | Micron Technology, Inc. | Multiple pin configurations of memory devices |
US11630785B2 (en) * | 2020-11-03 | 2023-04-18 | Western Digital Technologies, Inc. | Data storage with improved data transfer |
-
2020
- 2020-03-25 US US16/829,890 patent/US11243896B2/en active Active
-
2021
- 2021-02-23 CN CN202180023042.5A patent/CN115461731A/zh active Pending
- 2021-02-23 DE DE112021001848.5T patent/DE112021001848T5/de active Pending
- 2021-02-23 WO PCT/US2021/019241 patent/WO2021194675A1/en active Application Filing
- 2021-02-23 KR KR1020227031973A patent/KR20220132026A/ko unknown
- 2021-12-16 US US17/553,525 patent/US20220107906A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US11243896B2 (en) | 2022-02-08 |
KR20220132026A (ko) | 2022-09-29 |
US20210303483A1 (en) | 2021-09-30 |
US20220107906A1 (en) | 2022-04-07 |
WO2021194675A1 (en) | 2021-09-30 |
DE112021001848T5 (de) | 2023-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11669451B2 (en) | Multi-plane switching of non-volatile memory | |
US11662939B2 (en) | Checking status of multiple memory dies in a memory sub-system | |
US11675542B2 (en) | Dedicated design for testability paths for memory sub-system controller | |
US20220107906A1 (en) | Multiple Pin Configurations of Memory Devices | |
CN114746942A (zh) | 用于存储器子系统的容量扩展 | |
CN113590023A (zh) | 在多平面存储器装置的单独平面上存储区名称空间中的区 | |
CN112948284A (zh) | 高速缓存媒体中的动态存取粒度 | |
JP7389273B2 (ja) | メモリサブシステム製造モード | |
US11699491B2 (en) | Double interleaved programming of a memory device in a memory sub-system | |
US11782638B2 (en) | Storage device with improved read latency and operating method thereof | |
CN114631076A (zh) | 加载命令的生存时间 | |
US11842059B2 (en) | Memory sub-system address mapping | |
US11568953B2 (en) | Electrical device with test interface | |
US20210397558A1 (en) | Storage device and operating method thereof | |
US11681467B2 (en) | Checking status of multiple memory dies in a memory sub-system | |
US20220113903A1 (en) | Single memory bank storage for servicing memory access commands | |
US20230359398A1 (en) | Enabling multiple data capacity modes at a memory sub-system | |
US12019567B2 (en) | Memory sub-system manufacturing mode | |
US11537514B2 (en) | Data storage device and operating method thereof | |
US11756612B2 (en) | All levels dynamic start voltage programming of a memory device in a memory sub-system | |
CN115691616A (zh) | 基于管芯生成的脉冲信号的状态轮询 | |
CN115762604A (zh) | 内部时钟信令 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |