CN114746942A - 用于存储器子系统的容量扩展 - Google Patents

用于存储器子系统的容量扩展 Download PDF

Info

Publication number
CN114746942A
CN114746942A CN202080080634.6A CN202080080634A CN114746942A CN 114746942 A CN114746942 A CN 114746942A CN 202080080634 A CN202080080634 A CN 202080080634A CN 114746942 A CN114746942 A CN 114746942A
Authority
CN
China
Prior art keywords
memory
coupled
expander
host channel
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080080634.6A
Other languages
English (en)
Inventor
E·麦格劳克林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114746942A publication Critical patent/CN114746942A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

一种存储器子系统包含：存储器子系统控制器，其包括至少一个主机通道；存储器装置，其包括多个存储器裸片；以及至少一个输入/输出(I/O)扩展器电路，其耦合到所述存储器子系统控制器的所述至少一个主机通道和所述存储器装置。所述至少一个I/O扩展器电路包含：一或多个I/O缓冲器，其用以在所述至少一个主机通道上发送和接收信号；选择电路，其耦合到所述一或多个I/O缓冲器；以及命令处理逻辑，其用以使所述选择电路能够在耦合到所述至少一个I/O扩展器电路的多个扩展通道中的选定一个上路由所述信号。所述多个扩展通道中的每一个耦合到所述多个存储器裸片的对应子组。

Description

用于存储器子系统的容量扩展
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体来说，涉及用于具有输入/输出端口约束存储器子系统控制器的存储器子系统的容量扩展。
背景技术
存储器子系统可以包含存储数据的一或多个存储器组件。存储器组件可以例如是非易失性存储器组件和易失性存储器组件。一般来说，主机系统可以利用存储器子系统以在存储器组件处存储数据且从存储器组件检索数据。
附图说明
根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。然而，图式不应视为将本公开限制于具体实施例，而是仅用于解释和理解。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算环境。
图2是说明根据本公开的一些实施例的具有输入/输出端口约束存储器子系统控制器的存储器子系统的框图，所述控制器实施I/O扩展器以增加存储容量。
图3是说明根据本公开的一些实施例的在具有输入/输出端口约束存储器子系统控制器的存储器子系统中使用以增加存储容量的I/O扩展器的框图。
图4A是说明根据本公开的一些实施例的用于存储器子系统中的I/O扩展器的扩展通道选择的框图。
图4B是说明根据本公开的一些实施例的用于存储器子系统中的I/O扩展器的扩展通道选择的时序图。
图5是根据本公开的一些实施例的具有输入/输出端口约束存储器子系统控制器以增加存储容量的存储器子系统中的I/O扩展器操作的实例方法的流程图。
图6是其中本公开的实施例可操作的实例计算机系统的框图。
具体实施方式
本公开的方面是针对用于具有输入/输出端口约束存储器子系统控制器的存储器子系统的容量扩展。存储器子系统可以是存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可以利用包含一或多个存储器组件的存储器子系统，所述一或多个存储器组件例如存储数据的存储器装置。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。
存储器子系统可包含可存储来自主机系统的数据的多个存储器装置。非易失性存储器装置的一个实例是与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。存储器子系统包含存储器子系统控制器，其可与存储器装置通信以执行如在存储器装置处读取数据、写入数据或擦除数据等操作和其它此类操作。下文结合图1更详细地描述存储器子系统控制器。
主机系统可将存取请求(例如，写入命令、读取命令)发送到存储器子系统，以例如在存储器子系统处的存储器装置上存储数据以及从存储器子系统上的存储器装置读取数据。如由主机请求指定的待读取或写入的数据在下文中被称作“主机数据”。主机请求可包含用于主机数据的逻辑地址信息(例如，逻辑块地址(LBA)、名称空间)，其是主机系统与主机数据相关联的位置。逻辑地址信息(例如，LBA、名称空间)可为主机数据的元数据的部分。元数据与主机数据一起在下文中被称作“有效负载”。用于错误校正的元数据、主机数据和奇偶校验数据可共同地形成错误校正码(ECC)码字。元数据还可包含数据版本(例如用以区分所写入的数据的老化程度)、有效位图(其LBA或逻辑传送单元含有有效数据)等。
存储器装置中的每一个可以包含一或多个存储器单元阵列。存储器单元(“单元”)是存储信息的电子电路。取决于单元类型，单元可存储一或多个二进制信息位，且具有与所存储的位数相关的各种逻辑状态。逻辑状态可由二进制值(例如“0”和“1”)或这些值的组合表示。举例来说，单电平单元(SLC)可以存储一个信息位且具有两个逻辑状态。
存储器子系统可发起媒体管理操作，其可包含例如对存储在存储器装置上的主机数据执行例如写入操作或读取操作。举例来说，存储器子系统可将先前写入的主机数据从存储器装置上的位置重写到与写入刷新操作的部分相同的位置或新位置。在另一实例中，媒体管理操作可包含重读存储在存储器装置上的主机数据作为读取刷新操作的部分。下文中的“用户数据”通常指代主机数据和重写为媒体管理的部分的数据。下文中的“系统数据”是指由存储器子系统产生和/或维护以用于响应于主机请求而进行操作和用于媒体管理的数据。系统数据的实例包含但不限于系统表(例如，逻辑到物理地址映射表)、来自记录的数据、暂存(scratch pad)数据等。
主机系统的演进的存储需要是在较低成本下寻求具有增加的容量和性能的存储器子系统。存储器子系统控制器(例如，芯片上系统(SoC))可为极昂贵的组件。因此，减少存储器子系统的成本的一种方法是减少存储器子系统控制器的大小，例如通过限制存储器子系统控制器中的主机输入/输出(I/O)端口和通道的数目。然而，此端口约束存储器子系统控制器限制了存储器子系统的可用容量。
常规解决方案已尝试解决此问题，方法是在每一主机通道中使用简单的开关(例如，无源扩展器)来增加可连接到每一主机通道的存储器装置的数目。虽然此方法可增加存储器子系统的容量，但对应主机通道上仍然存在额外存储器装置的全阻抗负载。此增加的负载可影响通道上的最大操作数据传送速率，从而因过量的信号反射和信号完整性问题导致性能下降。降级的性能对于许多主机系统应用是不可接受的。
本公开的方面通过实现用于具有I/O端口约束存储器子系统控制器的存储器子系统的容量扩展来解决以上和其它缺陷。改进的存储器子系统包含减少存储器子系统控制器的主机通道上的加载的缓冲方案，进而允许较高速度操作，同时仍以较低成本存储器子系统控制器提供存储容量扩展。在一个实施例中，存储器子系统在现有主机通道中的每一个中包含一或多个I/O扩展器(IOE)。每一I/O扩展器可支持至多四个扩展通道，其中每一扩展通道可支持至多四个存储器装置(例如，NAND存储器裸片)。因此，每一I/O扩展器可支持至多16个单独存储器装置，同时提供不会增加存储器子系统控制器的现有主机通道上的阻抗负载的缓冲方案。取决于实施例，每一主机通道可包含多个I/O扩展器，例如两个I/O扩展器(即，32个存储器装置)或甚至至多四个I/O扩展器(即，64个存储器装置)。由于主机通道上不存在额外存储器装置的阻抗负载，因此存储器子系统控制器仍可以对于主机系统操作可接受的最大数据速率利用主机通道。因此，可使额外存储器容量可用于主机系统，而不需要在存储器子系统控制器中包含额外主机通道。
图1示出根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。
存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、NVM快速(NVMe)驱动器，和硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)，和非易失性双列直插式存储器模块(NVDIMM)。
计算环境100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。主机系统120使用例如存储器子系统110以将数据写入到存储器子系统110和从存储器子系统110读取数据。如本文中所使用，“耦合到”通常指代组件之间的连接，其可以是间接通信连接或直接通信连接(例如不具有介入组件)，无论有线或无线，包含例如电连接、光学连接、磁性连接等连接。
主机系统120可以是计算装置，例如台式计算机、笔记本电脑、网络服务器、移动装置、载具(例如，飞机、无人机、火车、汽车或其它运输工具)、物联网(IoT)装置、嵌入式计算机(例如，包含在载具、工业设备或联网商用装置中的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取存储器组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。
存储器装置可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含“与非”(NAND)类型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器。3D交叉点存储器装置是可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变而执行位存储的非易失性存储器单元的交叉点阵列。另外，与许多基于快闪的存储器相反，交叉点非易失性存储器可进行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。
虽然描述了例如3D交叉点类型和NAND类型存储器的非易失性存储器组件，但存储器装置130可以基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、“或非”(NOR)快闪存储器，以及电可擦除可编程只读存储器(EEPROM)。
一种类型的存储器单元，例如，单电平单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多电平单元(MLC)、三电平单元(TLC)和四电平单元(QLC)可每单元存储多个位。在一些实施例中，特定存储器组件可包含存储器单元的SLC部分，以及MLC部分、TLC部分或QLC部分。存储器装置130的存储器单元可分组为可指代用于存储数据的存储器装置的单元的页或码字。对于一些类型的存储器(例如，NAND)，页可进行分组以形成块。一些类型的存储器，例如3D交叉点)，可跨裸片和通道将页分组以形成管理单元(MU)。
存储器子系统控制器115可以与存储器装置130通信以执行操作，例如，在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路以执行本文所描述的操作。存储器子系统控制器115可为微控制器、专用逻辑电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
存储器子系统控制器115可包含处理器(处理装置)117，其经配置以执行存储在本地存储器119中的指令。在所示的实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，其经配置以存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程的指令，包含处置存储器子系统110与主机系统120之间的通信。
在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然在图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一个实施例中，存储器子系统110可不包含存储器子系统控制器115，而是可依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
通常，存储器子系统控制器115可从主机系统120接收命令或操作，并且可以将命令或操作转换成指令或适当的命令以实现对存储器装置130的所需存取。存储器子系统控制器115可以负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑块地址和物理块地址之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统，以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路或组件。在一些实施例中，存储器子系统110可以包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。
在一些实施例中，存储器装置130包含本地媒体控制器135，其与存储器子系统控制器115结合操作以对存储器装置130的一或多个存储器单元执行操作。在一些实施例中，存储器装置130是受管理存储器装置，其为与用于在同一存储器装置封装内进行媒体管理的本地控制器(例如，本地控制器135)组合的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
在一个实施例中，本地媒体控制器135在耦合于存储器子系统控制器115与存储器装置130的各种存储器裸片之间的主机通道中的每一个中包含一或多个I/O扩展器(IOE)。举例来说，存储器装置130可包含多个个别NAND存储器裸片，其中每一I/O扩展器可支持至多四个扩展通道，其中每一扩展通道可支持至多四个NAND存储器裸片。因此，每一I/O扩展器可支持至多16个单独存储器裸片，同时提供不会增加存储器子系统控制器的现有主机通道上的阻抗负载的缓冲方案。在另一实施例中，I/O扩展器可实施于存储器装置130的另一部分中，或耦合于存储器子系统控制器115与存储器装置130之间的另一电路中。举例来说，在另一实施例中，存储器装置130可实际上表示可耦合到由I/O扩展器提供的扩展通道的单个存储器裸片，如在下文将更详细地描述。取决于实施例，每一主机通道可包含多个I/O扩展器，例如两个I/O扩展器(即，32个存储器装置)或甚至至多四个I/O扩展器(即，64个存储器装置)。由于主机通道上不存在额外存储器装置的阻抗负载，因此存储器子系统控制器仍可以对于主机系统120的操作可接受的最大数据速率利用主机通道。下文描述与存储器子系统110中的I/O扩展器的使用有关的另外细节。
图2是说明根据本公开的一些实施例的具有输入/输出端口约束存储器子系统控制器115的存储器子系统110的框图，所述控制器实施I/O扩展器220-222以增加存储容量。在一个实施例中，存储器子系统控制器115包含若干主机输入/输出端口，其各自具有对应主机通道。举例来说，图2所示的主机通道210可为连接到存储器子系统控制器115的多个主机通道中的一个。取决于实施例，存储器子系统控制器115可具有两个主机通道、四个主机通道、八个主机通道，或某一其它数目的主机通道。在主机输入/输出端口和主机通道的数目增加时，存储器子系统控制器的复杂性、成本和大小也增加。因此，可能需要限制存储器子系统控制器115中的主机输入/输出端口和通道的数目。
在一个实施例中，主机通道中的每一个可包含一或多个I/O扩展器(在本文中也被称为“I/O扩展器电路”)。举例来说，若干I/O扩展器220-222可连接到主机通道210。I/O扩展器220-222可例如实施于存储器装置130的本地媒体控制器135中。在其它实施例中，I/O扩展器220-222可实施在耦合于存储器子系统控制器115与存储器装置130之间的单独电路中，或在存储器子系统110中的别处。连接到存储器子系统控制器115的其它主机通道中的每一个也可具有某个数目的对应I/O扩展器、扩展通道和连接的存储器裸片。
取决于实施例，每一主机通道可包含一或多个I/O扩展器，例如一个I/O扩展器、两个I/O扩展器、三个I/O扩展器或四个I/O扩展器。每一I/O扩展器可支持至多四个扩展通道。举例来说，I/O扩展器220可包含扩展通道230、232、234和236。I/O扩展器222可类似地包含四个扩展通道238或某一其它数目的扩展通道，其各自耦合到某个数目的存储器裸片(未示出)。扩展通道中的每一个可支持至多四个存储器装置(例如，NAND存储器裸片)。在一个实施例中，存储器裸片240连接到扩展通道230，存储器裸片242连接到扩展通道232，存储器裸片244连接到扩展通道234，且存储器裸片246连接到扩展通道236。在一个实施例中，每一扩展通道连接到相同数目的存储器裸片。然而，在其它实施例中，来自同一I/O扩展器的每一扩展通道可连接到不同数目的存储器裸片。举例来说，一个扩展通道可以连接到两个存储器裸片，而另一扩展通道可以连接到四个存储器裸片。因此，每一I/O扩展器，例如I/O扩展器220，可支持至多16个单独存储器装置。如将在下文更详细地描述，每一I/O扩展器可提供不会增加与存储器子系统控制器115的现有主机通道210上的额外存储器裸片240、242、244、246相关联的阻抗负载的缓冲方案。
图3是说明根据本公开的一些实施例的在具有输入/输出端口约束存储器子系统控制器的存储器子系统中使用以增加存储容量的I/O扩展器220的框图。图3中示出的I/O扩展器220的结构和布局可表示存储器子系统110中的例如I/O扩展器222等其它I/O扩展器的结构和布局。在其它实施例中，其它I/O扩展器可具有某一其它结构和/或布局。在一个实施例中，I/O扩展器220包含经配置以耦合到例如主机通道210等对应主机通道的主机端口302，以及经配置以耦合到例如通道A、B、C、D等若干扩展通道的目标端口304，所述扩展通道可例如表示扩展通道230、232、234、236。I/O扩展器进一步包含第一组I/O缓冲器312，其可耦合到或形成主机端口302的至少一部分以在主机通道210上发送和接收信号，以及第二组I/O缓冲器314，其可耦合到或形成目标端口304的至少一部分且在扩展通道A、B、C、D上发送和接收信号。另外，I/O扩展器电路220包含耦合到第一组I/O缓冲器312和第二组I/O缓冲器314的选择电路320，以及使选择电路320能够在扩展通道A、B、C、D中的选定一个上路由信号的命令前进逻辑330。如上文所描述，扩展通道A、B、C、D中的每一个可耦合到存储器装置130中的存储器裸片的对应子组。
在一个实施例中，第一组I/O缓冲器312包含耦合到主机通道210的数据线(DQ)的I/O缓冲器对以及耦合到主机通道210的数据选通线(DQS)的I/O缓冲器对。由于数据线DQ和数据选通线DQS是双向路径，因此每一I/O缓冲器对中的一个缓冲器缓冲来自存储器子系统控制器115的传入信号，且每一I/O缓冲器对中的另一个缓冲器缓冲传出信号。类似地，第二组I/O缓冲器314包含耦合到扩展通道A的数据线(DQ)的I/O缓冲器对以及耦合到扩展通道A的数据选通线(DQS)的I/O缓冲器对。这些I/O缓冲器对中的每一个中的一个缓冲器缓冲发送到耦合到扩展通道A的存储器裸片的信号，且每一I/O缓冲器对中的另一个缓冲器缓冲从存储器裸片接收的信号。
在一个实施例中，命令处理逻辑330监视在主机通道210上接收的信号，确定在主机通道210上接收的信号是否对应于写入请求或读取请求，且选择性地启用第一组I/O缓冲器312和第二组I/O缓冲器314中的对应缓冲器。在一个实施例中，命令处理逻辑330跟踪命令循环状态以确保在合适方向上驱动共享总线DQ和DQS，且在用于传送序列的适当时间进行裸片上端接(ODT)。使用通过主机通道210在主机端口302处接收的特定控制信号(例如，来自ONFI接口)识别命令循环阶段(例如，地址循环、数据传送循环)，如本文将描述。DQ信号是用于传送地址、命令和数据进出I/O扩展器220的双向信号。CE_n是选择目标I/O扩展器的芯片启用信号。ALE是指示地址总线循环的地址锁存启用信号，且CLE是指示命令总线循环的命令锁存启用信号。DQS是用以选通数据线DQ上的数据传送的数据选通信号。RE是由存储器子系统控制器115发送以双态切换NAND数据传送以用于读取操作的读取启用信号。WE是控制命令和地址的锁存的写入启用信号，且WP是写入保护信号。
在一个实施例中，命令处理逻辑产生在适当时启用I/O扩展器220中的各种缓冲器的若干路径控制信号332。hp_drv_en是主机端口驱动启用信号，其能够驱动主机端口DQ和DQS以用于IOE到控制器传送(例如，读取页数据传送)。hp_odt_en是主机端口ODT启用信号，其启用主机端口DQ和DQS上的ODT以用于控制器到IOE传送(例如，编程页数据传送)。此信号可通过ODT是否启用以及是否需要ODT以用于对应命令来选通。tp_drv_en是目标端口驱动启用信号，其能够驱动目标端口DQ和DQS以用于IOE到NAND传送(例如，到NAND的命令/地址循环和编程页数据传送)。tp_odt_en是目标端口接收和ODT启用信号，其有条件地启用目标端口DQ和DQS上的ODT以用于NAND到IOE传送(例如，读取页数据传送)。此信号可通过ODT是否启用以及是否需要ODT以用于对应命令来选通。因此，当接收到写入请求时，命令处理逻辑330可断言hp_odt_en和tp_drive_en_A以启用分别来自第一组I/O缓冲器312和第二组I/O缓冲器314的对应I/O缓冲器。相反，当接收到读取请求时，命令处理逻辑330可断言tp_odt_en_A和hp_drv_en以启用分别来自第二组I/O缓冲器314和第一组I/O缓冲器312的对应I/O缓冲器。
在一个实施例中，在主机通道210上接收的信号包含I/O扩展器识别符和存储器地址。I/O扩展器识别符可唯一地识别耦合到同一主机通道的多个I/O扩展器当中的给定I/O扩展器，例如I/O扩展器220。存储器地址可唯一地识别耦合到所识别I/O扩展器的各种扩展通道A、B、C、D的多个存储器裸片当中的特定存储器裸片上的给定存储器位置。在一个实施例中，如在下文将相对于图4更详细地描述，命令处理逻辑330可将来自在主机通道210上接收的信号的I/O扩展器识别符和与I/O扩展器电路220相关联的卷识别符进行比较。响应于I/O扩展器识别符匹配卷识别符，命令处理逻辑330确定对应于存储器地址的存储器裸片且识别耦合到所确定存储器裸片的对应扩展通道。在一个实施例中，命令处理逻辑330将通道选择信号334应用于选择电路320(例如，多路复用器)以致使选择电路320在扩展通道A、B、C、D中的对应一个上路由所接收信号。类似地，通道选择信号334可致使选择电路320将来自扩展通道的信号路由回到目标端口302且到主机通道210上。
在一个实施例中，命令处理逻辑330是根据与例如ODT和驱动强度等等有关的配置值336来配置。使用ONFI命令执行用于主机端口302接口的ODT配置，同时可存在用于目标端口304接口的厂商定义的配置命令。此厂商定义的设定可跨所有扩展通道A、B、C、D应用。在一个实施例中，ODT可支持50、75和150欧姆端接。类似地，使用标准设定特征命令执行用于主机端口302接口的驱动强度，同时可存在用于目标端口304接口的厂商定义的地址。驱动强度可支持37.5和50欧姆端接。在一个实施例中，配置值是与存储器装置130中的存储器裸片的容量相关联的配置模板的部分。举例来说，配置模板可包含针对给定容量优化的预定义配置值(例如，用于ODT和驱动强度)。
图4A是说明根据本公开的一些实施例的用于存储器子系统中的I/O扩展器220的扩展通道选择的框图。在一个实施例中，扩展通道选择是基于由I/O扩展器220通过主机通道210从存储器子系统控制器115接收的经编码芯片启用(CE)信号以及用于IOE卷选择的IOE识别符信号(ADDR)。如图4A中说明，此配置可支持单个主机通道上的至多四个多分支I/O扩展器封装。enCE[0]是用于ONFI命令序列的芯片启用信号。enCE[2:1]是当在卷选择模式中未配置I/O扩展器220时使用的芯片启用信号且可指示特定扩展通道A、B、C、D。当在卷选择模式中配置I/O扩展器220时，可忽略enCE[2:1]，因为通道选择是基于ONFI命令信号中包含的卷识别符。enCE[3]是指示所接收命令在何处被引导到耦合到扩展通道或I/O扩展器220自身(例如，命令处理)的存储器裸片的芯片启用信号。
在一个实施例中，ADDR[1:0]是在封装外部(例如，直接在电路板上)联系到给定逻辑值的地址信号。所述地址信号提供唯一地识别I/O扩展器220的I/O扩展器识别符且可在卷选择模式中使用。在卷选择模式中，I/O扩展器220的命令处理逻辑330可将在主机通道210上接收的ONFI命令信号中包含的卷识别符和与I/O扩展器220相关联的I/O扩展器识别符进行比较。如果卷识别符匹配I/O扩展器识别符，那么命令处理逻辑330可确定ONFI命令信号经寻址到I/O扩展器220。如果卷识别符和I/O扩展器并不匹配，那么I/O扩展器220可忽略ONFI命令，因为其经寻址到耦合到主机通道210的不同I/O扩展器。因此，响应于卷识别符匹配I/O扩展器识别符，命令处理逻辑330可确定对应于在ONFI命令信号中包含的存储器地址的存储器裸片。多裸片堆叠(MDS)寻址允许多个裸片在主机通道210上共享共同芯片启用信号。通过MDS，寻址使用扩展“6地址循环”模式以支持每主机通道的共享共同芯片启用的四个或更多个LUN。寻址可经扩展为包含3位以对通道上的LUN地址进行编码。
图4B是说明根据本公开的一些实施例的用于存储器子系统中的I/O扩展器的扩展通道选择的时序图。在一个实施例中，在存储器子系统110的通电后即刻停用卷选择模式。在多分支应用中，存储器子系统控制器115可通过发出到存储器子系统中的所有I/O扩展器的设定特征命令来启用卷选择模式。在一个实施例中，I/O扩展器中的每一个无论其选择状态如何都在主机通道210上进行监听，以便检测卷选择命令。在一个实施例中，卷识别符包含IOE_SEL和CHN_SEL。命令处理逻辑330将命令的卷识别符(Vol_ID)与IOE_SEL和CHN_SEL值进行比较。如果IOE_SEL匹配接线到封装的IOE_ID，那么I/O扩展器应转变到所选择(即，作用中)状态，否则，IOE转变或保持于未选择的状态。CHN_SEL信号用以选择新激活的I/O扩展器上的扩展通道。在一个实施例中，卷选择命令作为正常ONFI命令由存储器子系统控制器115发送。如图4B所示，卷选择命令在先前选择的路径上前进。遵循命令，使先前扩展通道处于总线保持状态。所选择I/O扩展器在tSWITCH时间期间切换以启用新扩展通道路径，所述时间可经定义以确保最小时间大于tCAH/tCALH且最大时间小于tVDLY。由存储器子系统控制器115发出的下一NAND命令CMD2可经引导到新扩展通道。
图5是根据本公开的一些实施例的具有输入/输出端口约束存储器子系统控制器以增加存储容量的存储器子系统中的I/O扩展器操作的实例方法的流程图。方法500可由可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合的处理逻辑执行。在一些实施例中，方法500由例如图2-图4所示的I/O扩展器220等I/O扩展器执行。虽然以特定序列或次序展示，但是除非另外规定，否则可修改过程的次序。因此，应理解，所说明实施例仅为实例，且所说明过程可以不同次序进行，且一些过程可并行地进行。另外，在各个实施例中可以省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。
在操作510，处理逻辑在主机通道210上接收信号。在一个实施例中，所述信号是由存储器控制器子系统控制器115在主机通道210上发送的ONFI信号。存储器子系统110可为其中存在耦合到同一主机通道210的多个装置(例如，I/O扩展器电路)的多分支系统。因此，I/O扩展器电路中的每一个可接收相同信号。在一个实施例中，所述信号包含可用以识别信号寻址到的I/O扩展器的卷识别符，以及可用以确定与所述I/O扩展器相关联的扩展通道和存储器裸片的存储器地址。
在操作520，处理逻辑确定所述信号经寻址到I/O扩展器220。在一个实施例中，I/O扩展器220的命令处理逻辑330可将来自在主机通道210上接收的信号的卷识别符和与I/O扩展器电路220相关联的I/O扩展器识别符进行比较。如果卷识别符匹配I/O扩展器识别符，那么命令处理逻辑330可确定ONFI命令信号经寻址到I/O扩展器220。如果卷识别符和I/O扩展器并不匹配，那么I/O扩展器220可忽略ONFI命令，因为其经寻址到耦合到主机通道210的不同I/O扩展器。
在操作530，处理逻辑识别I/O扩展器220的对应扩展通道。响应于卷识别符匹配I/O扩展器识别符，命令处理逻辑可确定对应于存储器地址的存储器裸片。在一个实施例中，多裸片堆叠寻址方案允许多个裸片在主机通道210上共享共同芯片启用信号。因此，通过多裸片堆叠寻址，附接到多个扩展通道230、232、234、236的多个存储器裸片240、242、244、246可共享共同地址空间。因此，命令处理逻辑330可对在主机通道210上的信号中接收的存储器地址进行解码，且确定相关存储器裸片和所述存储器裸片附接到的对应扩展通道。
在操作540，处理逻辑选择性地启用对应于所选择扩展通道的I/O缓冲器。在一个实施例中，命令处理逻辑330确定ONFI命令是否对应于写入请求或读取请求，且因此产生路径控制信号332。当接收到写入请求时，命令处理逻辑330可断言hp_odt_en和to_drive_en_A以启用分别来自第一组I/O缓冲器312和第二组I/O缓冲器314的对应I/O缓冲器。当接收到读取请求时，命令处理逻辑330可断言tp_odt_en_A和hp_drv_en以启用分别来自第二组I/O缓冲器314和第一组I/O缓冲器312的对应I/O缓冲器。
在操作550，处理逻辑在所选择扩展通道上将信号路由到耦合到所选择扩展通道的所述多个存储器裸片的子组。在一个实施例中，命令处理逻辑330将通道选择信号334应用于选择电路320(例如，多路复用器)以致使选择电路320在扩展通道A、B、C、D中的对应一个上路由所接收信号。类似地，通道选择信号334可致使选择电路320将来自扩展通道的信号路由回到目标端口302且到主机通道210上。
图6说明计算机系统600的实例机器，其中可执行一组指令以用于致使机器执行本文中所论述的方法中的任何一或多个。在一些实施例中，计算机系统600可对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用以执行控制器或其它组件的操作(例如，以执行指令以执行对应于图3的I/O扩展器220或命令处理逻辑330的操作)。在替代性实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(循序或以其它方式)指定待由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。
实例计算机系统600包含经由总线630彼此通信的处理装置602、主存储器604(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器606(例如，快闪存储器、静态随机存取存储器(SRAM)等)以及数据存储系统618。
处理装置602表示一或多个通用处理装置，例如微处理器、中央处理单元等等。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置602也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置602经配置以执行用于执行本文中所论述的操作和步骤的指令626。计算机系统600可进一步包含用以经由网络620通信的网络接口装置608。
数据存储系统618可包含机器可读存储媒体624(也称为计算机可读媒体)，其上存储有一或多个指令集626或体现本文中所描述的方法或功能中的任一或多种的软件。指令626还可在由计算机系统600执行期间完全或至少部分地驻留在主存储器604内和/或处理装置602内，主存储器604和处理装置602也构成机器可读存储媒体。机器可读存储媒体624、数据存储系统618和/或主存储器604可对应于图1的存储器子系统110。
在一个实施例中，指令626包含用以实施对应于图3的I/O扩展器220或命令处理逻辑330的功能性的指令。尽管在实例实施例中机器可读存储媒体624展示为单个媒体，但是应认为术语“机器可读存储媒体”包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。
然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可以指将计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据操控和变换为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理数量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这种计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM以及磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自连接到计算机系统总线。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以进行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中，本公开的实施例已经参照其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。

Claims (20)

1.一种存储器子系统，其包括：
存储器子系统控制器，其包括至少一个主机通道；
存储器装置，其包括多个存储器裸片；以及
至少一个输入/输出(I/O)扩展器电路，其耦合到所述存储器子系统控制器的所述至少一个主机通道和所述存储器装置，所述至少一个I/O扩展器电路包括：
一或多个I/O缓冲器，其用以在所述至少一个主机通道上发送和接收信号；
选择电路，其耦合到所述一或多个I/O缓冲器；以及
命令处理逻辑，其用以使所述选择电路能够在耦合到所述至少一个I/O扩展器电路的多个扩展通道中的选定一个上路由所述信号，其中所述多个扩展通道中的每一个耦合到所述多个存储器裸片的对应子组。
2.根据权利要求1所述的存储器子系统，其中所述一或多个I/O缓冲器包括：
第一I/O缓冲器对，其耦合到所述至少一个主机通道；以及
第二I/O缓冲器对，其耦合到所述多个扩展通道中的所述选定一个。
3.根据权利要求2所述的存储器子系统，其中所述命令处理逻辑经配置以：
监视在所述至少一个主机通道上接收的所述信号；
确定在所述至少一个主机通道上接收的信号是否对应于来自所述存储器子系统控制器的写入请求或读取请求；以及
选择性地启用所述第一I/O缓冲器对中的对应I/O缓冲器和所述第二I/O缓冲器对中的对应缓冲器。
4.根据权利要求3所述的存储器子系统，其中在所述至少一个主机通道上接收的所述信号包括卷识别符和存储器地址，且其中所述命令处理逻辑经配置以：
将来自在所述至少一个主机通道上接收的所述信号的所述卷识别符和与所述至少一个I/O扩展器电路相关联的I/O扩展器识别符进行比较；
响应于所述卷识别符匹配所述I/O扩展器识别符，确定对应于所述存储器地址的存储器裸片；以及
识别耦合到所述所确定存储器裸片的所述多个扩展通道中的所述选定一个。
5.根据权利要求1所述的存储器子系统，其中所述一或多个I/O缓冲器用以将所述至少一个主机通道上存在的阻抗负载限制于与所述多个扩展通道中的所述选定一个相关联的所述多个存储器裸片的所述对应子组的阻抗负载。
6.根据权利要求1所述的存储器子系统，其进一步包括：
多个I/O扩展器电路，其耦合到所述至少一个主机通道，其中所述多个I/O扩展器电路中的每一个耦合到四个扩展通道，其中所述多个I/O扩展器电路中的每一个的所述四个扩展通道中的每一个耦合到所述多个存储器裸片中的四个的对应子组。
7.根据权利要求1所述的存储器子系统，其中所述存储器子系统控制器包括多个主机通道，且进一步包括：
至少一个输入/输出扩展器电路，其耦合到所述多个主机通道中的每一个。
8.一种输入/输出(I/O)扩展器电路，其包括：
主机端口，其经配置以耦合到存储器子系统控制器的至少一个主机通道；
第一组I/O缓冲器，其耦合到所述主机端口以在所述至少一个主机通道上发送和接收信号；
选择电路，其耦合到所述第一组I/O缓冲器；
目标端口，其经配置以耦合到多个扩展通道，其中所述多个扩展通道中的每一个耦合到多个存储器裸片的对应子组；以及
命令处理逻辑，其用以使所述选择电路能够在所述多个扩展通道中的选定一个上路由所述信号。
9.根据权利要求8所述的I/O扩展器电路，其进一步包括：
第二组I/O缓冲器，其耦合到所述目标端口以在所述多个扩展通道上发送和接收信号。
10.根据权利要求9所述的I/O扩展器电路，其中所述命令处理逻辑经配置以：
监视在所述至少一个主机通道上接收的所述信号；
确定在所述至少一个主机通道上接收的信号是否对应于来自所述存储器子系统控制器的写入请求或读取请求；以及
选择性地启用所述第一组I/O缓冲器中的对应I/O缓冲器和所述第二组I/O缓冲器中的对应I/O缓冲器。
11.根据权利要求10所述的I/O扩展器电路，其中在所述至少一个主机通道上接收的所述信号包括卷识别符和存储器地址，且其中所述命令处理逻辑经配置以：
将来自在所述至少一个主机通道上接收的所述信号的所述卷识别符和与所述至少一个I/O扩展器电路相关联的I/O扩展器识别符进行比较；
响应于所述卷识别符匹配所述I/O扩展器识别符，确定对应于所述存储器地址的存储器裸片；以及
识别耦合到所述所确定存储器裸片的所述多个扩展通道中的所述选定一个。
12.根据权利要求8所述的I/O扩展器电路，其中所述第一组I/O缓冲器用以将所述至少一个主机通道上存在的阻抗负载限制于与所述多个扩展通道中的所述选定一个相关联的所述多个存储器裸片的所述对应子组的阻抗负载。
13.根据权利要求8所述的I/O扩展器电路，其中其中所述命令处理逻辑是基于与所述多个存储器裸片的容量相关联的命令模板根据用于所述主机端口和所述目标端口处的裸片上端接(ODT)的配置值来配置的。
14.一种存储器装置，其包括：
多个存储器裸片；以及
至少一个输入/输出(I/O)扩展器电路，其经配置以耦合到存储器子系统控制器的至少一个主机通道且耦合到所述多个存储器装置，所述至少一个I/O扩展器电路包括：
一或多个I/O缓冲器，经配置以在所述至少一个主机通道上发送和接收信号；
选择电路，其耦合到所述一或多个I/O缓冲器；以及
命令处理逻辑，其用以使所述选择电路能够在耦合到所述至少一个I/O扩展器电路的多个扩展通道中的选定一个上路由所述信号，其中所述多个扩展通道中的每一个耦合到所述多个存储器裸片的对应子组。
15.根据权利要求14所述的存储器装置，其中所述一或多个I/O缓冲器包括：
第一I/O缓冲器对，其经配置以耦合到所述至少一个主机通道；以及
第二I/O缓冲器对，其耦合到所述多个扩展通道中的所述选定一个。
16.根据权利要求15所述的存储器装置，其中所述命令处理逻辑经配置以：
监视在所述至少一个主机通道上接收的所述信号；
确定在所述至少一个主机通道上接收的信号是否对应于来自所述存储器子系统控制器的写入请求或读取请求；以及
选择性地启用所述第一I/O缓冲器对中的对应I/O缓冲器和所述第二I/O缓冲器对中的对应缓冲器。
17.根据权利要求16所述的存储器装置，其中在所述至少一个主机通道上接收的所述信号包括卷识别符和存储器地址，且其中所述命令处理逻辑经配置以：
将来自在所述至少一个主机通道上接收的所述信号的所述卷识别符和与所述至少一个I/O扩展器电路相关联的I/O扩展器识别符进行比较；
响应于所述卷识别符匹配所述I/O扩展器识别符，确定对应于所述存储器地址的存储器裸片；以及
识别耦合到所述所确定存储器裸片的所述多个扩展通道中的所述选定一个。
18.根据权利要求14所述的存储器装置，其中所述一或多个I/O缓冲器用以将所述至少一个主机通道上存在的阻抗负载限制于与所述多个扩展通道中的所述选定一个相关联的所述多个存储器裸片的所述对应子组的阻抗负载。
19.根据权利要求14所述的存储器装置，其中所述命令处理逻辑是基于与所述多个存储器裸片的容量相关联的命令模板根据用于至少一个I/O扩展器电路中的裸片上端接(ODT)的配置值来配置的。
20.根据权利要求14所述的存储器装置，其进一步包括：
多个I/O扩展器电路，其经配置以耦合到所述至少一个主机通道，其中所述多个I/O扩展器电路中的每一个耦合到四个扩展通道，其中所述多个I/O扩展器电路中的每一个的所述四个扩展通道中的每一个耦合到所述多个存储器裸片中的四个的对应子组。
CN202080080634.6A 2019-11-01 2020-10-30 用于存储器子系统的容量扩展 Pending CN114746942A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/672,321 US11119658B2 (en) 2019-11-01 2019-11-01 Capacity expansion channels for memory sub-systems
US16/672,321 2019-11-01
PCT/US2020/058152 WO2021087226A1 (en) 2019-11-01 2020-10-30 Capacity expansion for memory sub-systems

Publications (1)

Publication Number Publication Date
CN114746942A true CN114746942A (zh) 2022-07-12

Family

ID=75687274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080080634.6A Pending CN114746942A (zh) 2019-11-01 2020-10-30 用于存储器子系统的容量扩展

Country Status (6)

Country Link
US (2) US11119658B2 (zh)
JP (1) JP2023500823A (zh)
KR (1) KR20220079676A (zh)
CN (1) CN114746942A (zh)
DE (1) DE112020005395T5 (zh)
WO (1) WO2021087226A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11119658B2 (en) * 2019-11-01 2021-09-14 Micron Technology, Inc. Capacity expansion channels for memory sub-systems
US20230075279A1 (en) * 2021-09-07 2023-03-09 Micron Technology, Inc. Serial interface for an active input/output expander of a memory sub-system
KR20230085629A (ko) * 2021-12-07 2023-06-14 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911834B2 (en) 2006-05-15 2011-03-22 Apple Inc. Analog interface for a flash memory die
US9361955B2 (en) 2010-01-28 2016-06-07 Hewlett Packard Enterprise Development Lp Memory access methods and apparatus
US8626994B2 (en) * 2011-11-30 2014-01-07 Apple Inc. Systems and methods for improved communications in a nonvolatile memory system
CN105701040B (zh) 2014-11-28 2018-12-07 杭州华为数字技术有限公司 一种激活内存的方法及装置
TWI561028B (en) * 2015-06-12 2016-12-01 Synology Inc Method for managing a storage system, and associated apparatus
KR20170035103A (ko) 2015-09-22 2017-03-30 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US20200183622A1 (en) * 2018-12-07 2020-06-11 Micron Technology, Inc. Memory circuit package with adjustable active channel count
US11119658B2 (en) * 2019-11-01 2021-09-14 Micron Technology, Inc. Capacity expansion channels for memory sub-systems

Also Published As

Publication number Publication date
US20210132798A1 (en) 2021-05-06
US20210373763A1 (en) 2021-12-02
JP2023500823A (ja) 2023-01-11
WO2021087226A1 (en) 2021-05-06
KR20220079676A (ko) 2022-06-13
US11119658B2 (en) 2021-09-14
US11573703B2 (en) 2023-02-07
DE112020005395T5 (de) 2022-08-11

Similar Documents

Publication Publication Date Title
US11573703B2 (en) Capacity expansion for memory sub-system controllers having at least I/O expander circuit to limit impedance loads
US11669451B2 (en) Multi-plane switching of non-volatile memory
US11662939B2 (en) Checking status of multiple memory dies in a memory sub-system
US11604749B2 (en) Direct memory access (DMA) commands for noncontiguous source and destination memory addresses
US11726690B2 (en) Independent parallel plane access in a multi-plane memory device
US11709605B2 (en) Storing zones in a zone namespace on separate planes of a multi-plane memory device
KR20220157487A (ko) 메모리 서브시스템 제조 모드
US11699491B2 (en) Double interleaved programming of a memory device in a memory sub-system
US11243896B2 (en) Multiple pin configurations of memory devices
US20210191852A1 (en) Data block switching at a memory sub-system
US20230359390A1 (en) Configurable buffered i/o for memory systems
US11720490B2 (en) Managing host input/output in a memory system executing a table flush
US11681467B2 (en) Checking status of multiple memory dies in a memory sub-system
CN113126906A (zh) 用于存储器装置的元数据指示
US20240069738A1 (en) Accessing memory devices via switchable channels
CN113093990B (zh) 存储器子系统处的数据块切换
US11693597B2 (en) Managing package switching based on switching parameters
US20220113903A1 (en) Single memory bank storage for servicing memory access commands
US11847349B2 (en) Dynamic partition command queues for a memory device
CN115273925B (zh) 存储器子系统刷新
US20230409239A1 (en) Efficient command fetching in a memory sub-system
US20230058232A1 (en) Partition command queues for a memory device
US20230068580A1 (en) Memory device with multiple input/output interfaces

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination