CN115762604A - 内部时钟信令 - Google Patents

Abstract

本申请涉及内部时钟信令。一种方法包含在与存储器装置的多个存储器裸片当中的相应存储器裸片相关联的多个就绪/忙碌引脚R/B#当中选择特定的R/B#引脚。所述方法进一步包含在所述特定的R/B#引脚被设定为低的同时，通过所述多个存储器裸片当中的至少一个存储器裸片来接收指示存储器存取的执行的信令；以及在接收到指示所述存储器存取的执行的所述信令之后，起始内部定时信号，其中所述内部定时信号与由所述多个存储器裸片执行的操作的时序相关联。

Description

内部时钟信令

技术领域

本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及内部时钟信令。

背景技术

存储器子系统可包含存储数据的一或多个存储器装置。所述存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以将数据存储在存储器装置且从存储器装置检索数据。

发明内容

本公开的一方面提供一种用于内部时钟信令的方法，其中所述方法包括：在与存储器装置的多个存储器裸片当中的相应存储器裸片相关联的多个就绪/忙碌引脚(R/B#)当中选择特定的R/B#引脚；在所述特定的R/B#引脚被设定为低的同时，通过所述多个存储器裸片当中的至少一个存储器裸片来接收指示存储器存取的执行的信令；以及在接收到指示所述存储器存取的执行的所述信令之后，起始内部定时信号，其中所述内部定时信号与由所述多个存储器裸片执行的操作的时序相关联。

本公开的另一方面提供一种用于内部时钟信令的非暂时性计算机可读存储媒体，其包括指令，所述指令在由处理装置实行时使所述处理装置：在与存储器装置的多个存储器裸片当中的相应存储器裸片相关联的多个就绪/忙碌引脚(R/B#)当中选择主要R/B#引脚；将所述主要R/B#引脚设定为低状态；通过所述多个存储器裸片当中的至少一个存储器裸片来接收指示用于所述主要R/B#引脚的存储器存取的执行的信令；通过所述多个存储器裸片当中的所述至少一个存储器裸片来接收指示涉及所述多个存储器裸片当中的第一存储器裸片的所述存储器存取的执行的信令；通过所述多个存储器裸片当中的所述至少一个存储器裸片来接收指示涉及所述多个存储器裸片当中的第二存储器裸片的所述存储器存取的执行的信令；在接收到指示完成所述多个存储器裸片当中的所述第一存储器裸片的所述存储器存取的所述执行的信令之后，起始第一内部定时信号；以及在接收到指示完成所述多个存储器裸片当中的所述第二存储器裸片的所述存储器存取的所述执行的信令之后，起始第二内部定时信号。

本公开的另一方面提供一种用于内部时钟信令的系统，其中所述系统包括：多个存储器组件，其共享峰值电力特性，其中每一存储器组件与多个就绪/忙碌引脚(R/B#)当中的R/B#引脚相关联；以及处理装置，其以操作方式耦合到所述多个存储器组件，以：从所述多个R/B#引脚中选择特定的R/B#引脚以使所述多个存储器组件具有奇异状态；通过所述多个存储器裸片当中的至少一个存储器裸片来接收指示所述多个存储器组件的第一存储器组件的存储器存取的执行的信令；通过所述多个存储器裸片当中的所述至少一个存储器裸片响应于指示完成所述多个存储器组件的所述第一存储器组件的所述执行的信令而接收指示所述多个存储器组件的第二存储器组件的所述存储器存取的执行的信令；并且在接收到指示完成所述多个存储器组件的所述存储器存取的所述执行的所述信令之后，起始内部定时信号。

附图说明

将从下文给出的详细描述和从本公开的各种实施例的附图更充分地理解本公开。

图1示出根据本公开的一些实施例的包含存储器子系统的实例计算系统。

图2为根据本公开的一些实施例的对应于存储器子系统内部时钟信令的时序图。

图3为根据本公开的一些实施例的对应于存储器子系统内部时钟信令的时序图。

图4为根据本公开的一些实施例的对应于存储器子系统内部时钟信令的流程图。

图5为根据本公开的一些实施例的对应于用于存储器子系统内部时钟信令的方法的流程图。

图6为其中可操作本公开的实施例的实例计算机系统的框图。

具体实施方式

本公开的各方面涉及存储器子系统内部时钟信令，尤其涉及包含多个存储器裸片的存储器子系统，其中每一相应裸片与就绪/忙碌引脚(R/B#)相关联。存储器子系统可为存储系统、存储装置、存储器模块，或这些的组合。存储器子系统的实例是例如固态驱动器(SSD)之类的存储系统。下文结合图1等描述存储装置和存储器模块的实例。一般来说，主机系统可利用存储器子系统，所述存储器子系统包含一或多个组件，例如存储数据的存储器装置。主机系统可提供待存储在存储器子系统处的数据，且可请求待从存储器子系统检索的数据。

存储器装置可为非易失性存储器装置。非易失性存储器装置的一个实例是与非(NAND)存储器装置(也称为快闪技术)。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个裸片的封装。每一裸片可由一或多个平面组成。平面可分组为逻辑单元(LUN)。对于一些类型的非易失性存储器装置(例如，NAND装置)，每一平面由物理块组成。每一块由一组页组成。每一页由一组存储器单元(“单元”)组成。单元是存储信息的电子电路。下文中，块是指用于存储数据的存储器装置的单元，且可包含存储器单元群组、字线群组、字线或个别存储器单元。对于一些存储器装置，块(在下文中也被称为“存储器块”)是可擦除的最小区域。不可单独地擦除页，且只能擦除整个块。

存储器装置中的每一者可包含一或多个存储器单元阵列。取决于单元类型，单元可存储二进制信息的一或多个位，且具有与正存储的位数目相关的各种逻辑状态。逻辑状态可由例如“0”和“1”之类的二进制值或此类值的组合表示。存在各种类型的单元，例如单层级单元(SLC)、多层级单元(MLC)、三层级单元(TLC)和四层级单元(QLC)。例如，SLC可存储一个信息位且具有两个逻辑状态。

一些NAND存储器装置采用浮动栅极架构，其中基于位线与字线之间的相对电压变化来控制存储器存取。NAND存储器装置的其它实例可采用可包含使用字线布局的替换栅极架构，所述替换栅极架构可允许基于用于构造字线的材料的性质而在存储器单元内捕获对应于数据值的电荷。

在存储器装置的操作期间，R/B#引脚可用以指示存储器装置何时处理编程或擦除操作。R/B#引脚还可在读取操作期间用以指示何时将数据从存储器装置的存储器单元阵列传送到例如串行数据寄存器之类的寄存器中。在将适当命令写入到存储器装置之后，信号通常为高(例如，逻辑“1”值)，且转变到低(例如，逻辑“0”值)。信号引脚的开路漏极驱动器可使得多个R/B#输出能够为OR绑定的。一般来说，一些方法要求通过上拉电阻器断言R/B#信号以用于正确操作。在此类方法中，上拉电阻器通常位于印刷电路板(PCB)上、在含有存储器裸片的物理区域之外，所述存储器裸片是存储器装置的部分。

一般来说，如果NAND存储器装置正执行操作，例如峰值电力管理操作，那么在R/B#引脚上断言信令(例如，R/B#信号)以使R/B#引脚展现低状态。如本文中更详细地描述，存储器装置可包含多个存储器裸片，且每一相应存储器裸片可与就绪/忙碌引脚相关联。举例来说，每一存储器裸片可具有R/B#引脚以针对每一存储器裸片和/或针对一组存储器裸片中的每一存储器裸片接收对应R/B#信号。这可产生穿过PCB内的信号层的多个R/B#信号。此外，每一低R/B#信号的断言可触发内部时钟以开始存储器裸片内的同步。相反地，每一高R/B#信号的断言可触发内部时钟以暂停(例如，至少暂时地阻止产生同步或异步计时信号)其在存储器装置内的同步以便节省电力。结果，多个R/B#信号的存在可在装置内产生冲突，从而使得延迟执行存储器存取，且引发存储器裸片内以及最终存储器装置自身内的电力效率低下。

一些方法试图通过有效地将所有目标的R/B#引脚通常一起耦合(例如，“短接”)到单个内部时钟电路来耦合与多个目标(例如，由存储器子系统的特定信道寻址的存储器裸片组)相关联的R/B#引脚以缓解多个R/B#信号同时存在于PCB信号层中所带来的不利影响。通常，此类方法将目标的R/B#引脚“短接”在一起以最小化在涉及存储器装置的通电操作期间存在于PCB的信号层中的R/B#信号的数量。然而，涉及所有目标的R/B#引脚的此耦合可能不会有效地缓解上文所提及的多个R/B#信号路径的不利影响。举例来说，依赖于跨越多个目标的R/B#引脚的有效耦合的方法可能未能考虑存储器裸片跨目标的质量的变化、跨目标的存储器裸片的工作负载、跨其上安置有存储器裸片的PCB层的信号路径变化，和/或跨多个目标的交叉边界定时变化等等。

在此类方法中，R/B#引脚可有效地耦合在一起以“短接”多个目标的R/B#引脚，例如设置于单芯片或集成电路上的一组存储器裸片(例如，NAND封装)。尽管一些此类方法考虑到耦合存储器裸片的子集的作为NAND封装的部分的R/B#引脚，但一般采用对PCB的信号层的依赖来实现R/B#引脚的耦合，而不管NAND封装分层。也就是说，在一些方法中，一起分组为目标且设置于NAND封装中的与个别存储器裸片相关联的R/B#引脚通常需要物理信号路径(例如，物理导电路径，诸如PCB的信号层)以允许连接R/B#引脚以促进电耦合以实现R/B#引脚的电“短接”。结果，此类方法可能要求考虑到PCB布局被设计有这些具体性质。此外，因为此类方法依赖于PCB布局设计，所以可能难以或甚至不可能产生由可变数量的存储器裸片组成的不同峰值电力管理群组。

另外，上文所描述的方法还通常依赖于上拉电阻器(例如，位于PCB上的上拉电阻器)来控制供应到R/B#引脚的信令的量值。因为这些上拉电阻器通常位于PCB上，所以此类电阻器通常位于至少含有存储器装置的存储器裸片的物理区域之外。另外，一些方法的上拉电阻器可直接耦合到PCB的信号层，以便维持电耦合到R/B#引脚。虽然此配置可允许一或多个封装的R/B#引脚短接在一起，但此类方法可能无法解决其中有限PCB空间可用的情形、其中整个封装的R/B#引脚的耦合效率低下的情形，和/或其中执行峰值电力管理操作的情形。

本公开的各方面通过在与存储器裸片相关联的多个R/B#引脚当中指派主要R/B#引脚以与存储器装置和/或存储器子系统进行通信来解决以上和其它不足。在一些实施例中，可采用四个次要R/B#引脚，其中第五R/B#引脚被指派为主要R/B#引脚。与存储器裸片相关联的次要R/B#引脚(例如，在此非限制性实例中为四个R/B#引脚)可在主要R/B#引脚与存储器装置或存储器子系统进行通信之前传达到主要R/B#引脚。实施例不限于此，且在至少一个实施例中，主要R/B#引脚可在存储器装置和/或存储器子系统的初始配置周期期间或在初始化阶段期间与存储器装置和/或存储器子系统进行通信。在此类实施例中，次要R/B#引脚可在存储器装置和/或存储器子系统的初始配置周期或初始化阶段之后与存储器装置或存储器子系统进行通信。主要R/B#引脚的信号状态，无论是低还是高，可确定内部时钟的起始。存储器装置可在存取与次要R/B#引脚相关联的存储器裸片之前存取与主要R/B#引脚相关联的存储器裸片。相反地，存储器装置可在暂停存取与主要R/B#引脚相关联的存储器裸片之前暂停存取与次要R/B#引脚相关联的存储器裸片。为了节省PCB上的空间，用于主要R/B#存储器装置的电阻器(例如，上拉电阻器)可驻留于与主要R/B#相关联的存储器裸片上。如本文中所使用，术语“驻留于……上”是指某物物理上位于特定组件上。举例来说，电阻器驻留于PCB上是指其中电阻器物理地耦合到PCB或物理地位于PCB内的状况。术语“驻留于……上”可在本文中与例如“部署于……上”或“位于……上”之类的其它术语互换使用。

图1示出根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置、一或多个非易失性存储器装置(例如，存储器装置130)或这些的组合。

存储器子系统110可为存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡，以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，和各种类型的非易失性双列直插式存储器模块(NVDIMM)。

计算系统100可为计算装置，例如台式计算机、膝上型计算机、服务器、网络服务器、移动装置、交通工具(例如，飞机、无人驾驶飞机、火车、汽车或其它运输工具)、启用物联网(IoT)的装置、嵌入式计算机(例如，包含于交通工具、工业设备或联网的商业装置中的一者)，或包含存储器和处理装置的此类计算装置。

计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与……耦合”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，无介入组件)，无论有线或无线，包含例如电、光学、磁性等的连接。

主机系统120可包含处理器芯片组和由处理器芯片组执行的软件栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，SSD控制器)以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110，例如以将数据写入到存储器子系统110以及从存储器子系统110读取数据。

主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤信道、串行附接的SCSI(SAS)、小型计算机系统接口(SCSI)、双数据速率(DDR)存储器总线、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR)或任何其它接口。物理主机接口可用以在主机系统120与存储器子系统110之间传输数据。在存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供接口以用于在存储器子系统110与主机系统120之间传送控制、地址、数据以及其它信号。图1示出存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合来存取多个存储器子系统。

存储器装置130可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)类型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的变化来执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行就地写入操作，在所述操作中可在不事先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND类型快闪存储器包含例如二维NAND(2DNAND)和三维NAND(3D NAND)。

存储器装置130可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)可每单元存储多个位。在一些实施例中，存储器装置130中的每一者可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或这些的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为可指代用以存储数据的存储器装置的逻辑单元的页。在一些类型的存储器(例如，NAND)的情况下，可将页分组以形成块。

尽管描述了例如非易失性存储器单元的三维交叉点阵列和NAND类型存储器(例如，2D NAND、3D NAND)之类的非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器或存储装置，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器和电可擦除可编程只读存储器(EEPROM)。

存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置130进行通信以执行例如在存储器装置130处读取数据、写入数据或擦除数据之类的操作以及其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲器存储器或其组合。硬件可包含具有用以执行本文中所描述的操作的专用(即，硬编码)逻辑的数字电路系统。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。

存储器子系统控制器115可包含被配置成执行存储在本地存储器119中的指令的处理器117(例如，处理装置)。在所示出的实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，所述嵌入式存储器被配置成存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程的指令，所述操作包含处置存储器子系统110与主机系统120之间的通信。

在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已示出为包含存储器子系统控制器115，但是在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，而是可依赖于外部控制(例如，由外部主机提供，或由与存储器子系统分离的处理器或控制器提供)。

一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令以实现对存储器装置130的期望存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址、物理媒体位置等)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120进行通信。主机接口电路系统可将从主机系统接收到的命令转换成命令指令以存取存储器装置130以及将与存储器装置130相关联的响应转换成主机系统120的信息。

存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址并解码所述地址以存取存储器装置130。

在一些实施例中，存储器装置130包含与存储器子系统控制器115一起操作以对存储器装置130的一或多个存储器单元执行操作的本地媒体控制器135。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其为与用于相同存储器装置封装内的媒体管理的本地控制器(例如，本地控制器135)组合的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。

在一些实施例中，存储器装置130包含与主要R/B#134-1相关联的存储器裸片132-1。如图1中所展示，存在多个存储器裸片132-1、132-2、132-3至132-N，其中每一存储器裸片与R/B#引脚134-1、134-2、134-3至134-N中的相应者相关联。存储器裸片132-1、132-2、132-3至132-N中的一或多者可包括单个存储器裸片，和/或存储器裸片132-1、132-2、132-3至132-N中的一或多者可包括NAND存储器裸片的合集(例如，封装)。在一个实施例中，存储器装置130包含四个存储器裸片132-1、132-2、132-3和132-N，其中相应存储器裸片与相应次要R/B#引脚相关联，而主要存储器裸片132-1与主要R/B#引脚134-1相关联。可被称为“次要存储器裸片”的其它存储器裸片132-2、132-3至132-N可在主要存储器裸片132-1与存储器子系统110进行通信之前与主要存储器裸片132-1进行通信。存储器子系统110可在存取其它存储器裸片132-2、132-3至132-N之前存取主要存储器裸片132-1。相反地，存储器子系统110可在暂停执行涉及主要存储器裸片132-1的存储器存取请求之前暂停执行涉及存储器裸片132-2、132-3至132-N的存储器存取请求。然而，实施例不限于此，且在至少一个实施例中，主要R/B#引脚可在存储器装置和/或存储器子系统的初始配置周期期间或在初始化阶段期间与存储器装置和/或存储器子系统进行通信。在此类实施例中，次要R/B#引脚可在存储器装置和/或存储器子系统的初始配置周期或初始化阶段之后与存储器装置或存储器子系统进行通信。

存储器子系统110可包含存储器存取控制组件113。尽管图1中未展示，但为了不混淆图式，存储器存取控制组件113可包含各种电路以促进主要R/B#引脚134-1的选择、R/B#信号在R/B#引脚134上的断言和/或涉及存储器装置130的存储器存取请求的测序。在一些实施例中，存储器存取控制组件113可包含呈ASIC、FPGA、状态机的形式的专用电路系统，和/或可允许存储器存取控制组件113安排和/或执行操作以选择性地执行本文中所描述的操作的其它逻辑电路系统。

在一些实施例中，存储器子系统控制器115包含存储器存取控制组件113的至少一部分。举例来说，存储器子系统控制器115可包含被配置成执行存储于本地存储器119中的用于执行本文中所描述的操作的指令的处理器117(处理装置)。在一些实施例中，存储器存取控制组件113是主机系统110、应用程序或操作系统的部分。

在非限制性实例中，设备(例如，计算系统100)可包含存储器子系统110。存储器子系统110可包含多个存储器裸片132-1、132-2至132-N。尽管展示为一群离散存储器裸片132-1至132-N，但实施例不限于此，且存储器装置130可包含多组或多群组存储器裸片。每一相应存储器裸片可与多个就绪/忙碌引脚(R/B#)134-1至134-N当中特定的R/B#引脚相关联。存储器裸片132-1、132-2至132-N可参与峰值电力管理操作(例如，选择主要R/B#引脚、接收指示涉及存储器裸片的存储器存取的信令，以及起始内部时钟)。处理装置(例如，处理器117和/或本地媒体控制器135)可耦合到存储器装置130，且可执行包括在与相应存储器裸片132-1、132-2至132-N相关联的多个R/B#引脚134-2至134-N当中选择与特定的存储器裸片(例如，存储器裸片132-1)相关联的主要R/B#引脚134-1的操作。举例来说，存储器裸片132-1可充当主要存储器裸片且可与主要R/B#引脚134-1相关联，而次要存储器裸片132-2、132-3至132-N可与相应次要R/B#引脚134-2至134-N相关联。在主要R/B#引脚被设定为低的同时，处理装置可从至少一个存储器裸片132-1、132-2至132-N接收指示存储器存取的执行的信令。处理装置可通过驻留于存储器裸片132-1、132-2至132-N中的至少一者上的电阻器136来接收指示存储器存取的信令。在一些实施例中，可通过执行涉及存储器裸片132-1、132-2至132-N的存储器存取而将主要R/B#引脚134-1设定为低状态。

处理装置可在开始执行涉及具有与存储器裸片132-1相关联的主要R/B#引脚134-1的所述存储器裸片的存储器存取之后开始执行涉及与相应次要R/B#引脚134-2至134-N相关联的存储器裸片132-2至132-N(例如，次要存储器裸片)的存储器存取。举例来说，可在存取具有与次要存储器裸片132-2至132-N相关联的次要R/B#引脚134-2至134-N的所述次要存储器裸片之前存取具有主要R/B#引脚134-1的存储器裸片132-1。在此实例中，在已接收到指示用于主要R/B#引脚134-1的存储器存取的执行的信令之后，处理装置可接收指示用于次要R/B#引脚134-2至134-N的存储器存取的执行的信令。当涉及次要存储器裸片132-2至132-N的相应裸片的存储器存取完成时，主要R/B#引脚134-1可被设定为高。当主要R/B#引脚134-1被设定为高时，可暂停执行存储器存取。然而，在暂停执行存储器存取时使用逆序。举例来说，处理装置可在暂停执行涉及与主要R/B#引脚134-1相关联的存储器裸片132-1的存储器存取之前暂停执行涉及与次要R/B#引脚134-2至134-N相关联的次要存储器裸片132-2至132-N的存储器存取。在一些实施例中，可在接收指示存储器存取的执行的信令之后起始内部时钟信号。内部定时信号可与由存储器裸片132-1、132-2至132-N执行的操作的时序相关联。在一些实施例中，可仅响应于主要R/B#引脚134-1被设定为低电力状态而起始与存储器裸片132-1、132-2至132-N的操作的时序相关联的内部时钟信号。因而，处理装置可在执行涉及存储器裸片132-1、132-2至132-N的存储器存取之前检查主要R/B#引脚134-1的电力状态。

在一个非限制性实例中，主要R/B#引脚134-1在执行存储器裸片132-1、132-2至132-N的存储器存取期间被设定为低电力状态。处理装置可通过存储器裸片132-1、132-2至132-N中的至少一者来接收指示与主要R/B#引脚134-1相关联的存储器裸片132-1的存储器存取的执行的信号。处理装置可接着通过存储器裸片132-1、132-2至132-N中的至少一者来接收指示涉及第一存储器裸片(例如，存储器裸片132-1)的存储器存取的执行的信令。处理装置可通过存储器裸片132-1、132-2至132-N中的至少一者来进一步接收指示涉及第二存储器裸片(例如，存储器裸片132-2)的存储器存取的执行的信令。在执行第一存储器裸片(例如，存储器裸片132-1)的存储器存取之后，可起始第一内部定时信号。举例来说，可在指示完成第一存储器裸片(例如，存储器裸片132-1)的存储器存取的执行的信令之后起始第一内部定时信号。在执行第二存储器裸片(例如，存储器裸片132-2)的存储器存取之后，可起始第二内部定时信号。举例来说，可在接收指示完成第二存储器裸片(例如，存储器裸片132-2)的存储器存取的执行的信令之后起始第二内部定时信号。在一些实施例中，处理装置可同时开始第一存储器裸片(例如，存储器裸片132-1)和第二存储器裸片(例如，存储器裸片132-2)的操作。举例来说，第一存储器裸片(例如，存储器裸片132-1)和第二存储器裸片(例如，存储器裸片132-2)的存储器存取的执行可同时(或大体上同时)发生，以使得第一存储器裸片和第二存储器裸片的存储器存取的完成可同时发生，进而使第一内部定时信号和第二定时信号同时(或大体上同时)起始。如本文中所使用，术语“大体上”意指特性不需要是绝对的，而是足够接近以便实现所述特性的优点。举例来说，“大体上同时”不限于绝对同时并且可包含意图为同时但由于制造限制可能并不精确同时的时序。举例来说，由于可由各种接口(例如，DDR与PCIe)展现的读取/写入延迟，“大体上同时”执行的存储器存取(例如，读取或写入操作)可能不会在完全相同的时间完成。举例来说，操作可在足够接近以便起作用的时间完成，以使得数据传送在相近的时间点完成。然而，在一些实施例中，可同时开始第一内部定时信号和第二定时信号的起始，以使得在大体上同时的时间点起始第一内部定时信号和第二定时信号。

在一些实施例中，在存储器子系统110的不同物理信道上独立地接收指示涉及存储器裸片132-1、132-2至132-N的存储器存取的执行的信令，且因此可由处理装置同时存取存储器裸片132-1、132-2至132-N。举例来说，处理装置可同时接收指示涉及存储器裸片132-1、132-2至132-N的存储器存取的执行的信令。存储器裸片132-1、132-2至132-N和其相应R/B#引脚134-1、134-2至134-N也可互斥地起作用。举例来说，处理装置可接收指示涉及互斥的存储器裸片132-1、132-2至132-N和相应R/B#引脚134-1、134-2至134-N的存储器存取的执行的信令。

在另一非限制性实例中，系统(例如，计算系统100)可包含存储器子系统110，所述存储器子系统包括共享峰值电力管理特性的多个存储器组件(例如，存储器装置130内的多个裸片132-1、132-2至132-N)。在此实例中，每一存储器组件(例如，存储器裸片132-1)可与多个R/B#引脚134-2至134-N当中特定的R/B#引脚(例如，R/B#引脚134-1)相关联。处理装置(例如，处理器117和/或本地媒体控制器135)可耦合到存储器组件，且可执行包括从多个R/B#引脚134-1、134-2至134-N中选择特定的R/B#引脚(例如，R/B#引脚134-1)以具有用于多个存储器组件的奇异状态的操作。处理装置可通过多个存储器裸片132-1、132-2至132-N当中的至少一个存储器裸片(例如，存储器裸片132-1)来进一步接收指示涉及多个存储器组件(例如，存储器裸片132-1、132-2至132-N)的第一存储器组件(例如，存储器裸片132-1)的存储器存取的执行的信令。处理装置可通过多个存储器裸片132-1、132-2至132-N当中的至少一个存储器裸片(例如，存储器裸片132-1)来响应于指示完成涉及多个存储器组件的第一存储器组件(例如，存储器裸片132-1)的存储器存取的执行的信令而进一步接收指示涉及多个存储器组件的第二存储器组件(例如，存储器裸片132-2)的存储器存取的执行的信令。在指示完成涉及多个存储器组件的存储器存取的执行的信令之后，可起始内部时钟。处理装置可错开多个存储器组件的存储器存取的执行，以使得多个存储器组件的第二存储器组件(例如，存储器裸片132-2)在比执行涉及第一存储器组件(例如，存储器裸片132-1)的存储器存取延迟的时间开始执行所述存储器存取。举例来说，处理装置可在第一存储器组件(例如，存储器裸片132-1)的存储器存取已开始之后开始执行涉及第二存储器组件(例如，存储器裸片132-2)的存储器存取。

图2为根据本公开的一些实施例的对应于存储器子系统内部时钟信令的时序图221。如本文中所描述的操作可发生在由虚线示出的时戳处。存储器裸片群组1 231-1由多个存储器裸片(例如，本文图1中所示出的存储器裸片132-1至132-N的至少一部分)组成且与相应R/B#引脚(例如，本文图1中所示出的R/B#引脚134-1至134-N的至少一部分)相关联。存储器裸片群组2 231-N由多个存储器裸片(例如，本文图1中所示出的存储器裸片132-1至132-N的至少一部分)组成且与相应R/B#引脚(例如，本文图1中所示出的R/B#引脚134-1至134-N的至少一部分)相关联。然而，实施例不限于此，且尽管图2中未示出，但在本公开内涵盖多于两个存储器裸片群组或少于两个存储器裸片群组。如上文所描述，主要R/B#引脚233可选自与存储器裸片群组231-1至231-N相关联的R/B#引脚(例如，本文图1中所示出的R/B#引脚134-1至134-N的至少一部分)。

在操作223-1处，处理装置(例如，图1中的处理器117)可通过存储器裸片群组1231-1内的多个存储器裸片当中的至少一个存储器裸片来接收指示多个存储器裸片群组中的第一存储器组件(例如，存储器裸片群组1 231-1)的存储器存取的执行的信令。在操作225-1处，处理装置可通过存储器裸片群组1 231-1内的多个存储器裸片当中的至少一个存储器裸片来接收指示完成存储器裸片群组1 231-1的存储器存取的执行的信令。在一些实施例中，当存储器裸片群组1 231-1的存储器存取完成时，主要R/B#引脚233可被设定为高。当主要R/B#引脚被设定为高时，可暂停执行另一存储器存取。尽管未示出，但在存储器裸片群组1 231-1内可在操作223-1与操作225-1之间发生多个存储器存取操作。

在操作223-N处，处理装置可通过存储器裸片群组2 231-N内的多个存储器裸片当中的至少一个存储器裸片来接收指示多个存储器裸片群组中的最后存储器组件(例如，存储器裸片群组2 231-N)的存储器存取的执行的信令。在操作225-N处，处理装置可通过存储器裸片群组2 231-N内的多个存储器裸片当中的至少一个存储器裸片来接收指示完成存储器裸片群组2 231-N的存储器存取的执行的信令。在一些实施例中，当存储器裸片群组2231-N的存储器存取完成时，主要R/B#引脚233可被设定为高。当主要R/B#引脚被设定为高电力状态时，可暂停执行另一存储器存取。尽管未示出，但在存储器裸片群组2 231-N内可在操作223-1与操作225-1之间发生多个存储器存取操作。

在操作227处，处理装置可在接收多个存储器组件的存储器存取的执行完成的指示之后起始存储器裸片群组1 231-1和存储器裸片群组2 231-N内的内部定时信号。举例来说，处理装置可在操作225-N之后起始存储器裸片群组1 231-1和存储器裸片群组2231-N内的内部定时信号。可仅在主要R/B#引脚233被设定为低电力状态时起始用于多个存储器组件的内部时钟信号。举例来说，当主要R/B#引脚被设定为高电力状态时，不可起始内部时钟信号。在操作238处，处理装置可在内部时钟已在操作227中起始时恢复编程操作。

图3为根据本公开的一些实施例的对应于存储器子系统内部时钟信令的时序图331。如本文中所描述的操作可发生在由虚线示出的时戳处。在此实施例中，存储器裸片群组1 330-1由多个裸片(例如，本文结合图1示出的存储器裸片132-1、132-2、132-3和/或132-N)组成且与R/B#引脚(例如，本文结合图1示出的R/B#引脚134-1、134-2、134-3和/或134-N)相关联。存储器裸片群组2 330-N由多个裸片组成且与R/B#引脚相关联。然而，实施例不限于此，尽管未示出，但多个存储器裸片群组可存在于存储器裸片群组1 330-1与存储器裸片群组2 330-N之间。主要R/B#引脚333可选自与多个存储器裸片群组相关联的多个R/B#引脚。在一些实施例中，当存储器裸片群组1 330-1的存储器存取完成时，主要R/B#引脚333可在峰值电力管理操作期间被设定为低电力状态。在一些实施例中，存储器裸片群组1330-1和/或存储器裸片群组2 330-N可类似于本文图2中所示出的存储器裸片群组1 231-1和/或存储器裸片群组231-N。

在操作332-1处，处理装置(例如，图1中的处理器117)可通过存储器裸片群组1330-1内的多个存储器裸片当中的至少一个存储器裸片来接收指示多个存储器裸片群组中的第一存储器裸片群组1 330-1的存储器存取的执行的信令。在操作332-N处，处理装置可通过存储器裸片群组2 330-N内的多个存储器裸片当中的至少一个存储器裸片来接收指示多个存储器裸片群组中的最后存储器裸片群组2 330-N的存储器存取的执行的信令。在一些实施例中，处理装置可同时开始存储器裸片群组1 330-1和存储器裸片群组2 330-N的操作。在一个实例中，操作332-1和操作332-N可同时发生。可在不同物理信道上独立地接收指示用于存储器裸片群组1 330-1和存储器裸片群组2 330-N的存储器存取的执行的信令，且因此存储器裸片群组1 330-1和存储器裸片群组2 330-N可由处理装置同时配置。

在操作334-1处，处理装置可通过存储器裸片群组1 330-1内的多个存储器裸片当中的至少一个存储器裸片来接收指示完成存储器裸片群组1 330-1的存储器存取的执行的信令。尽管未示出，但多个存储器存取操作可发生在存储器裸片群组1 330-1内的操作332-1与操作334-1之间。在操作334-N处，处理装置可通过存储器裸片群组2 330-N内的多个存储器裸片当中的至少一个存储器裸片来接收指示完成存储器裸片群组2 330-N的存储器存取的执行的信令。尽管未示出，但多个存储器存取操作可发生在存储器裸片群组2 330-N内的操作332-N与操作334-N之间。在其中存储器裸片群组1 330-1和存储器裸片群组2 330-N同时开始操作的实施例中，存储器裸片群组1 330-1和存储器裸片群组2 330-N的存储器存取的完成可同时发生，由此使第一内部定时信号339-1和第二定时信号339-N同时起始。

在操作339-1处，处理装置可在接收存储器裸片群组1 330-1的存储器存取的执行完成的指示之后起始用于存储器裸片群组1 330-1的第一内部定时信号。举例来说，处理装置可在操作334-1之后起始用于存储器裸片群组1 330-1的第一内部定时信号。在操作339-N处，处理装置可在接收存储器裸片群组2 330-N的存储器存取的执行完成的指示之后起始用于存储器裸片群组2 330-N的第二内部定时信号。举例来说，处理装置可在操作334-N之后起始用于存储器裸片群组2 330-N的第二内部定时信号。尽管未示出，但与存储器裸片群组1 330-1与存储器裸片群组2 330-N之间的多个存储器裸片群组的数目相对应的多个内部时钟可发生在操作339-1与操作339-N之间。在操作338处，处理装置可在第一内部时钟和第二内部时钟已起始时恢复编程操作。

图4为根据本公开的一些实施例的对应于存储器子系统内部时钟信令的流程图431。在操作453处，存储器裸片经启用以执行峰值电力管理操作。存储器裸片可类似于本文图1中所示出的存储器裸片132-1至132-N。在操作454处，至少一个R/B#引脚(例如，图1中所示出的R/B#引脚134-1至134-N中的至少一者)被设定为低，以便执行峰值电力管理操作。如上文所描述，当R/B#引脚被设定为高时，可暂停执行涉及存储器裸片的存储器存取。

在操作455处，主存储器裸片(例如，本文图1中所示出的存储器裸片132-1)选自多个存储器裸片。主存储器裸片将与主要R/B#引脚(例如，本文图1中所示出的R/B#引脚134-1)相关联。尽管彼此相关联，但其可独立地起作用。举例来说，可互斥地接收指示用于存储器裸片和多个R/B#引脚的存储器存取的执行的信令。存储器子系统可在存取与多个R/B#引脚相关联的多个存储器裸片之前存取主存储器裸片。举例来说，在操作456处，在多个存储器裸片产生指示如在操作457-1、457-2至457-N中反映的存储器存取的执行的信号之前，主存储器裸片可产生指示涉及主存储器裸片的存储器存取的执行的信号。可由不同信道上的存储器子系统同时存取存储器裸片群组。存储器裸片群组还可独立地启用或停用。主存储器裸片可将内部指令提供到多个存储器裸片。举例来说，多个存储器裸片可依赖于来自主存储器裸片的指令以决定何时起始或停用峰值电力管理操作。在操作438处，存储器子系统可在第一内部时钟和第二内部时钟已起始时恢复例如NAND操作的执行。

图5为根据本公开的一些实施例的对应于用于存储器子系统内部时钟信令的方法560的流程图。方法560可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法560由处理装置和/或存储器子系统的存储器存取控制组件执行为峰值电力管理操作的部分。虽然以特定顺序或次序来展示，但除非另外指定，否则可修改过程的次序。因此，示出的实施例应仅作为实例理解，且示出的过程可以不同次序执行，并且一些过程可并行执行。此外，在各种实施例中可省略一或多个过程。因此，每个实施例中并非需要所有过程。其它过程流程是可能的。

在操作562处，可在与存储器子系统的多个存储器裸片当中的相应存储器裸片相关联的多个就绪/忙碌引脚(R/B#)当中选择特定的R/B#引脚。在一些实施例中，存储器子系统可类似于图1中所示出的存储器子系统110。如上文所描述，可选择多个R/B#引脚的主要R/B#引脚。每一相应R/B#引脚可与存储器子系统内的多个存储器裸片的存储器裸片相关联。

在操作564处，在特定的R/B#引脚被设定为低的同时，可从多个存储器裸片当中的至少一个存储器裸片接收指示存储器存取的执行的信令。主要R/B#引脚与多个存储器裸片的特定存储器裸片相关联。当主要R/B#引脚被设定为低时，可发生特定存储器裸片的存储器存取且可接收指示存储器存取的执行的信号。

在操作566处，可在接收指示存储器存取的执行的信令之后起始内部定时信号，其中所述内部定时信号与由多个存储器裸片执行的操作的时序相关联。可在完成多个存储器裸片的存储器存取的执行之后或在完成被指派有内部时钟的特定存储器裸片的存储器存取的执行之后接收内部定时信号。

图6为其中可操作本公开的实施例的实例计算机系统600的框图。举例来说，图6示出计算机系统600的实例机器，在所述计算机系统内可执行用于使机器执行本文中所论述的方法中的任何一或多者的一组指令。在一些实施例中，计算机系统600可对应于包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)的主机系统(例如，图1的主机系统120)，或者可用于执行控制器的操作(例如，实行操作系统以执行对应于图1的存储器存取控制组件113的操作)。在替代性实施例中，机器可连接(例如，联网)到LAN、企业内部网、外联网和/或因特网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的资格进行操作。

机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定待由机器采取的动作的一组指令的任何所述机器。此外，尽管示出单个机器，但术语“机器”还应被理解为包含机器的任何合集，所述机器单独地或联合地执行一组(或多组)指令以执行本文中所论述的方法中的任何一或多者。

实例计算机系统600包含处理装置602、主存储器604(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，诸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)，等等)、静态存储器606(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及经由总线631彼此通信的数据存储系统618。

处理装置602表示一或多个通用处理装置，例如微处理器、中央处理单元等等。更确切地说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置602还可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等等。处理装置602被配置成实行用于执行本文中所论述的操作和步骤的指令626。计算机系统600可进一步包含网络接口装置608以经由网络620进行通信。

数据存储系统618可包含机器可读存储媒体624(也被称为计算机可读媒体)，在所述机器可读存储媒体上存储有一或多组指令626或体现本文中所描述的方法或功能中的任何一或多者的软件。指令626还可在其由计算机系统600执行期间完全或至少部分地驻留在主存储器604内和/或处理装置602内，主存储器604和处理装置602也构成机器可读存储媒体。机器可读存储媒体624、数据存储系统618和/或主存储器604可对应于图1的存储器子系统110。

在一个实施例中，指令626包含用于实施对应于存储器存取控制组件(例如，图1的存储器存取控制组件113)的功能性的指令。尽管在实例实施例中将机器可读存储媒体624展示为单个媒体，但术语“机器可读存储媒体”应被认为包含单个媒体或存储一或多组指令的多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的一组指令且使机器执行本公开的方法中的任何一或多者的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。

已关于对计算机存储器内的数据位的操作的算法和符号表示而呈现先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。算法在这里并且通常被认为是产生期望结果的自洽的一系列操作。所述操作是需要对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已证明将这些信号称为位、值、元件、符号、字符、项、编号等是方便的。

然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅为应用于这些量的方便标记。本公开可指计算机系统或类似电子计算装置的动作和过程，其将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操控并变换为类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。

本公开还涉及用于执行本文中的操作的设备。此设备可出于预期目的而专门构造，或其可包含通过存储在计算机中的计算机程序而被选择性地激活或重新配置的通用计算机。这种计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。

本文中呈现的算法和显示器本质上并不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以执行所述方法的更专用设备是方便的。将如下文描述中所阐述的那样来呈现用于多种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施本文中所描述的本公开的教示。

本公开可被提供为计算机程序产品或软件，其可包含其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。

在前述说明书中，已参考本公开的具体实例实施例描述了本公开的实施例。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广泛精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待本说明书和图式。

Claims (16)

1.一种用于内部时钟信令的方法，其包括：

在与存储器装置(130)的多个存储器裸片(132-1至132-N)当中的相应存储器裸片相关联的多个就绪/忙碌引脚R/B#(134-1至134-N)当中选择特定的R/B#引脚(134-1)；(562)

在所述特定的R/B#引脚(134-1)被设定为低的同时，通过所述多个存储器裸片(132-1至132-N)当中的至少一个存储器裸片(132-1)来接收指示存储器存取的执行的信令；(564)以及

在接收到指示所述存储器存取的执行的所述信令之后，起始内部定时信号，其中所述内部定时信号与由所述多个存储器裸片(132-1至132-N)执行的操作的时序相关联。(566)

2.根据权利要求1所述的方法，其中选择、接收和起始是作为涉及所述多个存储器裸片的峰值电力管理操作的部分而执行。

3.根据权利要求1所述的方法，其进一步包括通过驻留在所述多个存储器裸片上的电阻器来接收指示所述存储器存取的所述执行的信令。

4.根据权利要求1至3中任一项所述的方法，其进一步包括在对所述多个存储器裸片执行所述存储器存取之前检查所述特定的R/B#引脚的电力状态。

5.根据权利要求1至3中任一项所述的方法，其进一步包括在所述多个存储器裸片的所述相应存储器裸片完成所述存储器存取时将所述R/B#引脚设定为高。

6.根据权利要求1至3中任一项所述的方法，其进一步包括在不同物理信道上独立地接收指示用于所述多个存储器裸片的所述存储器存取的所述执行的所述信令。

7.一种用于内部时钟信令的非暂时性计算机可读存储媒体，其包括指令，所述指令在由处理装置实行时使所述处理装置：

在与存储器装置(130)的多个存储器裸片(132-1至132-N)当中的相应存储器裸片相关联的多个就绪/忙碌引脚R/B#(134-1至134-N)当中选择主要R/B#引脚(134-1)；

将所述主要R/B#引脚(134-1)设定为低状态；

通过所述多个存储器裸片(132-1至132-N)当中的至少一个存储器裸片(132-1)来接收指示用于所述主要R/B#引脚(134-1)的存储器存取的执行的信令；

通过所述多个存储器裸片(132-1至132-N)当中的所述至少一个存储器裸片(132-1)来接收指示涉及所述多个存储器裸片(132-1至132-N)当中的第一存储器裸片(132-1)的所述存储器存取的执行的信令；

通过所述多个存储器裸片(132-1至132-N)当中的所述至少一个存储器裸片(132-1)来接收指示涉及所述多个存储器裸片(132-1至132-N)当中的第二存储器裸片(132-2)的所述存储器存取的执行的信令；

在接收到指示完成所述多个存储器裸片(132-1至132-N)当中的所述第一存储器裸片(132-1)的所述存储器存取的所述执行的信令之后，起始第一内部定时信号；以及

在接收到指示完成所述多个存储器裸片(132-1至132-N)当中的所述第二存储器裸片(132-2)的所述存储器存取的所述执行的信令之后，起始第二内部定时信号。

8.根据权利要求7所述的非暂时性计算机可读存储媒体，其中：

在所述多个存储器裸片的所述存储器存取的所述执行期间，所述主要R/B#引脚被设定为低状态，并且

所述指令在实行时进一步使所述处理装置同时接收指示所述多个存储器裸片的所述存储器存取的执行的信令。

9.根据权利要求7所述的非暂时性计算机可读存储媒体，其中所述指令在由所述处理装置实行时进一步使所述处理装置同时配置所述多个存储器裸片。

10.根据权利要求7至9中任一项所述的非暂时性计算机可读存储媒体，其中所述指令在由所述处理装置实行时进一步使所述处理装置在执行与具有所述主要R/B#引脚的所述主要R/B#引脚相关联的所述存储器裸片的所述存储器存取之前暂停执行与所述多个R/B#引脚相关联的所述多个存储器裸片的所述存储器存取。

11.根据权利要求7至9中任一项所述的非暂时性计算机可读存储媒体，其中所述指令在由所述处理装置实行时进一步使所述处理装置在开始执行与所述主要R/B#引脚相关联的所述存储器裸片的所述存储器存取之后开始执行具有所述多个R/B#引脚的所述多个存储器裸片的所述存储器存取。

12.根据权利要求7至9中任一项所述的非暂时性计算机可读存储媒体，其中所述多个R/B#引脚由4个R/B#引脚组成，其中第5个R/B#引脚作为所述主要R/B#引脚。

13.根据权利要求7至9中任一项所述的非暂时性计算机可读存储媒体，其中所述指令在由所述处理装置实行时进一步使所述处理装置同时开始所述第一存储器裸片和所述第二存储器裸片的操作。

14.一种用于内部时钟信令的系统，其包括：

多个存储器组件(132-1至132-N)，其共享峰值电力特性，其中每一存储器组件(132-1)与多个就绪/忙碌引脚R/B#(134-1至134-N)当中的R/B#引脚(134-1)相关联；以及

处理装置，其以操作方式耦合到所述多个存储器组件(132-1至132-N)，以：

从所述多个R/B#引脚(134-1至134-N)中选择特定的R/B#引脚(134-1)以使所述多个存储器组件(132-1至132-N)具有奇异状态；

通过所述多个存储器裸片(132-1至132-N)当中的至少一个存储器裸片(132-1)来接收指示所述多个存储器组件(132-1)的第一存储器组件的存储器存取的执行的信令；

通过所述多个存储器裸片(132-1至132-N)当中的所述至少一个存储器裸片(132-1)响应于指示完成所述多个存储器组件(132-1至132-N)的所述第一存储器组件(132-1)的所述执行的信令而接收指示所述多个存储器组件(132-1至132-N)的第二存储器组件(132-2)的所述存储器存取的执行的信令；并且

在接收到指示完成所述多个存储器组件(132-1至132-N)的所述存储器存取的所述执行的所述信令之后，起始内部定时信号。

15.根据权利要求14所述的系统，其中所述处理装置错开所述多个存储器组件的所述存储器存取的执行，以使得所述多个存储器组件的所述第二存储器组件在比执行所述多个存储器组件的所述第一存储器组件的所述存储器存取延迟的时间开始执行所述存储器存取。

16.根据权利要求14所述的系统，其中仅响应于所述特定的R/B#引脚被设定为低而起始用于所述多个存储器组件的所述内部时钟信号。

Images