CN115443533A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN115443533A
CN115443533A CN202180030837.9A CN202180030837A CN115443533A CN 115443533 A CN115443533 A CN 115443533A CN 202180030837 A CN202180030837 A CN 202180030837A CN 115443533 A CN115443533 A CN 115443533A
Authority
CN
China
Prior art keywords
gate
plan
view
main
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180030837.9A
Other languages
English (en)
Inventor
大瀬智文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115443533A publication Critical patent/CN115443533A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0801—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08052—Shape in top view
    • H01L2224/08054—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08052—Shape in top view
    • H01L2224/08056—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0915—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/09152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0915—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/09153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0915—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/09154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/09155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Inverter Devices (AREA)

Abstract

本发明提供一种半导体模块，其具备主电路部、多个电路电极、多个主端子和多个导线，在各个半导体芯片中，晶体管部和二极管部在第二方向上具有长边，各个半导体芯片具有包含栅极侧端边的多个端边，各个栅极侧端边在俯视时朝向同一侧配置，多个主端子以在俯视时不夹着主电路部的方式相对于主电路部配置于同一侧，多个导线分别具有接合部，接合部的长边方向相对于第二方向具有角度。

Description

半导体模块
技术领域
本发明涉及半导体模块。
背景技术
以往，已知有利用导线将半导体芯片的主电极和电路电极连接的半导体模块(例如，参照专利文献1)。
专利文献1：日本特开2003-188378号公报
发明内容
技术问题
在半导体模块中，优选提高可靠性。
技术方案
为了解决上述课题，在本发明的一个方式中，提供一种半导体模块。半导体模块可以具备主电路部。主电路部的半导体芯片可以沿着第一方向排列配置有多个。半导体芯片可以包括晶体管部和二极管部，且在上表面设置有栅极焊盘和主电极。半导体模块可以具备多个电路电极。多个电路电极可以与多个半导体芯片的主电极连接。半导体模块可以具备多个主端子。多个主端子可以与多个电路电极连接。半导体模块可以具备多个导线。多个导线可以将多个主电极与多个电路电极连接。在各个半导体芯片中，晶体管部和二极管部可以在第二方向上具有长边。在各个半导体芯片中，晶体管部和二极管部可以沿着与第二方向垂直的第三方向交替地配置。各个半导体芯片可以具有多个端边，该多个端边包括在俯视时与栅极焊盘的距离最近的栅极侧端边。各个栅极侧端边可以在俯视时朝向同一侧配置。多个主端子可以以在俯视时不夹着主电路部的方式相对于主电路部配置于同一侧。多个导线可以分别具有与主电极连接的接合部。各个接合部可在俯视时具有长边方向。接合部的长边方向可相对于第二方向具有角度。
应予说明，上述的发明内容并未列举本发明的全部特征。另外，这些特征组的子组合也能够成为发明。
附图说明
图1是示出本发明的一个实施方式的半导体模块100的一例的图。
图2是示出半导体芯片40中的接合部26和栅极接合部28的配置的一例的图。
图3是示出半导体芯片40中的接合部26和栅极接合部28的配置的另一例的图。
图4是示出半导体芯片40中的接合部26和栅极接合部28的配置的另一例的图。
图5是示出半导体芯片40中的接合部26和栅极接合部28的配置的另一例的图。
图6是示出半导体芯片40中的接合部26和栅极接合部28的配置的另一例的图。
图7是示出半导体芯片40中的接合部26和栅极接合部28的配置的另一例的图。
图8是示出半导体芯片140中的接合部26和栅极接合部28的配置的一例的图。
图9是对俯视时的接合部26的主要部分进行说明的图。
图10是对侧视时的接合部26的主要部分进行说明的图。
图11是示出俯视时的接合部26的形状的一例的图。
图12是示出俯视时的接合部26的形状的一例的图。
图13是示出俯视时的接合部26的形状的一例的图。
图14是示出比较例的半导体芯片240中的接合部26和栅极接合部28的配置的一例的图。
符号说明
10…树脂壳体、20…主电路绝缘基板、22…主端子电路部、24…电路电极、26…接合部、27…导线、28…栅极接合部、29…栅极导线、30…控制电路部、31…前端部、32…颈部、40…半导体芯片、48…栅极流道、50…主电路部、60…主电极、61…第一部分、62…第二部分、70…晶体管部、80…二极管部、84…贯通孔、86…主端子、88…控制端子、90…焊盘区、92…边缘终端结构部、94…空间、100…半导体模块、101…端边、102…端边、103…栅极侧端边、104…端边、105…角、106…角、107…长边方向、108…栅极长边方向、109…方向、110…方向、116…栅极焊盘、140…半导体芯片、240…半导体芯片。
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书的发明。另外，实施方式中说明的特征的组合并不一定全部是发明的技术方案所必须的。应予说明，在本说明书和附图中，对实质上具有同一功能、同一构成的要素，通过标注同一符号而省略重复说明，另外，对于与本发明没有直接关系的要素省略图示。另外，在一个附图中，对具有同一功能、同一构成的要素代表性地标注符合，关于其他，有时省略符合。
在本说明书中，将与半导体芯片的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向并不限于重力方向或安装半导体模块时的方向。
在本说明书中，有时使用X轴、Y轴和Z轴的正交坐标轴来说明技术事项。正交坐标轴只不过确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定地表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向是相互反向的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。在本说明书中，将与半导体芯片的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体芯片的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，包括X轴和Y轴在内，有时将与半导体芯片的上表面和下表面平行的方向称为水平方向。
在本说明书中，在称作“相同”或“相等”的情况下，也可以包括具有由制造偏差等引起的误差的情况。该误差例如为10％以内。另外，在角度的差异为5度以内的情况下，设为角度相同。
图1是示出本发明的一个实施方式的半导体模块100的一例的图。半导体模块100可以作为逆变器或转换器等电力变换装置而发挥功能。半导体模块100具备树脂壳体10、主电路绝缘基板20、多个主端子电路部22、多个电路电极24、多个导线27、控制电路部30、主电路部50、多个主端子86、多个控制端子88。主电路部50是图1中的虚线所示的区域。在本说明书中，将设置主电路绝缘基板20的面中的正交轴设为X轴和Y轴，将与XY面垂直的轴设为Z轴。在图1中，示出XY面中的各部件的配置例。
在本例的半导体模块100中，在主电路绝缘基板20上配置多个电路电极24和主电路部50。在图1的例子中，在主电路绝缘基板20的上表面配置有电路电极24-1、电路电极24-2、电路电极24-3和电路电极24-4。电路电极24可以通过将铜板或铝板、或者对这些材料实施了镀覆而得的板直接接合或经由钎料层接合于氧化铝陶瓷、氮化硅陶瓷、氮化铝陶瓷等主电路绝缘基板20而构成。主电路绝缘基板20也可以在所述陶瓷中添加有氧化锆、氧化钇等。另外，电路电极24也可以是包含铜或铝中的至少任一方的合金。应予说明，主电路绝缘基板20和电路电极24也可以是在铜板、铝板等导电部件贴合绝缘片而成的。也就是说，主电路绝缘基板20和电路电极24可以是导电部件与绝缘部件成为一体的板状部件。
在主电路部50中，多个半导体芯片40沿着第一方向排列而配置。在本例中，第一方向是指X轴方向。在图1中，半导体芯片40-1、半导体芯片40-2、半导体芯片40-3、半导体芯片40-4、半导体芯片40-5和半导体芯片40-6沿着X轴方向排列而配置。半导体芯片40配置于电路电极24的上表面。在本例中，半导体芯片40-1、半导体芯片40-2和半导体芯片40-3配置于电路电极24-1的上表面。另外，半导体芯片40-4配置于电路电极24-2的上表面。半导体芯片40-5配置于电路电极24-3的上表面。半导体芯片40-6配置于电路电极24-4的上表面。在半导体芯片40配置于电路电极24的上表面的情况下，半导体芯片40的背面电极(未图示)可以与电路电极24的上表面连接。作为一例，半导体芯片40的背面电极是集电极。在本例中，半导体芯片40是将绝缘栅双极型晶体管(IGBT)、FWD(Free Wheel Diode，续流二极管)等二极管组合而成的RC(Reverse Conducting，反向导通)-IGBT。
控制电路部30经由栅极导线29(参照图2)与半导体芯片40的栅极焊盘116(参照图2)连接。控制电路部30通过控制施加到半导体芯片40的栅极焊盘116的电压来控制半导体芯片40。控制电路部30经由控制端子88与外部电极连接。应予说明，在图1中，省略了控制电路部30的电路结构。
多个主端子电路部22经由电路电极24和导线27与多个半导体芯片40的主电极60(参照图2)或背面电极连接。多个主端子86可以与多个电路电极24连接。多个电路电极24可以与多个半导体芯片40的主电极60连接。多个主端子86可以与多个半导体芯片40的主电极60或背面电极连接。主端子电路部22可以经由主端子86与外部电极连接。通过主端子电路部22与半导体芯片40的主电极60或者背面电极连接，能够在半导体模块100中控制流过主端子86的电流。
另外，多个主端子86可以以在俯视时不夹着主电路部50的方式相对于主电路部50配置于同一侧。多个控制端子88可以以在俯视时不夹着主电路部50的方式相对于主电路部50配置于同一侧。在本例中，多个主端子86沿着树脂壳体10的端边101设置，多个控制端子88沿着树脂壳体10的端边102设置。将相对于主电路部50在俯视时配置有多个主端子86的一侧设为主端子侧。另外，将相对于主电路部50在俯视时配置有多个控制端子88的一侧设为控制端子侧。
导线27将半导体芯片40的主电极60与电路电极24连接。在本例中，多个导线27将多个半导体芯片40的主电极60与多个电路电极24连接。另外，导线27将电路电极24与主端子电路部22连接。在本例中，多个导线27从主电极60向主端子侧延伸。栅极导线29将半导体芯片40的栅极焊盘116与控制电路部30连接。在本例中，栅极导线29从主电极60向控制端子侧延伸。即，栅极导线29从主电极60向与主端子侧相反的一侧延伸。应予说明，在图1中，仅记载了栅极导线29中的与栅极焊盘116接触的栅极接合部28。作为一例，导线27和栅极导线29是铝导线。
树脂壳体10设置为包围主电路绝缘基板20、主端子电路部22和空间94，所述空间94收纳控制电路部30。半导体芯片40由树脂壳体10、填充于树脂壳体10的密封树脂(未图示)这样的树脂封装。
多个主端子86可以设置为从树脂壳体10突出。多个控制端子88可以设置为从树脂壳体10突出。另外，也可以在树脂壳体10设置贯通孔84，所述贯通孔84供固定冷却部等的螺钉等紧固部件插入。
在本例中，树脂壳体10由能够通过注塑成型而形成的热固化型树脂、或者能够通过UV成型而形成的紫外线固化型树脂等树脂成型。该树脂例如可以包含选自聚苯硫醚(PPS)树脂、聚对苯二甲酸丁二醇酯(PBT)树脂、聚酰胺(PA)树脂、丙烯腈丁二烯苯乙烯(ABS)树脂和丙烯酸树脂等中的一种或多种高分子材料。
图2是示出半导体芯片40中的接合部26和栅极接合部28的配置的一例的图。在图2中，将导线27中的与半导体芯片40接触的部分表示为接合部26。另外，在图2中，将栅极导线29中的与半导体芯片40接触的部分表示为栅极接合部28。半导体芯片40-1、半导体芯片40-2、半导体芯片40-3、半导体芯片40-4、半导体芯片40-5和半导体芯片40-6中的至少一个可以具有图2的半导体芯片40的结构。半导体芯片40-1、半导体芯片40-2、半导体芯片40-3、半导体芯片40-4、半导体芯片40-5和半导体芯片40-6均可以具有图2的半导体芯片40的结构。
在图2中，半导体芯片40具有栅极流道48、主电极60、焊盘区90和边缘终端结构部92。即，在半导体芯片40中，栅极流道48、主电极60、焊盘区90和边缘终端结构部92设置于上表面。在图2中，主电极60是由栅极流道48包围的区域中的非焊盘区90的区域。作为一例，主电极60是发射极。另外，主电极60具有第一部分61和两个第二部分62。第一部分61在俯视时与焊盘区90对置。在本例中，将主电极60的在Y轴方向上与焊盘区90面对的部分设为第一部分61。两个第二部分62在俯视时不与焊盘区90对置，而是在俯视时夹着第一部分61。在图2中，用虚线表示第一部分61与第二部分62之间的边界。
半导体芯片40包括晶体管部70和二极管部80。晶体管部70和二极管部80设置于设置主电极60的区域。晶体管部70和二极管部80在第二方向上具有长边。在本例中，第二方向是指Y轴方向。晶体管部70和二极管部80可以沿着与第二方向垂直的第三方向交替地配置。在本例中，第三方向是指X轴方向。第三方向可以是与第一方向相同的方向。第三方向也可以是与第一方向不同的方向。在图2中，晶体管部70设置得比二极管部80多。在图2中，晶体管部70设置有5个，二极管部80设置有4个。在图2中，在设置主电极60的区域的X轴方向的端部设置晶体管部70。
另外，将晶体管部70的最小宽度设为L1，将二极管部80的最小宽度设为L2。在图2中，5个晶体管部70中的设置于中央的晶体管部70以外的晶体管部70的宽度为L1。另外，4个二极管部80的宽度为L2。
焊盘区90可以设置有多个电极焊盘。在本例中，在焊盘区90设置有4个电极焊盘。在焊盘区90可以设置有一个栅极焊盘116。除了栅极焊盘116之外的电极焊盘例如是温度测量用焊盘或电流测量用焊盘。焊盘区90可以配置于半导体芯片40的X轴方向上的中央侧。
半导体芯片40在俯视时可以具有多个端边。半导体芯片40可以具有在俯视时与栅极焊盘116之间的距离为最近的栅极侧端边103。将与栅极侧端边103相反侧的端边设为端边104。在图1中，各个半导体芯片40的栅极侧端边103可以在俯视时朝向同一侧而配置。即，各个半导体芯片40的栅极焊盘116可以配置于同一侧。在图1中，栅极焊盘116配置于控制电路部30侧。另外，栅极侧端边103朝向控制端子侧配置。即，栅极侧端边103朝向与主端子侧相反的一侧配置。
栅极流道48与栅极焊盘116电连接，包围主电极60和焊盘区90。在图2中，用粗线记载栅极流道48。栅极流道48与设置在晶体管部70的栅极沟槽内的多晶硅等导电部电连接。栅极流道48由多晶硅等导电材料形成。
半导体芯片40可以具有包围主电极60、焊盘区90和栅极流道48的边缘终端结构部92。边缘终端结构部缓和半导体芯片40的上表面侧的电场集中。边缘终端结构部例如具有保护环、场板、降低表面电场以及将它们组合而成的结构。
在图2中，导线27分别具有与主电极60连接的接合部26。主电极60与多个接合部26连接。在本例中，配置有四个接合部26。接合部26可以具有长边。在图2中，在接合部26上用箭头记载接合部26的长边方向107。接合部26通过引线键合来配置。接合部26可以配置于与栅极侧端边103相反的一侧的端边104侧。通过将接合部26配置于端边104侧，能够防止与栅极导线29干扰。
在晶体管部70工作时，晶体管部70发热。因此，在接合部26中发生温度上升。由于温度上升，半导体模块100的可靠性降低。因此，为了抑制温度上升，接合部26优选配置于晶体管部70和二极管部80这双方。
为了将接合部26配置于晶体管部70和二极管部80这双方，考虑减小晶体管部70的宽度和二极管部80的宽度。如果减小晶体管部70的宽度和二极管部80的宽度，则有时半导体芯片40的特性会发生变化。另外，虽然考虑增大接合部26的宽度，但半导体模块100会大型化。另外，也考虑相对于晶体管部70和二极管部80的长边方向垂直地配置接合部26的长边，但导线27的方向会受到限制。
在本例中，接合部26的长边方向107相对于第二方向具有角度。即，接合部26的长边方向107相对于Y轴方向具有角度。接合部26的长边方向107与Y轴方向之间所成的角度可以不是0度。即，接合部26的长边方向107与Y轴方向可以不平行。接合部26的长边方向107与Y轴方向之间所成的角度可以不是90度。即，接合部26的长边方向107与Y轴方向可以不垂直。接合部26的长边方向107与Y轴方向之间所成的角度可为10度以上。接合部26的长边方向107与Y轴方向之间所成的角度可为20度以上。接合部26的长边方向107与Y轴方向之间所成的角度可为80度以下。接合部26的长边方向107与Y轴方向之间所成的角度可为70度以下。
接合部26的长边方向107相对于第二方向具有角度，因此容易将接合部26配置于晶体管部70和二极管部80这双方。即，接合部26在俯视时可以与晶体管部70的至少一部分以及二极管部80的至少一部分重叠。因此，能够抑制接合部26中的温度上升，防止半导体模块100的可靠性的降低。另外，能够不使晶体管部70的宽度、二极管部80或接合部26的宽度变化，便防止半导体模块100的可靠性的降低。导线27的方向不受限制，便能够防止半导体模块100的可靠性的降低。
在图1的各个半导体芯片40中，接合部26的长边方向107与Y轴方向之间所成的角度可以相同。例如，在配置于半导体芯片40-1的4个接合部26中，接合部26的长边方向107与Y轴方向之间所成的角度相同。通过设置成这种结构，可在半导体芯片40内以相同的接合设定配置多个接合部26，从而可在短时间内配置多个接合部26。另外，在这种情况下，在图1中的各半导体芯片40间，接合部26的长边方向107与Y轴方向之间所成的角度可以不同，也可以相同。
接合部26的至少一部分在第三方向上的位置与半导体芯片40中相邻的另一接合部26的至少一部分在第三方向上的位置可以相同。即，接合部26的至少一部分与相邻的另一接合部26的至少一部分可在第三方向上重叠。在本例中，角105在第三方向上的位置与角106在第三方向上的位置相同，所述角105为接合部26的长边方向107的栅极侧端边103侧的端部的角，所述角106为半导体芯片40中的相邻的另一接合部26的长边方向107的端边104侧的端部的角。通过设为这样的结构，能够减少未设置接合部26的晶体管部70或二极管部80，能够防止电流的集中，防止半导体模块100的可靠性的降低。
在图2中，栅极导线29具有与栅极焊盘116连接的栅极接合部28。栅极焊盘116与栅极接合部28连接。在本例中，配置有一个栅极接合部28。栅极接合部28通过引线键合来配置。栅极接合部28可以具有长边。在图2中，在栅极接合部28上用箭头记载栅极接合部28的栅极长边方向108。
在本例中，栅极接合部28的栅极长边方向108相对于接合部26的长边方向107具有角度。在图2中，栅极接合部28的栅极长边方向108是指Y轴方向。即，栅极接合部28的栅极长边方向108可以与第二方向平行。通过设为这样的结构，能够易于配置栅极导线29。
图3是示出半导体芯片40中的接合部26和栅极接合部28的配置的另一例的图。图3的半导体芯片40的接合部26的配置与图2的半导体芯片40的接合部26的配置不同。图3的除此以外的结构可以与图2相同。在图3中，将接合部26与晶体管部70重叠的区域设为区域A，将接合部26与二极管部80重叠的区域设为区域B。在图3中，用不同方向的阴影表示区域A和区域B。
优选在多个接合部26之间，区域A的面积与区域B的面积的比率相同。区域A的面积与区域B的面积的比率相同是指，即使存在接合部26的面积的±10％的偏差，也可以认为相同。在本例中，在四个接合部26之间，区域A的面积与区域B的面积的比率全部相同。通过使接合部26与晶体管部70重叠的区域的面积和接合部26与二极管部80重叠的区域的面积的比率在多个接合部26之间相同，从而易于使相等的电流流过与接合部26分别连接的导线27，能够抑制导线27过度发热。
在第一部分61可以形成晶体管部70。另外，将主电极60的中央的晶体管部70设为晶体管部70-1。在晶体管部70-1可以不形成接合部26。晶体管部70-1在本例中也是指第一部分61的中央的晶体管部70。通过存在晶体管部70-1，来自栅极焊盘116的栅极电流迅速地流到晶体管部70-1，能够将周围的晶体管部70也包括在内进行快速的开关。另外，通过在晶体管部70-1不直接连接导线27，能够防止半导体芯片40的中央侧的过度的电流集中。另一方面，优选在晶体管部70-1以外的晶体管部70形成接合部26。另外，优选在全部二极管部80形成接合部26。
俯视时配置于第一部分61的接合部26的密度可以小于俯视时配置于第二部分62的接合部的密度。即，配置于半导体芯片40的中央侧的接合部26的密度可以小于配置于半导体芯片40的外侧的接合部26的密度。半导体芯片40的中央侧与半导体芯片40的外侧相比，电流容易集中，温度容易上升。因此，通过避开温度容易上升的半导体芯片40的中央侧来配置接合部26，能够进一步防止半导体模块100的可靠性的降低。
图4是示出半导体芯片40中的接合部26和栅极接合部28的配置的另一例的图。图4的半导体芯片40的接合部26的配置与图2的半导体芯片40的接合部26的配置不同。图4的除此以外的结构可以与图2相同。
在本例中，接合部26以通过半导体芯片40的第三方向上的中心的中心线L为基准而线对称地配置。通过设为这样的结构，能够改变导线27的方向，能够使半导体模块100小型化。
图5是表示半导体芯片40中的接合部26和栅极接合部28的配置的另一例的图。图5的半导体芯片40的接合部26的配置与图2的半导体芯片40的接合部26的配置不同。图5的除此以外的结构可以与图2相同。
在本例中，与图2相比，接合部26与相邻的另一接合部26重叠的区域较大。即，角105的第三方向上的位置与角106的第三方向上的位置可以不同，所述角105为接合部26的长边方向107上的栅极侧端边103侧的端部的角，所述角106为半导体芯片40中相邻的另一接合部26的长边方向107上的端边104侧的端部的角。即使是这样的结构，也能够防止半导体模块100的可靠性的降低。
图6是示出半导体芯片40中的接合部26和栅极接合部28的配置的另一例的图。图6的半导体芯片40的接合部26的配置与图2的半导体芯片40的接合部26的配置不同。图6的除此以外的结构可以与图2相同。
在本例中，在至少一个接合部26中，俯视时该接合部26与晶体管部70重叠的面积大于俯视时该接合部26与二极管部80重叠的面积。在图6中，在4个接合部26中，俯视时接合部26与晶体管部70重叠的面积大于俯视时接合部26与二极管部80重叠的面积。优选接合部26与晶体管部70重叠的面积大于接合部26的50％且为接合部26的80％以下。在半导体模块100作为逆变器进行工作的情况下，与二极管部80相比，在晶体管部70容易流通大量的电流。因此，通过增大接合部26与晶体管部70重叠的面积，能够抑制接合部26的温度上升，能够防止半导体模块100的可靠性的降低。
图7是表示半导体芯片40中的接合部26和栅极接合部28的配置的另一例的图。图7的半导体芯片40的接合部26的配置与图2的半导体芯片40的接合部26的配置不同。图7的除此以外的结构可以与图2相同。
在本例中，在至少一个接合部26中，俯视时该接合部26与二极管部80重叠的面积大于俯视时该接合部26与晶体管部70重叠的面积。在图7中，在4个接合部26中，俯视时接合部26与二极管部80重叠的面积大于俯视时接合部26与晶体管部70重叠的面积。优选接合部26与二极管部80重叠的面积大于接合部26的50％且为接合部26的80％以下。在半导体模块100作为转换器进行工作的情况下，与晶体管部70相比，在二极管部80容易流通大量的电流。因此，通过增大接合部26与二极管部80重叠的面积，能够抑制接合部26的温度上升，能够防止半导体模块100的可靠性的降低。
图8是示出半导体芯片140中的接合部26和栅极接合部28的配置的一例的图。图8的半导体芯片140的晶体管部70、二极管部80和接合部26的配置与图2的半导体芯片40的晶体管部70、二极管部80和接合部26的配置不同。图8的除此以外的结构可以与图2相同。
在图8的半导体芯片140中，晶体管部70设置有7个，二极管部80设置有6个。将X轴方向上的晶体管部70的最小宽度设为L3，将二极管部80的最小宽度设为L4。晶体管部70的宽度和二极管部80的宽度可以在Y轴上配置接合部26的位置测定。在图8的半导体芯片140中，7个晶体管部70中的除了设置于中央的晶体管部70以外的晶体管部70的宽度为L3。另外，6个二极管部80的宽度为L4。L3可以小于L1。L4可以小于L2。
图8的半导体芯片140的接合部26的长边方向107与第二方向之间所成的角度可以小于图2的半导体芯片40中的接合部26的长边方向107与第二方向之间所成的角度。在图8的半导体芯片140中，设置于中央的晶体管部70以外的晶体管部70的宽度是L3，二极管部80的宽度是L4。因此，即使减小接合部26的长边方向107与第二方向之间所成的角度，也能够将接合部26配置于晶体管部70和二极管部80这双方。另外，通过减小角度，能够容易地实施引线键合。
在主电路部50可以配置晶体管部70的最小宽度或二极管部80的最小宽度不同的多个半导体芯片。例如，在图1中，半导体芯片40-1、半导体芯片40-2和半导体芯片40-3可以具有图8的半导体芯片140的结构，半导体芯片40-4、半导体芯片40-5和半导体芯片40-6可以具有图2的半导体芯片40的结构。在这种情况下，接合部26的长边方向107与第二方向之间所成的角度可以基于晶体管部70的最小宽度或二极管部80的最小宽度而变化。即，半导体芯片40-1、半导体芯片40-2和半导体芯片40-3中的接合部26的长边方向107与第二方向之间所成的角度可以小于半导体芯片40-4、半导体芯片40-5和半导体芯片40-6中的接合部26的长边方向107与第二方向之间所成的角度。由于基于晶体管部70或二极管部80的宽度而使接合部26的长边方向107与第二方向之间所成的角度变化，因此能够防止导线27的方向被限制，并且能够防止半导体模块100的可靠性的降低。
图9是对俯视时的接合部26的主要部分进行说明的图。在图9中，导线27具有接合部26、前端部31和颈部32。将导线27的延伸方向设为方向110。
前端部31是导线27的一个端部。另外，颈部32在与前端部31相反的一侧与接合部26连接。接合部26经由从颈部32延伸的导线与电路电极24电连接。
接合部26的长边方向107是与将前端部31和颈部32连接的方向即方向109相同的方向。即，俯视时接合部26的长边方向107与方向109所成的角度可为5度以内。
图10是对侧视时的接合部26的主要部分进行说明的图。在图10中，接合部26与主电极60连接。
作为一例，导线27与主电极60的连接通过超声波接合来进行。具体而言，利用键合工具将处于导线27的延伸方向上的接合部26的上表面向主电极60按压，并施加超声波，由此进行接合。因此，俯视时的接合部26的长边方向107与俯视时的导线27的延伸方向即方向110相同。即，俯视时接合部26的长边方向107与方向110所成的角度可以为5度以内。而且，当利用键合工具将处于导线27的延伸方向上的接合部26的上表面向主电极60按压时，可使导线27的上表面咬入键合工具前端的槽中，使接合部26朝预定的方向旋转。由此，可使接合部26的长边方向107相对于作为延伸方向的方向110错开预定的角度。在这种情况下，俯视时接合部26的长边方向107与方向110所成的角度可以为30度以内。
图11、图12、图13是示出俯视时的接合部26的形状的一例的图。俯视时的接合部26的形状并不限定于图2等的矩形形状。俯视时的接合部26的形状可以是在角部具有圆度的矩形形状(图11)。俯视时的接合部26的形状可以是长圆形状(图12)。俯视时的接合部26的形状可以是椭圆形状(图13)。
图14是表示比较例的半导体芯片240中的接合部26和栅极接合部28的配置的一例的图。在图14的半导体芯片240中，导线27的接合部26的长边方向107相对于Y轴方向平行。在这种情况下，如图14那样，存在接合部26仅配置于晶体管部70的情况。如果仅配置于晶体管部70，则在晶体管部70工作时，接合部26的温度上升，半导体模块100的可靠性降低。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限于上述实施方式所记载的范围。能够对上述实施方式施加各种变更或改良，这对于本领域技术人员而言是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包含在本发明的技术范围内。
权利要求书(按照条约第19条的修改)
1.一种半导体模块，其特征在于，具备：
主电路部，其沿着第一方向排列配置有多个半导体芯片，所述半导体芯片包括晶体管部和二极管部，并在上表面设置有栅极焊盘和主电极；
多个电路电极，其与多个所述半导体芯片的所述主电极连接；
多个主端子，其与所述多个电路电极连接；以及
多个导线，其将多个所述主电极与所述多个电路电极连接，
在各个所述半导体芯片中，所述晶体管部和所述二极管部在第二方向上具有长边，并且所述晶体管部和所述二极管部沿着与所述第二方向垂直的第三方向交替地配置，
各个所述半导体芯片具有多个端边，所述多个端边包含俯视时与所述栅极焊盘之间的距离为最近的栅极侧端边，
各个所述栅极侧端边在俯视时朝向同一侧配置，
所述多个主端子以在俯视时不夹着所述主电路部的方式相对于所述主电路部配置于同一侧，
所述多个导线分别具有与所述主电极连接的接合部，
各个所述接合部在俯视时具有长边方向，
所述接合部的所述长边方向相对于所述第二方向具有角度。
2.根据权利要求1所述的半导体模块，其特征在于，
所述接合部的所述长边方向与所述第二方向之间所成的角度为10度以上且80度以下。
3.根据权利要求1或2所述的半导体模块，其特征在于，
在各个所述半导体芯片中，所述接合部的所述长边方向与所述第二方向之间所成的角度相同。
4.(修改后)根据权利要求1至3中任一项所述的半导体模块，其特征在于，
所述主电极与多个所述接合部连接，
所述接合部的至少一部分在所述第三方向上的位置与另一所述接合部的至少一部分在所述第三方向上的位置相同，所述接合部与所述另一所述接合部在所述半导体芯片中在所述第三方向上相邻。
5.(修改后)根据权利要求4所述的半导体模块，其特征在于，
所述接合部的所述长边方向上的所述栅极侧端边侧的端部的角在所述第三方向上的位置与另一所述接合部的所述长边方向上的与所述栅极侧端边相反的一侧的端边侧的端部的角在所述第三方向上的位置相同，所述接合部与所述另一所述接合部在所述半导体芯片中在所述第三方向上相邻。
6.根据权利要求1至5中任一项所述的半导体模块，其特征在于，
所述主电极与多个所述接合部连接，
所述接合部以通过所述半导体芯片的所述第三方向上的中心的中心线为基准而线对称地配置。
7.根据权利要求1至6中任一项所述的半导体模块，其特征在于，
所述接合部在俯视时与所述晶体管部的至少一部分和所述二极管部的至少一部分重叠。
8.根据权利要求7所述的半导体模块，其特征在于，
在至少一个所述接合部中，俯视时该所述接合部与所述晶体管部重叠的面积大于俯视时该所述接合部与所述二极管部重叠的面积。
9.根据权利要求7所述的半导体模块，其特征在于，
在至少一个所述接合部中，俯视时该所述接合部与所述二极管部重叠的面积大于俯视时该所述接合部与所述晶体管部重叠的面积。
10.根据权利要求1至9中任一项所述的半导体模块，其特征在于，
还具备设置所述栅极焊盘的焊盘区，
所述主电极具有：
第一部分，其在俯视时与所述焊盘区对置；以及
两个第二部分，其在俯视时不与所述焊盘区对置，并且在俯视时所述两个第二部分夹着所述第一部分，
俯视时配置于所述第一部分的所述接合部的密度小于俯视时配置于所述第二部分的所述接合部的密度。
11.根据权利要求1至10中任一项所述的半导体模块，其特征在于，
所述接合部配置于与所述栅极侧端边相反的一侧的端边侧。
12.根据权利要求1至11中任一项所述的半导体模块，其特征在于，
具备栅极导线，所述栅极导线与所述栅极焊盘连接，
所述栅极导线具有与所述栅极焊盘连接的栅极接合部，
所述栅极接合部在俯视时具有栅极长边方向，
所述栅极接合部的所述栅极长边方向相对于所述接合部的所述长边方向具有角度。
13.根据权利要求1至12中任一项所述的半导体模块，其特征在于，
在所述主电路部配置有所述晶体管部的最小宽度或所述二极管部的最小宽度不同的多个所述半导体芯片，
所述接合部的所述长边方向与所述第二方向之间所成的角度基于所述晶体管部的最小宽度或所述二极管部的最小宽度而变化。
14.根据权利要求12所述的半导体模块，其特征在于，
所述多个导线从所述主电极相对于所述主电路部向俯视时配置所述多个主端子的主端子侧延伸，
所述栅极导线从所述主电极向与所述主端子侧相反的一侧延伸。
15.根据权利要求1至14中任一项所述的半导体模块，其特征在于，
所述第三方向是与所述第一方向相同的方向。
16.根据权利要求1至15中任一项所述的半导体模块，其特征在于，
所述栅极侧端边相对于所述主电路部在俯视时朝向与配置所述多个主端子的主端子侧相反的一侧配置。
17.(新增)根据权利要求1至16中任一项所述的半导体模块，其特征在于，
在配置于所述主电路部的所有所述半导体芯片之间，所述接合部的所述长边方向与所述第二方向之间所成的角度相同。
18.(新增)根据权利要求1至17中任一项所述的半导体模块，其特征在于，
所述多个导线各自具有将所述多个电路电极中的一个与所述接合部连接的颈部，
所述颈部在俯视时具有颈部长边方向，
所述接合部的所述长边方向相对于与该所述接合部连接的所述颈部的所述颈部长边方向具有角度。

Claims (16)

1.一种半导体模块，其特征在于，具备：
主电路部，其沿着第一方向排列配置有多个半导体芯片，所述半导体芯片包括晶体管部和二极管部，并在上表面设置有栅极焊盘和主电极；
多个电路电极，其与多个所述半导体芯片的所述主电极连接；
多个主端子，其与所述多个电路电极连接；以及
多个导线，其将多个所述主电极与所述多个电路电极连接，
在各个所述半导体芯片中，所述晶体管部和所述二极管部在第二方向上具有长边，并且所述晶体管部和所述二极管部沿着与所述第二方向垂直的第三方向交替地配置，
各个所述半导体芯片具有多个端边，所述多个端边包含俯视时与所述栅极焊盘之间的距离为最近的栅极侧端边，
各个所述栅极侧端边在俯视时朝向同一侧配置，
所述多个主端子以在俯视时不夹着所述主电路部的方式相对于所述主电路部配置于同一侧，
所述多个导线分别具有与所述主电极连接的接合部，
各个所述接合部在俯视时具有长边方向，
所述接合部的所述长边方向相对于所述第二方向具有角度。
2.根据权利要求1所述的半导体模块，其特征在于，
所述接合部的所述长边方向与所述第二方向之间所成的角度为10度以上且80度以下。
3.根据权利要求1或2所述的半导体模块，其特征在于，
在各个所述半导体芯片中，所述接合部的所述长边方向与所述第二方向之间所成的角度相同。
4.根据权利要求1至3中任一项所述的半导体模块，其特征在于，
所述主电极与多个所述接合部连接，
所述接合部的至少一部分在所述第三方向上的位置与另一所述接合部的至少一部分在所述第三方向上的位置相同，所述接合部与所述另一所述接合部在所述半导体芯片中相邻。
5.根据权利要求4所述的半导体模块，其特征在于，
所述接合部的所述长边方向上的所述栅极侧端边侧的端部的角在所述第三方向上的位置与另一所述接合部的所述长边方向上的与所述栅极侧端边相反的一侧的端边侧的端部的角在所述第三方向上的位置相同，所述接合部与所述另一所述接合部在所述半导体芯片中相邻。
6.根据权利要求1至5中任一项所述的半导体模块，其特征在于，
所述主电极与多个所述接合部连接，
所述接合部以通过所述半导体芯片的所述第三方向上的中心的中心线为基准而线对称地配置。
7.根据权利要求1至6中任一项所述的半导体模块，其特征在于，
所述接合部在俯视时与所述晶体管部的至少一部分和所述二极管部的至少一部分重叠。
8.根据权利要求7所述的半导体模块，其特征在于，
在至少一个所述接合部中，俯视时该所述接合部与所述晶体管部重叠的面积大于俯视时该所述接合部与所述二极管部重叠的面积。
9.根据权利要求7所述的半导体模块，其特征在于，
在至少一个所述接合部中，俯视时该所述接合部与所述二极管部重叠的面积大于俯视时该所述接合部与所述晶体管部重叠的面积。
10.根据权利要求1至9中任一项所述的半导体模块，其特征在于，
还具备设置所述栅极焊盘的焊盘区，
所述主电极具有：
第一部分，其在俯视时与所述焊盘区对置；以及
两个第二部分，其在俯视时不与所述焊盘区对置，并且在俯视时所述两个第二部分夹着所述第一部分，
俯视时配置于所述第一部分的所述接合部的密度小于俯视时配置于所述第二部分的所述接合部的密度。
11.根据权利要求1至10中任一项所述的半导体模块，其特征在于，
所述接合部配置于与所述栅极侧端边相反的一侧的端边侧。
12.根据权利要求1至11中任一项所述的半导体模块，其特征在于，
具备栅极导线，所述栅极导线与所述栅极焊盘连接，
所述栅极导线具有与所述栅极焊盘连接的栅极接合部，
所述栅极接合部在俯视时具有栅极长边方向，
所述栅极接合部的所述栅极长边方向相对于所述接合部的所述长边方向具有角度。
13.根据权利要求1至12中任一项所述的半导体模块，其特征在于，
在所述主电路部配置有所述晶体管部的最小宽度或所述二极管部的最小宽度不同的多个所述半导体芯片，
所述接合部的所述长边方向与所述第二方向之间所成的角度基于所述晶体管部的最小宽度或所述二极管部的最小宽度而变化。
14.根据权利要求12所述的半导体模块，其特征在于，
所述多个导线从所述主电极相对于所述主电路部向俯视时配置所述多个主端子的主端子侧延伸，
所述栅极导线从所述主电极向与所述主端子侧相反的一侧延伸。
15.根据权利要求1至14中任一项所述的半导体模块，其特征在于，
所述第三方向是与所述第一方向相同的方向。
16.根据权利要求1至15中任一项所述的半导体模块，其特征在于，
所述栅极侧端边相对于所述主电路部在俯视时朝向与配置所述多个主端子的主端子侧相反的一侧配置。
CN202180030837.9A 2020-11-25 2021-09-27 半导体模块 Pending CN115443533A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020195551 2020-11-25
JP2020-195551 2020-11-25
PCT/JP2021/035466 WO2022113508A1 (ja) 2020-11-25 2021-09-27 半導体モジュール

Publications (1)

Publication Number Publication Date
CN115443533A true CN115443533A (zh) 2022-12-06

Family

ID=81755524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180030837.9A Pending CN115443533A (zh) 2020-11-25 2021-09-27 半导体模块

Country Status (5)

Country Link
US (1) US20230044711A1 (zh)
JP (1) JP7501665B2 (zh)
CN (1) CN115443533A (zh)
DE (1) DE112021001406T5 (zh)
WO (1) WO2022113508A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3265944B2 (ja) * 1995-10-20 2002-03-18 株式会社日立製作所 パワー半導体モジュール
JP2003188378A (ja) 2001-12-14 2003-07-04 Mitsubishi Electric Corp 半導体装置
DE202012013627U1 (de) 2011-09-30 2018-09-14 Rohm Co., Ltd. Halbleiterbauteil
CN110100314B (zh) * 2017-06-09 2022-08-09 富士电机株式会社 半导体装置及半导体装置的制造方法
CN112204739B (zh) * 2018-06-20 2024-03-15 罗姆股份有限公司 半导体器件

Also Published As

Publication number Publication date
JP7501665B2 (ja) 2024-06-18
WO2022113508A1 (ja) 2022-06-02
JPWO2022113508A1 (zh) 2022-06-02
DE112021001406T5 (de) 2022-12-22
US20230044711A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
US11270984B2 (en) Semiconductor module
US9762140B2 (en) Semiconductor device
CN107924913B (zh) 半导体装置及半导体装置的制造方法
US11521933B2 (en) Current flow between a plurality of semiconductor chips
JP7139881B2 (ja) 半導体装置
US11631641B2 (en) Semiconductor device, semiconductor module, and vehicle
CN112514066A (zh) 半导体装置
US10699987B2 (en) SMD package with flat contacts to prevent bottleneck
US20230146272A1 (en) Semiconductor apparatus
CN111613608A (zh) 用于多芯片功率半导体器件的封装
CN110911375A (zh) 半导体装置
CN115443533A (zh) 半导体模块
CN115377040A (zh) 半导体模块
CN112750800A (zh) 半导体功率模块
US11894280B2 (en) Semiconductor module
US20230084150A1 (en) Semiconductor module
US20240282744A1 (en) Semiconductor device
US20240297100A1 (en) Semiconductor module, semiconductor device, and vehicle
CN218647940U (zh) 一种功率模块
US20220293481A1 (en) Semiconductor module and manufacturing method of semiconductor module
US20230230940A1 (en) Semiconductor device
US20240203928A1 (en) Metal wiring board
US20230345637A1 (en) Semiconductor device
US20240203929A1 (en) Semiconductor module
US20240355713A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination