CN115442919A - 多链路系统中数据传输方法、设备、系统及存储介质 - Google Patents
多链路系统中数据传输方法、设备、系统及存储介质 Download PDFInfo
- Publication number
- CN115442919A CN115442919A CN202110627645.8A CN202110627645A CN115442919A CN 115442919 A CN115442919 A CN 115442919A CN 202110627645 A CN202110627645 A CN 202110627645A CN 115442919 A CN115442919 A CN 115442919A
- Authority
- CN
- China
- Prior art keywords
- logic terminal
- time
- terminal
- logic
- time length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 120
- 238000000034 method Methods 0.000 title claims abstract description 91
- 238000004590 computer program Methods 0.000 claims description 14
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 101100161473 Arabidopsis thaliana ABCB25 gene Proteins 0.000 description 19
- 101000752249 Homo sapiens Rho guanine nucleotide exchange factor 3 Proteins 0.000 description 19
- 101100096893 Mus musculus Sult2a1 gene Proteins 0.000 description 19
- 102100021689 Rho guanine nucleotide exchange factor 3 Human genes 0.000 description 19
- 101150081243 STA1 gene Proteins 0.000 description 19
- 101100395869 Escherichia coli sta3 gene Proteins 0.000 description 17
- OVGWMUWIRHGGJP-WVDJAODQSA-N (z)-7-[(1s,3r,4r,5s)-3-[(e,3r)-3-hydroxyoct-1-enyl]-6-thiabicyclo[3.1.1]heptan-4-yl]hept-5-enoic acid Chemical compound OC(=O)CCC\C=C/C[C@@H]1[C@@H](/C=C/[C@H](O)CCCCC)C[C@@H]2S[C@H]1C2 OVGWMUWIRHGGJP-WVDJAODQSA-N 0.000 description 15
- 101000988961 Escherichia coli Heat-stable enterotoxin A2 Proteins 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 11
- 238000004891 communication Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 101100366889 Caenorhabditis elegans sta-2 gene Proteins 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- OVGWMUWIRHGGJP-WTODYLRWSA-N (z)-7-[(1r,3s,4s,5r)-3-[(e,3r)-3-hydroxyoct-1-enyl]-6-thiabicyclo[3.1.1]heptan-4-yl]hept-5-enoic acid Chemical compound OC(=O)CCC\C=C/C[C@H]1[C@H](/C=C/[C@H](O)CCCCC)C[C@H]2S[C@@H]1C2 OVGWMUWIRHGGJP-WTODYLRWSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W76/00—Connection management
- H04W76/10—Connection setup
- H04W76/15—Setup of multiple wireless link connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W48/00—Access restriction; Network selection; Access point selection
- H04W48/16—Discovering, processing access restriction or access information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W76/00—Connection management
- H04W76/40—Connection management for selective distribution or broadcast
Abstract
本申请公开了一种多链路系统中数据传输方法、设备、系统及存储介质，该方法包括：第一逻辑终端向第三逻辑终端发送RTS帧；第一逻辑终端接收第三逻辑终端基于RTS帧发送的CTS帧；第一逻辑终端在第一时长内向第三逻辑终端发送数据，其中，第一逻辑终端开始向第三逻辑终端发送数据的时刻为第一时刻；在第二逻辑终端在第一时刻进行数据传输的情况下，确定第一时长与第二时长的差值为第一目标时长，其中，第二时长为第二逻辑终端完成数据传输的第二时刻与第一时刻的间隔时长，第二时长小于第一时长；第二逻辑终端在第二时刻之后的第一目标时长内，向第四逻辑终端发送数据，其中，第一目标时长用于第三逻辑终端和第四逻辑终端在同一时刻完成数据接收。
Description
技术领域
本申请属于无线通信技术领域，尤其涉及一种多链路系统中数据传输方法、设备、系统及存储介质。
背景技术
在多链路场景下，WLAN中的终端设备可包括多链路设备(Multi-link Device，MLD)，其中，多链路设备可包括多个逻辑终端(Station，STA)，每个STA都可以通过一条数据传输链路进行数据收发，从而有效提高数据传输效率。
相关技术中，基于不同多链路设备的性能不同，多链路设备可以分为同步收发(Synchronous Transmitter Receiver，STR)设备和非同步收发(No SynchronousTransmitter Receiver，NSTR)设备。具体地，STR设备中的多个STA进行数据收发时互不影响；而NSTR设备中的多个STA在数据收发时需要进行协调，例如，在某个STA进行数据发送的情况下，其余的STA无法进行数据接收，在某个STA进行数据接收的情况下，其余的STA无法进行数据发送。因此，在STR设备与NSTR设备进行多链路数据传输的场景下，若无法有效协调STR设备与NSTR设备之间的数据收发，会出现NSTR设备中STA不能正常接收数据而导致数据丢失的情况。
发明内容
本申请实施例的目的是提供一种多链路系统中数据传输方法、设备、系统和存储介质，能够避免NSTR设备中STA不能正常接收数据而导致数据丢失的情况。
第一方面，本申请实施例提供一种多链路系统中数据传输方法，应用于STR设备，STR设备包括第一逻辑终端和至少一个第二逻辑终端，第一逻辑终端与NSTR设备中的第三逻辑终端连接，第二逻辑终端与NSTR设备中的第四逻辑终端连接，该方法包括：第一逻辑终端向第三逻辑终端发送RTS帧；第一逻辑终端接收第三逻辑终端基于RTS帧发送的CTS帧；第一逻辑终端在第一时长内向第三逻辑终端发送数据，其中，第一逻辑终端开始向第三逻辑终端发送数据的时刻为第一时刻；在第二逻辑终端在第一时刻进行数据传输的情况下，确定第一时长与第二时长的差值为第一目标时长，其中，第二时长为第二逻辑终端完成数据传输的第二时刻与第一时刻的间隔时长，第二时长小于第一时长；第二逻辑终端在第二时刻之后的第一目标时长内，向第四逻辑终端发送数据，其中，第一目标时长用于第三逻辑终端和第四逻辑终端在同一时刻完成数据接收。
第二方面，本申请实施例提供一种多链路系统中数据传输方法，应用于NSTR设备，NSTR设备包括第三逻辑终端和至少一个第四逻辑终端，第三逻辑终端与STR设备中的第一逻辑终端连接，第四逻辑终端与STR设备中的第二逻辑终端连接，该方法包括：在第四逻辑终端未接收数据的情况下，第三逻辑终端向第一逻辑终端发送RTS帧；在第四逻辑终端未发送数据的情况下，第三逻辑终端接收第一逻辑终端基于RTS帧发送的CTS帧；第三逻辑终端在第四时长内向第一逻辑终端发送数据，其中，第三逻辑终端开始向第一逻辑终端发送数据的时刻为第三时刻；在第四逻辑终端在第三时刻进行数据发送的情况下，确定第四时长与第五时长的差值为第三目标时长，其中，第五时长为第四逻辑终端完成数据发送的第四时刻与第三时刻的间隔时长，第五时长小于第四时长；第四逻辑终端在第四时刻之后的第三目标时长内，向第二逻辑终端发送数据，其中，第三目标时长用于第三逻辑终端和第四逻辑终端在同一时刻完成数据发送。
第三方面，本申请实施例提供一种STR设备，包括第一逻辑终端和至少一个第二逻辑终端，第一逻辑终端与NSTR设备中的第三逻辑终端连接，第二逻辑终端与NSTR设备中的第四逻辑终端连接；第一逻辑终端，用于向第三逻辑终端发送RTS帧，以用于第三逻辑终端确定第四逻辑终端的状态；第一逻辑终端，还用于在第四逻辑终端的状态为空闲状态的情况下，接收第三逻辑终端基于RTS帧发送的CTS帧；第一逻辑终端，还用于在第一时长内向第三逻辑终端发送数据，其中，第一逻辑终端开始向第三逻辑终端发送数据的时刻为第一时刻；确定模块，用于在第二逻辑终端在第一时刻进行数据传输的情况下，确定第一时长与第二时长的差值为第一目标时长，其中，第二时长为第二逻辑终端完成数据传输的第二时刻与第一时刻的间隔时长，第二时长小于第一时长；第二逻辑终端，用于在第二时刻之后的第一目标时长内，向第四逻辑终端发送数据，其中，第一目标时长用于第三逻辑终端和第四逻辑终端在同一时刻完成数据接收。
第四方面，本申请实施例提供一种NSTR设备，包括第三逻辑终端和至少一个第四逻辑终端，第三逻辑终端与STR设备中的第一逻辑终端连接，第四逻辑终端与STR设备中的第二逻辑终端连接；第三逻辑终端，用于在第四逻辑终端未接收数据的情况下，向第一逻辑终端发送RTS帧；第三逻辑终端，还用于在第四逻辑终端未发送数据的情况下，接收第一逻辑终端基于RTS帧发送的CTS帧；第三逻辑终端，还用于在第四时长内向第一逻辑终端发送数据，其中，第三逻辑终端开始向第一逻辑终端发送数据的时刻为第三时刻；确定模块，用于在第四逻辑终端在第三时刻进行数据发送的情况下，确定第四时长与第五时长的差值为第三目标时长，其中，第五时长为第四逻辑终端完成数据发送的第四时刻与第三时刻的间隔时长，第五时长小于第四时长；第四逻辑终端，用于在第四时刻之后的第三目标时长内，向第二逻辑终端发送数据，其中，第三目标时长用于第三逻辑终端和第四逻辑终端在同一时刻完成数据发送。
第五方面，本申请实施例提供一种STR设备，包括：处理器以及存储有计算机程序指令的存储器；处理器执行计算机程序指令时实现第一方面的多链路系统中数据传输方法。
第六方面，本申请实施例提供一种NSTR设备，包括：处理器以及存储有计算机程序指令的存储器；处理器执行计算机程序指令时实现第二方面的多链路系统中数据传输方法。
第七方面，本申请实施例提供一种多链路系统，包括第五方面的STR设备和/或第六方面的NSTR设备。
第八方面，本申请实施例提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序指令，计算机程序指令被处理器执行时实现第一方面的多链路系统中数据传输方法或第二方面的多链路系统中数据传输方法。
本申请提供一种多链路系统中数据传输方法、设备、系统及存储介质，STR设备中的第一逻辑终端可以向连接的第三逻辑终端发送RTS帧，并接收第三逻辑终端基于RTS帧发送的CTS帧，从而在成功交换RTS/CTS信号对后在第一时长内向第三逻辑终端发送数据，其中，第一逻辑终端开始向第三逻辑终端发送数据的时刻为第一时刻。由于第二逻辑终端在第一时刻正在进行数据传输，无法在第一时刻向第四逻辑终端发送数据，因此可以确定第一时长与第二时长的差值为第一目标时长，其中，第二时长为第二逻辑终端完成数据传输的第二时刻与第一时刻的间隔时长。如此，当第二逻辑终端在第二时刻完成数据传输之后，可以在第一目标时长内向第四逻辑终端发送数据，实现第一逻辑终端和第二逻辑终端在同一时刻完成数据发送，以及第三逻辑终端和第四逻辑终端在同一时刻完成数据接收的数据传输过程，能够避免第三逻辑终端和第四逻辑终端不能正常接收数据而导致数据丢失的情况，从而避免网络整体性能下降，有效利用网络资源提高网络整体吞吐量。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的多链路系统的示例的架构示意图；
图2是本申请实施例提供的一种多链路系统中数据传输方法的流程示意图；
图3是本申请实施例提供的另一种多链路系统中数据传输方法的流程示意图；
图4是本申请实施例提供的再一种多链路系统中数据传输方法的流程示意图；
图5是本申请实施例提供的再一种多链路系统中数据传输方法的流程示意图；
图6是本申请实施例提供的又一种多链路系统中数据传输方法的流程示意图；
图7是本申请实施例提供的又一种多链路系统中数据传输方法的流程示意图；
图8是本申请实施例提供的一种STR设备的结构示意图；
图9是本申请实施例提供的一种NSTR设备的结构示意图；
图10是本申请实施例提供的一种设备的硬件结构示意图。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
如背景技术，在多链路场景下，WLAN中的终端设备可包括多链路设备(Multi-linkDevice，MLD)，其中，多链路设备可包括多个逻辑终端(Station，STA)，每个STA都可以通过一条数据传输链路进行数据收发，从而有效提高数据传输效率。
相关技术中，基于不同多链路设备的性能不同，多链路设备可以分为同步收发(Synchronous Transmitter Receiver，STR)设备和非同步收发(No SynchronousTransmitter Receiver，NSTR)设备。具体地，STR设备中的多个STA进行数据收发时互不影响；而NSTR设备中的多个STA在数据收发时需要进行协调，例如，在某个STA进行数据发送的情况下，其余的STA无法进行数据接收，在某个STA进行数据接收的情况下，其余的STA无法进行数据发送。因此，在STR设备与NSTR设备进行多链路数据传输的场景下，若无法有效协调STR设备与NSTR设备之间的数据收发，会出现NSTR设备中STA不能正常接收数据而导致数据丢失的情况。
为了解决相关技术中的问题，本申请实施例提供了一种多链路系统中数据传输方法，STR设备中的第一逻辑终端可以向连接的第三逻辑终端发送RTS帧，并接收第三逻辑终端基于RTS帧发送的CTS帧，从而在成功交换RTS/CTS信号对后在第一时长内向第三逻辑终端发送数据，其中，第一逻辑终端开始向第三逻辑终端发送数据的时刻为第一时刻。由于第二逻辑终端在第一时刻正在进行数据传输，无法在第一时刻向第四逻辑终端发送数据，因此可以确定第一时长与第二时长的差值为第一目标时长，其中，第二时长为第二逻辑终端完成数据传输的第二时刻与第一时刻的间隔时长。如此，当第二逻辑终端在第二时刻完成数据传输之后，可以在第一目标时长内向第四逻辑终端发送数据，实现第一逻辑终端和第二逻辑终端在同一时刻完成数据发送，以及第三逻辑终端和第四逻辑终端在同一时刻完成数据接收的数据传输过程，能够避免第三逻辑终端和第四逻辑终端不能正常接收数据而导致数据丢失的情况，从而避免网络整体性能下降，有效利用网络资源提高网络整体吞吐量。
在一些示例中，本申请提供的多链路系统中数据传输方法、设备、系统及存储介质可应用于极高吞吐量(Extremely High Throughput，EHT)网络，EHT网络的吞吐量更高，可靠性更强，延迟和抖动更少。本申请实施例中的多链路系统中数据传输方法可兼容旧版本技术和向后兼容，可兼容在2.4GHz，5GHz和6GHz等频段运行的设备。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的驻网方法进行详细地说明。
本申请实施例所提供的多链路系统中数据传输方法，可以应用于如图1的架构中，具体结合图1进行详细说明。
图1是本申请实施例提供的多链路系统的示例的架构示意图。如图1所示，多链路系统可包括STR设备11和NSTR设备12。STR设备11可包括至少两个逻辑终端。NSTR设备12可包括至少两个逻辑终端。例如，如图1所示，STR设备11包括两个逻辑终端，分别为STA1和STA2；NSTR设备12包括两个逻辑终端，分别为STA3和STA4。其中，逻辑终端STA1与逻辑终端STA3连接；逻辑终端STA2与逻辑终端STA4连接。
需要说明的是，图1仅仅是一种示例，本申请实施例对STR设备11中逻辑终端的数量，以及NSTR设备12中逻辑终端的数量不作限定。
下面将对本申请实施例提供的多链路系统中数据传输方法进行详细说明。
图2是本申请实施例提供的一种多链路系统中数据传输方法的流程示意图，该多链路系统中数据传输方法的执行主体可以为多链路系统中的STR设备，该STR设备可包括第一逻辑终端和至少一个第二逻辑终端，其中，第一逻辑终端与NSTR设备中的第三逻辑终端连接，第二逻辑终端与NSTR设备中的第四逻辑终端连接。需要说明的是，上述执行主体并不构成对本申请的限定。
如图2所示，本申请实施例提供的多链路系统中数据传输方法可以包括步骤210-步骤250。
步骤210，第一逻辑终端向第三逻辑终端发送请求发送(Ready To Send，RTS)帧。
在这里，第一逻辑终端可以为STR设备的至少两个逻辑终端中的任一逻辑终端，STR设备中除第一逻辑终端以外的逻辑终端可以为第二逻辑终端。NSTR设备中与第一逻辑终端连接的逻辑终端可以为第三逻辑终端，与第二逻辑终端连接的逻辑终端可以为第四逻辑终端。
示例性地，第一逻辑终端可以为图1所示的STA1，则STA2为第二逻辑终端。NSTR设备中与STA1连接的STA3为第三逻辑终端，与STA2连接的STA4为第四逻辑终端。
需要说明的是，STR设备中第二逻辑终端的数量可以为至少一个，相应地，NSTR设备中与第二逻辑终端连接的第四逻辑终端的数量也可以为至少一个。
步骤220，第一逻辑终端接收第三逻辑终端基于RTS帧发送的准许发送(Clear Tosend，CTS)帧。
在这里，由于第四逻辑终端在发送数据的情况下，第三逻辑终端无法接收到RTS帧，在第四逻辑终端在接收数据的情况下，第三逻辑终端无法发送CTS帧，且第三逻辑终端接收RTS帧与发送CTS帧的时间间隔较短。因此，第一逻辑终端能够接收到第三逻辑终端的CTS帧，则说明第四逻辑终端为空闲状态。
步骤230，第一逻辑终端在第一时长内向第三逻辑终端发送数据。
其中，第一逻辑终端开始向第三逻辑终端发送数据的时刻为第一时刻。
步骤240，在第二逻辑终端在第一时刻进行数据传输的情况下，确定第一时长与第二时长的差值为第一目标时长。
其中，第二时长为第二逻辑终端完成数据传输的第二时刻与第一时刻的间隔时长，第二时长小于第一时长。
在本申请的一些实施例中，步骤240可以具体包括：在第二逻辑终端在第一时刻正在向目标设备发生数据的情况下，确定第一时长与第二时长的差值为第一目标时长，第二时长为第二逻辑终端完成数据发送的第二时刻与第一时刻的间隔时长；或者，在第二逻辑终端在第一时刻正在接收目标设备发送的数据的情况下，确定第一时长与第二时长的差值为第一目标时长，第二时长为第二逻辑终端完成数据接收的第二时刻与第一时刻的间隔时长。
在这里，该目标设备可以为除第四逻辑终端以外的设备。
参照上述示例，STA1为第一逻辑终端，STA2为第二逻辑终端，STA3为第三逻辑终端，STA4为第四逻辑终端。其中，STA1需要在第一时长500ms内向STA3发送数据，第一时刻与第二时刻的间隔时长为10ms，即STA2在第一时刻之后还需要10ms完成与目标设备的数据传输。因此，STR设备确定500ms与10ms的差值490ms为第一目标时长。
在本申请的一些实施例中，第一目标时长可以大于预设时长阈值。
其中，该预设时长阈值可以为数据发送的最短时间，该预设时长阈值可以根据具体需求进行设置，例如5ms、10ms等，本申请在此不做具体限定。
步骤250，第二逻辑终端在第二时刻之后的第一目标时长内，向第四逻辑终端发送数据，其中，第一目标时长用于第三逻辑终端和第四逻辑终端在同一时刻完成数据接收。
第一逻辑终端和第二逻辑终端可以在同一时刻完成数据发送，与此同时，第三逻辑终端和第四逻辑终端可以在同一时刻完成数据接收。
在本申请实施例中，由于第三逻辑终端和第四逻辑终端可以在同一时刻完成数据接收，因此能够避免第三逻辑终端在接收完成数据之后，再发送数据时第四逻辑终端无法正常接收第二逻辑终端发送的数据导致的数据丢失；或者，能够避免第四逻辑终端在未接收完成数据的情况下，第三逻辑终端无法向其他设备发送数据的情况，有效利用网络资源提升吞吐量。
作为一个示例，第一时刻为第101ms，STA1在第101-600ms向STA3发送数据；第二时刻为第110ms，STA2在第110ms完成数据传输，则确定第二时长为10ms，第一目标时长为490ms。因此，STA2在第110ms之后的111ms-600ms向STA4发送数据。最后，STA1与STA2在第600ms同时完成数据发送，STA3与STA4在第600ms同时完成数据接收。
在本申请的一些实施例中，该方法还可以包括：当第一逻辑终端向第三逻辑终端发送RTS帧时，启动第一预设定时器；步骤230可以具体包括：在第一预设定时器到达之前接收到CTS帧时，第一逻辑终端等待预设帧间间隔，在第一时刻开始向第三逻辑终端发送数据。
其中，上述预设帧间间隔可以包括以下任意一项：短帧间间隔SIFS、集中协调功能帧间间隔PIFS、分布协调功能帧间间隔DIFS。
在本申请的一些实施例中，PIFS可以为SIFS与固定时隙值(Slot time)的和；DIFS＝SIFS+(2*Slot time)。其中，上述固定时隙值可以根据具体需求进行设置，例如可以是9微秒或20微秒。
在本申请的一些实施例中，上述第一预设定时器的值T1可以设置为以下任意一项：TRTS+SIFS×2；TRTS+(SIFS+TDelay)×2；TRTS+SIFS×2+Thyst。
其中，TRTS是发送RTS帧所需要的时间；TDelay是空口传输延迟；Thyst是数据发送滞后时间。
在上述实施例中，TDelay可以是预设的固定值，也可以是根据STR设备当前发射功率计算得到；Thyst可以是预设的固定值。
在本申请的一些实施例中，该方法还可以包括：当第一逻辑终端向第三逻辑终端发送RTS帧时，启动第一预设定时器；步骤230可以具体包括：在第一预设定时器到达之前未接收到CTS帧的情况下，第一逻辑终端从第一时刻开始的第一时长内向第三逻辑终端发送数据，其中，第一时刻为第一预设定时器的到达时刻。
在本申请的一些实施例中，图3是本申请实施例提供的另一种多链路系统中数据传输方法的流程示意图，在图2中的步骤220之后，该方法可以具体包括步骤310和步骤320。
步骤310，当接收到CTS帧时确定第二逻辑终端的状态。
步骤320，在第二逻辑终端的状态为空闲状态的情况下，第二逻辑终端在从第一时刻开始的第一时长内，向第四逻辑终端发送数据。
在上述实施例中，第一时刻可以为接收到CTS帧后等待预设帧间间隔的时刻。
示例性地，预设帧间间隔为25微秒，则STA1在接收到STA3发送的CTS帧时，在第二逻辑终端空闲的情况下，STA1与STA2等待25微秒后，STA1开始向STA3发送数据，STA2开始向STA4发送数据。
在本申请的一些实施例中，图4是本申请实施例提供的再一种多链路系统中数据传输方法的流程示意图，在图2中的步骤220之后，该方法可以具体包括步骤410-步骤430。
步骤410，当接收到CTS帧时确定第二逻辑终端的状态和第二逻辑终端的退避定时器(backoff timer)是否到达。
步骤420，在第二逻辑终端的状态为空闲状态，且退避定时器未到达的情况下，确定第一时长与第三时长的差值为第二目标时长。
其中，第三时长为退避定时器的到达时刻与第一时刻的间隔时长，第三时长小于第一时长。
示例性地，第一时刻为第101ms，STA1在第101-600ms向STA3发送数据。STA2的退避定时器的到达时刻为第120ms，则确定第二时长为20ms，第一目标时长为480ms。
步骤430，第二逻辑终端在退避定时器的到达时刻之后的第二目标时长内，向第四逻辑终端发送数据，其中，第二目标时长用于第三逻辑终端和第四逻辑终端在同一时刻完成数据接收。
参照上述示例，STA1在第101-600ms向STA3发送数据，STA2在第120ms之后的121ms-600ms向STA4发送数据。最后，STA1与STA2在第600ms同时完成数据发送，STA3与STA4在第600ms同时完成数据接收。
本申请实施例提供的多链路系统中数据传输方法，STR设备中的第一逻辑终端可以向连接的第三逻辑终端发送RTS帧，并接收第三逻辑终端基于RTS帧发送的CTS帧，从而在成功交换RTS/CTS信号对后在第一时长内向第三逻辑终端发送数据，其中，第一逻辑终端开始向第三逻辑终端发送数据的时刻为第一时刻。由于第二逻辑终端在第一时刻正在进行数据传输，无法在第一时刻向第四逻辑终端发送数据，因此可以确定第一时长与第二时长的差值为第一目标时长，其中，第二时长为第二逻辑终端完成数据传输的第二时刻与第一时刻的间隔时长。如此，当第二逻辑终端在第二时刻完成数据传输之后，可以在第一目标时长内向第四逻辑终端发送数据，实现第一逻辑终端和第二逻辑终端在同一时刻完成数据发送，以及第三逻辑终端和第四逻辑终端在同一时刻完成数据接收的数据传输过程，能够避免第三逻辑终端和第四逻辑终端不能正常接收数据而导致数据丢失的情况，从而避免网络整体性能下降，有效利用网络资源提高网络整体吞吐量。
图5是本申请实施例提供的再一种多链路系统中数据传输方法的流程示意图，该多链路系统中数据传输方法的执行主体可以为多链路系统中的NSTR设备，该NSTR设备可以包括第三逻辑终端和至少一个第四逻辑终端。需要说明的是，上述执行主体并不构成对本申请的限定。
如图5所示，本申请实施例提供的多链路系统方法可以包括步骤510-步骤550。
步骤510，在第四逻辑终端未接收数据的情况下，第三逻辑终端向第一逻辑终端发送RTS帧。
步骤520，在第四逻辑终端未发送数据的情况下，第三逻辑终端接收第一逻辑终端基于RTS帧发送的CTS帧。
在这里，在第四逻辑终端发送数据的情况下，由于发射信号的干扰，第三逻辑终端会无法接收到CTS帧。
步骤530，第三逻辑终端在第四时长内向第一逻辑终端发送数据。
其中，第三逻辑终端开始向第一逻辑终端发送数据的时刻为第三时刻。
步骤540，在第四逻辑终端在第三时刻进行数据发送的情况下，确定第四时长与第五时长的差值为第三目标时长。
其中，第五时长为第四逻辑终端完成数据发送的第四时刻与第三时刻的间隔时长，第五时长小于第四时长。
在本申请的一些实施例中，第三目标时长可以大于预设时长阈值。
步骤550，第四逻辑终端在第四时刻之后的第三目标时长内，向第二逻辑终端发送数据，其中，第三目标时长用于第三逻辑终端和第四逻辑终端在同一时刻完成数据发送。
作为一个示例，第三时刻为第101ms，第四时长为500ms，STA3在第101-600ms向STA1发送数据；第四时刻为第110ms，STA4在第110ms完成数据传输，则确定第五时长为10ms，第三目标时长为490ms。因此，STA4在第110ms之后的111ms-600ms向STA2发送数据。最后，STA3与STA4在第600ms同时完成数据发送。
在本申请的一些实施例中，该方法还可以包括：当第三逻辑终端向第一逻辑终端发送RTS帧时，启动第二预设定时器；步骤530可以具体包括：在第二预设定时器到达之前接收到CTS帧时，第三逻辑终端等待预设帧间间隔，在第三时刻开始向第一逻辑终端发送数据。
其中，上述预设帧间间隔可以包括以下任意一项：短帧间间隔SIFS、集中协调功能帧间间隔PIFS、分布协调功能帧间间隔DIFS。
在本申请的一些实施例中，第二预设定时器的值T2可以设置为以下任意一项：TRTS+SIFS×2；TRTS+(SIFS+TDelay)×2；TRTS+SIFS×2+Thyst。
其中，TRTS是发送RTS帧所需要的时间；TDelay是空口传输延迟；Thyst是数据发送滞后时间。
在上述实施例中，TDelay可以是预设的固定值，也可以是根据STR设备当前发射功率计算得到；Thyst可以是预设的固定值。
在本申请的一些实施例中，该方法还可以包括：当第三逻辑终端向第一逻辑终端发送RTS帧时，启动第二预设定时器；步骤530可以具体包括：在第二预设定时器到达之前未接收到CTS帧的情况下，第三逻辑终端从第三时刻开始的第四时长内，向第一逻辑终端发送数据，其中，第三时刻为第二预设定时器的到达时刻。
在本申请的一些实施例中，图6是本申请实施例提供的又一种多链路系统中数据传输方法的流程示意图，在图5中的步骤520之后，该方法可以具体包括步骤610和步骤620。
步骤610，当接收到CTS帧时确定第四逻辑终端的状态。
步骤620，在第四逻辑终端的状态为空闲状态的情况下，第四逻辑终端在从第三时刻开始的第四时长内，向第二逻辑终端发送数据。
在上述实施例中，第三时刻可以为接收到CTS帧后等待预设帧间间隔的时刻。
示例性地，预设帧间间隔为35微秒，则STA3在接收到STA1发送的CTS帧时，在第四逻辑终端空闲的情况下，STA3与STA4等待35微秒后，STA3开始向STA1发送数据，STA4开始向STA2发送数据。
在本申请的一些实施例中，图7是本申请实施例提供的又一种多链路系统中数据传输方法的流程示意图，在图5中的步骤520之后，该方法可以具体包括步骤710-步骤730。
步骤710，当接收到CTS帧时确定第四逻辑终端的状态和第四逻辑终端的退避定时器是否到达。
步骤720，在第四逻辑终端的状态为空闲状态，且退避定时器未到达的情况下，确定第四时长与第六时长的差值为第四目标时长。
其中，第六时长为退避定时器的到达时刻与第三时刻的间隔时长，第六时长小于第四时长。
示例性地，第三时刻为第101ms，STA3在第101-600ms向STA1发送数据。STA4的退避定时器的到达时刻为第120ms，则确定第五时长为20ms，第四目标时长为480ms。
步骤730，第四逻辑终端在退避定时器的到达时刻之后的第四目标时长内，向第二逻辑终端发送数据，其中，第四目标时长用于第三逻辑终端和第四逻辑终端在同一时刻完成数据发送。
参照上述示例，STA3在第101-600ms向STA1发送数据，STA4在第120ms之后的121ms-600ms向STA2发送数据。最后，STA3与STA4在第600ms同时完成数据发送。
本申请实施例提供的多链路系统中数据传输方法，在第四逻辑终端未接收数据的情况下，NSTR设备中的第一逻辑终端可以向连接的第三逻辑终端发送RTS帧，并在第四逻辑终端未发送数据的情况下，接收第一逻辑终端基于RTS帧发送的CTS帧，从而在成功交换RTS/CTS信号对后在第四时长内向第一逻辑终端发送数据，其中，第三逻辑终端开始向第一逻辑终端发送数据的时刻为第三时刻。由于第四逻辑终端在第三时刻正在进行数据发送，无法在第三时刻向第二逻辑终端发送数据，因此可以确定第四时长与第五时长的差值为第三目标时长，其中，第五时长为第四逻辑终端完成数据发送的第四时刻与第三时刻的间隔时长。如此，当第四逻辑终端在第四时刻完成数据发送之后，可以在第三目标时长内向第二逻辑终端发送数据，实现第三逻辑终端和第四逻辑终端在同一时刻完成数据发送，能够避免第三逻辑终端首先完成数据发送后，第三逻辑终端在第四逻辑终端发送数据的情况下只能处于空闲状态，无法接收数据的情况，从而避免网络整体性能下降，有效利用网络资源提高网络整体吞吐量。
需要说明的是，本申请实施例第一方面提供的多链路系统中数据传输方法，执行主体可以为STR设备，或者该STR设备中的用于执行多链路系统中数据传输方法的控制模块。下面对STR设备进行详细介绍。
图8是本申请实施例提供的一种STR设备的结构示意图，该STR设备可以包括第一逻辑终端和至少一个第二逻辑终端，第一逻辑终端与NSTR设备中的第三逻辑终端连接，第二逻辑终端与NSTR设备中的第四逻辑终端连接。如图8所示，该STR设备800可以包括：第一逻辑终端810、确定模块820、第二逻辑终端830。
其中，第一逻辑终端810，用于向第三逻辑终端发送RTS帧，以用于第三逻辑终端确定第四逻辑终端的状态；第一逻辑终端810，还用于在第四逻辑终端的状态为空闲状态的情况下，接收第三逻辑终端基于RTS帧发送的CTS帧；第一逻辑终端810，还用于在第一时长内向第三逻辑终端发送数据，其中，第一逻辑终端810开始向第三逻辑终端发送数据的时刻为第一时刻；确定模块820，用于在第二逻辑终端830在第一时刻进行数据传输的情况下，确定第一时长与第二时长的差值为第一目标时长，其中，第二时长为第二逻辑终端830完成数据传输的第二时刻与第一时刻的间隔时长，第二时长小于第一时长；第二逻辑终端830，用于在第二时刻之后的第一目标时长内，向第四逻辑终端发送数据，其中，第一目标时长用于第三逻辑终端和第四逻辑终端在同一时刻完成数据接收。
在本申请的一些实施例中，STR设备还包括：启动模块，用于当第一逻辑终端810向第三逻辑终端发送RTS帧时，启动第一预设定时器；第一逻辑终端810具体用于：在第一预设定时器到达之前未接收到CTS帧的情况下，从第一时刻开始的第一时长内向第三逻辑终端发送数据，其中，第一时刻为第一预设定时器的到达时刻。
在本申请的一些实施例中，STR设备还包括：启动模块，用于当第一逻辑终端810向第三逻辑终端发送RTS帧时，启动第一预设定时器；第一逻辑终端810具体用于：在第一预设定时器到达之前接收到CTS帧时，等待预设帧间间隔，在第一时刻开始向第三逻辑终端发送数据，其中，预设帧间间隔包括以下任意一项：短帧间间隔SIFS、集中协调功能帧间间隔PIFS、分布协调功能帧间间隔DIFS。
在本申请的一些实施例中，第一目标时长大于预设时长阈值。
在本申请的一些实施例中，确定模块820，还用于当接收到CTS帧时确定第二逻辑终端830的状态；第二逻辑终端830，还用于在第二逻辑终端830的状态为空闲状态的情况下，在从第一时刻开始的第一时长内，向第四逻辑终端发送数据。
在本申请的一些实施例中，确定模块820，还用于当接收到CTS帧时确定第二逻辑终端830的状态和第二逻辑终端830的退避定时器是否到达；确定模块820，还用于在第二逻辑终端830的状态为空闲状态，且退避定时器未到达的情况下，确定第一时长与第三时长的差值为第二目标时长，其中，第三时长为退避定时器的到达时刻与第一时刻的间隔时长，第三时长小于第一时长；第二逻辑终端830，还用于在退避定时器的到达时刻之后的第二目标时长内，向第四逻辑终端发送数据，其中，第二目标时长用于第三逻辑终端和第四逻辑终端在同一时刻完成数据接收。
需要说明的是，本申请实施例第二方面提供的多链路系统中链路传输方法，执行主体可以为NSTR设备，或者该NSTR设备中的用于执行多链路系统中链路传输方法的控制模块。下面对NSTR设备进行详细介绍。
图9是本申请实施例提供的一种NSTR设备的结构示意图，该NSTR设备可以包括第三逻辑终端和至少一个第四逻辑终端，第三逻辑终端与STR设备中的第一逻辑终端连接，第四逻辑终端与STR设备中的第二逻辑终端连接。如图9所示，该NSTR设备900可以包括：第三逻辑终端910、确定模块920、第四逻辑终端930。
其中，第三逻辑终端910，用于在第四逻辑终端930未接收数据的情况下，向第一逻辑终端发送RTS帧；第三逻辑终端910，还用于在第四逻辑终端930未发送数据的情况下，接收第一逻辑终端基于RTS帧发送的CTS帧；第三逻辑终端910，还用于在第四时长内向第一逻辑终端发送数据，其中，第三逻辑终端910开始向第一逻辑终端发送数据的时刻为第三时刻；确定模块920，用于在第四逻辑终端930在第三时刻进行数据发送的情况下，确定第四时长与第五时长的差值为第三目标时长，其中，第五时长为第四逻辑终端930完成数据发送的第四时刻与第三时刻的间隔时长，第五时长小于第四时长；第四逻辑终端930，用于在第四时刻之后的第三目标时长内，向第二逻辑终端发送数据，其中，第三目标时长用于第三逻辑终端910和第四逻辑终端930在同一时刻完成数据发送。
在本申请的一些实施例中，NSTR设备还包括：启动模块，用于当第三逻辑终端910向第一逻辑终端发送RTS帧时，启动第二预设定时器；第三逻辑终端910具体用于：在第二预设定时器到达之前未接收到CTS帧的情况下，从第三时刻开始的第四时长内，向第一逻辑终端发送数据，其中，第三时刻为第二预设定时器的到达时刻。
在本申请的一些实施例中，NSTR设备还包括：启动模块，用于当第三逻辑终端910向第一逻辑终端发送RTS帧时，启动第二预设定时器；第三逻辑终端910具体用于：在第二预设定时器到达之前接收到CTS帧时，等待预设帧间间隔，在第三时刻开始向第一逻辑终端发送数据，其中，预设帧间间隔包括以下任意一项：短帧间间隔SIFS、集中协调功能帧间间隔PIFS、分布协调功能帧间间隔DIFS。
在本申请的一些实施例中，第三目标时长大于预设时长阈值。
在本申请的一些实施例中，确定模块920，还用于当接收到CTS帧时确定第四逻辑终端930的状态；第四逻辑终端930，还用于在第四逻辑终端930的状态为空闲状态的情况下，在从第三时刻开始的第四时长内，向第二逻辑终端发送数据。
在本申请的一些实施例中，确定模块920，还用于当接收到CTS帧时确定第四逻辑终端930的状态和第四逻辑终端930的退避定时器是否到达；确定模块920，还用于在第四逻辑终端930的状态为空闲状态，且退避定时器未到达的情况下，确定第四时长与第六时长的差值为第四目标时长，其中，第六时长为退避定时器的到达时刻与第三时刻的间隔时长，第六时长小于第四时长；第四逻辑终端930，还用于在退避定时器的到达时刻之后的第四目标时长内，向第二逻辑终端发送数据，其中，第四目标时长用于第三逻辑终端910和第四逻辑终端930在同一时刻完成数据发送。
图10是本申请实施例提供的一种设备的硬件结构示意图。
如图10所示，本实施例中的设备1000可以包括处理器1001以及存储有计算机程序指令的存储器1002。
具体地，上述处理器1001可以包括中央处理器(CPU)，或者特定集成电路(Application Specific Integrated Circuit，ASIC)，或者可以被配置成实施本申请实施例的一个或多个集成电路。
存储器1002可以包括用于数据或指令的大容量存储器。举例来说而非限制，存储器1002可包括硬盘驱动器(Hard Disk Drive，HDD)、软盘驱动器、闪存、光盘、磁光盘、磁带或通用串行总线(Universal Serial Bus，USB)驱动器或者两个或更多个以上这些的组合。在合适的情况下，存储器1002可包括可移除或不可移除(或固定)的介质。在合适的情况下，存储器1002可在综合网关容灾设备的内部或外部。在特定实施例中，存储器1002是非易失性固态存储器。存储器可包括只读存储器(Read-Only Memory，ROM)，随机存取存储器(Random Access Memory，RAM)，磁盘存储介质设备，光存储介质设备，闪存设备，电气、光学或其他物理/有形的存储器存储设备。因此，通常，存储器包括一个或多个编码有包括计算机可执行指令的软件的有形(非暂态)计算机可读存储介质(例如，存储器设备)，并且当该软件被执行(例如，由一个或多个处理器)时，其可操作来执行参考根据本申请实施例的方法所描述的操作。
处理器1001通过读取并执行存储器1002中存储的计算机程序指令，以实现上述实施例中的任意一种多链路系统中数据传输方法。
在一个示例中，设备1000还可以包括通信接口1003和总线1010。其中，如图10所示，处理器1001、存储器1002、通信接口1003通过总线1010连接并完成相互间的通信。
通信接口1003，主要用于实现本申请实施例中各模块、装置、单元和/或设备之间的通信。
总线1010包括硬件、软件或两者，将在线数据流量计费设备的部件彼此耦接在一起。举例来说而非限制，总线可包括加速图形端口(AGP)或其他图形总线、增强工业标准架构(EISA)总线、前端总线(FSB)、超传输(HT)互连、工业标准架构(ISA)总线、无限带宽互连、低引脚数(LPC)总线、存储器总线、微信道架构(MCA)总线、外围组件互连(PCI)总线、PCI-Express(PCI-X)总线、串行高级技术附件(SATA)总线、视频电子标准协会局部(VLB)总线或其他合适的总线或者两个或更多个以上这些的组合。在合适的情况下，总线1010可包括一个或多个总线。尽管本申请实施例描述和示出了特定的总线，但本申请考虑任何合适的总线或互连。
本申请实施例提供的设备可以为STR设备，能够实现图2-图4的方法实施例中STR设备所实现的各个过程；或者，本申请实施例提供的设备可以为NSTR设备，能够实现图5-图7的方法实施例中NSTR设备所实现的各个过程，为避免重复，这里不再赘述。
结合上述实施例中的多链路系统中数据传输方法，本申请实施例可提供一种多链路系统，该多链路系统包括上述实施例中的STR设备和/或NSTR设备。STR设备和NSTR设备的具体内容可参见上述实施例中的相关说明，在此不再赘述。
另外，结合上述实施例中的多链路系统中数据传输方法，本申请实施例可提供一种计算机存储介质来实现。该计算机存储介质上存储有计算机程序指令；该计算机程序指令被处理器执行时实现上述实施例中的任意一种多链路系统中数据传输方法。
需要明确的是，本申请并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见，这里省略了对已知方法的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本申请的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本申请的精神后，做出各种改变、修改和添加，或者改变步骤之间的顺序。
以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路(Application SpecificIntegrated Circuit，ASIC)、适当的固件、插件、功能卡等等。当以软件方式实现时，本申请的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、ROM、闪存、可擦除ROM(EROM)、软盘、CD-ROM、光盘、硬盘、光纤介质、射频(RF)链路，等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。
还需要说明的是，本申请中提及的示例性实施例，基于一系列的步骤或者装置描述一些方法或系统。但是，本申请不局限于上述步骤的顺序，也就是说，可以按照实施例中提及的顺序执行步骤，也可以不同于实施例中的顺序，或者若干步骤同时执行。
上面参考根据本公开的实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各方面。应当理解，流程图和/或框图中的每个方框以及流程图和/或框图中各方框的组合可以由计算机程序指令实现。这些计算机程序指令可被提供给通用计算机、专用计算机、或其它可编程数据处理装置的处理器，以产生一种机器，使得经由计算机或其它可编程数据处理装置的处理器执行的这些指令使能对流程图和/或框图的一个或多个方框中指定的功能/动作的实现。这种处理器可以是但不限于是通用处理器、专用处理器、特殊应用处理器或者现场可编程逻辑电路。还可理解，框图和/或流程图中的每个方框以及框图和/或流程图中的方框的组合，也可以由执行指定的功能或动作的专用硬件来实现，或可由专用硬件和计算机指令的组合来实现。
以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。
Claims (16)
1.一种多链路系统中数据传输方法，其特征在于，应用于同步收发STR设备，所述STR设备包括第一逻辑终端和至少一个第二逻辑终端，所述第一逻辑终端与非同步收发NSTR设备中的第三逻辑终端连接，所述第二逻辑终端与所述NSTR设备中的第四逻辑终端连接，所述方法包括：
所述第一逻辑终端向所述第三逻辑终端发送请求发送RTS帧；
所述第一逻辑终端接收所述第三逻辑终端基于所述RTS帧发送的准许发送CTS帧；
所述第一逻辑终端在第一时长内向所述第三逻辑终端发送数据，其中，所述第一逻辑终端开始向所述第三逻辑终端发送数据的时刻为第一时刻；
在所述第二逻辑终端在所述第一时刻进行数据传输的情况下，确定所述第一时长与第二时长的差值为第一目标时长，其中，所述第二时长为所述第二逻辑终端完成数据传输的第二时刻与所述第一时刻的间隔时长，所述第二时长小于第一时长；
所述第二逻辑终端在所述第二时刻之后的第一目标时长内，向所述第四逻辑终端发送数据，其中，所述第一目标时长用于所述第三逻辑终端和所述第四逻辑终端在同一时刻完成数据接收。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
当所述第一逻辑终端向所述第三逻辑终端发送RTS帧时，启动第一预设定时器；
所述第一逻辑终端在第一时长内向所述第三逻辑终端发送数据，包括：
在所述第一预设定时器到达之前未接收到所述CTS帧的情况下，所述第一逻辑终端从所述第一时刻开始的第一时长内向所述第三逻辑终端发送数据，其中，所述第一时刻为所述第一预设定时器的到达时刻。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
当所述第一逻辑终端向所述第三逻辑终端发送RTS帧时，启动第一预设定时器；
所述第一逻辑终端在第一时长内向所述第三逻辑终端发送数据，包括：
在所述第一预设定时器到达之前接收到所述CTS帧时，所述第一逻辑终端等待预设帧间间隔，在所述第一时刻开始向所述第三逻辑终端发送数据，其中，所述预设帧间间隔包括以下任意一项：短帧间间隔SIFS、集中协调功能帧间间隔PIFS、分布协调功能帧间间隔DIFS。
4.根据权利要求1或2所述的方法，其特征在于，所述第一目标时长大于预设时长阈值。
5.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：
当接收到所述CTS帧时确定所述第二逻辑终端的状态；
在所述第二逻辑终端的状态为空闲状态的情况下，所述第二逻辑终端在从所述第一时刻开始的第一时长内，向所述第四逻辑终端发送数据。
6.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：
当接收到所述CTS帧时确定所述第二逻辑终端的状态和所述第二逻辑终端的退避定时器是否到达；
在所述第二逻辑终端的状态为空闲状态，且所述退避定时器未到达的情况下，确定所述第一时长与第三时长的差值为第二目标时长，其中，所述第三时长为所述退避定时器的到达时刻与所述第一时刻的间隔时长，所述第三时长小于所述第一时长；
所述第二逻辑终端在所述退避定时器的到达时刻之后的第二目标时长内，向所述第四逻辑终端发送数据，其中，所述第二目标时长用于所述第三逻辑终端和所述第四逻辑终端在同一时刻完成数据接收。
7.一种多链路系统中数据传输方法，其特征在于，应用于NSTR设备，所述NSTR设备包括第三逻辑终端和至少一个第四逻辑终端，所述第三逻辑终端与STR设备中的第一逻辑终端连接，所述第四逻辑终端与所述STR设备中的第二逻辑终端连接，所述方法包括：
在所述第四逻辑终端未接收数据的情况下，所述第三逻辑终端向所述第一逻辑终端发送RTS帧；
在所述第四逻辑终端未发送数据的情况下，所述第三逻辑终端接收所述第一逻辑终端基于所述RTS帧发送的CTS帧；
所述第三逻辑终端在第四时长内向所述第一逻辑终端发送数据，其中，所述第三逻辑终端开始向所述第一逻辑终端发送数据的时刻为第三时刻；
在所述第四逻辑终端在所述第三时刻进行数据发送的情况下，确定所述第四时长与第五时长的差值为第三目标时长，其中，所述第五时长为所述第四逻辑终端完成数据发送的第四时刻与所述第三时刻的间隔时长，所述第五时长小于第四时长；
所述第四逻辑终端在所述第四时刻之后的第三目标时长内，向所述第二逻辑终端发送数据，其中，所述第三目标时长用于所述第三逻辑终端和所述第四逻辑终端在同一时刻完成数据发送。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
当所述第三逻辑终端向所述第一逻辑终端发送所述RTS帧时，启动第二预设定时器；
所述第三逻辑终端在第四时长内向所述第一逻辑终端发送数据，包括：
在所述第二预设定时器到达之前未接收到所述CTS帧的情况下，所述第三逻辑终端从所述第三时刻开始的第四时长内，向所述第一逻辑终端发送数据，其中，所述第三时刻为所述第二预设定时器的到达时刻。
9.根据权利要求7所述的方法，其特征在于，所述方法还包括：
当所述第三逻辑终端向所述第一逻辑终端发送所述RTS帧时，启动第二预设定时器；
所述第三逻辑终端在第四时长内向所述第一逻辑终端发送数据，包括：
在所述第二预设定时器到达之前接收到所述CTS帧时，所述第三逻辑终端等待预设帧间间隔，在所述第三时刻开始向所述第一逻辑终端发送数据，其中，所述预设帧间间隔包括以下任意一项：短帧间间隔SIFS、集中协调功能帧间间隔PIFS、分布协调功能帧间间隔DIFS。
10.根据权利要求7或8所述的方法，其特征在于，所述第三目标时长大于预设时长阈值。
11.根据权利要求7或8所述的方法，其特征在于，所述方法还包括：
当接收到所述CTS帧时确定所述第四逻辑终端的状态；
在所述第四逻辑终端的状态为空闲状态的情况下，所述第四逻辑终端在从所述第三时刻开始的第四时长内，向所述第四逻辑终端发送数据。
12.根据权利要求7或8所述的方法，其特征在于，所述方法还包括：
当接收到所述CTS帧时确定所述第四逻辑终端的状态和所述第四逻辑终端的退避定时器是否到达；
在所述第四逻辑终端的状态为空闲状态，且所述退避定时器未到达的情况下，确定所述第四时长与第六时长的差值为第四目标时长，其中，所述第六时长为所述退避定时器的到达时刻与所述第三时刻的间隔时长，所述第六时长小于所述第四时长；
所述第四逻辑终端在所述退避定时器的到达时刻之后的第四目标时长内，向所述第二逻辑终端发送数据，其中，所述第四目标时长用于所述第三逻辑终端和所述第四逻辑终端在同一时刻完成数据发送。
13.一种STR设备，其特征在于，包括第一逻辑终端和至少一个第二逻辑终端，所述第一逻辑终端与NSTR设备中的第三逻辑终端连接，所述第二逻辑终端与所述NSTR设备中的第四逻辑终端连接；
所述第一逻辑终端，用于向所述第三逻辑终端发送RTS帧，以用于所述第三逻辑终端确定所述第四逻辑终端的状态；
所述第一逻辑终端，还用于在所述第四逻辑终端的状态为空闲状态的情况下，接收所述第三逻辑终端基于所述RTS帧发送的CTS帧；
所述第一逻辑终端，还用于在第一时长内向所述第三逻辑终端发送数据，其中，所述第一逻辑终端开始向所述第三逻辑终端发送数据的时刻为第一时刻；
确定模块，用于在所述第二逻辑终端在所述第一时刻进行数据传输的情况下，确定所述第一时长与第二时长的差值为第一目标时长，其中，所述第二时长为所述第二逻辑终端完成数据传输的第二时刻与所述第一时刻的间隔时长，所述第二时长小于第一时长；
所述第二逻辑终端，用于在所述第二时刻之后的第一目标时长内，向所述第四逻辑终端发送数据，其中，所述第一目标时长用于所述第三逻辑终端和所述第四逻辑终端在同一时刻完成数据接收。
14.一种NSTR设备，其特征在于，包括第三逻辑终端和至少一个第四逻辑终端，所述第三逻辑终端与STR设备中的第一逻辑终端连接，所述第四逻辑终端与所述STR设备中的第二逻辑终端连接；
所述第三逻辑终端，用于在所述第四逻辑终端未接收数据的情况下，向所述第一逻辑终端发送RTS帧；
所述第三逻辑终端，还用于在所述第四逻辑终端未发送数据的情况下，接收所述第一逻辑终端基于所述RTS帧发送的CTS帧；
所述第三逻辑终端，还用于在第四时长内向所述第一逻辑终端发送数据，其中，所述第三逻辑终端开始向所述第一逻辑终端发送数据的时刻为第三时刻；
确定模块，用于在所述第四逻辑终端在所述第三时刻进行数据发送的情况下，确定所述第四时长与第五时长的差值为第三目标时长，其中，所述第五时长为所述第四逻辑终端完成数据发送的第四时刻与所述第三时刻的间隔时长，所述第五时长小于第四时长；
所述第四逻辑终端，用于在所述第四时刻之后的第三目标时长内，向所述第二逻辑终端发送数据，其中，所述第三目标时长用于所述第三逻辑终端和所述第四逻辑终端在同一时刻完成数据发送。
15.一种多链路系统，其特征在于，包括如权利要求13所述的STR设备和/或如权利要求14所述的NSTR设备。
16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现如权利要求1-12任意一项所述的多链路系统中数据传输方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110627645.8A CN115442919B (zh) | 2021-06-04 | 2021-06-04 | 多链路系统中数据传输方法、设备、系统及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110627645.8A CN115442919B (zh) | 2021-06-04 | 2021-06-04 | 多链路系统中数据传输方法、设备、系统及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115442919A true CN115442919A (zh) | 2022-12-06 |
| CN115442919B CN115442919B (zh) | 2024-04-09 |
Family
ID=84240531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110627645.8A Active CN115442919B (zh) | 2021-06-04 | 2021-06-04 | 多链路系统中数据传输方法、设备、系统及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115442919B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05153183A (ja) * | 1991-11-27 | 1993-06-18 | Hitachi Ltd | 複数のリンクを用いたデータ転送方式 |
| JP2000261523A (ja) * | 1999-03-09 | 2000-09-22 | Matsushita Electric Ind Co Ltd | マルチリンク通信におけるデータ伝送方法およびデータ伝送システム並びに当該方法を実行するためのプログラムを記録した媒体 |
| AU2004201056A1 (en) * | 1998-10-30 | 2004-04-08 | King, Christopher | Automated Hair Isolation and Processing System |
| CN110972256A (zh) * | 2019-12-11 | 2020-04-07 | 展讯通信（上海）有限公司 | 多链路同步传输、接收方法及装置、存储介质、终端 |
| US20200288523A1 (en) * | 2019-03-08 | 2020-09-10 | Qualcomm Incorporated | Design considerations for multi-link aggregation |
| CN111935800A (zh) * | 2020-08-12 | 2020-11-13 | 成都极米科技股份有限公司 | 多链路场景下的系统消息变更方法、终端设备和存储介质 |
| WO2021004382A1 (zh) * | 2019-07-05 | 2021-01-14 | 华为技术有限公司 | 一种多链路通信方法及相关设备 |
| WO2021008502A1 (zh) * | 2019-07-12 | 2021-01-21 | 华为技术有限公司 | 多链路通信方法和装置 |
| CN112492682A (zh) * | 2020-06-01 | 2021-03-12 | 中兴通讯股份有限公司 | 数据发送方法及装置、数据接收方法及装置 |
| US20210084711A1 (en) * | 2019-09-16 | 2021-03-18 | Minyoung Park | Multi-link operation for a single radio multi-link device |
| US20210100050A1 (en) * | 2019-09-26 | 2021-04-01 | Qualcomm Incorporated | Address translation for multi-link operation in a wireless local area network (wlan) |
| US20210112615A1 (en) * | 2020-12-18 | 2021-04-15 | Po-Kai Huang | Multi-link device data continuity |
-
2021
- 2021-06-04 CN CN202110627645.8A patent/CN115442919B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05153183A (ja) * | 1991-11-27 | 1993-06-18 | Hitachi Ltd | 複数のリンクを用いたデータ転送方式 |
| AU2004201056A1 (en) * | 1998-10-30 | 2004-04-08 | King, Christopher | Automated Hair Isolation and Processing System |
| JP2000261523A (ja) * | 1999-03-09 | 2000-09-22 | Matsushita Electric Ind Co Ltd | マルチリンク通信におけるデータ伝送方法およびデータ伝送システム並びに当該方法を実行するためのプログラムを記録した媒体 |
| US20200288523A1 (en) * | 2019-03-08 | 2020-09-10 | Qualcomm Incorporated | Design considerations for multi-link aggregation |
| WO2021004382A1 (zh) * | 2019-07-05 | 2021-01-14 | 华为技术有限公司 | 一种多链路通信方法及相关设备 |
| WO2021008502A1 (zh) * | 2019-07-12 | 2021-01-21 | 华为技术有限公司 | 多链路通信方法和装置 |
| US20210084711A1 (en) * | 2019-09-16 | 2021-03-18 | Minyoung Park | Multi-link operation for a single radio multi-link device |
| US20210100050A1 (en) * | 2019-09-26 | 2021-04-01 | Qualcomm Incorporated | Address translation for multi-link operation in a wireless local area network (wlan) |
| CN110972256A (zh) * | 2019-12-11 | 2020-04-07 | 展讯通信（上海）有限公司 | 多链路同步传输、接收方法及装置、存储介质、终端 |
| CN112492682A (zh) * | 2020-06-01 | 2021-03-12 | 中兴通讯股份有限公司 | 数据发送方法及装置、数据接收方法及装置 |
| CN111935800A (zh) * | 2020-08-12 | 2020-11-13 | 成都极米科技股份有限公司 | 多链路场景下的系统消息变更方法、终端设备和存储介质 |
| US20210112615A1 (en) * | 2020-12-18 | 2021-04-15 | Po-Kai Huang | Multi-link device data continuity |
Non-Patent Citations (1)
| Title |
|---|
| 陈志为: "毫米波WiFi分布式网络切换方案研究", 《中国优秀硕士论文电子期刊网》, 15 March 2020 (2020-03-15) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115442919B (zh) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7405867B2 (ja) | ランダムアクセス方法及び装置 | |
| US9769850B2 (en) | Method, device and system for transmitting data | |
| EP3565334A1 (en) | Spatial reuse method and device | |
| KR101963167B1 (ko) | D2d 통신 시스템에서 스케줄링 방법 및 장치 | |
| CN109526064B (zh) | 一种LoRaWAN信道冲突的规避方法 | |
| EP2329677B1 (en) | Provision of a scheduled legacy protection frame | |
| US20210385142A1 (en) | Method and device for data transmission | |
| US11956812B2 (en) | Method and device for processing network allocation vector | |
| CN110149612B (zh) | 波束确定方法及第一通信设备、第二通信设备 | |
| US10924987B2 (en) | FTM based secure ranging error recovery | |
| US20150124723A1 (en) | Wireless communication apparatus, wireless communication method, processing apparatus, and program | |
| EP4287702A1 (en) | Resource processing method and apparatus, and terminal and storage medium | |
| CN113692060B (zh) | 多天线mimo场景下随机接入资源的配置与更新方法 | |
| US10660105B2 (en) | Systems and methods for multi-user operation with duplex medium access control | |
| CN112866125B (zh) | 一种下行数据传输方法及装置 | |
| CN115442919B (zh) | 多链路系统中数据传输方法、设备、系统及存储介质 | |
| CN113890859B (zh) | 数据传输方法、设备、介质及产品 | |
| EP4123968A1 (en) | Delay performance evaluation method and apparatus, and storage medium | |
| CN115669120A (zh) | 多连接通信方法、装置、设备及其存储介质 | |
| CN112398591A (zh) | 一种确定侧行链路资源的方法、装置以及系统 | |
| CN114762410A (zh) | 用于v2x中资源选择的方法、设备和计算机可读介质 | |
| CN112511364B (zh) | 一种时延性能评估方法、装置和存储介质 | |
| CN111294148A (zh) | 信令传输、接收方法及装置、存储介质、终端 | |
| CN112020149A (zh) | 一种避免pusch和pucch冲突的方法和设备 | |
| US20230096640A1 (en) | Time delay performance evaluation method and apparatus, and storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |