CN115426079B - 数据解调方法、装置及电子产品 - Google Patents

Abstract

本申请提出一种数据解调方法、装置及电子产品，该数据解调方法包括：根据相邻两个待解调数据之间的信号变化情况，生成对应的比特数据节点；所述比特数据节点至少包括信号变化情况和生成当前节点的系统时间；基于所述比特数据节点的信号范围，组成对应的比特数据链；基于所述系统时间和所述比特数据节点的信号变化情况，对每个所述比特数据链中的数据顺序进行验证；对验证结果为数据顺序正确的比特数据链进行解调，得到所述待解调数据对应的位数据。本申请可以在解调过程中对待解调数据的数据顺序进行验证，不仅能够检测出顺序错误的数据，还能够定位错误地点，可有效降低解调错误率。

Description

数据解调方法、装置及电子产品

技术领域

本申请属于数据解调技术领域，具体涉及一种数据解调方法、装置及电子产品。

背景技术

数据解调是数据调制的逆过程，是从已调波中提取调制数据信号的方法。对调幅波来说，解调是从幅度变化提取数据信号的过程；对调频波来说，是从频率变化提取数据信号的过程；对调相波来说，则是从相位变化提取数据信号的过程。

现有数据解调方法中，无论是基于ASK（ Amptitude Shift Keying，幅度键控）解调的方案，还是基于FSK（Frequency-shift keying，频移键控）解调的方案，大多采用直接解调数据的方式，即，在解调过程中只对最终数据做类似CRC验证（Cyclic RedundancyCheck，循环冗余校验，利用除法及余数的原理来检测或校验数据传输或者保存后可能出现的错误）。

由于类似CRC的验证方式，本身只用来检测可能出现的错误，所以采用该方法验证可能会出现验证错误的情况，致使解调错误率高的问题。另外，该类验证方法只对最终数据进行验证，不能定位错误地点，且不能对因为处理时间延迟或处理器处理数据顺序所造成的数据进行自修复，因此只能忽略错误信息，不利于数据解调系统的整体改进。

发明内容

本申请提出一种数据解调方法、装置及电子产品，可以在解调过程中对待解调数据的数据顺序进行验证，不仅能够检测出顺序错误的数据，还能够定位错误地点，可有效降低解调错误率。

本申请第一方面实施例提出了一种数据解调方法，包括：

根据相邻两个待解调数据之间的信号变化情况，生成对应的比特数据节点；所述比特数据节点至少包括信号变化情况和生成当前节点的系统时间；

基于所述比特数据节点的信号范围，组成对应的比特数据链；

基于所述系统时间和所述比特数据节点的信号变化情况，对每个所述比特数据链中的数据顺序进行验证；

对验证结果为数据顺序正确的比特数据链进行解调，得到所述待解调数据对应的位数据。

在本申请一些实施例中，所述根据相邻两个待解调数据之间的信号变化情况，生成对应的比特数据节点，包括：

接收待解调数据，并确定相邻两个所述待解调数据之间的信号值变化量是否大于预设阈值；

若是，则生成对应的比特数据节点。

在本申请一些实施例中，所述确定相邻两个所述待解调数据之间的信号变化值情况是否大于预设阈值，包括：

对所述待解调数据的频率进行检测；

确定相邻两个所述待解调数据之间的频率变化情况是否大于第一预设阈值。

在本申请一些实施例中，所述确定相邻两个所述待解调数据之间的信号变化情况是否大于预设阈值，包括：

对所述待解调数据的幅值进行检测；

确定相邻两个所述待解调数据之间的幅值变化情况是否大于第二预设阈值。

在本申请一些实施例中，所述基于所述比特数据节点的信号范围，组成对应的比特数据链，包括：

确定所述比特数据节点对应的变化前信号值与变化后信号值是否属于同一预设信号段；

若是，则将所述比特数据节点添加至所述预设信号段对应的比特数据链中，并对应所述比特数据链的当前长度生成所述比特数据节点的节点序号。

在本申请一些实施例中，所述方法还包括：

开机后，首次将所述比特数据节点添加至所述预设信号段对应的比特数据链中之前，基于不同的信号段和编码方式，分别创建对应的初始比特数据链；所述初始比特数据链中具有0个比特数据节点。

在本申请一些实施例中，基于所述系统时间和所述比特数据节点的信号变化情况，对每个所述比特数据链中的数据顺序进行验证，包括：

对于每个所述比特数据链，基于所述系统时间对所有比特数据节点的顺序进行重新排列；

确定重新排列后各相邻两个比特数据节点之间的信号变化情况是否一致；

若是，则确定所述待解调数据的数据顺序正确；若否，则确定所述待解调数据的数据顺序错误。

在本申请一些实施例中，所述对验证结果为数据顺序正确的比特数据链进行解调，得到所述待解调数据对应的位数据，包括：

对于验证结果为数据顺序正确的每个比特数据链，根据所述比特数据链支持的信号范围，确定所述比特数据链对应的编码方式；

基于所述编码方式和所述比特数据链支持的信号范围，对每个比特数据链的各比特数据节点进行解调，得到对应的位数据。

在本申请一些实施例中，根据所述比特数据链支持的信号范围，确定所述比特数据链对应的编码方式，包括：

确定所述比特数据链支持的信号类型；

若所述信号类型为频率，则检测所述比特数据链支持的信号范围包括的跳变频率数量；若跳变频率数量为2，则确定所述比特数据链对应的编码方式为单向编码；若跳变频率数量为3，则确定所述比特数据链对应的编码方式为双向编码；

若所述信号类型为幅值，则确定所述比特数据链对应的编码方式为单向编码。

在本申请一些实施例中，所述基于所述编码方式和所述比特数据链支持的信号范围，对每个比特数据链的各比特数据节点进行解调，得到对应的位数据，包括：

基于所述编码方式和所述比特数据链支持的信号范围，创建每个比特数据链对应的解码比特链；

对应每个所述比特数据链的各比特数据节点，生成所述解码比特链的解码比特节点；所述解码比特节点至少包括解码数据位和生成当前节点的第二系统节点；

对所述解码比特链的各解码比特节点进行解调，得到对应的位数据。

在本申请一些实施例中，所述对应每个所述比特数据链的各比特数据节点，生成所述解码比特链的解码比特节点，包括：

对于每个所述比特数据链的各比特数据节点，确定所述比特数据节点的变化前信号值和变化后信号值；

基于所述比特数据节点的变化前信号值和变化后信号值，确定所述比特数据节点对应的位数据；

基于所述位数据和对应比特数据节点的系统时间生成各比特数据节点对应的解码比特节点。

在本申请一些实施例中，所述基于所述比特数据节点的变化前信号值和变化后信号值，确定所述比特数据节点对应的位数据，包括：

若所述比特数据节点的变化前信号值大于变化后信号值，则确定所述比特数据节点对应的位数据为0；

若所述比特数据节点的变化前信号值小于变化后信号值，则确定所述比特数据节点对应的位数据为1。

在本申请一些实施例中，所述基于所述比特数据节点的变化前信号值和变化后信号值，确定所述比特数据节点对应的位数据，包括：

若所述比特数据节点的变化前频率值等于中心频率值，且变化后频率大于所述中心频率值，则确定所述比特数据节点对应的位数据为0；

若所述比特数据节点的变化前频率值等于中心频率值，且变化后频率小于所述中心频率值，则确定所述比特数据节点对应的位数据为1；

其中，所述中心频率值为进行双向跳变解码的中心频率值。

在本申请一些实施例中，若所述编码方式为单向编码，则对所述解码比特链的各所述解码比特节点进行解调，得到对应的位数据，包括：

对于每个所述解码比特链，确定各相邻两个解码比特节点的解码数据位是否不同；

若是，则基于相邻两个解码比特节点的系统时间对所述解码比特节点进行解调，得到对应的位数据。

在本申请一些实施例中，所述基于相邻两个解码比特节点的系统时间对所述解码比特节点进行解调，得到对应的位数据，包括：

计算下一个解码比特节点的系统时间与当前解码比特节点的系统时间之间的时间差值；

若所述时间差值大于第三预设阈值，则确定当前解码比特节点对应的位数据为0；

若连续两次计算的时间差值均小于所述第三预设阈值，则确定当前解码比特节点对应的位数据为1；

若连续奇数次计算的时间差值均小于所述第三预设阈值，则确定解调失败。

在本申请一些实施例中，若所述编码方式为双向编码，则对所述解码比特链的各所述解码比特节点进行解调，得到对应的位数据，包括：

对于每个所述解码比特链的各所述解码比特节点，将所述解码比特节点的解码数据位确定为对应的位数据。

在本申请一些实施例中，所述基于所述编码方式和所述比特数据链支持的信号范围，对每个比特数据链的各比特数据节点进行解调，得到对应的位数据之后，还包括：

针对解调出的每个比特位，按照时间顺序分别生成对应的位数据节点；所述位数据节点包括位数据序号和比特位值；

基于所有位数据节点，组成位数据链。

本申请第二方面的实施例提供了一种数据解调装置，包括：

比特节点生成模块，用于根据相邻两个待解调数据之间的信号变化情况，生成对应的比特数据节点；所述比特数据节点至少包括信号变化情况和生成当前节点的系统时间；

比特数据链构成模块，用于基于所述比特数据节点的信号范围，组成对应的比特数据链；

数据顺序验证模块，用于基于所述系统时间和所述比特数据节点的信号变化情况，对每个所述比特数据链中的数据顺序进行验证；

数据解调模块，用于对验证结果为数据顺序正确的比特数据链进行解调，得到所述待解调数据对应的位数据。

本申请第三方面的实施例提供了一种电子产品，包括数字逻辑电路，且所述数字逻辑电路用于执行如第一方面所述的数据解调方法。

本申请实施例中提供的技术方案，至少具有如下技术效果或优点：

本申请实施例提供的数据解调方法可以根据接收到的待解调数据，先生成比特数据节点，再基于生成的比特数据节点构成比特数据链，并对生成的比特数据链进行进行数据顺序验证，然后对验证结果为数据顺序正确的比特数据链进行解调，如此，在对待解调数据进行解调的过程中，可以对每个待解调数据的数据顺序进行验证，有效降低了解调错误率。且不仅能够检测出顺序错误的数据，还能够根据验证的比特数据节点位置和时间，定位错误地点，继而可以对待解调数据进行修复。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了本申请实施例提供的数据解调方法的流程示意图；

图2a示出了本申请实施例中频率信号的比特数据节点的结构示意图；

图2b示出了本申请实施例中幅值信号的比特数据节点的结构示意图；

图3示出了本申请实施例中比特数据链的结构示意图；

图4示出了本申请实施例中解码比特节点的结构示意图；

图5示出了本申请实施例中解码比特链的结构示意图；

图6示出了本申请实施例中位数据节点的机构示意图；

图7示出了本申请实施例中位数据链的结构示意图；

图8示出了本申请实施例提供的数据解调装置的结构示意图。

具体实施方式

下面将参照附图更详细地描述本申请的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。

需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本申请所属领域技术人员所理解的通常意义。

下面结合附图来描述根据本申请实施例提出的一种数据解调方法、装置及电子产品。

现有相关技术中，由于类似CRC的验证方式，本身只用来检测可能出现的错误，所以采用该方法验证可能会出现验证错误的情况，致使解调错误率高的问题。另外，该类验证方法只对最终数据进行验证，不能定位错误地点，且不能对因为处理时间延迟或处理器处理数据顺序所造成的数据进行自修复，因此只能忽略错误信息，不利于数据解调系统的整体改进。。

鉴于上述问题，本实施例提供了一种数据解调方法、装置及电子产品，其中，该数据解调装置用于实现该数据解调方法，其可以数字电路或其他形式，形成于任意电子产品中，以执行该数据解调方法。该数据解调方法可以根据接收到的待解调数据，先生成比特数据节点，再基于生成的比特数据节点构成比特数据链，并对生成的比特数据链进行进行数据顺序验证，然后对验证结果为数据顺序正确的比特数据链进行解调，如此，在对待解调数据进行解调的过程中，可以对每个待解调数据的数据顺序进行验证，有效降低了解调错误率。且不仅能够检测出顺序错误的数据，还能够根据验证的比特数据节点位置和时间，定位错误地点，继而可以对待解调数据进行修复。

请参照图1为本申请实施例提供的数据解调方法的流程示意图，如图1所示，该数据解调方法包括以下步骤。

步骤S1，根据相邻两个待解调数据之间的信号变化情况，生成对应的比特数据节点。

其中，待解调数据可以是频率数据，也可以是幅值数据，相应地，本申请中的解调可以是FSK（Frequency-shift keying，频移键控）解调，也可以是ASK（ Amptitude ShiftKeying，幅度键控）解调。比特数据节点可理解为一个比特数据块或数据结构，至少包括信号变化情况和生成当前节点的系统时间。这里的系统时间可理解为生成比特数据节点的时间，在没有处理时间延迟或处理器处理数据顺序要求的情况下，系统时间应该与接收到的待解调数据的时间对应。但是，由于处理时间延迟或处理器处理数据顺序要求的情况下，在生成比特数据节点时，可能已经接收到很多待解调数据，造成了待解调数据的堆积，则可能无法按照接收的先后顺序处理待解调数据，如此，便使得比特数据链中各比特数据节点的系统时间的先后顺序与接收到的待解调数据对应的先后顺序不一致。这里的信号变化情况可用于判断比特数据节点对应的位数据，该信号可以是频率信号，也可以是幅值信号，本实施例对此不做具体限定。例如，对于频率信号，信号变化情况即可包括频率变化前频率和频率变化后频率；对于幅值信号，信号变化情况可包括幅值变化前幅值和幅值变化后幅值。每个比特数据节点可解调出一个位数据（0或1），不同的位数据可对应不同的信号变化情况。

在本实施例中，对待解调数据进行解调（得到对应分位数据）时，不同的位数据对应不同的信号变化情况，所以可根据相邻两个待解调数据之间的信号变化情况，生成对应的比特数据节点。

在一些实施方式中，可以在接收到待解调数据之后，可以先对待解调数据的信号值进行检测，确定各相邻两个待解调数据之间的信号值变化量是否大于预设阈值。若相邻两个待解调数据之间的信号值变化量大于预设阈值，则说明接收到一个位数据，可生成对应的比特数据节点。其中，预设阈值可根据待解调数据的信号范围进行设定，本实施例对此不做具体限定。例如，对于340Khz和326Khz的单向跳变频段，预设阈值可设为14Khz。

具体地，若对待解调数据进行FSK解调，则在确定相邻两个待解调数据之间的信号变化值情况是否大于预设阈值时，可以先对待解调数据的频率进行检测，然后确定相邻两个待解调数据之间的频率变化情况是否大于第一预设阈值。

若对待解调数据进行ASK解调，在确定相邻两个待解调数据之间的信号变化情况是否大于预设阈值时，可以先对待解调数据的幅值进行检测；然后确定相邻两个待解调数据之间的幅值变化情况是否大于第二预设阈值。

另外，在生成比特数据节点之后，还可以为按照该比特数据节点的生成顺序，生成该比特数据节点对应的比特数据节点序号。所以，进行FSK解调时，生成的比特数据节点的结构可如图2a所示，进行ASK解调时，生成的比特数据节点的结构可如图2b所示。

步骤S2，基于比特数据节点的信号范围，组成对应的比特数据链。

其中，信号范围可理解为比特数据节点的信号所属的频段或幅值范围。例如，若单向编码的频率为340Khz和326Khz，340Khz和326Khz属于一组单向跳变频段；若双向编码的频率为333Khz（高频率），326Khz（中频率），320Khz（低频率），则333Khz，326Khz，320Khz属于一组双向跳变频段。比特数据链可理解为用于存储上述比特数据节点的空间，可存储多个比特数据节点，且根据比特数据节点的多少具有相应的长度，例如，若存储一个比特数据节点，则该比特数据链的长度为1，若存储N个比特数据节点，则该比特数据链的长度为N。

本实施例在开机后，首次将比特数据节点添加至预设信号段对应的比特数据链中之前，可以基于不同的信号段和编码方式，分别创建对应的初始比特数据链，以便于进行解码时可直接应用创建好的比特数据链，可以节省数据链的创建时间，从而可进一步提高解码速度。

具体地，每个初始比特数据链可支持不同的信号段和不同的编码方式，当数据解调装置的比特节点生成模块生成比特数据节点之后，可将生成的比特数据节点发送给比特数据链构成模块，比特数据链构成模块根据比特数据节点的信号范围和编码方式，将接收到的比特数据节点添加至支持相应信号段的比特数据链中。新创建的初始比特数据链中可以具有0个比特数据节点，当生成比特数据节点后，按时间顺序将比特数据节点一次添加至对应的比特数据链中。其中，信号段可以指频段，也可以理解为一个幅值范围。

例如，在FSK解调过程中，比特数据链构成模块接收到比特数据节点之后，可对比特数据节点的频率变化前频率和频率变化后频率进行判断，若频率变化前频率和频率变化后频率属于同一频段，且具有比特数据链支持此频段，则在此比特数据节点中加入比特节点序号，并将该比特数据节点添加至支持此频段的比特数据链中，之后将对应的比特数据链长度加一。

在实际应用中，编码方式包括单向编码和双向编码，接收到的待解码数据为已编码数据，可通过对待解码数据的进行信号检测确定待解码数据的编码方式。生成比特数据节点之后，将比特数据节点添加至相同解码方式的比特数据链中。

对于单向编码方式，以FSK信号为例，其具有两个跳变频率，即高频率和低频率。数据0的特征为，发生一次频率跳变，且维持一个频率时间为T。而数据1的特征为，发生两次频率跳变，且两次跳变分别维持一个相同的频率时间，即为1/2T。例如，假设单向编码的频率分别为340Khz和326Khz，数据发送频率为2Hhz，则340Khz和326Khz属于一组单向跳变频段。数据0的波形，从340Khz跳变到326Khz，并维持326Khz时间为T；或者，从326Khz跳变到340Khz，并维持340Khz时间为T。而数据1的波形，可以从340Khz跳变到326Khz，并维持326Khz时间为1/2T，然后再从326Khz跳变到340Khz，并维持340Khz时间1/2T；或者，从326Khz跳变到340Khz，并维持340Khz时间为1/2T，然后再从340Khz跳变到326Khz，并维持326Khz时间为1/2T。

对于双向编码方式，同样以FSK信号为例，其具有三个跳变频率，即高频率、中频率和低频率。数据0的特征为，频率从低频率跳到中频率，并分别在中频率和低频率维持1/2T。数据1的特征为，频率从高频率跳到中频率，并分别在高频率和中频率维持1/2T。例如，假设双向编码的频率为333Khz（高频率），326Khz（中频率），320Khz（低频率），数据发送频率为2Khz。则这里333Khz，326Khz，320Khz属于一组双向跳变频段。数据0的波形，先维持320Khz时间1/2T，之后跳变到326Khz，并维持326Khz时间1/2T。数据1的波形，先维持333Khz时间为1/2T，之后跳变到326Khz，并维持326Khz时间1/2T。

在一些实施方式中，基于比特数据节点的信号范围，组成对应的比特数据链时，可先确定比特数据节点对应的变化前信号值与变化后信号值是否属于同一预设信号段；若是，则说明此处可能确实接收到一个位数据，则将比特数据节点添加至预设信号段对应的比特数据链中，并对应比特数据链的当前长度生成比特数据节点的节点序号。如此，通过判断变化前信号值与变化后信号值是否属于同一预设信号段（若变化前信号值与变化后信号值不属于同一预设信号段，说明可能接收到了错误的数据），可以初步对接收到的待解调数据进行验证，以提高解码准确率。

具体地，由多个比特数据节点组成的比特数据链可以如图3所示。

步骤S3，基于系统时间和比特数据节点的信号变化情况，对每个比特数据链中的数据顺序进行验证。

其中，数据顺序可理解为本实施例中的数据解调装置接收到待解调数据的数据顺序，数据顺序正确表征位数据是正确传输的，数据顺序不正确则表征数据传输过程中可能出现故障。

在本实施例中，若待解调数据的数据顺序正确，则比特数据链中的比特数据节点具有以下特征：各比特数据节点在比特数据链中的先后顺序与各自的系统时间的先后顺序一致，且每一个比特数据节点，其变化前信号值（如频率值）和前一个比特数据节点的变化后信号值相等，变化后信号值要和后一个节点的变化前信号值相等。基于此特征，本实施例可对每个比特数据链中的数据顺序进行验证，从而实现在解码过程中对待解码数据的数据顺序进行验证，并及时发现数据顺序错误的位置，可以提高解码准确率。

基于上述待解调数据的数据顺序正确的情况下，比特数据链中的比特数据节点的特征，在基于系统时间和比特数据节点的信号变化情况，对每个比特数据链中的数据顺序进行验证时，对于每个比特数据链，可基于系统时间对所有比特数据节点的顺序进行重新排列；确定重新排列后各相邻两个比特数据节点之间的信号变化情况是否一致；若是，则确定待解调数据的数据顺序正确；若否，则确定待解调数据的数据顺序错误，并将该数据顺序错误的信息进行输出。

在生成比特数据链时，可能有多个程序依次生成比特数据节点，每个程序可能处理速度不一样，则无法按照既能时间和既定顺序将生成的比特数据节点添加至比特数据链中，所以可能会造成比特数据链中，各比特数据节点的系统时间的顺序，与比特数据节点序号的顺序不一致的情况（比特数据节点序号往往在比特数据节点加入比特数据链时生成，而系统时间则为启动生成比特数据节点的时间）。而通过对比特数据节点进行顺序重排，重排后可按节点顺序依次输出比特数据节点序号时，若输出的比特数据节点序号是依次排列的，则说明系统运行情况良好；若输出的比特数据节点序号不是依次排列的，则说明系统运行情况不良，可能有程序处理时间延迟。如此，通过对比特数据节点进行顺序重排，使得重排后比特数据链中的比特数据节点的顺序与生成比特数据节点的顺序一致，从而能够对错误数据进行修复，进一步提高解码准确率。

其中，各相邻两个比特数据节点之间的信号变化情况是否一致，即判断每个当前比特数据节点和与之相邻的前一个比特数据节点和后一个比特数据节点的的信号值，其中，当前比特数据节点的变化前信号值（可以是频率也可以是幅值）要和前一个比特数据节点的变化后信号值（可以是频率也可以是幅值）相等，当前比特数据节点的变化后信号值（可以是频率也可以是幅值）要和后一个比特数据节点的变化前信号值（可以是频率也可以是幅值）相等。

可以理解的是，上述对每个比特数据链中的数据顺序进行验证的过程只是本实施例的较佳实施方式，本实施例并不以此为限，例如，也可以不进行顺序重新排列，只要按照系统时间的顺序，依次对系统时间最相近的两个比特数据节点之间的信号变化情况进项判断即可，同样地，若变化情况一致，则确定待解调数据的数据顺序正确；若变化情况不一致，则确定待解调数据的数据顺序错误。

步骤S4，对验证结果为数据顺序正确的比特数据链进行解调，得到待解调数据对应的位数据。

本实施例仅对验证结果为数据顺序正确的比特数据链进行解调，可减低解码错误率。对于验证结果为数据顺序错误的比特数据链可进行错误上报，输出错误信息，并可具体显示错误数据的比特数据节点，即定位错误位置。在对各比特数据节点进行解调时，可先采用与编码方式相对应的解码方式进行解码，然后对解码出的位数据进行解调，得到最终的解调数据。

在一些实施方式中，上述步骤S4可以包括以下处理：对于验证结果为数据顺序正确的每个比特数据链，根据比特数据链支持的信号范围，确定比特数据链对应的编码方式；然后基于编码方式和比特数据链支持的信号范围，对每个比特数据链的各比特数据节点进行解调，得到对应的位数据。

在实际应用中，待解码数据采用的编码方式可以是单向编码，也可以是双向编码。而在解码时，需根据待解码数据采用的编码方式对应的解码方式进行解码，可进一步提高解码和解调的准确率。即，比特数据节点对应的编码方式若是双向编码，则解码时也采用双向解码；比特数据节点对应的编码方式若是单向编码，则解码时也采用单向解码。

基于上述编码方式的介绍，根据比特数据链支持的信号范围，确定比特数据链对应的编码方式时，可先确定比特数据链支持的信号类型；若信号类型为频率，即采用FSK解调方案，则检测比特数据链支持的信号范围包括的跳变频率数量；若跳变频率数量为2，则确定比特数据链对应的编码方式为单向编码；若跳变频率数量为3，则确定比特数据链对应的编码方式为双向编码。若信号类型为幅值，即采用ASK解调方案，ASK解调一般采用单向编码方式，则可直接确定比特数据链对应的编码方式为单向编码。

在另一些实施方式中，基于编码方式和比特数据链支持的信号范围，对每个比特数据链的各比特数据节点进行解调，得到对应的位数据的过程，可包括以下处理：先基于编码方式和比特数据链支持的信号范围，创建每个比特数据链对应的解码比特链；然后对应每个比特数据链的各比特数据节点，生成解码比特链的解码比特节点；然后对解码比特链的各解码比特节点进行解调，得到对应的位数据。如此，可对应各比特数据链生成解码数据链，并对应各比特数据节点生成解码比特节点，然后只要对解码比特节点进行解调，即可得到待解调数据对应的解调结果。通过一一对应的解调过程，保持解调过程的一致性和同一数据的纵向贯穿性，可进一步降低解调的错误率。

其中，解码比特链与上述的比特数据链类似，也可理解为存储解码数据的存储数据链。解码比特节点也可对应上述的比特数据节点，也可理解为一个数据块或数据结构，其至少包括解码数据位和上述比特数据节点的系统时间。这里解码数据位即该解码比特节点对应的位数据。

具体地，基于上述两种编码方式中的数据特征，在对应每个比特数据链的各比特数据节点，生成解码比特链的解码比特节点时，可对于每个比特数据链的各比特数据节点，先确定比特数据节点的变化前信号值和变化后信号值；然后基于比特数据节点的变化前信号值和变化后信号值，确定比特数据节点对应的位数据；并基于位数据和对应比特数据节点的系统时间生成各比特数据节点对应的解码比特节点。

对于单向解码过程，无论是FSK解调方案，还是ASK解调方案，上述基于比特数据节点的变化前信号值和变化后信号值，确定比特数据节点对应的位数据的过程，均可包括如下处理：若比特数据节点的变化前信号值大于变化后信号值，则确定比特数据节点对应的位数据为0；若比特数据节点的变化前信号值小于变化后信号值，则确定比特数据节点对应的位数据为1。

对于FSK解调方案的双向解码过程，上述基于比特数据节点的变化前信号值和变化后信号值，确定比特数据节点对应的位数据的过程，可包括如下处理：若比特数据节点的变化前频率值等于中心频率值，且变化后频率大于中心频率值，则确定比特数据节点对应的位数据为0；若比特数据节点的变化前频率值等于中心频率值，且变化后频率小于中心频率值，则确定比特数据节点对应的位数据为1。

其中，中心频率值为进行双向跳变解码的中心频率值，即上述的中频率。如果频率变化后频率不等于中心频率，则丢弃对应的待解调数据。

无论是单向解码过程还是双向解码过程，在得到位数据之后，可生成对应的解码比特节点，并将得到的位数据加入该解码比特节点。然后再将对应比特数据节点的系统时间作为该解码比特节点的系统时间，也加入该解码比特节点，即形成如图4所示的解码比特结构。在对应一条比特数据链的各比特数据节点均形成解码比特节点之后，基于该比特数据链对应的所有解码比特节点形成解码比特链，解码比特链的结构如图5所示。

在对解码比特节点进行解调时，若编码方式为单向编码，则对解码比特链的各解码比特节点进行解调，得到对应的位数据的过程，可以包括以下处理：对于每个解码比特链，确定各相邻两个解码比特节点的解码数据位是否不同；若是，则基于相邻两个解码比特节点对应的的系统时间对解码比特节点进行解调，得到对应的位数据。

在本实施例中，可比对解码比特链的每一个解码比特节点，任意相邻两个节点中，解码数据位必须不同，若有相同，则判断为错误，并输出对应信息。如此，可在解码的过程中对待解调数据的数据顺序进行再次验证，实现了数据的多层验证，进一步提高了解码准确率。

进一步地，基于上述单向编码中位数据的特征（数据0在跳变频率值维持时间T，而数据1则在跳变频率值维持时间1/2T），在基于相邻两个解码比特节点对应的系统时间对解码比特节点进行解调，得到对应的位数据时，可以先计算下一个解码比特节点的系统时间与当前解码比特节点的系统时间之间的时间差值；若时间差值大于第三预设阈值，则确定当前解码比特节点对应的位数据为0；若连续两次计算的时间差值均小于第三预设阈值，则确定当前解码比特节点对应的位数据为1；若连续奇数次计算的时间差值均小于第三预设阈值，则确定解调失败。如此，从第一个解码比特节点开始，用下一个解码比特节点中的系统时间减去当前解码比特节点中的系统时间，若大于第三预设阈值，则判断为0，若连续两个小于第三预设阈值，则判断为1，如果存在一个不成对的小于第三预设阈值的情况，则判断为解调失败，并输出对应信息。从而可在解调步骤再次对待解调数据的数据顺序进行验证，实现了更多层次的验证，进一步提高了解码准确率。

其中，第三预设阈值根据位数据在跳变频率值维持的时间T确定，例如可以为大于上述时间1/2T，且小于时间T的值。得到的时间差值理论上应该大于位数据在频率跳变值维持的时间。

在另一些实施方式中，若编码方式为双向编码，则对解码比特链的各解码比特节点进行解调，得到对应的位数据时，对于每个解码比特链的各解码比特节点，可直接将解码比特节点的解码数据位确定为对应的位数据。双向解码方式在解码时，鉴于中心频率的引入，相当于对数据进行验证，所以解调时可直接将解码比特节点的解码数据位确定为对应的位数据，亦能有效保障解码准确率。

另外，在基于编码方式和比特数据链支持的信号范围，对每个比特数据链的各比特数据节点进行解调，得到对应的位数据之后，还可以针对解调出的每个比特位，按照时间顺序分别生成对应的位数据节点；然后基于所有位数据节点，组成位数据链。如此，可将位数据链作为整体输出，进一步提高数据处理速度，还可便于对数据的完整性进行检验。

其中，位数据节点与比特数据节点和解码比特节点类似，也可以理解为记录数据的数据块或数据结构。位数据链可理解为包括多个位数据节点的数据链。具体地，位数据节点如图6所示，可包括位数据序号和比特位值。位数据链可如图7所示，包括多个位数据节点。

综上，本实施例提供的数据解调方法，可以根据接收到的待解调数据，先生成比特数据节点，再基于生成的比特数据节点构成比特数据链，并对生成的比特数据链进行进行数据顺序验证，然后对验证结果为数据顺序正确的比特数据链进行解调，如此，在对待解调数据进行解调的过程中，可以对每个待解调数据的数据顺序进行验证，有效降低了解调错误率。且不仅能够检测出顺序错误的数据，还能够根据验证的比特数据节点位置和时间，定位错误地点，继而可以对待解调数据进行修复。

基于上述数据解调方法相同的构思，本实施例还提供一种数据解调装置，如图8所示，该装置包括：

比特节点生成模块，用于根据相邻两个待解调数据之间的信号变化情况，生成对应的比特数据节点；比特数据节点至少包括信号变化情况和生成当前节点的系统时间；

比特数据链构成模块，用于基于比特数据节点的信号范围，组成对应的比特数据链；

数据顺序验证模块，用于基于系统时间和比特数据节点的信号变化情况，对每个比特数据链中的数据顺序进行验证；

数据解调模块，用于对验证结果为数据顺序正确的比特数据链进行解调，得到待解调数据对应的位数据。

本实施例提供的数据解调装置，基于上述数据解调方法相同的构思，故至少能够实现上述数据解调方法能够实现的有益效果，在此不再赘述。

基于上述数据解调方法相同的构思，本实施例还提供一种电子产品，包括数字逻辑电路，所述数字逻辑电路用于执行如上述的数据解调方法。该电子产品可以为形成有上述数字逻辑电路的电路板或芯片等，也可以为包括该电路板或芯片的各种电子设备等。

本申请实施例提供的电子设备与本申请实施例提供的数据解调方法出于相同的发明构思，具有与其采用、运行或实现的方法相同的有益效果。

需要说明的是：

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本申请并帮助理解各个发明方面中的一个或多个，在上面对本申请的示例性实施例的描述中，本申请的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下示意图：即所要求保护的本申请要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本申请的单独实施例。

此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其他特征，但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

以上，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (19)

1.一种数据解调方法，其特征在于，所述方法包括：

根据相邻两个待解调数据之间的信号变化情况，生成对应的比特数据节点；所述比特数据节点至少包括信号变化情况和生成当前节点的系统时间；

基于所述比特数据节点对应的变化前信号值与变化后信号值是否属于同一预设信号段，组成对应的比特数据链；

基于所述系统时间和所述比特数据节点的信号变化情况，对每个所述比特数据链中的数据顺序进行验证，确定是否所述比特数据链中的各比特数据节点均具有以下特点：变化前信号值和前一个比特数据节点的变化后信号值相等，变化后信号值和后一个节点的变化前信号值相等；

对验证结果为数据顺序正确的比特数据链进行解调，得到所述待解调数据对应的位数据。

2.根据权利要求1所述的方法，其特征在于，所述根据相邻两个待解调数据之间的信号变化情况，生成对应的比特数据节点，包括：

接收待解调数据，并确定相邻两个所述待解调数据之间的信号值变化量是否大于预设阈值；

若是，则生成对应的比特数据节点。

3.根据权利要求2所述的方法，其特征在于，所述确定相邻两个所述待解调数据之间的信号变化值情况是否大于预设阈值，包括：

对所述待解调数据的频率进行检测；

确定相邻两个所述待解调数据之间的频率变化情况是否大于第一预设阈值。

4.根据权利要求2所述的方法，其特征在于，所述确定相邻两个所述待解调数据之间的信号变化情况是否大于预设阈值，包括：

对所述待解调数据的幅值进行检测；

确定相邻两个所述待解调数据之间的幅值变化情况是否大于第二预设阈值。

5.根据权利要求1所述的方法，其特征在于，所述基于所述比特数据节点对应的变化前信号值与变化后信号值是否属于同一预设信号段，组成对应的比特数据链，包括：

确定所述比特数据节点对应的变化前信号值与变化后信号值是否属于同一预设信号段；

若是，则将所述比特数据节点添加至所述预设信号段对应的比特数据链中，并对应所述比特数据链的当前长度生成所述比特数据节点的节点序号。

6.根据权利要求5所述的方法，其特征在于，所述方法还包括：

开机后，首次将所述比特数据节点添加至所述预设信号段对应的比特数据链中之前，基于不同的信号段和编码方式，分别创建对应的初始比特数据链；所述初始比特数据链中具有0个比特数据节点。

7.根据权利要求1所述的方法，其特征在于，基于所述系统时间和所述比特数据节点的信号变化情况，对每个所述比特数据链中的数据顺序进行验证，包括：

对于每个所述比特数据链，基于所述系统时间对所有比特数据节点的顺序进行重新排列；

确定重新排列后各相邻两个比特数据节点之间的信号变化情况是否一致；

若是，则确定所述待解调数据的数据顺序正确；若否，则确定所述待解调数据的数据顺序错误。

8.根据权利要求1所述的方法，其特征在于，所述对验证结果为数据顺序正确的比特数据链进行解调，得到所述待解调数据对应的位数据，包括：

对于验证结果为数据顺序正确的每个比特数据链，根据所述比特数据链支持的信号范围，确定所述比特数据链对应的编码方式；

基于所述编码方式和所述比特数据链支持的信号范围，对每个比特数据链的各比特数据节点进行解调，得到对应的位数据。

9.根据权利要求8所述的方法，其特征在于，根据所述比特数据链支持的信号范围，确定所述比特数据链对应的编码方式，包括：

确定所述比特数据链支持的信号类型；

若所述信号类型为频率，则检测所述比特数据链支持的信号范围包括的跳变频率数量；若跳变频率数量为2，则确定所述比特数据链对应的编码方式为单向编码；若跳变频率数量为3，则确定所述比特数据链对应的编码方式为双向编码；

若所述信号类型为幅值，则确定所述比特数据链对应的编码方式为单向编码。

10.根据权利要求8所述的方法，其特征在于，所述基于所述编码方式和所述比特数据链支持的信号范围，对每个比特数据链的各比特数据节点进行解调，得到对应的位数据，包括：

基于所述编码方式和所述比特数据链支持的信号范围，创建每个比特数据链对应的解码比特链；

对应每个所述比特数据链的各比特数据节点，生成所述解码比特链的解码比特节点；所述解码比特节点至少包括解码数据位和生成当前节点的第二系统节点；

对所述解码比特链的各解码比特节点进行解调，得到对应的位数据。

11.根据权利要求10所述的方法，其特征在于，所述对应每个所述比特数据链的各比特数据节点，生成所述解码比特链的解码比特节点，包括：

对于每个所述比特数据链的各比特数据节点，确定所述比特数据节点的变化前信号值和变化后信号值；

基于所述比特数据节点的变化前信号值和变化后信号值，确定所述比特数据节点对应的位数据；

基于所述位数据和对应比特数据节点的系统时间生成各比特数据节点对应的解码比特节点。

12.根据权利要求11所述的方法，其特征在于，所述基于所述比特数据节点的变化前信号值和变化后信号值，确定所述比特数据节点对应的位数据，包括：

若所述比特数据节点的变化前信号值大于变化后信号值，则确定所述比特数据节点对应的位数据为0；

若所述比特数据节点的变化前信号值小于变化后信号值，则确定所述比特数据节点对应的位数据为1。

13.根据权利要求11所述的方法，其特征在于，所述基于所述比特数据节点的变化前信号值和变化后信号值，确定所述比特数据节点对应的位数据，包括：

若所述比特数据节点的变化前频率值等于中心频率值，且变化后频率大于所述中心频率值，则确定所述比特数据节点对应的位数据为0；

若所述比特数据节点的变化前频率值等于中心频率值，且变化后频率小于所述中心频率值，则确定所述比特数据节点对应的位数据为1；

其中，所述中心频率值为进行双向跳变解码的中心频率值。

14.根据权利要求10所述的方法，其特征在于，若所述编码方式为单向编码，则对所述解码比特链的各所述解码比特节点进行解调，得到对应的位数据，包括：

对于每个所述解码比特链，确定各相邻两个解码比特节点的解码数据位是否不同；

若是，则基于相邻两个解码比特节点的系统时间对所述解码比特节点进行解调，得到对应的位数据。

15.根据权利要求14所述的方法，其特征在于，所述基于相邻两个解码比特节点的系统时间对所述解码比特节点进行解调，得到对应的位数据，包括：

计算下一个解码比特节点的系统时间与当前解码比特节点的系统时间之间的时间差值；

若所述时间差值大于第三预设阈值，则确定当前解码比特节点对应的位数据为0；

若连续两次计算的时间差值均小于所述第三预设阈值，则确定当前解码比特节点对应的位数据为1；

若连续奇数次计算的时间差值均小于所述第三预设阈值，则确定解调失败。

16.根据权利要求10所述的方法，其特征在于，若所述编码方式为双向编码，则对所述解码比特链的各所述解码比特节点进行解调，得到对应的位数据，包括：

对于每个所述解码比特链的各所述解码比特节点，将所述解码比特节点的解码数据位确定为对应的位数据。

17.根据权利要求8所述的方法，其特征在于，所述基于所述编码方式和所述比特数据链支持的信号范围，对每个比特数据链的各比特数据节点进行解调，得到对应的位数据之后，还包括：

针对解调出的每个比特位，按照时间顺序分别生成对应的位数据节点；所述位数据节点包括位数据序号和比特位值；

基于所有位数据节点，组成位数据链。

18.一种数据解调装置，其特征在于，包括：

比特节点生成模块，用于根据相邻两个待解调数据之间的信号变化情况，生成对应的比特数据节点；所述比特数据节点至少包括信号变化情况和生成当前节点的系统时间；

比特数据链构成模块，用于基于所述比特数据节点对应的变化前信号值与变化后信号值是否属于同一预设信号段，组成对应的比特数据链；

数据顺序验证模块，用于基于所述系统时间和所述比特数据节点的信号变化情况，对每个所述比特数据链中的数据顺序进行验证，确定是否所述比特数据链中的各比特数据节点均具有以下特点：变化前信号值和前一个比特数据节点的变化后信号值相等，变化后信号值和后一个节点的变化前信号值相等；

数据解调模块，用于对验证结果为数据顺序正确的比特数据链进行解调，得到所述待解调数据对应的位数据。

19.一种电子产品，其特征在于，包括数字逻辑电路，且所述数字逻辑电路用于执行如权利要求1-17任一项所述的数据解调方法。

Images