CN115424658A - 存储单元的测试方法、装置、电子设备、存储介质 - Google Patents
存储单元的测试方法、装置、电子设备、存储介质 Download PDFInfo
- Publication number
- CN115424658A CN115424658A CN202211352603.9A CN202211352603A CN115424658A CN 115424658 A CN115424658 A CN 115424658A CN 202211352603 A CN202211352603 A CN 202211352603A CN 115424658 A CN115424658 A CN 115424658A
- Authority
- CN
- China
- Prior art keywords
- test
- storage address
- unit
- storage
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本公开提供了一种存储单元的测试方法、装置、电子设备，所述方法包括：响应于测试周期的到来，获取存储单元中预先配置的测试范围，以及为所述测试范围分配的测试时间；其中，所述测试时间小于或等于运行系统的故障容错时长；生成测试指令；响应于所述测试指令，在所述测试时间内对所述测试范围内的存储地址进行测试。本公开能够在FTTI内发现存储器的故障，不会破坏存储器数据内容；可以将MBIST的功耗降低到最小，对系统带宽的影响降低到最小。
Description
技术领域
本公开涉及存储单元的测试技术，尤其涉及一种存储单元的测试方法、装置、电子设备及存储介质。
背景技术
电子设备中，为了保障存储器的正常使用，电子设备中的运行系统需要对所有存储器进行内建自测试（Memory Built-in Self-Test，MBIST），以便识别出芯片在出厂时的存储器可能存在的故障。并且，还需要在运行系统运行的情况下，在存储器出现故障时能被及时发现。因此，MBIST对于电子设备的存储器及运行系统的正常运转非常重要。若启动针对存储器的MBIST，将一直保持对存储器访问，这将导致电子设备产生比较大的功耗。由于MBIST的优先级低于运行系统的访问优先级，这将导致在运行系统访问频繁的情况下，可能会导致 MBIST不能及时检测到存储器故障，这将严重影响运行系统要求的故障容错时间间隔（Fault Tolerant Time Interval，FTTI），这将导致运行系统的非正常启动，影响运行系统的性能。
发明内容
本公开提供了一种存储单元的测试方法、装置、电子设备及存储介质，以至少解决现有技术中存在的以上技术问题。
根据本公开的第一方面，提供了一种存储单元的测试方法，包括：
响应于测试周期的到来，获取存储单元中预先配置的测试范围，以及为所述测试范围分配的测试时间；其中，所述测试时间小于或等于运行系统的故障容错时长；
生成测试指令；
响应于所述测试指令，在所述测试时间内对所述测试范围内的存储地址进行测试。
在一些可实施方式中，所述方法还包括：
在存储地址测试的过程中，响应于所述运行系统针对当前测试的存储地址或当前测试的存储地址所在的地址段的访问请求，中止当前测试的存储地址的测试；
在所述运行系统对当前测试的存储地址或当前测试的存储地址所在的地址段的访问结束后，继续针对存储地址的测试。
在一些可实施方式中，所述获取为所述测试范围分配的测试时间，包括：
将所述测试范围内的存储地址划分为设定数量的存储地址组，为所述设定数量的存储地址组中的存储地址组分配相应的测试时间，记录存储地址组及相应的测试时间之间的对应关系；
获取存储地址组及相应的测试时间之间的对应关系。
在一些可实施方式中，所述生成测试指令，包括：
在存储地址组的测试时间到来之前或在存储地址组的测试时间内，生成针对存储地址组的第一测试指令；
对应地，在所述测试时间内对所述测试范围内的存储地址进行测试，包括：
响应于所述第一测试指令，在存储地址组的测试时间内完成对存储地址组的测试。
在一些可实施方式中，所述方法还包括：
确定存储地址组的测试时间的剩余时长，以及所述存储地址组内的剩余测试地址；
计算所述剩余时长与所述剩余测试地址的比值；
确定所述比值小于设定阈值的情况下，调整所述存储地址组内的剩余测试地址的所述测试指令的优先级高于所述运行系统针对所述剩余测试地址的访问请求的优先级。
在一些可实施方式中，所述方法还包括：
根据所述运行系统的故障容错时长，为所述存储单元的存储地址的测试分配的处理资源，调整所述存储单元中的所述测试范围。
根据本公开的第二方面，提供了一种存储单元的测试装置，包括：
获取单元，用于响应于测试周期的到来，获取存储单元中预先配置的测试范围，以及为所述测试范围分配的测试时间；其中，所述测试时间小于或等于运行系统的故障容错时长；
生成单元，用于生成测试指令；
测试单元，用于响应于所述测试指令，在所述测试时间内对所述测试范围内的存储地址进行测试。
在一些可实施方式中，所述装置还包括：
中止单元，用于在存储地址测试的过程中，响应于所述运行系统针对当前测试的存储地址或当前测试的存储地址所在的地址段的访问请求，中止当前测试的存储地址的测试；以及，在所述运行系统对当前测试的存储地址或当前测试的存储地址所在的地址段的访问结束后，触发所述测试单元继续针对存储地址的测试。
在一些可实施方式中，所述获取单元，还用于：
将所述测试范围内的存储地址划分为设定数量的存储地址组，为所述设定数量的存储地址组中的存储地址组分配相应的测试时间，记录存储地址组及相应的测试时间之间的对应关系；
获取存储地址组及相应的测试时间之间的对应关系。
在一些可实施方式中，所述生成单元，还用于：
在存储地址组的测试时间到来之前或在存储地址组的测试时间内，生成针对存储地址组的第一测试指令；
对应地，所述测试单元，还用于：
响应于所述第一测试指令，在存储地址组的测试时间内完成对存储地址组的测试。
在一些可实施方式中，所述装置还包括：
确定单元，用于确定存储地址组的测试时间的剩余时长，以及所述存储地址组内的剩余测试地址；
计算单元，用于计算所述剩余时长与所述剩余测试地址的比值；
调整单元，用于在确定所述比值小于设定阈值的情况下，调整所述存储地址组内的剩余测试地址的所述测试指令的优先级高于所述运行系统针对所述剩余测试地址的访问请求的优先级。
在一些可实施方式中，所述装置还包括：
分配单元，用于根据所述运行系统的故障容错时长，为所述存储单元的存储地址的测试分配的处理资源，调整所述存储单元中的所述测试范围。
根据本公开的第三方面，提供了一种电子设备，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本公开所述的存储单元的测试方法的步骤。
根据本公开的第四方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使所述计算机执行本公开所述的存储单元的测试方法的步骤。
本公开的存储单元的测试方法、装置、设备及存储介质，在对系统的存储地址进行测试之前，首先在系统中确定出需要测试的存储地址，如对存储有系统重要文件的存储地址进行测试，而对于其他存储地址在相应的测试周期内将不再进行测试；在测试时，根据系统的FTTI等的要求，将待测试存储地址进行分组，保证每组存储地址的测试在设定时隙内进行，使整个测试满足系统的FTTI等的要求。本公开能够在 FTTI 内发现存储器的故障，不会破坏存储器数据内容；可以将 MBIST的功耗降低到最小，对系统带宽的影响降低到最小。
应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了本公开实施例的存储单元的测试方法的实现流程示意图一；
图2示出了本公开实施例的存储单元的测试方法的实现流程示意图二；
图3示出了本公开实施例的存储单元的测试方法的实现流程示意图三；
图4示出了本公开实施例的测试进程和系统访问进程的示意图；
图5示出了本公开实施例的存储单元的测试装置的组成结构示意图一；
图6示出了本公开实施例的存储单元的测试装置的组成结构示意图二；
图7示出了本公开实施例的存储单元的测试装置的组成结构示意图三；
图8示出了本公开实施例一种电子设备的组成结构示意图。
具体实施方式
为使本公开的目的、特征、优点能够更加的明显和易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而非全部实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
图1示出了本公开实施例的存储单元的测试方法的实现流程示意图一，如图1所示，本公开实施例的存储单元的测试方法包括以下处理步骤：
步骤101，响应于测试周期的到来，获取存储单元中预先配置的测试范围，以及为所述测试范围分配的测试时间。
本公开实施例中，所述测试时间小于或等于运行系统的故障容错时长；这里的故障容错时长包括 FTTI。本领域技术人员应当理解， FTTI仅为示例，也可以是其他的要求时长如系统的容错延迟时长等。
本公开实施例中，针对存储地址进行测试，主要是基于操作系统的测试要求，一般按设定的周期对存储地址进行测试。作为一种示例，也可以是系统主动发起针对存储地址的测试。
本公开实施例中，为了保证存储地址测试的效率，可以事先确定存储单元中待进行测试的存储地址，即预先配置相应的测试范围，仅在测试范围内进行存储地址的测试，作为一种示例，可以仅对存储有重要数据的存储地址进行测试。
本公开实施例中，针对存储地址的MBIST的测试范围可以通过配置方式来指定。这样，通过动态设置MBIST的测试范围，可以不需要对整块大的存储器所有存储地址进行测试，可以只针对存放重要数据的存储区域来进行测试，减少动态MBIST对存储器的操作次数，而减少由此增加的功耗和对系统正常访问的影响。
步骤102，生成测试指令。
本公开实施例中，当测试周期到来时，还生成相应的测试指令。
具体地，还可以在存储地址的测试时间到来之前或在存储地址的规定测试时间内，生成针对存储地址组的测试指令。
步骤103，响应于所述测试指令，在所述测试时间内对所述测试范围内的存储地址进行测试。
本公开实施例中，当对测试范围内的存储地址分配相应的测试时间后，在测试时间内对测试范围内的存储地址进行相应的测试。
图2示出了本公开实施例的存储单元的测试方法的实现流程示意图二，如图2所示，本公开实施例的存储单元的测试方法包括以下处理步骤：
步骤201，响应于测试周期的到来，获取存储单元中预先配置的测试范围，以及为所述测试范围分配的测试时间。
本公开实施例中，所述测试时间小于或等于运行系统的故障容错时长；这里的故障容错时长包括 FTTI。本领域技术人员应当理解， FTTI仅为示例，也可以是其他的要求时长如系统的容错延迟时长等。
本公开实施例中，针对存储地址进行测试，主要是基于操作系统的测试要求，一般按设定的周期对存储地址进行测试。作为一种示例，也可以是系统主动发起针对存储地址的测试。
本公开实施例中，为了保证存储地址测试的效率，可以事先确定存储单元中待进行测试的存储地址，即预先配置相应的测试范围，仅在测试范围内进行存储地址的测试，作为一种示例，可以仅对存储有重要数据的存储地址进行测试。
本公开实施例中，针对存储地址的MBIST的测试范围可以通过配置方式来指定。这样，通过动态设置MBIST的测试范围，可以不需要对整块大的存储器所有存储地址进行测试，可以只针对存放重要数据的存储区域来进行测试，减少动态MBIST对存储器的操作次数，而减少由此增加的功耗和对系统正常访问的影响。
作为一种示例，获取为所述测试范围分配的测试时间，包括：将所述测试范围内的存储地址划分为设定数量的存储地址组，为所述设定数量的存储地址组中的存储地址组分配相应的测试时间，记录存储地址组及相应的测试时间之间的对应关系；获取存储地址组及相应的测试时间之间的对应关系。本公开实施例中，通过获取存储地址组及相应的测试时间之间的对应关系，即可为每个存储地址组确定相应的测试时间。
步骤202，生成测试指令。
本公开实施例中，当测试周期到来时，还生成相应的测试指令。
具体地，还可以在存储地址的测试时间到来之前或在存储地址的规定测试时间内，生成针对存储地址组的测试指令。
步骤203，响应于所述测试指令，在所述测试时间内对所述测试范围内的存储地址进行测试；响应于所述运行系统针对当前测试的存储地址或当前测试的存储地址所在的地址段的访问请求，中止当前测试的存储地址的测试。
本公开实施例中，当对测试范围内的存储地址分配相应的测试时间后，在测试时间内对测试范围内的存储地址进行相应的测试。在测试过程中，当运行系统针对当前测试的存储地址或当前测试的存储地址所在的地址段发起访问请求时，如当系统需要调用待测试存储地址或地址段内的数据，则需要中止当前测试的存储地址的测试，优先保证系统能够调用当前测试存储地址内的数据。这里的调用包括读取、写入、更新当前测试的存储地址或存储地址段的数据等。
本公开实施例中，在所述运行系统对当前测试的存储地址或当前测试的存储地址所在的地址段的访问结束后，继续对中止测试的存储地址进行测试。
图3示出了本公开实施例的存储单元的测试方法的实现流程示意图三，如图3所示，本公开实施例的存储单元的测试方法包括以下处理步骤：
步骤301，响应于测试周期的到来，获取存储单元中预先配置的测试范围，以及为所述测试范围分配的测试时间。
本公开实施例中，所述测试时间小于或等于运行系统的故障容错时长；这里的故障容错时长包括 FTTI。本领域技术人员应当理解， FTTI仅为示例，也可以是其他的要求时长如系统的容错延迟时长等。
本公开实施例中，针对存储地址进行测试，主要是基于操作系统的测试要求，一般按设定的周期对存储地址进行测试。作为一种示例，也可以是系统主动发起针对存储地址的测试。
本公开实施例中，为了保证存储地址测试的效率，可以事先确定存储单元中待进行测试的存储地址，即预先配置相应的测试范围，仅在测试范围内进行存储地址的测试，作为一种示例，可以仅对存储有重要数据的存储地址进行测试。
本公开实施例中，针对存储地址的MBIST的测试范围可以通过配置方式来指定。这样，通过动态设置MBIST的测试范围，可以不需要对整块大的存储器所有存储地址进行测试，可以只针对存放重要数据的存储区域来进行测试，减少动态MBIST对存储器的操作次数，而减少由此增加的功耗和对系统正常访问的影响。
作为一种示例，获取为所述测试范围分配的测试时间，包括：将所述测试范围内的存储地址划分为设定数量的存储地址组，为所述设定数量的存储地址组中的存储地址组分配相应的测试时间，记录存储地址组及相应的测试时间之间的对应关系；获取存储地址组及相应的测试时间之间的对应关系。本公开实施例中，通过获取存储地址组及相应的测试时间之间的对应关系，即可为每个存储地址组确定相应的测试时间。当为每个地址组分配好测试时间后，系统需要响应于测试指令，在存储地址组的测试时间内完成对存储地址组的测试。
本公开实施例中，作为一个示例，将一次 MBIST 所有地址组操作进行可以通过软件配置的拆分，分成若干块访问，每块访问其中可以通过软件配置来指定完成若干组地址测试。然后根据实际应用的 FTTI时间，将时间段分为若干个时隙（time slot）；每个存储地址块访问只需要在分配好的 time slot 前完成。
假设根据当前 MBIST 配置的测试范围，MBIST 一共需要进行 N 组地址测试，每个块访问包含 M 组地址测试，则每个 time slot 时间大小为 FTTI /（N/M）。
步骤302，生成测试指令。
本公开实施例中，当测试周期到来时，还生成相应的测试指令。
具体地，还可以在存储地址的测试时间到来之前或在存储地址的规定测试时间内，生成针对存储地址组的测试指令。
步骤303，响应于所述测试指令，在所述测试时间内对所述测试范围内的存储地址进行测试；响应于所述运行系统针对当前测试的存储地址或当前测试的存储地址所在的地址段的访问请求，中止当前测试的存储地址的测试。
本公开实施例中，当对测试范围内的存储地址分配相应的测试时间后，在测试时间内对测试范围内的存储地址进行相应的测试。在测试过程中，当运行系统针对当前测试的存储地址或当前测试的存储地址所在的地址段发起访问请求时，如当系统需要调用待测试存储地址或地址段内的数据，则需要中止当前测试的存储地址的测试，优先保证系统能够调用当前测试存储地址内的数据。这里的调用包括读取、写入、更新当前测试的存储地址或存储地址段的数据等。
本公开实施例中，在所述运行系统对当前测试的存储地址或当前测试的存储地址所在的地址段的访问结束后，继续对中止测试的存储地址进行测试。
步骤304，确定存储地址组的测试时间的剩余时长，以及所述存储地址组内的剩余测试地址，计算所述剩余时长与所述剩余测试地址的比值；确定所述比值小于设定阈值的情况下，调整所述存储地址组内的剩余测试地址的所述测试指令的优先级高于所述运行系统针对所述剩余测试地址的访问请求的优先级。
本公开实施例中，在正常情况下，系统对存储单元的存储地址或存储地址段的访问的优先级，要高于针对存储地址的测试的优先级。如果系统访问一直比较繁忙，允许硬件自动进行优先级调整，保证当前 MBIST存储地址组的测试在time slot 结束前完成。当剩余时长与剩余测试地址之间比值小于设定阈值如50微秒的情况下，需要调整剩余待测试地址组的优先级高于系统的访问优先级，保证剩余的待测试的地址组能够在FTTI内完成。
本公开实施例中，可以根据实际的应用场景，去调整MBIST的测试范围，地址块的访问拆分配置大小和time slot 的大小等，从而达到对系统访问的影响最小。即可以通过调整针对每个地址组的测试time slot 的大小，来达到快速完成地址组的测试的目的，以此可以降低该地址组所在的地址在测试过程中被被系统访问的概率，保证地址测试在系统访问无感的情况下进行，降低对系统正常访问的影响。
图4示出了本公开实施例的测试进程和系统访问进程的示意图，如图4所示，在每一组地址测试过程中，当系统需要访问地址组所在地址或地址池的情况下，导致系统访问和 MBIST 测试发生冲突时，此时，系统的仲裁器要保证系统访问优先。系统访问包括系统访问存储器/cache等，包括数据的读写、更新等访问。
当地址组所剩余的测试时间较段时，会调整MBIST 测试的优先级高于系统访问。例如，如图4所示，time slot3 时间段内，系统访问是会等待（pending）一段时间来保证MBIST 测试按时完成。到下一个 time slot4 的开始，系统访问的 pending 会被解除。
图5示出了本公开实施例的存储单元的测试装置的组成结构示意图，如图5所示，本公开实施例的存储单元的测试装置包括：
获取单元50，用于响应于测试周期的到来，获取存储单元中预先配置的测试范围，以及为所述测试范围分配的测试时间；其中，所述测试时间小于或等于运行系统的故障容错时长；
生成单元51，用于生成测试指令；
测试单元52，用于响应于所述测试指令，在所述测试时间内对所述测试范围内的存储地址进行测试。
在一些可实施方式中，所述获取单元50，还用于：
将所述测试范围内的存储地址划分为设定数量的存储地址组，为所述设定数量的存储地址组中的存储地址组分配相应的测试时间，记录存储地址组及相应的测试时间之间的对应关系；
获取存储地址组及相应的测试时间之间的对应关系。
在一些可实施方式中，所述生成单元51，还用于：
在存储地址组的测试时间到来之前或在存储地址组的测试时间内，生成针对存储地址组的第一测试指令；
对应地，所述测试单元52，还用于：
响应于所述第一测试指令，在存储地址组的测试时间内完成对存储地址组的测试。
图5示出了本公开实施例的存储单元的测试装置的组成结构示意图，如图5所示，本公开实施例的存储单元的测试装置包括：
获取单元50，用于响应于测试周期的到来，获取存储单元中预先配置的测试范围，以及为所述测试范围分配的测试时间；其中，所述测试时间小于或等于运行系统的故障容错时长；
生成单元51，用于生成测试指令；
测试单元52，用于响应于所述测试指令，在所述测试时间内对所述测试范围内的存储地址进行测试。
在一些可实施方式中，所述获取单元50，还用于：
将所述测试范围内的存储地址划分为设定数量的存储地址组，为所述设定数量的存储地址组中的存储地址组分配相应的测试时间，记录存储地址组及相应的测试时间之间的对应关系；
获取存储地址组及相应的测试时间之间的对应关系。
在一些可实施方式中，所述生成单元51，还用于：
在存储地址组的测试时间到来之前或在存储地址组的测试时间内，生成针对存储地址组的第一测试指令；
对应地，所述测试单元52，还用于：
响应于所述第一测试指令，在存储地址组的测试时间内完成对存储地址组的测试。
在示例性实施例中，获取单元50、生成单元51、测试单元52等可以被一个或多个中央处理器（CPU，Central Processing Unit）、图形处理器（GPU，Graphics ProcessingUnit）、应用专用集成电路（ASIC，Application Specific Integrated Circuit）、DSP、可编程逻辑器件（PLD，Programmable Logic Device）、复杂可编程逻辑器件（CPLD，ComplexProgrammable Logic Device）、现场可编程门阵列（FPGA，Field-Programmable GateArray）、通用处理器、控制器、微控制器（MCU，Micro Controller Unit）、微处理器（Microprocessor）、或其他电子元件实现。
关于上述实施例中的装置，其中各个模块及单元执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
图6示出了本公开实施例的存储单元的测试装置的组成结构示意图二，如图6所示，本公开实施例的存储单元的测试装置包括：
获取单元60，用于响应于测试周期的到来，获取存储单元中预先配置的测试范围，以及为所述测试范围分配的测试时间；其中，所述测试时间小于或等于运行系统的故障容错时长；
生成单元61，用于生成测试指令；
测试单元62，用于响应于所述测试指令，在所述测试时间内对所述测试范围内的存储地址进行测试。
中止单元63，用于在存储地址测试的过程中，响应于所述运行系统针对当前测试的存储地址或当前测试的存储地址所在的地址段的访问请求，中止当前测试的存储地址的测试；以及，在所述运行系统对当前测试的存储地址或当前测试的存储地址所在的地址段的访问结束后，触发所述测试单元继续针对存储地址的测试。
在一些可实施方式中，所述获取单元60，还用于：
将所述测试范围内的存储地址划分为设定数量的存储地址组，为所述设定数量的存储地址组中的存储地址组分配相应的测试时间，记录存储地址组及相应的测试时间之间的对应关系；
获取存储地址组及相应的测试时间之间的对应关系。
在一些可实施方式中，所述生成单元61，还用于：
在存储地址组的测试时间到来之前或在存储地址组的测试时间内，生成针对存储地址组的第一测试指令；
对应地，所述测试单元62，还用于：
响应于所述第一测试指令，在存储地址组的测试时间内完成对存储地址组的测试。
在示例性实施例中，获取单元60、生成单元61、测试单元62、中止单元63等可以被一个或多个中央处理器（CPU，Central Processing Unit）、图形处理器（GPU，GraphicsProcessing Unit）、应用专用集成电路（ASIC，Application Specific IntegratedCircuit）、DSP、可编程逻辑器件（PLD，Programmable Logic Device）、复杂可编程逻辑器件（CPLD，Complex Programmable Logic Device）、现场可编程门阵列（FPGA，Field-Programmable Gate Array）、通用处理器、控制器、微控制器（MCU，Micro ControllerUnit）、微处理器（Microprocessor）、或其他电子元件实现。
关于上述实施例中的装置，其中各个模块及单元执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
图7示出了本公开实施例的存储单元的测试装置的组成结构示意图三，如图7所示，本公开实施例的存储单元的测试装置包括：
获取单元70，用于响应于测试周期的到来，获取存储单元中预先配置的测试范围，以及为所述测试范围分配的测试时间；其中，所述测试时间小于或等于运行系统的故障容错时长；
生成单元71，用于生成测试指令；
测试单元72，用于响应于所述测试指令，在所述测试时间内对所述测试范围内的存储地址进行测试。
中止单元73，用于在存储地址测试的过程中，响应于所述运行系统针对当前测试的存储地址或当前测试的存储地址所在的地址段的访问请求，中止当前测试的存储地址的测试；以及，在所述运行系统对当前测试的存储地址或当前测试的存储地址所在的地址段的访问结束后，触发所述测试单元继续针对存储地址的测试。
确定单元74，用于确定存储地址组的测试时间的剩余时长，以及所述存储地址组内的剩余测试地址；
计算单元75，用于计算所述剩余时长与所述剩余测试地址的比值；
调整单元76，用于在确定所述比值小于设定阈值的情况下，调整所述存储地址组内的剩余测试地址的所述测试指令的优先级高于所述运行系统针对所述剩余测试地址的访问请求的优先级。
在一些可实施方式中，所述获取单元70，还用于：
将所述测试范围内的存储地址划分为设定数量的存储地址组，为所述设定数量的存储地址组中的存储地址组分配相应的测试时间，记录存储地址组及相应的测试时间之间的对应关系；
获取存储地址组及相应的测试时间之间的对应关系。
在一些可实施方式中，所述生成单元71，还用于：
在存储地址组的测试时间到来之前或在存储地址组的测试时间内，生成针对存储地址组的第一测试指令；
对应地，所述测试单元72，还用于：
响应于所述第一测试指令，在存储地址组的测试时间内完成对存储地址组的测试。
在图7所示的存储单元的测试装置的基础上，本公开实施例的存储单元的测试装置还包括：
分配单元（图7中未示出），用于根据所述运行系统的故障容错时长，为所述存储单元的存储地址的测试分配的处理资源，调整所述存储单元中的所述测试范围。
在示例性实施例中，获取单元70、生成单元71、测试单元72、中止单元73、确定单元74、计算单元75、调整单元76、分配单元等可以被一个或多个中央处理器（CPU，CentralProcessing Unit）、图形处理器（GPU，Graphics Processing Unit）、应用专用集成电路（ASIC，Application Specific Integrated Circuit）、DSP、可编程逻辑器件（PLD，Programmable Logic Device）、复杂可编程逻辑器件（CPLD，Complex Programmable LogicDevice）、现场可编程门阵列（FPGA，Field-Programmable Gate Array）、通用处理器、控制器、微控制器（MCU，Micro Controller Unit）、微处理器（Microprocessor）、或其他电子元件实现。
关于上述实施例中的装置，其中各个模块及单元执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
根据本公开的实施例，本公开还记载了一种电子设备和一种可读存储介质。
图8示出了可以用来实施本公开的实施例的示例电子设备800的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。
如图8所示，设备800包括计算单元801，其可以根据存储在只读存储器（ROM）802中的计算机程序或者从存储单元808加载到随机访问存储器（RAM）803中的计算机程序，来执行各种适当的动作和处理。在RAM 803中，还可存储设备800操作所需的各种程序和数据。计算单元801、ROM 802以及RAM 803通过总线804彼此相连。输入/输出（I/O）接口805也连接至总线804。
设备800中的多个部件连接至I/O接口805，包括：输入单元806，例如键盘、鼠标等；输出单元807，例如各种类型的显示器、扬声器等；存储单元808，例如磁盘、光盘等；以及通信单元809，例如网卡、调制解调器、无线通信收发机等。通信单元809允许设备800通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元801可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元801的一些示例包括但不限于中央处理单元（CPU）、图形处理单元（GPU）、各种专用的人工智能（AI）计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器（DSP）、以及任何适当的处理器、控制器、微控制器等。计算单元801执行上文所描述的各个方法和处理，例如存储单元的测试方法。例如，在一些实施例中，存储单元的测试方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元808。在一些实施例中，计算机程序的部分或者全部可以经由ROM 802和/或通信单元809而被载入和/或安装到设备800上。当计算机程序加载到RAM 803并由计算单元801执行时，可以执行上文描述的存储单元的测试方法的一个或多个步骤。备选地，在其他实施例中，计算单元801可以通过其他任何适当的方式（例如，借助于固件）而被配置为执行存储单元的测试方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、片上系统（SOC）、复杂可编程逻辑设备（CPLD）、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦除可编程只读存储器（EPROM或快闪存储器）、光纤、便捷式紧凑盘只读存储器（CD-ROM）、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置（例如，CRT（阴极射线管）或者LCD（液晶显示器）监视器）；以及键盘和指向装置（例如，鼠标或者轨迹球），用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈（例如，视觉反馈、听觉反馈、或者触觉反馈）；并且可以用任何形式（包括声输入、语音输入或者、触觉输入）来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统（例如，作为数据服务器）、或者包括中间件部件的计算系统（例如，应用服务器）、或者包括前端部件的计算系统（例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互）、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信（例如，通信网络）来将系统的部件相互连接。通信网络的示例包括：局域网（LAN）、广域网（WAN）和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (14)
1.一种存储单元的测试方法，其特征在于，所述方法包括：
响应于测试周期的到来，获取存储单元中预先配置的测试范围，以及为所述测试范围分配的测试时间；其中，所述测试时间小于或等于运行系统的故障容错时长；
生成测试指令；
响应于所述测试指令，在所述测试时间内对所述测试范围内的存储地址进行测试。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在存储地址测试的过程中，响应于所述运行系统针对当前测试的存储地址或当前测试的存储地址所在的地址段的访问请求，中止当前测试的存储地址的测试；
在所述运行系统对当前测试的存储地址或当前测试的存储地址所在的地址段的访问结束后，继续针对存储地址的测试。
3.根据权利要求1所述的方法，其特征在于，所述获取为所述测试范围分配的测试时间，包括：
将所述测试范围内的存储地址划分为设定数量的存储地址组，为所述设定数量的存储地址组中的存储地址组分配相应的测试时间，记录存储地址组及相应的测试时间之间的对应关系；
获取存储地址组及相应的测试时间之间的对应关系。
4.根据权利要求3所述的方法，其特征在于，所述生成测试指令，包括：
在存储地址组的测试时间到来之前或在存储地址组的测试时间内，生成针对存储地址组的第一测试指令；
对应地，在所述测试时间内对所述测试范围内的存储地址进行测试，包括：
响应于所述第一测试指令，在存储地址组的测试时间内完成对存储地址组的测试。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
确定存储地址组的测试时间的剩余时长，以及所述存储地址组内的剩余测试地址；
计算所述剩余时长与所述剩余测试地址的比值；
确定所述比值小于设定阈值的情况下，调整所述存储地址组内的剩余测试地址的所述测试指令的优先级高于所述运行系统针对所述剩余测试地址的访问请求的优先级。
6.根据权利要求1至5任一项所述的方法，其特征在于，所述方法还包括：
根据所述运行系统的故障容错时长，为所述存储单元的存储地址的测试分配的处理资源，调整所述存储单元中的所述测试范围。
7.一种存储单元的测试装置，其特征在于，所述装置包括：
获取单元，用于响应于测试周期的到来，获取存储单元中预先配置的测试范围，以及为所述测试范围分配的测试时间；其中，所述测试时间小于或等于运行系统的故障容错时长；
生成单元，用于生成测试指令；
测试单元，用于响应于所述测试指令，在所述测试时间内对所述测试范围内的存储地址进行测试。
8.根据权利要求7所述的装置，其特征在于，所述装置还包括：
中止单元，用于在存储地址测试的过程中，响应于所述运行系统针对当前测试的存储地址或当前测试的存储地址所在的地址段的访问请求，中止当前测试的存储地址的测试；以及，在所述运行系统对当前测试的存储地址或当前测试的存储地址所在的地址段的访问结束后，触发所述测试单元继续针对存储地址的测试。
9.根据权利要求7所述的装置，其特征在于，所述获取单元，还用于：
将所述测试范围内的存储地址划分为设定数量的存储地址组，为所述设定数量的存储地址组中的存储地址组分配相应的测试时间，记录存储地址组及相应的测试时间之间的对应关系；
获取存储地址组及相应的测试时间之间的对应关系。
10.根据权利要求9所述的装置，其特征在于，所述生成单元，还用于：
在存储地址组的测试时间到来之前或在存储地址组的测试时间内，生成针对存储地址组的第一测试指令；
对应地，所述测试单元，还用于：
响应于所述第一测试指令，在存储地址组的测试时间内完成对存储地址组的测试。
11.根据权利要求10所述的装置，其特征在于，所述装置还包括：
确定单元，用于确定存储地址组的测试时间的剩余时长，以及所述存储地址组内的剩余测试地址；
计算单元，用于计算所述剩余时长与所述剩余测试地址的比值；
调整单元，用于在确定所述比值小于设定阈值的情况下，调整所述存储地址组内的剩余测试地址的所述测试指令的优先级高于所述运行系统针对所述剩余测试地址的访问请求的优先级。
12.根据权利要求7至11任一项所述的装置，其特征在于，所述装置还包括：
分配单元，用于根据所述运行系统的故障容错时长，为所述存储单元的存储地址的测试分配的处理资源，调整所述存储单元中的所述测试范围。
13.一种电子设备，其特征在于，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1至6任一项所述的存储单元的测试方法的步骤。
14.一种存储有计算机指令的非瞬时计算机可读存储介质，其特征在于，所述计算机指令用于使所述计算机执行根据权利要求1至6任一项所述的存储单元的测试方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211352603.9A CN115424658B (zh) | 2022-11-01 | 2022-11-01 | 存储单元的测试方法、装置、电子设备、存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211352603.9A CN115424658B (zh) | 2022-11-01 | 2022-11-01 | 存储单元的测试方法、装置、电子设备、存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115424658A true CN115424658A (zh) | 2022-12-02 |
| CN115424658B CN115424658B (zh) | 2023-01-31 |
Family
ID=84207787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211352603.9A Active CN115424658B (zh) | 2022-11-01 | 2022-11-01 | 存储单元的测试方法、装置、电子设备、存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115424658B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117995255A (zh) * | 2024-04-02 | 2024-05-07 | 中科鉴芯(北京)科技有限责任公司 | 存储器自测试动态分组方法及装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101128827A (zh) * | 2005-02-24 | 2008-02-20 | 塞朗德系统有限公司 | 用于交换网络中分布式数据管理的方法和装置 |
| TW200907385A (en) * | 2007-07-30 | 2009-02-16 | Advantest Corp | Test apparatus, test method, and manufacturing method of a device |
| CN103839591A (zh) * | 2014-03-05 | 2014-06-04 | 福州瑞芯微电子有限公司 | 存储器自动检错和容错电路及控制方法 |
| US20190050309A1 (en) * | 2017-12-29 | 2019-02-14 | Intel Corporation | Scheduling periodic cpu core diagnostics within an operating system during run-time |
| CN110632525A (zh) * | 2018-06-21 | 2019-12-31 | 李尔公司 | 准实时传感器测量验证 |
| CN111833961A (zh) * | 2020-09-21 | 2020-10-27 | 南京芯驰半导体科技有限公司 | 一种片上存储器在线故障诊断系统及方法 |
| CN113450867A (zh) * | 2020-03-27 | 2021-09-28 | 长鑫存储技术有限公司 | 形成用于存储器测试的数据库的方法及存储器测试方法 |
| WO2021262905A2 (en) * | 2020-06-23 | 2021-12-30 | Brainbox Solutions, Inc. | Multimodality systems and methods for detection, prognosis, and monitoring of neurological injury and disease |
| CN114116355A (zh) * | 2021-11-30 | 2022-03-01 | 新华三技术有限公司合肥分公司 | 内存测试方法、装置及电子设备 |
| CN115080435A (zh) * | 2022-06-28 | 2022-09-20 | 平安银行股份有限公司 | 一种测试案例的方法及装置 |
-
2022
- 2022-11-01 CN CN202211352603.9A patent/CN115424658B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101128827A (zh) * | 2005-02-24 | 2008-02-20 | 塞朗德系统有限公司 | 用于交换网络中分布式数据管理的方法和装置 |
| TW200907385A (en) * | 2007-07-30 | 2009-02-16 | Advantest Corp | Test apparatus, test method, and manufacturing method of a device |
| CN103839591A (zh) * | 2014-03-05 | 2014-06-04 | 福州瑞芯微电子有限公司 | 存储器自动检错和容错电路及控制方法 |
| US20190050309A1 (en) * | 2017-12-29 | 2019-02-14 | Intel Corporation | Scheduling periodic cpu core diagnostics within an operating system during run-time |
| CN110632525A (zh) * | 2018-06-21 | 2019-12-31 | 李尔公司 | 准实时传感器测量验证 |
| CN113450867A (zh) * | 2020-03-27 | 2021-09-28 | 长鑫存储技术有限公司 | 形成用于存储器测试的数据库的方法及存储器测试方法 |
| WO2021262905A2 (en) * | 2020-06-23 | 2021-12-30 | Brainbox Solutions, Inc. | Multimodality systems and methods for detection, prognosis, and monitoring of neurological injury and disease |
| CN111833961A (zh) * | 2020-09-21 | 2020-10-27 | 南京芯驰半导体科技有限公司 | 一种片上存储器在线故障诊断系统及方法 |
| CN114116355A (zh) * | 2021-11-30 | 2022-03-01 | 新华三技术有限公司合肥分公司 | 内存测试方法、装置及电子设备 |
| CN115080435A (zh) * | 2022-06-28 | 2022-09-20 | 平安银行股份有限公司 | 一种测试案例的方法及装置 |
Non-Patent Citations (1)
| Title |
|---|
| LEE S W: "A log buffer-based flash translation layer using fully-associative sector translation", 《ACM TRANSACTIONS ON EMBEDDED COMPUTING SYSTEMS (TECS)》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117995255A (zh) * | 2024-04-02 | 2024-05-07 | 中科鉴芯(北京)科技有限责任公司 | 存储器自测试动态分组方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115424658B (zh) | 2023-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112540806B (zh) | 一种小程序页面渲染方法、装置、电子设备及存储介质 | |
| CN111625546B (zh) | 一种数据写入方法、装置、设备、介质 | |
| CN114095567B (zh) | 数据访问请求的处理方法、装置、计算机设备及介质 | |
| CN115718620A (zh) | 一种代码程序迁移方法、装置、设备和存储介质 | |
| EP3872629B1 (en) | Method and apparatus for executing instructions, device, and computer readable storage medium | |
| CN113191114B (zh) | 用于验证系统的方法和装置 | |
| CN115656788B (zh) | 一种芯片测试系统、方法、设备及存储介质 | |
| CN115424658B (zh) | 存储单元的测试方法、装置、电子设备、存储介质 | |
| CN116578502A (zh) | 访问请求处理装置、处理方法、设备及存储介质 | |
| CN114743586B (zh) | 存储器模型的镜像存储实现方法、装置及存储介质 | |
| CN116243983A (zh) | 处理器、集成电路芯片、指令处理方法、电子设备和介质 | |
| CN116257226A (zh) | 数据校验方法、装置、电子设备及存储介质 | |
| CN116579914B (zh) | 一种图形处理器引擎执行方法、装置、电子设备及存储介质 | |
| CN116303098A (zh) | 应用测试方法、装置、电子设备及存储介质 | |
| CN115858432B (zh) | 一种访问方法、装置、电子设备及可读存储介质 | |
| CN114816758B (zh) | 资源分配方法和装置 | |
| CN117825934B (zh) | 测试方法、测试系统、电子设备及程序产品 | |
| CN116167311B (zh) | 一种芯片验证系统、方法、设备及存储介质 | |
| CN113434378B (zh) | 网页稳定性的检测方法、装置、电子设备及可读存储介质 | |
| CN118035015A (zh) | 接口测试方法、装置、电子设备及存储介质 | |
| CN115617643A (zh) | 测试用例的执行方法、装置、测试服务器和测试设备 | |
| CN118132351A (zh) | 一种磁盘阵列性能测试方法、装置、设备及介质 | |
| CN115543188A (zh) | 一种性能测试方法、装置、设备及存储介质 | |
| CN116719719A (zh) | 测试方法、装置、电子设备及存储介质 | |
| CN117827575A (zh) | 监控堆外内存泄露的方法、装置、电子设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |