CN115412065A - 包括选择电路的发射器电路以及操作选择电路的方法 - Google Patents

包括选择电路的发射器电路以及操作选择电路的方法 Download PDF

Info

Publication number
CN115412065A
CN115412065A CN202210588615.5A CN202210588615A CN115412065A CN 115412065 A CN115412065 A CN 115412065A CN 202210588615 A CN202210588615 A CN 202210588615A CN 115412065 A CN115412065 A CN 115412065A
Authority
CN
China
Prior art keywords
circuit
signal
nand
output
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210588615.5A
Other languages
English (en)
Inventor
朴俊容
金周焕
卞辰瑫
申殷昔
赵泫润
崔荣暾
崔桢焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210120542A external-priority patent/KR20220160453A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115412065A publication Critical patent/CN115412065A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Transmitters (AREA)
  • Selective Calling Equipment (AREA)

Abstract

提供了一种发射器电路、选择电路和操作选择电路的方法。发射器电路包括：时钟生成器，其被配置为生成具有不同相位的多个时钟信号；以及多个选择电路，其被配置为接收多个并行数据信号，以及基于多个时钟信号和接收的多个并行数据信号在输出节点输出串行数据信号。多个选择电路中的每一个包括：数据多路复用器，其被配置为基于多个并行数据信号中的接收到的一个和多个时钟信号生成多个数据选择信号；控制信号生成器，其被配置为基于多个数据选择信号生成第一控制信号和第二控制信号；以及输出驱动器，其连接至输出节点，并且被配置为：基于第一控制信号为输出节点预充电，或者基于第二控制信号将输出节点放电。

Description

包括选择电路的发射器电路以及操作选择电路的方法
相关申请的交叉引用
本申请基于并且要求在韩国知识产权局于2021年5月27日提交的韩国专利申请No.10-2021-0068611和于2021年9月9日提交的韩国专利申请No.10-2021-0120542的优先权，上述申请中的每一个的公开以引用方式全文并入本文中。
技术领域
本发明构思的技术思想涉及一种包括选择电路的发射器电路，并且更具体地说，涉及用于执行低功率操作的选择电路以及该选择电路的操作方法。
背景技术
发射器电路可包括通过按次序输出多个并行数据信号生成串行数据信号的串行化器。串行化器可以基于具有不同相位的多个时钟信号按次序输出多个并行数据信号。随着所述多个时钟信号切换，发射器电路中包括的多个晶体管可高速地开关，而随着开关的晶体管的数量增加，发射器电路消耗的功率会增大。
发明内容
本发明构思的技术思想涉及一种发射器电路，并且提供一种仅用部分切换的数据选择信号执行低功率串行化操作的选择电路、一种操作该选择电路的方法，以及一种包括选择电路的发射器电路。
根据示例实施例，一种发射器电路可包括：时钟生成器，其被配置为基于参考时钟信号生成彼此具有不同相位的多个时钟信号；以及多个选择电路，其连接至输出节点。多个选择电路被配置为：接收多个并行数据信号，以及基于多个时钟信号和接收的多个并行数据信号在输出节点输出串行数据信号。多个选择电路中的每一个包括：数据多路复用器，其被配置为基于多个并行数据信号中的接收到的一个并行数据信号与多个时钟信号之间的逻辑运算生成多个数据选择信号；控制信号生成器，其被配置为基于多个数据选择信号之间的逻辑运算生成第一控制信号和第二控制信号；以及输出驱动器，其连接至输出节点，并且被配置为：基于第一控制信号为输出节点预充电，或者基于第二控制信号将输出节点放电。
根据示例实施例，一种选择电路可包括：数据多路复用器，其被配置为基于接收的数据信号与多个时钟信号之间的逻辑运算生成多个数据选择信号；控制信号生成器，其被配置为基于多个数据选择信号之间的逻辑运算生成第一控制信号和第二控制信号；以及输出驱动器，其连接至输出节点，并且被配置为通过基于第一控制信号为输出节点预充电或者基于第二控制信号将输出节点放电来驱动输出节点。在接收的数据信号的逻辑电平保持在特定逻辑电平的同时，多个数据选择信号中的一些的逻辑电平转变，并且其它数据选择信号的逻辑电平保持恒定。
根据示例实施例，一种操作选择电路的方法可包括：基于接收的数据信号与多个时钟信号之间的逻辑运算生成多个数据选择信号；基于多个数据选择信号之间的逻辑运算生成第一控制信号和第二控制信号；以及通过基于第一控制信号对输出节点预充电或者基于第二控制信号将输出节点放电来驱动输出节点。在接收的并行数据信号的逻辑电平保持在特定逻辑电平的同时，生成多个数据选择信号的步骤包括：转变多个数据选择信号中的一些的逻辑电平；以及保持其它数据选择信号的逻辑电平恒定。
附图说明
将从下面结合附图的详细描述中更清楚地理解本发明构思的实施例，其中：
图1是用于解释根据本发明构思的示例实施例的发射器电路的图；
图2是用于解释根据本发明构思的示例实施例的串行化操作的图；
图3A和图3B是用于解释根据本发明构思的示例实施例的时钟生成器的图；
图4是用于解释根据本发明构思的示例实施例的多路复用器的结构的图；
图5A至图5C是根据本发明构思的示例实施例的图4的多路复用器的时序图；
图6是示出根据本发明构思的示例实施例的操作选择电路的方法的流程图；
图7是用于解释根据本发明构思的示例实施例的多路复用器的结构的图；
图8A至图8C是根据本发明构思的示例实施例的图7的多路复用器的时序图；
图9是用于解释根据本发明构思的示例实施例的多路复用器的结构的图；以及
图10是用于解释根据本发明构思的实施例的包括多路复用器的半导体存储器装置的示图。
具体实施方式
下文中，参照附图描述本发明构思的各实施例。
图1是用于描述根据本发明构思的示例实施例的发射器电路的图。图2是用于解释根据本发明构思的示例实施例的串行化操作的图。
参照图1，发射器电路1可以并行地接收第一并行数据信号D1至第四并行数据信号D4，并且输出串行数据信号D_TX。第一并行数据信号D1至第四并行数据信号D4中的每一个可通过不同的信道被发送至多路复用器100，并且串行数据信号D_TX可通过一个信道向外输出。虽然示出了接收到四个并行数据信号，但是实施例不限于此，并且可接收N(N是大于或等于2的整数)个并行数据信号。例如，发射器电路1可以从半导体存储器装置(例如，图10的1300)的存储器单元阵列接收第一并行数据信号D1至第四并行数据信号D4。
发射器电路1可包括多路复用器100和时钟生成器200。
多路复用器100可以响应于第一时钟信号CK1至第四时钟信号CK4按次序输出第一并行数据信号D1至第四并行数据信号D4。详细地说，参照图2，多路复用器100可以响应于第一时钟信号CK1的有效边缘(例如，上升边缘)输出第一并行数据信号D1，可以响应于第二时钟信号CK2的有效边缘输出第二并行数据信号D2，可以响应于第三时钟信号CK3的有效边缘输出第三并行数据信号D3，并且可以响应于第四时钟信号CK4的有效边缘输出第四并行数据信号D4。例如，多路复用器100可以执行用于将第一并行数据信号D1至第四并行数据信号D4转换为一个串行数据信号D_TX的串行化操作。然而，实施例不限于此，并且多路复用器100可将N个并行数据信号转换为一个串行数据信号D_TX。
多路复用器100可包括第一选择电路10、第二选择电路20、第三选择电路30和第四选择电路40。第一选择电路10、第二选择电路20、第三选择电路30和第四选择电路40中的每一个可以接收第一时钟信号CK1至第四时钟信号CK4，并且输出对应的并行数据信号。例如，第一选择电路10可以响应于第一时钟信号CK1的有效边缘输出第一并行数据信号D1。第二选择电路20可以响应于第二时钟信号CK2的有效边缘输出第二并行数据信号D2。第三选择电路30可以响应于第三时钟信号CK3的有效边缘输出第三并行数据信号D3。第四选择电路40可以响应于第四时钟信号CK4的有效边缘输出第四并行数据信号D4。
为了便于解释，示出了四个时钟信号，但实施例不限于此，多路复用器100可通过基于N个时钟信号对N个并行数据信号执行串行化操作来生成串行数据信号D_TX。
详细地说，第一选择电路10可包括第一数据多路复用器11、第一控制信号生成器12和第一输出驱动器13。
第一数据多路复用器11可基于第一并行数据信号D1和第一时钟信号CK1至第四时钟信号CK4之间的逻辑运算生成第一数据选择信号D1_1至第四数据选择信号D1_4。在第一并行数据信号D1保持在特定逻辑电平(例如，逻辑低电平或逻辑高电平)的同时，第一数据选择信号D1_1至第四数据选择信号D1_4中的一些的逻辑电平可保持，并且其它数据选择信号的逻辑电平可通过第一并行数据信号D1和第一时钟信号CK1至第四时钟信号CK4之间的逻辑运算而转变。例如，因为第一数据选择信号D1_1至第四数据选择信号D1_4中的仅一些在串行化操作中切换，所以第一选择电路10消耗的功率可降低。
第一控制信号生成器12可基于第一数据选择信号D1_1至第四数据选择信号D1_4之间的逻辑运算生成第一控制信号P1和第二控制信号N1。当第一并行数据信号D1具有逻辑高电平时，第一控制信号生成器12可以基于第一数据选择信号D1_1至第四数据选择信号D1_4执行逻辑运算，使得第一控制信号P1具有逻辑低电平。当第一并行数据信号D1具有逻辑低电平时，第一控制信号生成器12可以基于第一数据选择信号D1_1至第四数据选择信号D1_4执行逻辑运算，使得第二控制信号N1具有逻辑高电平。
第一输出驱动器13可以基于第一控制信号P1和第二控制信号N1驱动输出节点Nout。例如，当第一控制信号P1处于逻辑低电平时，第一输出驱动器13可为输出节点Nout预充电，并且当第二控制信号N1具有逻辑高电平时，输出节点Nout可放电。
第二选择电路20可包括第二数据多路复用器21、第二控制信号生成器22和第二输出驱动器23。第二数据多路复用器21可生成第一数据选择信号D2_1至第四数据选择信号D2_4。第二控制信号生成器22可生成第一控制信号P2和第二控制信号N2。第三选择电路30可包括第三数据多路复用器31、第三控制信号生成器32和第三输出驱动器33。第三数据多路复用器31可生成第一数据选择信号D3_1至第四数据选择信号D3_4。第三控制信号生成器32可生成第一控制信号P3和第二控制信号N3。第四选择电路40可包括第四数据多路复用器41、第四控制信号生成器42和第四输出驱动器43。第四数据多路复用器41可生成第一数据选择信号D4_1至第四数据选择信号D4_4。第四控制信号生成器42可生成第一控制信号P4和第二控制信号N4。对第一选择电路10的描述也可应用于第二选择电路20、第三选择电路30和第四选择电路40。
为了便于解释，示出了四个选择电路，但实施例不限于此。例如，多路复用器100可包括N个选择电路，并且N个选择电路中的每一个可以基于N个时钟信号输出并行数据信号。详细地说，N个选择电路中的每一个可包括数据多路复用器、控制信号生成电路和输出驱动器。数据多路复用器可以基于N个时钟信号生成N个数据选择信号。在并行数据信号的逻辑电平保持在特定逻辑电平(例如，逻辑低电平或逻辑高电平)的同时，数据多路复用器可以恒定地保持N个数据选择信号中的至少一个数据选择信号的逻辑电平。例如，在并行数据信号的逻辑电平保持在特定逻辑电平(例如，逻辑低电平或逻辑高电平)的同时，N个数据选择信号中的至少一个数据选择信号的逻辑电平可不切换。控制信号生成器可以基于N个数据信号生成用于控制输出驱动器的控制信号。例如，构成控制信号生成器的晶体管中的接收不切换的数据选择信号的晶体管可不操作。因此，选择电路消耗的功率可降低。可在下面参照图5A、图5B、图5C、图8A、图8B和图8C详细地描述数据选择信号的逻辑电平。
时钟生成器200可生成第一时钟信号CK1至第四时钟信号CK4。第一时钟信号CK1至第四时钟信号CK4的占空比可为50％。占空比可表示在一个周期中施加有效信号的时间段的比率。第一时钟信号CK1至第四时钟信号CK4可具有不同相位。例如，参照图2，第一时钟信号CK1的相位为0°，第二时钟信号CK2的相位为90°，第三时钟信号CK3的相位为180°，并且第四时钟信号CK4的相位为270°。然而，实施例不限于此，并且时钟生成器200可生成具有互相恒定的相位差的N个时钟信号。
根据根据本发明构思的示例实施例的发射器电路1，当执行串行化操作时，第一数据选择信号D1_1至第四数据选择信号D1_4中的一些不切换而是保持逻辑电平，从而第一数据选择信号D1_1至第四数据选择信号D1_4消耗的功率可降低。因此，发射器电路1可以以低功率执行串行化操作。
图3A和图3B是用于解释根据本发明构思的示例实施例的时钟生成器的图。
参照图3A，时钟生成器200a可包括锁相环(PLL)51和多相位时钟生成器52a。时钟生成器200a可为图1的时钟生成器200的示例。
PLL 51可生成参考时钟信号Ref_CK并且可以将参考时钟信号Ref_CK发送至多相位时钟生成器52a。PLL 51可包括振荡器。参考时钟信号Ref_CK的占空比可为50％。
多相位时钟生成器52a可基于参考时钟信号Ref_CK生成彼此具有不同相位的第一时钟信号CK1至第四时钟信号CK4。例如，第一时钟信号CK1的相位可为0°，第二时钟信号CK2的相位可为90°，第三时钟信号CK3的相位可为180°，并且第四时钟信号CK4的相位可为270°。多相位时钟生成器52a可包括延迟锁相环(DLL)。
参照图3B，时钟生成器200b可以从存储器控制器2接收参考时钟信号Ref_CK，并且可基于参考时钟信号Ref_CK生成第一时钟信号CK1至第四时钟信号CK4。时钟生成器200b可为图1的时钟生成器200的示例。
在一些实施例中，时钟生成器200b可被包括在半导体存储器装置(例如，图10的1300)中，并且存储器控制器2可将参考时钟信号Ref_CK发送至半导体存储器装置1300。在一些实施例中，参考时钟信号Ref_CK可被称作写时钟信号WCK。半导体存储器装置1300可通过基于写时钟信号WCK执行串行化操作来生成串行数据信号，并且可以将生成的串行数据信号发送至存储器控制器2。
图4是用于解释根据本发明构思的示例实施例的多路复用器的结构的图。图5A至图5C是根据本发明构思的示例实施例的图4的多路复用器的时序图。
参照图4，多路复用器100a可包括第一选择电路至第四选择电路10a、20a、30a和40a。多路复用器100a中包括的选择电路的数量不限于此。在图4的描述中，对第一选择电路10a的描述也可应用于第二选择电路至第四选择电路20a、30a和40a。
第一选择电路10a可包括第一数据多路复用器11a、第一控制信号生成器12a和第一输出驱动器13。
第一数据多路复用器11a可包括第一NAND电路111、第二NAND电路112、第一NOR电路113和第二NOR电路114。
在第一选择电路10a中，第一NAND电路111和第二NAND电路112以及第一NOR电路113和第二NOR电路114可以接收第一并行数据信号D1。另外，在第一选择电路10a中，第一NAND电路111可通过对第一时钟信号CK1和第一并行数据信号D1执行NAND运算来生成第一数据选择信号D1_1。第二NAND电路112可通过对第四时钟信号CK4和第一并行数据信号D1执行NAND运算来生成第二数据选择信号D1_2。第一NOR电路113可通过对第三时钟信号CK3和第一并行数据信号D1执行NOR运算来生成第三数据选择信号D1_3。第二NOR电路114可通过对第二时钟信号CK2和第一并行数据信号D1执行NOR运算来生成第四数据选择信号D1_4。
在示例实施例中，在第二选择电路20a中，第一NAND电路211和第二NAND电路212以及第一NOR电路213和第二NOR电路214可以接收第二并行数据信号D2。另外，在第二选择电路20a中，第一NAND电路211可以接收第二时钟信号CK2，第二NAND电路212可以接收第一时钟信号CK1，第一NOR电路213可以接收第四时钟信号CK4，第二NOR电路214可以接收第三时钟信号CK3。在第三选择电路30a中，第一NAND电路311和第二NAND电路312以及第一NOR电路313和第二NOR电路314可以接收第三并行数据信号D3。另外，在第三选择电路30a中，第一NAND电路311可以接收第三时钟信号CK3，第二NAND电路312可以接收第二时钟信号CK2，第一NOR电路313可以接收第一时钟信号CK1，第二NOR电路314可以接收第四时钟信号CK4。在第四选择电路40a中，第一NAND电路411和第二NAND电路412以及第一NOR电路413和第二NOR电路414可以接收第四并行数据信号D4。另外，在第四选择电路40a中，第一NAND电路411可以接收第四时钟信号CK4，第二NAND电路412可以接收第三时钟信号CK3，第一NOR电路413可以接收第二时钟信号CK2，第二NOR电路414可以接收第一时钟信号CK1。
参照图4和图5A，当第一时钟信号CK1具有逻辑低电平时，第一数据选择信号D1_1可经第一NAND电路111具有逻辑高电平。当第一时钟信号CK1具有逻辑高电平时，第一数据选择信号D1_1可经第一NAND电路111具有第一并行数据信号D1的反相值D1N。当第四时钟信号CK4具有逻辑低电平时，第二数据选择信号D1_2可经第二NAND电路112具有逻辑高电平。当第四时钟信号CK4具有逻辑高电平时，第二数据选择信号D1_2可经第二NAND电路112具有第一并行数据信号D1的反相值D1N。当第三时钟信号CK3具有逻辑高电平时，第三数据选择信号D1_3可经第一NOR电路113具有逻辑低电平。当第三时钟信号CK3具有逻辑低电平时，第三数据选择信号D1_3可经第一NOR电路113具有第一并行数据信号D1的反相值D1N。当第二时钟信号CK2具有逻辑高电平时，第四数据选择信号D1_4可经第二NOR电路114具有逻辑低电平。当第二时钟信号CK2具有逻辑低电平时，第四数据选择信号D1_4可经第二NOR电路114具有第一并行数据信号D1的反相值D1N。
第一控制信号生成器12a可基于对第一数据选择信号D1_1至第四数据选择信号D1_4的逻辑运算生成第一控制信号P1和第二控制信号N1。
第一控制信号生成器12a可包括第三NOR电路121、第一反相器122、第三NAND电路123和第二反相器124。
第三NOR电路121可对第一数据选择信号D1_1和第二数据选择信号D1_2执行NOR运算。第一反相器122可通过将第三NOR电路121的输出反相而生成第一控制信号P1。参照图5A，第一控制信号P1可以基本上保持逻辑高电平，并且可响应于第一时钟信号CK1的有效边缘具有第一并行数据信号D1的反相值D1N。
第三NAND电路123可对第三数据选择信号D1_3和第四数据选择信号D1_4执行NAND运算。第二反相器124可通过将第三NAND电路123的输出反相生成第二控制信号N1。参照图5A，第二控制信号N1可以基本上保持逻辑低电平，并且可响应于第一时钟信号CK1的有效边缘具有第一并行数据信号D1的反相值D1N。
第一输出驱动器13可包括第一晶体管M1和第二晶体管M2。第一晶体管M1可为P型晶体管，第二晶体管M2可为N型晶体管。可将第一控制信号P1输入至第一晶体管M1的栅极端子，可将电源电压节点连接至其源极端子，并且可将输出节点Nout连接至其漏极端子。可将第二控制信号N1输入至第二晶体管M2的栅极端子，可将地节点连接至其源极端子，并且可将输出节点Nout连接至其漏极端子。当第一晶体管M1导通时，可对输出节点Nout预充电，当第二晶体管M2导通时，输出节点Nout可放电。
参照图5A，第一控制信号P1的默认逻辑电平为逻辑高电平，当第一并行数据信号D1具有逻辑高电平时，第一控制信号P1可响应于第一时钟信号CK1具有逻辑低电平。例如，第一输出驱动器13可通过在第一并行数据信号D1具有逻辑高电平时对输出节点Nout预充电而包括串行数据信号D_TX中的第一并行数据信号D1。另外，第二控制信号N1的默认逻辑电平是逻辑低电平，当第一并行数据信号D1具有逻辑低电平时，第二控制信号N1可响应于第一时钟信号CK1具有逻辑高电平。例如，第一输出驱动器13可通过在第一并行数据信号D1具有逻辑低电平时对输出节点Nout放电而包括串行数据信号D_TX中的第一并行数据信号D1。
图5B是用于解释当第一并行数据信号D1具有逻辑高电平时第一数据选择信号D1_1至第四数据选择信号D1_4以及第一控制信号P1和第二控制信号N1的逻辑电平的图。
参照图5B，在第一并行数据信号D1的逻辑电平保持在逻辑高电平的同时，第一数据选择信号D1_1和第二数据选择信号D1_2的逻辑电平可转变。另一方面，第三数据选择信号D1_3和第四数据选择信号D1_4的逻辑电平可保持在逻辑低电平。例如，因为第三数据选择信号D1_3和第四数据选择信号D1_4不切换，所以第三数据信号D1_3和第四数据信号D1_4消耗的功率可减少。
图5C是用于解释当第一并行数据信号D1具有逻辑低电平时第一数据选择信号D1_1至第四数据选择信号D1_4以及第一控制信号P1和第二控制信号N1的逻辑电平的示图。
参照图5C，在第一并行数据信号D1的逻辑电平保持在逻辑低电平的同时，第三数据选择信号D1_3和第四数据选择信号D1_4的逻辑电平可转变。另一方面，第一数据选择信号D1_1和第二数据选择信号D1_2的逻辑电平可保持在逻辑高电平。例如，因为第一数据选择信号D1_1和第二数据选择信号D1_2不切换，所以由第一数据信号D1_1和第二数据信号D1_2消耗的功率可减少。因此，由第一选择电路10a消耗的功率可减少。
图6是示出根据本发明构思的示例实施例的操作选择电路的方法的流程图。操作选择电路的方法可包括多个操作步骤。可参照图4描述图6。
在步骤S610中，第一数据多路复用器11a可基于并行数据信号(例如，第一并行数据信号D1)与多个时钟信号(例如，第一时钟信号CK1至第四时钟信号CK4)之间的逻辑运算生成多个数据选择信号(例如，第一数据选择信号D1_1至第四数据选择信号D1_4)。可执行并行数据信号与所述多个时钟信号之间的多个逻辑运算，使得在并行数据信号的逻辑电平恒定地保持在特定逻辑电平(例如，逻辑低电平或逻辑高电平)的同时，所述多个数据选择信号中的一些的逻辑电平保持恒定，并且其它数据选择信号的逻辑电平转变。
在步骤S620中，第一控制信号生成器12a可基于所述多个数据选择信号之间的逻辑运算生成第一控制信号P1和第二控制信号N1。当并行数据信号具有逻辑高电平时，第一控制信号生成器12a可以执行所述多个数据选择信号之间的逻辑运算，使得第一控制信号P1具有逻辑低电平。当数据信号具有逻辑低电平时，第一控制信号生成器12a可以对所述多个数据选择信号执行逻辑运算，使得第二控制信号N1具有逻辑高电平。
在步骤S630中，第一输出驱动器13可以基于第一控制信号P1和第二控制信号N1驱动输出节点Nout。详细地说，第一输出驱动器13可以基于具有逻辑低电平的第一控制信号P1对输出节点Nout预充电，并且可基于具有逻辑高电平的第二控制信号N1对输出节点Nout放电。
根据根据本发明构思的示例实施例的操作选择电路的方法，因为在并行数据信号的逻辑电平保持的同时所述多个数据选择信号中的一些不切换，所以选择电路的功耗可降低。
图7是用于解释根据本发明构思的示例实施例的多路复用器的结构的图。图8A至图8C是根据本发明构思的示例实施例的图7的多路复用器的时序图。
参照图7，多路复用器100b可包括第一选择电路至第四选择电路10b、20b、30b和40b。然而，多路复用器100b中包括的选择电路的数量不限于此。在图7的描述中，第一选择电路10b的描述也可应用于第二选择电路至第四选择电路20b、30b和40b。
第一选择电路10b可包括第一数据多路复用器11b、第一控制信号生成器12b和第一输出驱动器13。与图4的第一数据多路复用器11a不同，第一数据多路复用器11b可包括反相器101。与图4的第一控制信号生成器12a不同，第一控制信号生成器12b可不包括第一反相器122和第二反相器124。
第一数据多路复用器11b可包括反相器101、第一NAND电路111、第二NAND电路112、第一NOR电路113和第二NOR电路114。
反相器101可以接收第一并行数据信号D1并且生成第一并行数据信号D1的第一反相数据信号(或第一反相值)D1N。
在第一选择电路10b中，第一NAND电路111可通过对第一时钟信号CK1和第一反相数据信号D1N执行NAND运算来生成第一数据选择信号D1_1。第二NAND电路112可通过对第四时钟信号CK4和第一反相数据信号D1N执行NAND运算来生成第二数据选择信号D1_2。第一NOR电路113可通过对第三时钟信号CK3和第一反相数据信号D1N执行NOR运算来生成第三数据选择信号D1_3。第二NOR电路114可通过对第二时钟信号CK2和第一反相数据信号D1N执行NOR运算来生成第四数据选择信号D1_4。
在示例实施例中，在第二选择电路20b中，反相器201可以接收第二并行数据信号D2并且生成第二并行数据信号D2的第二反相数据信号D2N，第一NAND电路211和第二NAND电路212以及第一NOR电路213和第二NOR电路214可以接收第二反相并行数据信号D2N。另外，在第二选择电路20b中，第一NAND电路211可以接收第二时钟信号CK2，第二NAND电路212可以接收第一时钟信号CK1，第一NOR电路213可以接收第四时钟信号CK4，第二NOR电路214可以接收第三时钟信号CK3。在第三选择电路30b中，反相器301可以接收第三并行数据信号D3并且生成第三并行数据信号D3的第三反相数据信号D3N，第一NAND电路311和第二NAND电路312以及第一NOR电路313和第二NOR电路314可以接收第三反相并行数据信号D3N。另外，在第三选择电路30b中，第一NAND电路311可以接收第三时钟信号CK3，第二NAND电路312可以接收第二时钟信号CK2，第一NOR电路313可以接收第一时钟信号CK1，第二NOR电路314可以接收第四时钟信号CK4。在第四选择电路40b中，反相器401可以接收第四并行数据信号D4并且生成第四并行数据信号D4的第四反相数据信号D4N，第一NAND电路411和第二NAND电路412以及第一NOR电路113和第二NOR电路414可以接收第四反相并行数据信号D4N。另外，在第四选择电路40b中，第一NAND电路411可以接收第四时钟信号CK4，第二NAND电路412可以接收第三时钟信号CK3，第一NOR电路413可以接收第二时钟信号CK2，第二NOR电路414可以接收第一时钟信号CK1。
参照图7和图8A，当第一时钟信号CK1具有逻辑低电平时，第一数据选择信号D1_1可经第一NAND电路111具有逻辑高电平。当第一时钟信号CK1具有逻辑高电平时，第一数据选择信号D1_1可经第一NAND电路111具有第一并行数据信号D1的值。当第四时钟信号CK4具有逻辑低电平时，第二数据选择信号D1_2可经第二NAND电路112具有逻辑高电平。当第四时钟信号CK4具有逻辑高电平时，第二数据选择信号D1_2可经第二NAND电路112具有第一并行数据信号D1的值。当第三时钟信号CK3具有逻辑高电平时，第三数据选择信号D1_3可经第一NOR电路113具有逻辑低电平。当第三时钟信号CK3具有逻辑低电平时，第三数据选择信号D1_3可经第一NOR电路113具有第一并行数据信号D1的值。当第二时钟信号CK2具有逻辑高电平时，第四数据选择信号D1_4可经第二NOR电路114具有逻辑低电平。当第二时钟信号CK2具有逻辑低电平时，第四数据选择信号D1_4可经第二NOR电路114具有第一并行数据信号D1的值。
第一控制信号生成器12b可基于对第一数据选择信号D1_1至第四数据选择信号D1_4的逻辑运算生成第一控制信号P1和第二控制信号N1。
第一控制信号生成器12b可包括第三NOR电路121和第三NAND电路123。
第三NOR电路121可通过对第一数据选择信号D1_1和第二数据选择信号D1_2执行NOR运算来生成第二控制信号N1。参照图8A，第二控制信号N1可以基本上保持逻辑低电平，并且可响应于第一时钟信号CK1的有效边缘具有第一并行数据信号D1的反相值D1N。
第三NAND电路123可通过对第三数据选择信号D1_3和第四数据选择信号D1_4执行NAND运算来生成第一控制信号P1。参照图8A，第一控制信号P1可以基本上保持逻辑高电平，并且可响应于第一时钟信号CK1的有效边缘具有第一并行数据信号D1的反相值D1N。
参照图8A，第一控制信号P1的默认逻辑电平可为逻辑高电平，当第一并行数据信号D1具有逻辑高电平时，第一控制信号P1可响应于第一时钟信号CK1具有逻辑低电平。例如，第一输出驱动器13可通过在第一并行数据信号D1具有逻辑高电平时对输出节点Nout预充电而包括串行数据信号D_TX中的第一并行数据信号D1。另外，第二控制信号N1的默认逻辑电平可为逻辑低电平，当第一并行数据信号D1具有逻辑低电平时，第二控制信号N1可响应于第一时钟信号CK1具有逻辑高电平。例如，第一输出驱动器13可通过在第一并行数据信号D1具有逻辑低电平时将输出节点Nout放电而包括串行数据信号D_TX中的第一并行数据信号D1。
图8B是用于解释当第一并行数据信号D1具有逻辑高电平时第一数据选择信号D1_1至第四数据选择信号D1_4以及第一控制信号P1和第二控制信号N1的逻辑电平的图。
参照图8B，在第一并行数据信号D1的逻辑电平保持在逻辑高电平的同时，第一数据选择信号D1_1和第二数据选择信号D1_2的逻辑电平可保持在逻辑高电平。另一方面，第三数据选择信号D1_3和第四数据选择信号D1_4的逻辑电平可转变。例如，因为第一数据选择信号D1_1和第二数据选择信号D1_2不切换，第一数据选择信号D1_1和第二数据选择信号D1_2消耗的功率可减少。
图8C是用于解释当第一并行数据信号D1具有逻辑低电平时第一数据选择信号D1_1至第四数据选择信号D1_4以及第一控制信号P1和第二控制信号N1的逻辑电平的示图。
参照图8C，在第一并行数据信号D1的逻辑电平保持在逻辑低电平的同时，第三数据选择信号D1_3和第四数据选择信号D1_4的逻辑电平可保持在逻辑低电平。另一方面，第一数据选择信号D1_1和第二数据选择信号D1_2的逻辑电平可转变。例如，因为第三数据选择信号D1_3和第四数据选择信号D1_4不切换，所以第三数据选择信号D1_3和第四数据选择信号D1_4消耗的功率可减少。
图9是用于解释根据本发明构思的示例实施例的多路复用器的结构的图。
参照图9，多路复用器100c可包括第一选择电路至第四选择电路10c、20c、30c和40c。然而，多路复用器100c中包括的选择电路的数量不限于此。在图9的描述中，对第一选择电路10c的描述也可应用于第二选择电路至第四选择电路20c、30c和40c。
第一选择电路10c可包括第一数据多路复用器11a、第一控制信号生成器12c和第一输出驱动器13。与图4的第一控制信号生成器12a和图7的第一控制信号生成器12b不同，第一控制信号生成器12c可包括第四NAND电路125和第四NOR电路126。同时，第三NOR电路121可将对第一数据选择信号D1_1和第二数据选择信号D1_2进行NOR运算的结果发送至第四NAND电路125。另外，第三NAND电路123可将对第三数据选择信号D1_3和第四数据选择信号D1_4进行NAND运算的结果发送至第四NOR电路126。
为了输出具有逻辑低电平的第一并行数据信号D1作为串行数据信号D_TX，需通过第二晶体管M2将输出节点Nout放电，从而当第一晶体管M1导通时输出节点Nout的信号电平可能变得不稳定。当根据本发明构思的示例实施例的多路复用器100c中包括的第四NAND电路125接收具有逻辑低电平的第一并行数据信号D1时，第四NAND电路125可生成具有逻辑高电平的第一控制信号P1。因此，因为第一晶体管M1截止，所以输出节点Nout被预充电的可能性可减小，并且输出节点Nout的信号稳定性可提高。
为了输出具有逻辑高电平的第一并行数据信号D1作为串行数据信号D_TX，需通过第一晶体管M1将输出节点Nout预充电，从而当第二晶体管M2导通时输出节点Nout的信号电平可能变得不稳定。当根据本发明构思的示例实施例的多路复用器100c中包括的第四NOR电路126接收具有逻辑高电平的第一并行数据信号D1时，第四NOR电路126可生成具有逻辑低电平的第二控制信号N1。因此，因为第二晶体管M2截止，所以输出节点Nout被放电的可能性可减小，并且输出节点Nout的信号稳定性可提高。
图10是用于解释包括根据本发明构思的实施例的多路复用器的半导体存储器装置的示图。
参照图10，半导体存储器装置1300可包括控制逻辑1310、刷新地址生成器1315、地址缓冲器1320、分块控制逻辑1330、行地址多路复用器1340、列地址锁存器1350、行解码器、存储器单元阵列、读出放大器单元、列解码器、输入/输出门控电路1390、数据输入/输出(I/O)缓冲器1395和纠错码(ECC)引擎1400。
存储器单元阵列可包括第一分块阵列至第四分块阵列1380a、1380b、1380c和1380d。行解码器可包括分别连接至第一分块阵列至第四分块阵列1380a、1380b、1380c和1380d的第一分块行解码器至第四分块行解码器1360a、1360b、1360c和1360d。列解码器可包括分别连接至第一分块阵列至第四分块阵列1380a、1380b、1380c和1380d的第一分块列解码器至第四分块列解码器1370a、1370b、1370c和1370d。读出放大器单元可包括分别连接至第一分块阵列至第四分块阵列1380a、1380b、1380c和1380d的第一分块读出放大器至第四分块读出放大器1385a、1385b、1385c和1385d。第一分块阵列至第四分块阵列1380a、1380b、1380c和1380d、第一分块行解码器至第四分块行解码器1360a、1360b、1360c和1360d、第一分块列解码器至第四分块列解码器1370a、1370b、1370c和1370d以及第一分块读出放大器至第四分块读出放大器1385a、1385b、1385c和1385d可以分别构成第一分块至第四分块。图10示出了包括四个分块的半导体存储器装置1300的示例，但是根据实施例，半导体存储器装置1300可包括任意数量的分块。
另外，根据实施例，半导体存储器装置1300可为动态随机存取存储器(DRAM)，诸如双数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双数据速率(LPDDR)SDRAM、图形双数据速率(GDDR)SDRAM、rambus动态随机存取存储器(RDRAM)，或者可为需要刷新操作的任何易失性存储器装置。
控制逻辑1310可以控制半导体存储器装置1300的操作。例如，控制逻辑1310可生成控制信号CTL，以使得半导体存储器装置1300执行写操作或读操作。控制逻辑1310可包括用于解码从存储器控制器接收的命令CMD的命令解码器(未示出)，以及用于设置半导体存储器装置1300的操作模式的模式寄存器(未示出)。例如，命令解码器可以通过解码写使能信号/WE、行地址选通信号/RAS、列地址选通信号(/CAS)、芯片选择信号(/CS)等生成对应于命令CMD的控制信号。
控制逻辑1310还可接收用于以同步的方式驱动半导体存储器装置1300的时钟信号CLK和时钟使能信号CKE。控制逻辑1310可以响应于刷新命令控制刷新地址生成器1315执行自动刷新操作，或者可以响应于自刷新进入命令控制刷新地址生成器1315执行自刷新操作。
刷新地址生成器1315可生成对应于将对其执行刷新操作的存储器单元行的刷新地址REF_ADDR。刷新地址生成器1315可按比在半导体存储器装置1300的标准中定义的刷新周期更长的刷新率生成刷新地址REF_ADDR。因此，半导体存储器装置1300的刷新电流和刷新功率可减小。
地址缓冲器1320可以从存储器控制器接收包括分块地址BANK_ADDR、行地址ROW_ADDR和列地址COL_ADDR的地址ADDR。另外，地址缓冲器1320可将接收的分块地址BANK_ADDR提供至分块控制逻辑1330，将接收的行地址ROW_ADDR提供至行地址多路复用器1340，并且将接收的列地址COL_ADDR提供至列地址锁存器1350。
分块控制逻辑1330可响应于分块地址BANK_ADDR生成分块控制信号。响应于分块控制信号，第一分块行解码器至第四分块行解码器1360a、1360b、1360c和1360d中的对应于分块地址BANK_ADDR的分块行解码器可被激活，并且第一分块列解码器至第四分块列解码器1370a、1370b、1370c和1370d中的对应于分块地址BANK_ADDR的分块列解码器可被激活。
分块控制逻辑1330可响应于确定分块组的分块地址BANK_ADDR生成分块组控制信号。响应于分块组控制信号，第一分块行解码器至第四分块行解码器1360a、1360b、1360c和1360d中的对应于分块地址BANK_ADDR的分块组的行解码器可被激活，并且第一分块列解码器至第四分块列解码器1370a、1370b、1370c和1370d中的对应于分块地址BANK_ADDR的分块组的列解码器可被激活。
行地址多路复用器1340可以从地址缓冲器1320接收行地址ROW_ADDR并且从刷新地址生成器1315接收刷新行地址REF_ADDR。行地址多路复用器1340可以响应于从控制逻辑1310生成的第一控制信号CTL1选择性地输出行地址ROW_ADDR或者刷新行地址REF_ADDR。从行地址多路复用器1340输出的行地址可施加至第一分块行解码器至第四分块行解码器1360a、1360b、1360c和1360d。
第一分块行解码器至第四分块行解码器1360a、1360b、1360c和1360d中的通过分块控制逻辑1330激活的分块行解码器可对从行地址多路复用器1340输出的行地址解码，以激活对应于行地址的字线。例如，激活的分块行解码器可将字线驱动电压施加至对应于行地址的字线。
列地址锁存器1350可以从地址缓冲器1320接收列地址COL_ADDR，并且暂时存储接收的列地址COL_ADDR。列地址锁存器1350可按照突发模式逐渐增大接收的列地址COL_ADDR。列地址锁存器1350可将暂时存储的或逐渐增大的列地址COL_ADDR分别施加至第一分块列解码器至第四分块列解码器1370a、1370b、1370c和1370d。
第一分块列解码器至第四分块列解码器1370a、1370b、1370c和1370d中的由分块控制逻辑1330激活的分块列解码器可通过输入/输出门控电路1390激活对应于分块地址BANK_ADDR和列地址COL_ADDR的读出放大器。
输入/输出门控电路1390可包括输入数据掩模逻辑、用于存储从第一分块阵列至第四分块阵列1380a、1380b、1380c和1380d输出的数据的读数据锁存器以及用于将数据写至第一分块阵列至第四分块阵列1380a、1380b、1380c和1380d的写驱动器，以及用于门控输入/输出数据的电路。
将从第一分块阵列至第四分块阵列1380a、1380b、1380c和1380d之一读取的数据可通过读出放大器感测放大，并且被存储在读数据锁存器中。可通过数据输入/输出缓冲器1395将存储在读数据锁存器中的数据DQ提供至存储器控制器。可将将写在第一分块阵列至第四分块阵列1380a、1380b、1380c和1380d之一中的数据DQ从存储器控制器提供至数据输入/输出缓冲器1395。提供至数据输入/输出缓冲器1395的数据DQ可通过写驱动器写入一个分块阵列中。
输入/输出门控电路1390可包括多路复用器1391。多路复用器1391可为上面分别参照图1、图4、图7和图9描述的多路复用器100、100a、100b和100c之一。多路复用器1391可以利用上面参照图1、图2、图3A、图3B、图4、图5A至图5C、图6、图7、图8A至图8C和图9描述的方法将从第一分块阵列至第四分块阵列1380a、1380b、1380c和1380d并行读取的数据转换为串行数据信号。可响应于从控制逻辑1310生成的第二控制信号CTL2控制ECC引擎1400。
虽然已经参照本发明构思的实施例具体示出并描述了本发明构思，但是应该理解，可在不脱离所附权利要求的精神和范围的情况下，在其中作出各种形式和细节上的改变。

Claims (20)

1.一种发射器电路，包括：
时钟生成器，其被配置为基于参考时钟信号生成彼此具有不同相位的多个时钟信号；以及
多个选择电路，其连接至输出节点，并且被配置为：
接收多个并行数据信号，以及
基于所述多个时钟信号和接收的所述多个并行数据信号，在所述输出节点输出串行数据信号，
其中，所述多个选择电路中的每一个包括：
数据多路复用器，其被配置为基于所述多个并行数据信号中的接收到的一个并行数据信号与所述多个时钟信号之间的逻辑运算生成多个数据选择信号；
控制信号生成器，其被配置为基于所述多个数据选择信号之间的逻辑运算生成第一控制信号和第二控制信号；以及
输出驱动器，其连接至所述输出节点，并且被配置为：
基于所述第一控制信号为所述输出节点预充电，或者
基于所述第二控制信号将所述输出节点放电。
2.根据权利要求1所述的发射器电路，其中，所述数据多路复用器包括：
第一NAND电路，其被配置为对所述接收到的并行数据信号和所述多个时钟信号中的第一时钟信号执行NAND运算；
第二NAND电路，其被配置为对所述接收到的并行数据信号和所述多个时钟信号中的第二时钟信号执行NAND运算；
第一NOR电路，其被配置为对所述接收到的并行数据信号和所述多个时钟信号中的第三时钟信号执行NOR运算；以及
第二NOR电路，其被配置为对所述接收到的并行数据信号和所述多个时钟信号中的第四时钟信号执行NOR运算。
3.根据权利要求2所述的发射器电路，其中，所述第二时钟信号相对于所述第一时钟信号具有270°的相位差，
其中，所述第三时钟信号相对于所述第一时钟信号具有180°的相位差，并且
其中，所述第四时钟信号相对于所述第一时钟信号具有90°的相位差。
4.根据权利要求2所述的发射器电路，其中，所述控制信号生成器包括：
第三NOR电路，其被配置为对所述第一NAND电路的输出和所述第二NAND电路的输出执行NOR运算；
第一反相器，其被配置为通过将所述第三NOR电路的输出反相而生成所述第一控制信号；
第三NAND电路，其被配置为对所述第一NOR电路的输出和所述第二NOR电路的输出执行NAND运算；以及
第二反相器，其被配置为通过将所述第三NAND电路的输出反相生成所述第二控制信号。
5.根据权利要求2所述的发射器电路，其中，所述控制信号生成器包括：
第三NOR电路，其被配置为对所述第一NAND电路的输出和所述第二NAND电路的输出执行NOR运算；
第三NAND电路，其被配置为对所述第一NOR电路的输出和所述第二NOR电路的输出执行NAND运算；
第四NAND电路，其被配置为通过对所述第三NOR电路的输出和所述接收到的并行数据信号执行NAND运算来生成所述第一控制信号；以及
第四NOR电路，其被配置为通过对所述第三NAND电路的输出和所述接收到的并行数据信号执行NOR运算来生成所述第二控制信号。
6.根据权利要求4所述的发射器电路，其中，所述输出驱动器包括：
P型晶体管，其被配置为在其栅极端子接收所述第一控制信号，并且具有连接至电源电压节点的源极端子和连接至所述输出节点的漏极端子；以及
N型晶体管，其被配置为在其栅极端子接收所述第二控制信号，并且具有连接至地节点的源极端子和连接至所述输出节点的漏极端子。
7.根据权利要求1所述的发射器电路，其中，所述数据多路复用器包括：
反相器，其被配置为生成所述接收到的并行数据信号的反相数据信号；
第一NAND电路，其被配置为对所述反相数据信号和所述多个时钟信号中的第一时钟信号执行NAND运算；
第二NAND电路，其被配置为对所述反相数据信号和所述多个时钟信号中的第二时钟信号执行NAND运算；
第一NOR电路，其被配置为对所述反相数据信号和所述多个时钟信号中的第三时钟信号执行NOR运算；以及
第二NOR电路，其被配置为对所述反相数据信号和所述多个时钟信号中的第四时钟信号执行NOR运算。
8.根据权利要求7所述的发射器电路，其中，所述控制信号生成器包括：
第三NOR电路，其被配置为通过对所述第一NAND电路的输出和所述第二NAND电路的输出执行NOR运算来生成所述第二控制信号；以及
第三NAND电路，其被配置为通过对所述第一NOR电路的输出和所述第二NOR电路的输出执行NAND运算来生成所述第一控制信号。
9.根据权利要求1所述的发射器电路，其中，在所述接收到的并行数据信号的逻辑电平保持在特定逻辑电平的同时：
所述多个数据选择信号中的至少两个保持恒定逻辑电平，并且
所述多个数据选择信号中的其它两个或更多个的逻辑电平转变至少一次。
10.一种选择电路，包括：
数据多路复用器，其被配置为基于接收的数据信号与多个时钟信号之间的逻辑运算生成多个数据选择信号；
控制信号生成器，其被配置为基于所述多个数据选择信号之间的逻辑运算生成第一控制信号和第二控制信号；以及
输出驱动器，其连接至输出节点，并且被配置为通过基于所述第一控制信号为所述输出节点预充电或者基于所述第二控制信号将所述输出节点放电来驱动所述输出节点，
其中，在所述接收的数据信号的逻辑电平保持在特定逻辑电平的同时，所述多个数据选择信号中的一些的逻辑电平转变，并且其它数据选择信号的逻辑电平保持恒定。
11.根据权利要求10所述的选择电路，其中，所述数据多路复用器包括：
第一NAND电路，其被配置为对所述接收的数据信号和所述多个时钟信号中的第一时钟信号执行NAND运算；
第二NAND电路，其被配置为对所述接收的数据信号和所述多个时钟信号中的第二时钟信号执行NAND运算；
第一NOR电路，其被配置为对所述接收的数据信号和所述多个时钟信号中的第三时钟信号执行NOR运算；以及
第二NOR电路，其被配置为对所述接收的数据信号和所述多个时钟信号中的第四时钟信号执行NOR运算。
12.根据权利要求11所述的选择电路，其中，所述控制信号生成器包括：
第三NOR电路，其被配置为对所述第一NAND电路的输出和所述第二NAND电路的输出执行NOR运算；
第三NAND电路，其被配置为对所述第一NOR电路的输出和所述第二NOR电路的输出执行NAND运算；
第四NAND电路，其被配置为通过对所述第三NOR电路的输出和所述接收的数据信号执行NAND运算来生成所述第一控制信号；以及
第四NOR电路，其被配置为通过对所述第三NAND电路的输出和所述接收的数据信号执行NOR运算来生成所述第二控制信号。
13.根据权利要求11所述的选择电路，其中，所述控制信号生成器包括：
第三NOR电路，其被配置为对所述第一NAND电路的输出和所述第二NAND电路的输出执行NOR运算；
第一反相器，其被配置为通过将所述第三NOR电路的输出反相来生成所述第一控制信号；
第三NAND电路，其被配置为对所述第一NOR电路的输出和所述第二NOR电路的输出执行NAND运算；以及
第二反相器，其被配置为通过将所述第三NAND电路的输出反相来生成所述第二控制信号。
14.根据权利要求13所述的选择电路，其中，所述输出驱动器包括：
P型晶体管，其被配置为在其栅极端子接收所述第一控制信号，并且具有连接至电源电压节点的源极端子和连接至所述输出节点的漏极端子；以及
N型晶体管，其被配置为在其栅极端子接收所述第二控制信号，并且具有连接至地节点的源极端子和连接至所述输出节点的漏极端子。
15.根据权利要求11所述的选择电路，其中，所述数据多路复用器包括：
反相器，其被配置为接收所述数据信号并且生成所述接收的数据信号的反相数据信号；
第一NAND电路，其被配置为对所述反相数据信号和所述多个时钟信号中的第一时钟信号执行NAND运算；
第二NAND电路，其被配置为对所述反相数据信号和所述多个时钟信号中的第二时钟信号执行NAND运算；
第一NOR电路，其被配置为对所述反相数据信号和所述多个时钟信号中的第三时钟信号执行NOR运算；以及
第二NOR电路，其被配置为对所述反相数据信号和所述多个时钟信号中的第四时钟信号执行NOR运算，并且
其中，所述控制信号生成器包括：
第三NOR电路，其被配置为通过对所述第一NAND电路的输出和所述第二NAND电路的输出执行NOR运算来生成所述第二控制信号；以及
第三NAND电路，其被配置为通过对所述第一NOR电路的输出和所述第二NOR电路的输出执行NAND运算来生成所述第一控制信号。
16.一种操作用于选择性地将接收的数据信号输出至输出节点的选择电路的方法，所述方法包括步骤：
基于所述接收的数据信号与多个时钟信号之间的逻辑运算生成多个数据选择信号；
基于所述多个数据选择信号之间的逻辑运算生成第一控制信号和第二控制信号；以及
通过基于所述第一控制信号对所述输出节点预充电或者基于所述第二控制信号将所述输出节点放电来驱动所述输出节点，
其中，在所述接收的数据信号的逻辑电平保持在特定逻辑电平的同时，生成所述多个数据选择信号的步骤包括：
转变所述多个数据选择信号中的一些的逻辑电平；以及
保持其它数据选择信号的逻辑电平恒定。
17.根据权利要求16所述的方法，其中，生成所述多个数据选择信号的步骤包括：
对所述接收的数据信号和所述多个时钟信号中的第一时钟信号执行第一NAND运算；
对所述接收的数据信号和所述多个时钟信号中的第二时钟信号执行第二NAND运算；
对所述接收的数据信号和所述多个时钟信号中的第三时钟信号执行第一NOR运算；以及
对所述接收的数据信号和所述多个时钟信号中的第四时钟信号执行第二NOR运算。
18.根据权利要求17所述的方法，其中，生成所述第一控制信号和第二控制信号的步骤包括：
对所述第一NAND运算的结果和所述第二NAND运算的结果执行第三NOR运算；
对所述第一NOR运算的结果和所述第二NOR运算的结果执行第三NAND运算；
通过对所述第三NOR运算的结果和所述接收的数据信号执行第四NAND运算来生成所述第一控制信号；以及
通过对所述第三NAND运算的结果和所述接收的数据信号执行第四NOR运算来生成所述第二控制信号。
19.根据权利要求17所述的方法，其中，生成所述第一控制信号和第二控制信号的步骤包括：
对所述第一NAND运算的结果和所述第二NAND运算的结果执行第三NOR运算；
通过将所述第三NOR运算的结果反相来生成所述第一控制信号；
对所述第一NOR运算的结果和所述第二NOR运算的结果执行第三NAND运算；以及
通过将所述第三NAND运算的结果反相来生成所述第二控制信号。
20.根据权利要求16所述的方法，其中，生成所述多个数据选择信号的步骤包括：
通过将所述接收的数据信号反相来生成反相数据信号；
对所述反相数据信号和所述多个时钟信号中的第一时钟信号执行第一NAND运算；
对所述反相数据信号和所述多个时钟信号中的第二时钟信号执行第二NAND运算；
对所述反相数据信号和所述多个时钟信号中的第三时钟信号执行第一NOR运算；以及
对所述反相数据信号和所述多个时钟信号中的第四时钟信号执行第二NOR运算，并且
其中，生成所述第一控制信号和第二控制信号的步骤包括：
通过对所述第一NAND运算的结果和所述第二NAND运算的结果执行第三NOR运算来生成所述第二控制信号；以及
对所述第一NOR运算的结果和所述第二NOR运算的结果执行第三NAND运算来生成所述第二控制信号。
CN202210588615.5A 2021-05-27 2022-05-26 包括选择电路的发射器电路以及操作选择电路的方法 Pending CN115412065A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0068611 2021-05-27
KR20210068611 2021-05-27
KR1020210120542A KR20220160453A (ko) 2021-05-27 2021-09-09 선택 회로, 선택 회로의 동작 방법 및 선택 회로를 포함하는 송신기 회로
KR10-2021-0120542 2021-09-09

Publications (1)

Publication Number Publication Date
CN115412065A true CN115412065A (zh) 2022-11-29

Family

ID=81748798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210588615.5A Pending CN115412065A (zh) 2021-05-27 2022-05-26 包括选择电路的发射器电路以及操作选择电路的方法

Country Status (4)

Country Link
US (1) US11804838B2 (zh)
EP (1) EP4096098A1 (zh)
CN (1) CN115412065A (zh)
TW (1) TWI823404B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230223955A1 (en) * 2022-01-10 2023-07-13 Changxin Memory Technologies. Inc. Parallel-to-serial conversion circuit, parallel-to-serial conversion circuit layout, and memory
US12047069B2 (en) * 2022-01-10 2024-07-23 Changxin Memory Technologies, Inc. Parallel-to-serial conversion circuit, parallel-to-serial conversion circuit layout, and memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006355B1 (ko) 1988-08-18 1991-08-21 한국 전기 통신공사 채널 선택 제어신호를 이용한 멀티플렉서 출력의 인에이블/디스에이블 제어장치
KR20000050960A (ko) 1999-01-16 2000-08-05 윤종용 반도체 장치의 클럭 선택 회로
US7532053B2 (en) 2007-01-04 2009-05-12 Micron Technology, Inc. Phase interpolation apparatus, systems, and methods
US8203900B2 (en) 2009-07-09 2012-06-19 Micron Technology, Inc. Data serializers, output buffers, memory devices and methods of serializing
JP2011176392A (ja) 2010-02-23 2011-09-08 Rohm Co Ltd 差動信号用マルチプレクサおよびパラレルシリアル変換器、それらを用いた信号処理回路、ディスプレイ装置
US8832487B2 (en) * 2011-06-28 2014-09-09 Microsoft Corporation High-speed I/O data system
US9525573B2 (en) 2015-01-23 2016-12-20 Microsoft Technology Licensing, Llc Serializing transmitter
US9432061B2 (en) 2015-01-23 2016-08-30 Microsoft Technology Licensing, Llc Serializing transmitter
US11003203B2 (en) 2018-07-23 2021-05-11 Xilinx, Inc. Circuits for and methods of calibrating a circuit in an integrated circuit device
US10560097B1 (en) * 2018-09-28 2020-02-11 Teletrx Co. High-speed 4:1 multiplexer for voltage-mode transmitter with automatic phase alignment technique
US10367506B1 (en) 2018-12-07 2019-07-30 Sony Corporation Digital circuit based on a modified tristate circuit

Also Published As

Publication number Publication date
TW202249430A (zh) 2022-12-16
EP4096098A1 (en) 2022-11-30
US20220385287A1 (en) 2022-12-01
TWI823404B (zh) 2023-11-21
US11804838B2 (en) 2023-10-31

Similar Documents

Publication Publication Date Title
US10210922B2 (en) Apparatus and methods for refreshing memory cells of a semiconductor device
US7277310B2 (en) Open digit line array architecture for a memory array
US8134877B2 (en) Semiconductor device having delay control circuit
US20040178824A1 (en) Low skew clock input buffer and method
TWI823404B (zh) 發射器電路、選擇電路以及操作選擇電路的方法
US20220011809A1 (en) Powering clock tree circuitry using internal voltages
US20090244986A1 (en) Semiconductor memory device and methods thereof
US10950280B2 (en) Semiconductor device
US7154799B2 (en) Semiconductor memory with single cell and twin cell refreshing
US20060245292A1 (en) Semiconductor memory device
US20060176078A1 (en) Voltage level shifting circuit and method
US10762935B2 (en) Semiconductor devices
US9076503B2 (en) Semiconductor device
US8068383B2 (en) Semiconductor integrated circuit having address control circuit
KR20220160453A (ko) 선택 회로, 선택 회로의 동작 방법 및 선택 회로를 포함하는 송신기 회로
US11914416B2 (en) Transmitter circuit and method of operating same
US20240170043A1 (en) Voltage generator and memory device including same
KR20220159856A (ko) 송신기 회로 및 이의 동작 방법
US6229756B1 (en) Semiconductor memory device capable of preventing mis-operation due to load of column address line

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination