CN115410637A - 半导体设备中延时线的过载检测方法、装置、介质及设备 - Google Patents

半导体设备中延时线的过载检测方法、装置、介质及设备 Download PDF

Info

Publication number
CN115410637A
CN115410637A CN202211056236.8A CN202211056236A CN115410637A CN 115410637 A CN115410637 A CN 115410637A CN 202211056236 A CN202211056236 A CN 202211056236A CN 115410637 A CN115410637 A CN 115410637A
Authority
CN
China
Prior art keywords
signal
alternating current
delay line
transistor
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211056236.8A
Other languages
English (en)
Inventor
杨杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211056236.8A priority Critical patent/CN115410637A/zh
Publication of CN115410637A publication Critical patent/CN115410637A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及半导体和集成电路领域，一种半导体设备中延时线的过载检测方法、装置、介质及设备。该半导体设备中延时线的过载检测方法包括：向所述延时线施加电压信号，所述电压信号包括待测直流信号和交流扰动信号，所述交流扰动信号具有目标频率和目标幅值；获取所述延时线中晶体管对于所述交流扰动信号的响应信号；基于所述响应信号和所述交流扰动信号的相位差检测所述延时线是否过载。本公开延时线过载检测方法，交流扰动信号具有目标频率，能够表征晶体管的栅氧化层与衬底的界面特性，从而通过晶体管对于该交流扰动信号的响应信号与交流扰动信号的相位差可以检测出延时线是否过载。本公开检测方法能够提高对于延时线过载检测的检测效率。

Description

半导体设备中延时线的过载检测方法、装置、介质及设备
技术领域
本公开涉及半导体和集成电路领域，具体而言，涉及一种半导体设备中延时线的过载检测方法、装置、介质及设备。
背景技术
延时线Delay line作为DRAM-DLL(DRAM延迟锁定回路)的重要模块，对DRAM高速读写性能起着重要作用。在产品老化加载电压时，延时线层可能会过载，并产生失效，如ELFR/HTOL fail，影响产品投向市场的时间。
目前确定延时线层过载delay line suffer over stress的方法主要有两种：1、点针测试的方式；2、形状因子拟合。点针测试需要物理破坏芯片表层直至延时线层，形状因子拟合法可能因为加速因子不准确而无法完成，两种方法都有局限性。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足，提供一种半导体设备中延时线的过载检测方法、装置、介质及设备。
根据本公开的一个方面，提供一种半导体设备中延时线的过载检测方法，所述延时线包括晶体管，所述方法包括：向所述延时线持续施加电压信号，所述电压信号包括待测直流信号和交流扰动信号，所述交流扰动信号具有目标频率和目标幅值；获取所述延时线中晶体管对于所述交流扰动信号在预设时长后的响应信号；基于所述响应信号和所述交流扰动信号的相位差检测所述延时线是否过载。
在本公开的示例性实施例中，所述获取所述延时线中晶体管对于所述交流扰动信号在预设时长后的响应信号，包括：获取所述延时线中晶体管的衬底与栅氧化层的界面对于所述交流扰动信号在预设时长后的响应信号。
在本公开的示例性实施例中，所述响应信号为交流信号，且所述响应信号的频率与所述交流扰动信号的频率相同。
在本公开的示例性实施例中，所述基于所述响应信号和所述交流扰动信号的相位差检测所述延时线是否过载，包括：确定所述电流响应信号与所述交流扰动信号的相位差；若所述相位差大于等于预设的相位差阈值，则确定所述延时线过载。
在本公开的示例性实施例中，在所述确定所述电流响应信号与所述交流扰动信号的相位差之前，所述方法还包括：向延时线持续施加第一电压信号，所述第一电压信号包括第一直流信号和目标交流信号，所述目标交流信号具有目标幅值和目标频率；获取所述延时线中的晶体管在所述第一电压信号作用预设时长后的第一延时时间；比较所述第一延时时间与预设的延时阈值；若所述第一延时时间小于预设的延时阈值，则在所述第一直流信号的基础上增加信号幅值，得到第二直流信号，向所述延时线施加第二电压信号，所述第二电压信号包括第二直流信号和所述目标交流信号；获取所述延时线中的晶体管在所述第二电压信号作用预设时长后的第二延时时间；比较所述第二延时时间与所述延时阈值；若所述第二延时时间小于预设的延时阈值，则重复执行确定所述第二电压信号和施加所述第二电压信号的步骤以及比较所述第二延时时间的步骤，直至确定出所述晶体管在某一电压信号作用下的延时时间达到所述延时阈值，获取所述晶体管对于所述目标交流信号的电流响应信号，将所述电流响应信号与所述目标交流信号的相位差确定为所述相位差阈值。
在本公开的示例性实施例中，所述交流扰动信号的目标频率与所述延时线中晶体管的栅氧化层与衬底的界面的特征频率相匹配。
在本公开的示例性实施例中，所述交流扰动信号的目标频率与所述特征频率的比值大于等于0.8且小于等于1.5。
在本公开的示例性实施例中，在所述向所述延时线持续施加电压信号之前，所述方法还包括：获取所述延时线中晶体管的交流阻抗谱；基于所述交流阻抗谱确定出晶体管的栅氧化层与衬底的界面的特征频率；基于所述特征频率确定所述交流扰动信号的所述目标频率。
在本公开的示例性实施例中，所述确定所述交流扰动信号的目标幅值，包括：向所述延时线持续施加初始电压信号，所述初始电压信号包括待测直流信号和初始交流扰动信号，所述初始交流扰动信号具有初始幅值；基于所述晶体管的栅氧化层与衬底的界面对于所述初始电压信号在预设时长后的响应结果验证所述初始交流扰动信号是否有效；若所述初始交流扰动信号有效，则在所述初始幅值的基础上增加所述交流扰动信号的幅值，并重复所述施加初始电压信号的步骤和验证所述初始交流扰动信号是否有效的步骤，直至确定出所述交流扰动信号无效时，将无效交流扰动信号的前一有效交流扰动信号的信号幅值确定为所述交流扰动信号的目标幅值。
在本公开的示例性实施例中，所述基于所述晶体管的栅氧化层与衬底的界面对于所述初始电压信号在预设时长后的响应结果验证所述初始交流扰动信号是否有效，包括：检测所述晶体管的栅氧化层与衬底的界面对应于所述初始交流扰动信号在预设时长后的电流响应信号；基于所述初始交流扰动信号和所述初始电流响应信号确定出所述晶体管的栅氧化层与衬底的界面的初始交流阻抗；检测所述初始交流阻抗的实部和虚部是否符合Kramers-Kronig关系，以验证所述初始交流扰动信号是否有效。
在本公开的示例性实施例中，所述待测直流信号小于所述延时线中晶体管的本征击穿电压。
在本公开的示例性实施例中，所述交流扰动信号为周期性时钟信号或周期性正弦信号。
根据本公开的第二方面，还提供一种半导体设备中延时线的过载检测装置，包括：检测信号施加模块，用于向所述延时线持续施加电压信号，所述电压信号包括待测直流信号和交流扰动信号，所述交流扰动信号具有目标频率和目标幅值；获取模块，用于获取所述延时线中晶体管对于所述交流扰动信号在预设时长后的响应信号；检测模块，用于基于所述响应信号和所述交流扰动信号的相位差检测所述延时线是否过载。
根据本公开的第三方面，还提供一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现本公开任意实施例所述的半导体设备中延时线的过载检测方法。
根据本公开的第四方面，还提供一种检测设备，包括：一个或多个处理器；存储装置，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现本公开任意实施例所述的半导体设备中延时线的过载检测方法。
本公开延时线过载检测方法，通过在待测直流信号中叠加交流扰动信号，交流扰动信号具有目标频率，能够表征晶体管的栅氧化层与衬底的界面特性，从而通过晶体管对于该交流扰动信号的响应信号与交流扰动信号的相位差可以反映晶体管对于待测直流信号的延时特性，即检测出晶体管是否发生NBTI，从而反映延时线是否过载。本公开所叠加的交流扰动信号具有目标幅值，其不影响待测直流信号对于晶体管的电应力特性。本公开检测方法能够快速判断现有的加速条件是否造成延时线层过载，提高对于延时线过载检测的检测效率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为根据本公开一种半导体设备中延时线的过载检测方法的流程图；
图2为根据本公开一种实施方式的晶体管的结构示意图；
图3为图2的等效电路图；
图4为根据本公开一种实施方式的延时线过载时晶体管对于交流信号的响应信号示意图；
图5为根据本公开一种实施方式的半导体设备中延时线的过载检测装置的结构框图；
图6为根据本公开一种实施方式的检测设备的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
图1为根据本公开一种半导体设备中延时线的过载检测方法的流程图，半导体设备例如可以为存储器，存储器包括但不限于DRAM、SRAM等。该检测方法例如可以在对DRAM的产品老化试验中来检测所施加的电压信号是否造成DRAM的延时线过载。该方法可以由检测设备来执行，检测设备例如可以为运行有特定软件的计算机、服务器等。如图1所示，该方法可以包括如下步骤：
S110、向延时线持续施加电压信号，电压信号包括待测直流信号和交流扰动信号，交流扰动信号具有目标频率和目标幅值；
S120、获取延时线中晶体管对于交流扰动信号在预设时长后的响应信号；
S130、基于响应信号和交流扰动信号的相位差检测延时线是否过载。
本公开延时线过载检测方法，通过在待测直流信号中叠加交流扰动信号，交流扰动信号具有目标频率，能够表征晶体管的栅氧化层与衬底的界面特性，从而通过晶体管对于该交流扰动信号的响应信号与交流扰动信号的相位差可以反映晶体管对于待测直流信号的延时特性，即检测出待测直流信号是否造成晶体管NBTI，从而反映延时线是否过载。本公开所叠加的交流扰动信号具有目标幅值，其不影响待测直流信号对于晶体管的电应力特性。本公开检测方法能够快速判断现有的加速条件是否造成延时线层过载，提高对于延时线过载检测的检测效率。
下面，对于本示例实施方式的上述步骤进行更加详细的说明。
在步骤S110中，向延时线持续施加电压信号，电压信号包括待测直流信号和交流扰动信号，交流扰动信号具有目标频率和目标幅值。
其中，延时线通常由多个串联的反相器组成，反相器可以由极性相反的晶体管组成，例如反相器可以由PMOS管和NMOS管组成。向延时线所施加的电压信号最终被施加到晶体管上。
电压信号包括待测直流信号和交流扰动信号，可以理解为，向延时线所施加的待测直流信号中叠加有交流扰动信号，即通过在待测直流信号中叠加交流扰动信号，通过所叠加的交流扰动信号来表征晶体管的栅氧化层与衬底的界面特征。此外，在施加电压信号后，可以记录所施加的电压信号的持续时间，以在后续步骤中检测晶体管对于交流扰动信号在一定时间后的响应信号，有关施加的电压信号的持续时间可以参见后续实施例的介绍，此处不再详述。
图2为根据本公开一种实施方式的晶体管的结构示意图，如图2所示，晶体管包括层叠设置的衬底210、栅氧化层220和栅金属层230，栅金属层230施加栅极控制信号，衬底210接地。图3为图2的等效电路图，从图3可以看出，晶体管可以等效为三个并联支路进行串联，具体地，等效电路包括依次串联的第一RC并联电路、第二RC并联电路和第三RC并联电路，第一RC并联电路极为栅氧化层220与栅金属层230的界面等效电路，其包括并联的第一等效电阻ROB和第一等效电容COB，第二RC并联电路即为栅氧化层220的等效电路，其包括并联的第二等效电阻Roxide和第二等效电容Coxide，第三RC并联电路即为栅氧化层220与衬底210的界面等效电路，其包括并联的第三等效电阻Rmo和第三等效电容Cmo。
可以知道的，所施加的待测直流信号若是引起延时线过载，使得延时线中的晶体管发生NBTI(Negative Bias Temperature Instability，负偏压温度不稳定性)，导致延时线中晶体管的栅氧化层与衬底的界面产生陷阱，造成界面缺陷，该界面缺陷会导致晶体管的信号传输速率(driving slew rate)变慢。
本公开通过在待测直流信号中叠加交流扰动信号，并且交流扰动信号具有目标频率，以使得交流扰动信号能够表征晶体管的栅氧化层与衬底的界面信息。并且，因为所叠加的交流扰动信号具有目标幅值，其不会影响交流扰动信号的电应力特性，因此能够根据步骤S130中检测到的待测晶体管对于交流扰动信号的响应信号与交流扰动信号的相位差来反映待测直流信号是否造成了晶体管的NBTI，即待测直流信号是否造成了延时线的过载。
可以理解的，本公开所施加的待测直流信号的信号幅值小于待测晶体管的本征击穿电压，以避免造成待测晶体管的硬击穿。
交流扰动信号为固定周期的交流信号，交流扰动信号例如可以为周期性时钟信号或周期性正弦信号。例如，可以通过调整时钟信号的频率和幅值而得到满足要求的交流扰动信号。
结合图2和图3可知，晶体管的栅氧化层与栅金属层的界面、栅氧化层、栅氧化层与衬底的界面对于不同频率的交流信号具有不同的响应结果，因此，为使得交流扰动信号能够表征晶体管的栅氧化层与衬底的界面特征，本公开需要根据晶体管的栅氧化层与衬底的界面参数对所要叠加的交流扰动信号进行预处理，具体是要通过预处理而确定出交流扰动信号的目标频率和目标幅值。
在示例性实施例中，在步骤S110之前，该检测方法还可以包括如下步骤：
S101、获取延时线中晶体管的交流阻抗谱；
S102、基于交流阻抗谱确定出晶体管的栅氧化层与衬底的界面的特征频率；
S103、基于特征频率确定交流扰动信号的目标频率。
其中，晶体管的交流阻抗谱用于在后续步骤中确定所要叠加的交流扰动信号的特征频率。交流阻抗谱例如可以通过晶体管的Bode图或者Nyquist图进行确定。在得到晶体管的交流阻抗谱后，可以确定出晶体管的栅氧化层与衬底的界面的特征频率，进而通过栅氧化层与衬底的界面的特征频率来确定出所要叠加的交流扰动信号的目标频率。
在示例性实施例中，所述交流扰动信号的目标频率与所述延时线中晶体管的栅氧化层与衬底的界面的特征频率相匹配，目标频率与特征频率相匹配例如可以为目标频率与特征频率相同，或者目标频率与特征频率的差值在设定范围内，或者目标频率与特征频率的比值在设定范围内。举例而言，目标频率与特征频率相匹配可以为目标频率与特征频率的比值大于等于0.8且小于等于1.5，例如比值可以为0.8，0.9，1.0，1.1，1.2，1.3，1.4，1.5等。
在示例性实施例中，可以在特征频率的基础上进行多次尝试，选取出具有最佳扰动效果的频率作为进行延时线过载检测时所要叠加的交流扰动信号的目标频率。
本公开通过将交流扰动信号的目标频率设置为与晶体管的栅氧化层与衬底的界面的特征频率相匹配，以使得目标频率能够对栅氧化层和衬底的界面产生扰动效果，进而使得交流扰动信号与响应信号的相位差能够表征晶体管的栅氧化层与衬底的界面信息。
在示例性实施例中，在步骤S110之前，该检测方法还可以包括如下步骤：
S104、确定交流扰动信号的目标幅值。
应该理解的，本公开中叠加的交流扰动信号不能改变待测直流信号对于晶体管的电应力特性，这就要求交流扰动信号的信号幅值要满足一定的要求。在示例性实施例中，可以对交流扰动信号进行有效性验证，以确定出交流扰动信号的目标幅值，目标幅值的交流扰动信号一方面不改变待测直流信号的电应力特性，另一方面还能提高晶体管对于交流扰动信号的响应信号的信噪比，能够减小噪声干扰。
在示例性实施例中，对所叠加的交流扰动信号进行有效性验证，具体可以是验证交流扰动信号是否满足因果性、稳定性和线性条件，当交流扰动信号满足因果性、稳定性和线性条件时，即表明所叠加的交流扰动信号为有效信号，其不影响待测直流信号的电应力特性。
所谓因果性，即是要求响应信号只取决于此刻和此刻之前的输入输入信号。
所谓稳定性，即在撤去交流扰动信号一定时间后，系统可以恢复到最初状态。通常，系统的阻抗越大，其稳定性越好。待测晶体管的栅氧化层材料通常为SiO2，SiO2栅氧化层具有非常好的稳定性，相应地，所叠加的交流扰动信号的幅值可以相对较大。
所谓线性条件，即响应信号与交流扰动信号具有统一角频率。
下面对交流扰动信号进行有效性验证以确定出交流扰动信号的目标幅值的过程作进一步说明。
在示例性实施例中，可以先确定出一初始交流扰动信号，通过多次尝试的方式来逐步增加交流扰动信号的信号幅值，直至找到满足有效性要求的幅值最大的交流扰动信号，此交流扰动信号所对应的幅值即为最终进行延时线过载检测时所叠加的交流扰动信号的目标幅值。确定交流扰动信号的目标幅值的过程可以包括如下步骤：
S1041、向延时线持续施加初始电压信号，初始电压信号包括待测直流信号和初始交流扰动信号，初始交流扰动信号具有初始幅值；
S1042、基于晶体管的栅氧化层与衬底的界面对于初始电压信号在预设时长后的响应结果验证初始交流扰动信号是否有效；
S1043、若初始交流扰动信号有效，则在初始幅值的基础上增加交流扰动信号的幅值，并重复施加初始电压信号的步骤和验证初始交流扰动信号是否有效的步骤，直至确定出交流扰动信号无效时，将无效交流扰动信号的前一有效交流扰动信号的信号幅值确定为交流扰动信号的目标幅值。
其中，因为SiO2栅氧化层阻抗较大，其稳定性好，因此可以将初始交流扰动信号的初始幅值取的较大，例如，可以参考纳米级薄膜Cr2O3，初始交流扰动信号的幅值可以为50mv。然后通过检测栅氧化层对于初始交流扰动信号在预设时长后的响应结果来检测初始交流扰动信号是否有效，即确定初始交流扰动信号是否满足因果性、稳定性和线性条件。
值得注意的是，预设时长的具体时长取决于实际的可靠性试验要求。例如，对于DRAM ppm可靠性评估试验即ELFR试验，作用时间是48小时，即老化电压作用的48小时内，延迟线不应过载(即wear out)，而应该是infant fail，相应地，预设时长即为48小时。应该理解地，预设时长需要与可靠性试验的要求相匹配。
若是确定初始交流扰动信号有效，则可以将初始交流扰动信号所具有的初始幅值作为最终进行延时线过载检测时叠加的交流扰动信号的目标幅值。否则，若是确定初始交流扰动信号无效，则可以在初始幅值的基础上增加交流扰动信号的幅值，并且将幅值增加后的交流扰动信号叠加于待测直流信号并施加于延时线，根据延时线中晶体管对于幅值增加后的交流扰动信号的响应结果来验证该幅值增加后的交流扰动信号是否有效，通过这样多次尝试，最终可以确定出具有最大信号幅值的有效的交流扰动信号，该最大幅值即可被确定为进行延时线过载检测时所叠加的交流扰动信号的目标幅值。应该理解的，在每次调整交流扰动信号的幅值后，均需要进行有效性验证，直至找到有效的最大幅值。本公开通过有效性验证确定出所能叠加的交流扰动信号的最大幅值，通过叠加该最大幅值的交流扰动信号进行延时线过载检测，可以充分提高晶体管对于交流扰动信号的响应信号的信噪比，即充分减小噪声信号干扰，有助于分辨出有效的响应信号，进而根据响应信号与交流扰动信号的相位差来检测延时线是否发生过载，提高检测结果的准确性。
在示例性实施例中，具体可以通过如下方法来检测交流扰动信号的有效性：
检测晶体管的栅氧化层与衬底的界面对应于当前交流扰动信号在预设时长后的电流响应信号；
基于当前交流扰动信号和当前电流响应信号确定出晶体管的栅氧化层与衬底的界面的当前交流阻抗；
检测当前交流阻抗的实部和虚部是否符合Kramers-Kronig关系，以验证当前交流扰动信号是否有效。
举例而言，在验证初始交流扰动信号的有效性时，先获取初始交流扰动信号预设时长后晶体管的栅氧化层与衬底的界面的初始电流响应信号，然后通过初始交流扰动信号和初始电流响应信号而计算出对应的栅氧化层与衬底的界面的交流阻抗，再检测当前得到的交流阻抗的实部与虚部是否符合Kramers-Kronig关系，若是符合Kramers-Kronig关系，则表明初始交流扰动信号有效；否则，若是交流阻抗的实部与虚部不符合Kramers-Kronig关系，则表明初始交流扰动信号无效。有关Kramers-Kronig关系的具体计算方法此处不再详述。
在步骤S120中，获取延时线中晶体管对于交流扰动信号在预设时长后的响应信号。
其中，晶体管对于交流扰动信号的响应信号具体是指晶体管中的衬底与栅氧化层的界面对于交流扰动信号的响应信号。应该理解的，该响应信号为电流响应信号。如上文所述，预设时长的取值需要根据实际的可靠性试验要求进行具体确定，此处不再详述。
在叠加了交流扰动信号后，可以在半导体设备的电源管脚处检测出晶体管对于交流扰动信号的响应信号，可以理解的，所检测到的与交流扰动信号同频的电流信号即为晶体管对于交流扰动信号的响应信号。例如，半导体设备为DRAM，则可以在DRAM的电源管脚处检测出与交流扰动信号同频的电流信号，即为晶体管对于叠加在延时线上的交流扰动信号的响应信号。
在步骤S130中，基于响应信号和交流扰动信号的相位差检测延时线是否过载。
如上所述，在施加的待测直流信号引起延时线过载时，会导致延时线中的晶体管的栅氧化层与衬底的界面缺陷，进而栅氧化层与衬底的界面对于交流扰动信号产生延时响应，因此，通过检测晶体管对于交流扰动信号的响应信号与交流扰动信号的相位差可以表征延时线是否过载。
在示例性实施例中，步骤S130可以包括如下步骤：
S1301、确定响应信号与交流扰动信号的相位差；
S1302、若相位差大于等于预设的相位差阈值，则确定延时线过载。
其中，相位差阈值可以通过对晶体管进行测试而得到。在一些实施例中，相位差阈值可以包括低限阈值和高限阈值，相应地，若是步骤S1301中确定的相位差对于高限阈值，则确定延时线过载。
示例性的，图4为根据本公开一种实施方式的延时线过载时晶体管对于交流信号的响应信号示意图，图中，k1表示晶体管没有发生NBTI时对于交流信号的响应信号，k2表示在晶体管发生NBTI时对于交流信号的响应信号，如图4所示，在晶体管NBTI时，因为晶体管的栅氧化层与衬底的界面缺陷，导致晶体管对于交流信号的响应变慢，响应信号由原来的方波信号k1变为缓慢上升的信号k2，显然，k2与k1之间存在延时即存在相位差，而k1与输入信号相位相同，即k2与k1的相位差即为晶体管的响应信号与输入信号的相位差。由此可以在进行延时线过载测试前，通过对晶体管进行多次测试来得到延时线发生过载时晶体管的响应信号与输入的交流信号之间的相位差阈值。
然后在进行延时线过载检测时，通过将步骤S1301中得到的响应信号与所叠加的交流扰动信号的相位差与预先确定的相位差阈值进行比较，若是相位差小于相位差阈值，则可以认为待测直流信号未引起晶体管的NBTI，即延时线未过载。相反，若是相位差大于等于相位差阈值，则可以确定待测直流信号已经引起晶体管的NBTI，即已经导致延时线过载。
本公开检测方法，通过在待测直流信号中叠加交流扰动信号，交流扰动信号的扰动频率根据延时线中晶体管的栅氧化层与衬底的界面的特征频率进行确定，以使得所叠加的交流扰动信号能够反映晶体管的栅氧化层与衬底的界面特征。所叠加的交流扰动信号的信号幅值满足因果性、稳定性和线性要求，因此所叠加的交流扰动信号不会影响待测直流信号的电应力特性。从而通过检测晶体管对于交流扰动信号的响应信号与交流扰动信号的相位差来判断待测直流信号是否造成晶体管NBTI，即延时线是否过载。相比于相关技术中使用点针测试来检测延时线是否过载的检测方法，本公开方法检测时间短，能够快速地检测出延时线是否过载，提高了对于产品的可靠性检测效率。并且，本公开检测方法可以试验原位表征，即在老化过程中(直流信号施加过程即为老化过程)通过原位检测交流响应响应信号相对交流扰动信号的相位差来原位监测延时线的NBTI效应。
本公开还提供一种半导体设备中延时线的过载检测装置，图5为根据本公开一种实施方式的半导体设备中延时线的过载检测装置的结构框图，如图5所示，该检测装置500可以包括：检测信号施加模块510、响应信号获取模块520和检测模块530，其中：
检测信号施加模块510，用于向延时线持续施加电压信号，电压信号包括待测直流信号和交流扰动信号，交流扰动信号具有目标频率和目标幅值；
响应信号获取模块520，用于获取延时线中晶体管对于交流扰动信号在预设时长后的响应信号；
检测模块530，用于基于响应信号和交流扰动信号的相位差检测延时线是否过载。
在本公开的示例性实施例中，响应信号获取模块520还用于：
获取延时线中晶体管的衬底与栅氧化层的界面对于交流扰动信号在预设时长后的响应信号。
在本公开的示例性实施例中，响应信号为交流信号，且响应信号的频率与交流扰动信号的频率相同。
在本公开的示例性实施例中，检测模块530包括：
相位差确定单元，用于确定电流响应信号与交流扰动信号的相位差；
检测单元，用于若相位差大于等于预设的相位差阈值，则确定延时线过载。
在本公开的示例性实施例中，该检测装置500还可以包括：
第一信号施加模块，用于向延时线持续施加第一电压信号，第一电压信号包括第一直流信号和目标交流信号，目标交流信号具有目标幅值和目标频率；
延时时间响应信号获取模块520，用于获取延时线中的晶体管在第一电压信号作用预设时长后的第一延时时间；
比较模块，用于比较第一延时时间与预设的延时阈值；
第一信号施加模块，还用于若第一延时时间小于预设的延时阈值，则在第一直流信号的基础上增加信号幅值，得到第二直流信号，向延时线施加第二电压信号，第二电压信号包括第二直流信号和目标交流信号；
延时时间响应信号获取模块520，还用于获取延时线中的晶体管在第二电压信号作用下的第二延时时间；
比较模块还用于：比较第二延时时间与延时阈值；
第一重复模块，用于若第二延时时间小于预设的延时阈值，则重复执行确定第二电压信号和施加第二电压信号的步骤以及比较第二延时时间的步骤，直至确定出晶体管在某一电压信号作用下的延时时间达到延时阈值，获取晶体管对于目标交流信号的电流响应信号，将电流响应信号与目标交流信号的相位差确定为相位差阈值。
在本公开的示例性实施例中，交流扰动信号的目标频率与延时线中晶体管的栅氧化层与衬底的界面的特征频率相匹配。
在本公开的示例性实施例中，交流扰动信号的目标频率与特征频率的比值大于等于0.8且小于等于1.5。
在本公开的示例性实施例中，该检测装置500还可以包括：
交流阻抗谱响应信号获取模块520，用于获取延时线中晶体管的交流阻抗谱；
特征频率确定模块，用于基于交流阻抗谱确定出晶体管的栅氧化层与衬底的界面的特征频率；
目标频率确定模块，用于基于特征频率确定交流扰动信号的目标频率。
在本公开的示例性实施例中，该检测装置500还可以包括：
初始电压信号施加模块，用于向延时线持续施加初始电压信号，初始电压信号包括待测直流信号和初始交流扰动信号，初始交流扰动信号具有初始幅值；
验证模块，用于基于晶体管的栅氧化层与衬底的界面对于初始电压信号在预设时长后的响应结果验证初始交流扰动信号是否有效；
第二重复模块，用于若初始交流扰动信号有效，则在初始幅值的基础上增加交流扰动信号的幅值，并重复施加初始电压信号的步骤和验证初始交流扰动信号是否有效的步骤，直至确定出交流扰动信号无效时，将无效交流扰动信号的前一有效交流扰动信号的信号幅值确定为交流扰动信号的目标幅值。
在本公开的示例性实施例中，验证模块还用于：
检测晶体管的栅氧化层与衬底的界面对应于初始交流扰动信号在预设时长后的电流响应信号；
基于初始交流扰动信号和初始电流响应信号确定出晶体管的栅氧化层与衬底的界面的初始交流阻抗；
检测初始交流阻抗的实部和虚部是否符合Kramers-Kronig关系，以验证初始交流扰动信号是否有效。
在本公开的示例性实施例中，待测直流信号小于延时线中晶体管的本征击穿电压。
在本公开的示例性实施例中，交流扰动信号为周期性时钟信号或周期性正弦信号。
图6为根据本公开一种实施方式的检测设备的结构示意图，需要说明的是，图6示出的检测设备600仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。如图6所示，检测设备600可以包括但不限于运行有预设软件的PC机、服务器等。
如图6所示，检测设备600包括中央处理单元(CPU)601，其可以根据存储在只读存储器(ROM)602中的程序或者从存储部分608加载到随机访问存储器(RAM)603中的程序而执行各种适当的动作和处理。在(RAM)603中，还存储有系统操作所需的各种程序和数据。(CPU)601、(ROM)602以及(RAM)603通过总线604彼此相连。输入/输出(I/O)接口605也连接至总线604。
以下部件连接至(I/O)接口605：包括键盘、鼠标等的输入部分606；包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分607；包括硬盘等的存储部分608；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分609。通信部分609经由诸如因特网的网络执行通信处理。驱动器610也根据需要连接至(I/O)接口605。可拆卸介质611，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器610上，以便于从其上读出的计算机程序根据需要被安装入存储部分608。
特别地，根据本公开的实施例，上述参考流程图3描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读存储介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分609从网络上被下载和安装，和/或从可拆卸介质611被安装。在该计算机程序被中央处理单元(CPU)601执行时，执行本公开的方法和装置中限定的各种功能。
需要说明的是，本公开所示的计算机可读存储介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读存储介质，该计算机可读存储介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读存储介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆等等，或者上述的任意合适的组合。
作为另一方面，本公开还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中描述的检测设备600中所包含的；也可以是单独存在，而未装配入该检测设备600中。上述计算机可读存储介质承载有一个或者多个程序，当上述一个或者多个程序被一个该检测设备600执行时，使得该检测设备600实现上述实施例中的方法。例如，检测设备600可以实现如图1所示的各个步骤等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

Claims (15)

1.一种半导体设备中延时线的过载检测方法，其特征在于，所述延时线包括晶体管，所述方法包括：
向所述延时线持续施加电压信号，所述电压信号包括待测直流信号和交流扰动信号，所述交流扰动信号具有目标频率和目标幅值；
获取所述延时线中晶体管对于所述交流扰动信号在预设时长后的响应信号；
基于所述响应信号和所述交流扰动信号的相位差检测所述延时线是否过载。
2.根据权利要求1所述的方法，其特征在于，所述获取所述延时线中晶体管对于所述交流扰动信号在预设时长后的响应信号，包括：
获取所述延时线中晶体管的衬底与栅氧化层的界面对于所述交流扰动信号在预设时长后的响应信号。
3.根据权利要求2所述的方法，其特征在于，所述响应信号为交流信号，且所述响应信号的频率与所述交流扰动信号的频率相同。
4.根据权利要求1所述的方法，其特征在于，所述基于所述响应信号和所述交流扰动信号的相位差检测所述延时线是否过载，包括：
确定所述电流响应信号与所述交流扰动信号的相位差；
若所述相位差大于等于预设的相位差阈值，则确定所述延时线过载。
5.根据权利要求4所述的方法，其特征在于，在所述确定所述电流响应信号与所述交流扰动信号的相位差之前，所述方法还包括：
向延时线持续施加第一电压信号，所述第一电压信号包括第一直流信号和目标交流信号，所述目标交流信号具有目标幅值和目标频率；
获取所述延时线中的晶体管在所述第一电压信号作用预设时长后的第一延时时间；
比较所述第一延时时间与预设的延时阈值；
若所述第一延时时间小于预设的延时阈值，则在所述第一直流信号的基础上增加信号幅值，得到第二直流信号，向所述延时线施加第二电压信号，所述第二电压信号包括第二直流信号和所述目标交流信号；
获取所述延时线中的晶体管在所述第二电压信号作用预设时长后的第二延时时间；
比较所述第二延时时间与所述延时阈值；
若所述第二延时时间小于预设的延时阈值，则重复执行确定所述第二电压信号和施加所述第二电压信号的步骤以及比较所述第二延时时间的步骤，直至确定出所述晶体管在某一电压信号作用下的延时时间达到所述延时阈值，获取所述晶体管对于所述目标交流信号的电流响应信号，将所述电流响应信号与所述目标交流信号的相位差确定为所述相位差阈值。
6.根据权利要求1所述的方法，其特征在于，所述交流扰动信号的目标频率与所述延时线中晶体管的栅氧化层与衬底的界面的特征频率相匹配。
7.根据权利要求6所述的方法，其特征在于，所述交流扰动信号的目标频率与所述特征频率的比值大于等于0.8且小于等于1.5。
8.根据权利要求6所述的方法，其特征在于，在所述向所述延时线持续施加电压信号之前，所述方法还包括：
获取所述延时线中晶体管的交流阻抗谱；
基于所述交流阻抗谱确定出晶体管的栅氧化层与衬底的界面的特征频率；
基于所述特征频率确定所述交流扰动信号的所述目标频率。
9.根据权利要求1所述的方法，其特征在于，在所述向所述延时线持续施加电压信号之前，所述方法还包括：
向所述延时线持续施加初始电压信号，所述初始电压信号包括待测直流信号和初始交流扰动信号，所述初始交流扰动信号具有初始幅值；
基于所述晶体管的栅氧化层与衬底的界面对于所述初始电压信号在预设时长后的响应结果验证所述初始交流扰动信号是否有效；
若所述初始交流扰动信号有效，则在所述初始幅值的基础上增加所述交流扰动信号的幅值，并重复所述施加初始电压信号的步骤和验证所述初始交流扰动信号是否有效的步骤，直至确定出所述交流扰动信号无效时，将无效交流扰动信号的前一有效交流扰动信号的信号幅值确定为所述交流扰动信号的目标幅值。
10.根据权利要求9所述的方法，其特征在于，所述基于所述晶体管的栅氧化层与衬底的界面对于所述初始电压信号在预设时长后的响应结果验证所述初始交流扰动信号是否有效，包括：
检测所述晶体管的栅氧化层与衬底的界面对应于所述初始交流扰动信号在预设时长后的电流响应信号；
基于所述初始交流扰动信号和所述初始电流响应信号确定出所述晶体管的栅氧化层与衬底的界面的初始交流阻抗；
检测所述初始交流阻抗的实部和虚部是否符合Kramers-Kronig关系，以验证所述初始交流扰动信号是否有效。
11.根据权利要求1所述的方法，其特征在于，所述待测直流信号小于所述延时线中晶体管的本征击穿电压。
12.根据权利要求1所述的方法，其特征在于，所述交流扰动信号为周期性时钟信号或周期性正弦信号。
13.一种半导体设备中延时线的过载检测装置，其特征在于，包括：
检测信号施加模块，用于向所述延时线持续施加电压信号，所述电压信号包括待测直流信号和交流扰动信号，所述交流扰动信号具有目标频率和目标幅值；
响应信号获取模块，用于获取所述延时线中晶体管对于所述交流扰动信号在预设时长后的响应信号；
检测模块，用于基于所述响应信号和所述交流扰动信号的相位差检测所述延时线是否过载。
14.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1～12中任一项所述的半导体设备中延时线的过载检测方法。
15.一种检测设备，其特征在于，包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如权利要求1～12中任一项所述的半导体设备中延时线的过载检测方法。
CN202211056236.8A 2022-08-31 2022-08-31 半导体设备中延时线的过载检测方法、装置、介质及设备 Pending CN115410637A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211056236.8A CN115410637A (zh) 2022-08-31 2022-08-31 半导体设备中延时线的过载检测方法、装置、介质及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211056236.8A CN115410637A (zh) 2022-08-31 2022-08-31 半导体设备中延时线的过载检测方法、装置、介质及设备

Publications (1)

Publication Number Publication Date
CN115410637A true CN115410637A (zh) 2022-11-29

Family

ID=84163118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211056236.8A Pending CN115410637A (zh) 2022-08-31 2022-08-31 半导体设备中延时线的过载检测方法、装置、介质及设备

Country Status (1)

Country Link
CN (1) CN115410637A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115877164A (zh) * 2023-03-03 2023-03-31 长鑫存储技术有限公司 可动离子电荷面密度的测试方法及装置、电子设备和介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115877164A (zh) * 2023-03-03 2023-03-31 长鑫存储技术有限公司 可动离子电荷面密度的测试方法及装置、电子设备和介质

Similar Documents

Publication Publication Date Title
JP5090521B2 (ja) プロセス・カバレッジ評価によるｉｃチップの機能性速度でのテスト法
EP3014778B1 (en) A test device and a method for determining communication characteristics of a metal cable
US20130204555A1 (en) Method and Apparatus for Electrically Locating a Fault in a Cable
CN115410637A (zh) 半导体设备中延时线的过载检测方法、装置、介质及设备
CN108828015B (zh) 一种用于电缆局部微弱物理损伤定位的方法及装置
CN115308562A (zh) 芯片测试方法及相关设备
CN105891761A (zh) 基于散射参量的局放特高频检测系统现场校核方法
US7962302B2 (en) Predicting wafer failure using learned probability
US7917331B2 (en) Deterministic component identifying apparatus, identifying, program, recording medium, test system and electronic device
US7523365B2 (en) Dynamic determination of signal quality in a digital system
JP2007279039A (ja) 電子回路のインピーダンス測定方法
US8000931B2 (en) Deterministic component model judging apparatus, judging method, program, recording medium, test system and electronic device
US8694568B2 (en) Method for calculating causal impulse response from a band-limited spectrum
CN104183511B (zh) 一种确定晶圆测试数据规范的界限的方法及晶粒标记方法
US11397204B2 (en) Noise-independent loss characterization of networks
CN115372781A (zh) 晶体管软击穿检测方法、装置、介质及设备
JP2001330644A (ja) スクリーニング方法、スクリーニング装置及び記録媒体
WO2017218151A1 (en) Systems and methods for electrically testing electromigration in an electromigration test structure
CN113835016A (zh) Ddr芯片极限性能测试方法、测试装置、设备及存储介质
Estrada et al. Magnetic Flux Entropy as a Tool to Predict Transformer's Failures
US20100106468A1 (en) Deterministic component model identifying apparatus, identifying method, program, recording medium, test system and electronic device
CN110794209A (zh) 绕组变形频响数据误差识别校准的方法、装置及存储介质
US10267846B1 (en) Printed circuit board (PCB) interconnect defect detection
US6879178B1 (en) Measuring current on a die
US9047990B2 (en) Determination of series resistance of an array of capacitive elements

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination