CN115410510A - 下拉电路、goa电路、其驱动方法和显示面板 - Google Patents

Abstract

本申请提供的下拉电路、GOA电路、GOA电路的驱动方法和显示面板，下拉电路包括一正扫下拉模块以及反扫下拉模块。其中，正扫下拉模块用于在正扫扫描驱动时下拉第n级扫描信号输出端的电位，反扫下拉模块用于在反扫扫描驱动时下拉第n级扫描信号输出端的电位，本申请实施例提供的下拉电路可以兼容正扫和反扫，满足同一屏幕兼容正装倒装的应用场景，从而可以满足产品多样化的需求。

Description

下拉电路、GOA电路、其驱动方法和显示面板

技术领域

本申请涉及显示技术领域，具体涉及一种下拉电路、GOA电路、其驱动方法和显示面板。

背景技术

目前，显示装置作为电子设备的显示部件已经广泛的应用于各种电子产品中，而阵列基板行驱动(Gate Driver On Array，GOA)电路是显示装置中的一个重要组成部分。GOA电路是利用现有显示器阵列基板制程将行扫描驱动信号电路制作在阵列基板上，从而实现逐行扫描。

其中，现有的GOA电路通常采用的是单向的扫描方式，只能选择正向扫描或反向扫描的一种。因此在GOA电路的下拉电路中，只能够用于正向扫描驱动时的下拉或反向扫描驱动时的下拉，需要设置两个下拉电路来进行正向扫描驱动时的下拉和反向扫描驱动时的下拉，从而不能满足产品多样化的需求。

因此，如何使一下拉电路能够兼容正向扫描和反向扫描是现有面板厂家需要努力攻克的难关。

发明内容

本申请提供一种下拉电路、GOA电路、其驱动方法和显示面板，可以如何使一下拉电路能够兼容正向扫描和反向扫描的技术问题。

第一方面，本申请提供一种下拉电路，包括：

正扫下拉模块，所述正扫下拉模块接入参考低电平信号，并电性连接于第n级扫描信号输出端、第(n+m)级扫描信号输出端以及第一控制端，所述正扫下拉模块用于在正扫扫描驱动时，在所述第一控制端接入的信号以及所述第(n+m)级扫描信号输出端输出的信号的控制下拉低所述第n级扫描信号输出端的电位至所述参考低电平信号的电位；

反扫下拉模块，所述反扫下拉模块接入所述参考低电平信号，并电性连接于连接于所述第n级扫描信号输出端、第(n-m)级扫描信号输出端以及第二控制端，所述反扫下拉模块用于在反扫扫描驱动时，在所述第二控制端接入的信号以及所述第(n-m)级扫描信号输出端输出的信号的控制下拉低所述第n级扫描信号输出端的电位至所述参考低电平信号的电位；其中，n和m均为正整数，且n大于m。

在本申请所述的下拉电路中，所述正扫下拉模块包括第一晶体管，所述反扫下拉模块包括第二晶体管；

所述第一晶体管的栅极与所述第一控制端电连接，所述第二晶体管的栅极与所述第二控制端电连接。

在本申请所述的下拉电路中，所述第一晶体管和所述第二晶体管中的一者为N型晶体管，所述第一晶体管和所述第二晶体管中的另一者为P型晶体管，且所述第一控制端以及所述第二控制端接入的信号的相位相同。

在本申请所述的下拉电路中，所述第一晶体管以及所述第二晶体管均为N型晶体管或者P型晶体管，且所述第一控制端接入的信号与所述第二控制端接入的信号的相位相反。

在本申请所述的下拉电路中，所述正扫下拉模块还包括第三晶体管，所述反扫下拉模块还包括第四晶体管；

所述第三晶体管的栅极与所述第(n+m)级扫描信号输出端电连接，所述第四晶体管的栅极与所述第(n-m)级扫描信号输出端电连接。

在本申请所述的下拉电路中，所述第一晶体管的第一极以及所述第二晶体管的第一极均接入所述参考低电平信号，所述第一晶体管的第二极与所述第三晶体管的第一极电连接，所述第二晶体管的第二极与所述第四晶体管的第一极电连接，所述第三晶体管的第二极以及所述第四晶体管的第二极均与所述第n级扫描信号输出端电连接。

在本申请所述的下拉电路中，所述第一晶体管的第一极以及所述第二晶体管的第一极均与所述第n级扫描信号输出端电连接，所述第一晶体管的第二极与所述第三晶体管的第一极电连接，所述第二晶体管的第二极与所述第四晶体管的第一极电连接，所述第三晶体管的第二极以及所述第四晶体管的第二极均接入所述参考低电平信号。

第二方面，本申请还提供一种GOA电路，包括多级级联的栅极驱动单元，所述栅极驱动单元包括如上所述的下拉电路。

第三方面，本申请还提供一种如上所述的GOA电路的驱动方法，所述驱动方法包括：

当所述GOA电路采用正向扫描驱动时，所述正扫下拉模块在所述第一控制端接入的信号以及所述第(n+m)级扫描信号输出端输出的信号的控制下拉低所述第n级扫描信号输出端的电位至所述参考低电平信号的电位；

当所述GOA电路采用反向扫描驱动时，所述反扫下拉模块在所述第二控制端接入的信号以及所述第(n-m)级扫描信号输出端输出的信号的控制下拉低所述第n级扫描信号输出端的电位至所述参考低电平信号的电位。

第四方面，本申请还提供一种显示面板，所述显示面板包括如上所述的GOA电路。

本申请提供的下拉电路、GOA电路、GOA电路的驱动方法和显示面板中，下拉电路包括一正扫下拉模块以及反扫下拉模块。其中，正扫下拉模块用于在正扫扫描驱动时下拉第n级扫描信号输出端的电位，反扫下拉模块用于在反扫扫描驱动时下拉第n级扫描信号输出端的电位。本申请实施例提供的下拉电路可以兼容正扫和反扫，满足同一屏幕兼容正装倒装的应用场景，从而可以满足产品多样化的需求。

附图说明

图1为本申请实施例提供的下拉电路的第一结构示意图。

图2为本申请实施例提供的下拉电路的第二结构示意图。

图3为本申请实施例提供的下拉电路的第三结构示意图。

图4为本申请实施例提供的下拉电路的第四结构示意图。

图5为本申请实施例提供的下拉电路的第一电路示意图。

图6为本申请实施例提供的下拉电路的第二电路示意图。

图7为本申请实施例提供的下拉电路的第一正扫时序图。

图8为本申请实施例提供的下拉电路的第一反扫时序图。

图9为本申请实施例提供的下拉电路的第三电路示意图。

图10为本申请实施例提供的下拉电路的第四电路示意图。

图11为本申请实施例提供的下拉电路的第二正扫时序图。

图12为本申请实施例提供的下拉电路的第二反扫时序图。

图13为本申请实施例提供的下拉电路的第五电路示意图。

图14为本申请实施例提供的下拉电路的第六电路示意图。

图15为本申请实施例提供的下拉电路的第三正扫时序图。

图16为本申请实施例提供的下拉电路的第三反扫时序图。

图17为本申请实施例提供的显示面板的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

此外，本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。由于本申请采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。

请参阅图1，图1为本申请实施例提供的下拉电路的第一结构示意图。如图1所示，本申请实施例提供的下拉电路10包括正扫下拉模块101和反扫下拉模块102。

其中，正扫下拉模块101接入参考低电平信号VGL，并电性连接于第n级扫描信号输出端Gn、第(n+m)级扫描信号输出端G(n+m)以及第一控制端switch1。下扫下拉模块102接入参考低电平信号VGL，并电性连接于第n级扫描信号输出端Gn、第(n-m)级扫描信号输出端G(n-m)以及第二控制端switch2。

具体的，正扫下拉模块101用于在正扫过程中，在第一控制端switch1接入的信号以及第(n+m)级扫描信号输出端G(n+m)输出的信号的控制下拉低第n级扫描信号输出端Gn的电位至参考低电平信号VGL的电位。反扫下拉模块用于在反扫过程中，在第二控制端switch2接入的信号以及第(n-m)级扫描信号输出端G(n-m)输出的信号的控制下拉低第n级扫描信号输出端Gn的电位至参考低电平信号VGL的电位。

其中，需要说明的是，n和m为正常数，且n大于m。具体地，m可以取1、2、3或4。

其中，需要说明的是，本申请实施例提供的下拉电路10可以兼容正扫和反扫，满足同一屏幕兼容正装倒装的应用场景，从而可以满足产品多样化的需求。

其中，需要说明的是，本申请实施例提供的下拉电路10可以集成于显示面板面内，从而可以提高输出信号的均一性，避免因输出信号差异引起像素回踢电压差异，而使面内参考电压差异扩大，进而提高显示面板的显示效果。

需要说明的是，参考低电平信号VGL的电位可以为接地端的电位。当然，可以理解地，参考低电平信号VGL的电位还可以为其它。

请参观图2，图2为本申请实施例提供的下拉电路的第二结构示意图。如图2所示，正扫下拉模块101包括第一晶体管T1。反扫下拉模块102包括第二晶体管T2。第一晶体管T1的栅极与第一控制端switch1电连接。第二晶体管T2的栅极与第二控制端switch2电连接。

其中，第一晶体管T1和第二晶体管T2中的一者为N型晶体管，第一晶体管T1和第二晶体管T2中的另一者为P型晶体管，且第一控制端switch1以及第二控制端switch2接入的信号的相位相同。

其中，在本申请实施例提供的下拉电路10中，第一控制端switch1以及第二控制端switch2接入的信号的相位相同，即第一控制端switch1以及第二控制端switch2接入为同一控制信号。或者说第一控制端switch1以及第二控制端switch2为同一控制端switch。

其中，需要说明的是，当控制端switch的电位处于高电平电位时，第一晶体管T1打开，第二晶体管T2关闭；当控制端switch的电位处于低电平电位时，第一晶体管T1关闭，第二晶体管T2打开。因此，在本申请实施例提供的下拉电路10中，仅设置一控制信号即可实现下拉电路10在正扫阶段以及反扫阶段对第n级扫描信号输出端Gn的电位的下拉，从而可以减少控制信号的数量，减少走线的数量，有利于提高显示面板的显示效果以及窄边框的实现，更有利于大尺寸以及高分辨率显示面板的实现，也可以起到提高显示面板开口率的作用。

请参观图3，图3为本申请实施例提供的下拉电路的第三结构示意图。如图3所示，图3所示的下拉电路10与图2所示的下拉电路10的区别在于：第一晶体管T1和第二晶体管T2均为N型晶体管或者P型晶体管，且第一控制端switch1以及第二控制端switch2接入的信号的相位相反。

其中，需要说明的是，第一控制端switch1以及第二控制端switch2接入的信号不同，有利于避免正扫阶段和反扫阶段的控制端接入的信号互相干扰，避免一控制端出现问题，导致正扫阶段和反扫阶段均无法正常工作。

请参观图4，图4为本申请实施例提供的下拉电路的第四结构示意图。如图4所示，图4所示的下拉电路10和图2所示的下拉电路10的区别在于：正扫下拉模块101还包括第三晶体管T3，反扫下拉模块102还包括第四晶体管T4。其中，第三晶体管T3的栅极与第(n+m)级扫描信号输出端G(n+m)电连接,第三晶体管T3的栅极与第(n-m)级扫描信号输出端G(n-m)电连接。

其中，在本申请实施例提供的下拉电路10中，在正扫过程中，通过第一晶体管T1和第三晶体管T3来共同控制第(n)级扫描信号输出端G(n)的下拉。在反扫过程中，通过第二晶体管T2和第四晶体管T4来共同控制第(n)级扫描信号输出端G(n)的下拉。

其中，第一晶体管T1、第三晶体管T3和第四晶体管T4均为N型晶体管或P型晶体管，从而避免不同类型的晶体管之间的差异性对下拉电路10造成的影响。

需要说明的是，第一晶体管T1、第二晶体管T2、第三晶体管T3以及第四晶体管T4可以为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管中的一种或者多种。

请参观图5，图5为本申请实施例提供的下拉电路的第一电路示意图。结合图4、图5所示，第一晶体管T1的第一极以及第二晶体管T2的第一极均与第n级扫描信号输出端G(n)电连接，第一晶体管T1的第二极与第三晶体管T3的第一极电连接，第二晶体管T2的第二极与第四晶体管T4的第一极电连接，第三晶体管T3的第二极以及第四晶体管T4的第二极均接入参考低电平信号VGL。

其中，在本申请实施提供的下拉电路10中，在正扫阶段中，采用正扫下拉模块101下拉第n级扫描信号输出端G(n)的电位时，反扫下拉模块102中的第四晶体管T4与第n级扫描信号输出端G(n)未直接连接，它们之间经第二晶体管T2隔开。因此，第四晶体管T4的栅极连接的第n-m级扫描信号输出端G(n-m)输出信号的扰动以及跳变不会影响到第n级扫描信号输出端G(n)的电位，第n级扫描信号输出端G(n)输出的信号不会因信号噪声而出现信号失真或信号衰减的现象。

同理，在反扫阶段中，采用反扫下拉模块102下拉第n级扫描信号输出端G(n)的电位时，正扫下拉模块101中的第三晶体管T3与第n级扫描信号输出端G(n)未直接连接，它们之间经第一晶体管T1隔开。因此，第三晶体管T3栅极连接的第n-m级扫描信号输出端G(n-m)输出信号的扰动以及跳变不会影响到第n级扫描信号输出端G(n)的电位，第n级扫描信号输出端G(n)输出的信号不会因信号噪声而出现信号失真或信号衰减的现象。

请参观图6，图6为本申请实施例提供的下拉电路的第二电路示意图。结合图4、图6所示，第一晶体管T1的第一极以及第二晶体管T2的第一极均接入参考低电平信号VGL，第一晶体管T1的第二极与第三晶体管T3的第一极电连接，第二晶体管T2的第二极与第四晶体管T4的第一极电连接，第三晶体管T3的第二极以及第四晶体管T4的第二极均与第n级扫描信号输出端G(n)电连接。

请参阅图7，图7为本申请实施例提供的下拉电路的第一正扫时序图。如图7所示，第(n-m)级扫描信号输出端G(n-m)输出信号的下降沿和第n级扫描信号输出端G(n)输出信号的上升沿对齐，第n级扫描信号输出端G(n)输出信号的下降沿和第(n+m)级扫描信号输出端G(n+m)输出信号的上升沿对齐。

其中，在正扫阶段，控制端switch的电位处于高电平，因此，第一晶体管T1处于常开状态，第二晶体管T2处于常关状态。当第(n+m)级扫描信号输出端G(n+m)的电位由低电位变为高电位时，第三晶体管T3打开，下拉第n级扫描信号输出端G(n)的电位至参考低电平信号VGL的电位。

其中，需要说明的是，本申请实施例提供的下拉电路可以快速下拉第n级扫描信号输出端G(n)输出信号的电位，从而减少扫描信号负载，改善输出信号下降沿恶化现象，避免出现像素错冲和充电时间减少现象，进而提升显示面板的显示效果，更有利于大尺寸以及高分辨率显示面板的实现。

请参阅图8，图8为本申请实施例提供的下拉电路的第一反扫时序图。如图8所示，第(n+m)级扫描信号输出端G(n+m)输出信号的下降沿和第n级扫描信号输出端G(n)输出信号的上升沿对齐，第n级扫描信号输出端G(n)输出信号的下降沿和第(n-m)级扫描信号输出端G(n-m)输出信号的上升沿对齐。

其中，在反扫阶段，控制端switch的电位处于低电平，因此，第一晶体管T1处于常关状态，第二晶体管T2处于常开状态。当第(n-m)级扫描信号输出端G(n-m)的电位由低电位变为高电位时，第四晶体管T4打开，下拉第n级扫描信号输出端G(n)的电位至参考低电平信号VGL的电位。

其中，需要说明的是，本申请实施例提供的下拉电路可以快速下拉第n级扫描信号输出端G(n)输出信号的电位，从而减少扫描信号负载，改善输出信号下降沿恶化现象，避免出现像素错冲和充电时间减少现象，进而提升显示面板的显示效果，更有利于大尺寸以及高分辨率显示面板的实现。

其中，请参阅图9-图16。图9-图16为不同上一级输出信号的实施例示意图。

具体地，图9为本申请实施例提供的下拉电路的第三电路示意图。图10为本申请实施例提供的下拉电路的第四电路示意图。图11为本申请实施例提供的下拉电路的第二正扫时序图。图12为本申请实施例提供的下拉电路的第二反扫时序图。

其中，如图6-图9所示，m取1。此时，在正扫阶段，第(n-1)级扫描信号输出端G(n-1)输出信号的下降沿和第n级扫描信号输出端G(n)输出信号的上升沿对齐，第n级扫描信号输出端G(n)输出信号的下降沿和第(n+1)级扫描信号输出端G(n+1)输出信号的上升沿对齐。在反扫阶段，第(n+1)级扫描信号输出端G(n+1)输出信号的下降沿和第n级扫描信号输出端G(n)输出信号的上升沿对齐，第n级扫描信号输出端G(n)输出信号的下降沿和第(n-1)级扫描信号输出端G(n-1)输出信号的上升沿对齐。

具体地，图13为本申请实施例提供的下拉电路的第五电路示意图。图14为本申请实施例提供的下拉电路的第六电路示意图。图15为本申请实施例提供的下拉电路的第三正扫时序图。图16为本申请实施例提供的下拉电路的第三反扫时序图。

其中，如图13-图16所示，m取2。此时，在正扫阶段，第(n-2)级扫描信号输出端G(n-2)输出信号的下降沿和第n级扫描信号输出端G(n)输出信号的上升沿对齐，第n级扫描信号输出端G(n)输出信号的下降沿和第(n+2)级扫描信号输出端G(n+2)输出信号的上升沿对齐。在反扫阶段，第(n+2)级扫描信号输出端G(n+2)输出信号的下降沿和第n级扫描信号输出端G(n)输出信号的上升沿对齐，第n级扫描信号输出端G(n)输出信号的下降沿和第(n-2)级扫描信号输出端G(n-2)输出信号的上升沿对齐。

在本申请实施例提供的下拉电路中，下拉电路包括一正扫下拉模块以及反扫下拉模块。其中，正扫下拉模块用于在正扫扫描驱动时下拉第n级扫描信号输出端的电位，反扫下拉模块用于在反扫扫描驱动时下拉第n级扫描信号输出端的电位，本申请实施例提供的下拉电路可以兼容正扫和反扫，满足同一屏幕兼容正装倒装的应用场景，从而可以满足产品多样化的需求。

本申请实施例还提供一种GOA电路，GOA电路包括多级级联的栅极驱动单元，栅极驱动单元包括如上所述的下拉电路10。

本申请实施例还提供一种GOA电路的驱动方法，驱动方法包括：

当GOA电路采用正向扫描驱动时，正扫下拉模块在第一控制端接入的信号以及第(n+m)级扫描信号输出端输出的信号的控制下拉低第n级扫描信号输出端的电位至参考低电平信号的电位；

当GOA电路采用反向扫描驱动时，反扫下拉模块在第二控制端接入的信号以及第(n-m)级扫描信号输出端输出的信号的控制下拉低第n级扫描信号输出端的电位至参考低电平信号的电位。

请参阅图17，图17为本申请实施例提供的显示面板的结构示意图。本申请实施例还提供一种显示面板200，包括多个呈阵列排布的像素单元2000，每一像素单元2000均包括以上所述的下拉电路10，具体可参照以上对该下拉电路10的描述，在此不做赘述。

其中，该下拉电路10集成于显示面板200内部，从而可以减少该下拉电路10左右边框的影响，有利于窄边框的实现，且为显示面板200更高分辨率的实现提供了基础。

在本申请实施例提供的显示面板中，下拉电路包括一正扫下拉模块以及反扫下拉模块。其中，正扫下拉模块用于在正扫扫描驱动时下拉第n级扫描信号输出端的电位，反扫下拉模块用于在反扫扫描驱动时下拉第n级扫描信号输出端的电位，本申请实施例提供的下拉电路可以兼容正扫和反扫，满足同一屏幕兼容正装倒装的应用场景，从而可以满足产品多样化的需求。

以上对本申请实施例所提供的一种下拉电路、GOA电路、GOA电路的驱动方法以及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种下拉电路，其特征在于，包括：

正扫下拉模块，所述正扫下拉模块接入参考低电平信号，并电性连接于第n级扫描信号输出端、第(n+m)级扫描信号输出端以及第一控制端，所述正扫下拉模块用于在正扫扫描驱动时，在所述第一控制端接入的信号以及所述第(n+m)级扫描信号输出端输出的信号的控制下拉低所述第n级扫描信号输出端的电位至所述参考低电平信号的电位；

反扫下拉模块，所述反扫下拉模块接入所述参考低电平信号，并电性连接于所述第n级扫描信号输出端、第(n-m)级扫描信号输出端以及第二控制端，所述反扫下拉模块用于在反扫扫描驱动时，在所述第二控制端接入的信号以及所述第(n-m)级扫描信号输出端输出的信号的控制下拉低所述第n级扫描信号输出端的电位至所述参考低电平信号的电位；其中，n和m均为正整数，且n大于m。

2.根据权利要求1所述的下拉电路，其特征在于，所述正扫下拉模块包括第一晶体管，所述反扫下拉模块包括第二晶体管；

所述第一晶体管的栅极与所述第一控制端电连接，所述第二晶体管的栅极与所述第二控制端电连接。

3.根据权利要求2所述的下拉电路，其特征在于，所述第一晶体管和所述第二晶体管中的一者为N型晶体管，所述第一晶体管和所述第二晶体管中的另一者为P型晶体管，且所述第一控制端以及所述第二控制端接入的信号的相位相同。

4.根据权利要求2所述的下拉电路，其特征在于，所述第一晶体管以及所述第二晶体管均为N型晶体管或者P型晶体管，且所述第一控制端接入的信号与所述第二控制端接入的信号的相位相反。

5.根据权利要求3或4所述的下拉电路，其特征在于，所述正扫下拉模块还包括第三晶体管，所述反扫下拉模块还包括第四晶体管；

所述第三晶体管的栅极与所述第(n+m)级扫描信号输出端电连接，所述第四晶体管的栅极与所述第(n-m)级扫描信号输出端电连接。

6.根据权利要求5所述的下拉电路，其特征在于，所述第一晶体管的第一极以及所述第二晶体管的第一极均接入所述参考低电平信号，所述第一晶体管的第二极与所述第三晶体管的第一极电连接，所述第二晶体管的第二极与所述第四晶体管的第一极电连接，所述第三晶体管的第二极以及所述第四晶体管的第二极均与所述第n级扫描信号输出端电连接。

7.根据权利要求5所述的下拉电路，其特征在于，所述第一晶体管的第一极以及所述第二晶体管的第一极均与所述第n级扫描信号输出端电连接，所述第一晶体管的第二极与所述第三晶体管的第一极电连接，所述第二晶体管的第二极与所述第四晶体管的第一极电连接，所述第三晶体管的第二极以及所述第四晶体管的第二极均接入所述参考低电平信号。

8.一种GOA电路，其特征在于，包括多级级联的栅极驱动单元，所述栅极驱动单元包括如权利要求1-7任一项所述的下拉电路。

9.一种如权利要求8所述的GOA电路的驱动方法，其特征在于，所述驱动方法包括：

当所述GOA电路采用正向扫描驱动时，所述正扫下拉模块在所述第一控制端接入的信号以及所述第(n+m)级扫描信号输出端输出的信号的控制下拉低所述第n级扫描信号输出端的电位至所述参考低电平信号的电位；

当所述GOA电路采用反向扫描驱动时，所述反扫下拉模块在所述第二控制端接入的信号以及所述第(n-m)级扫描信号输出端输出的信号的控制下拉低所述第n级扫描信号输出端的电位至所述参考低电平信号的电位。

10.一种显示面板，其特征在于，包括如权利要求8所述的GOA电路。

Images