CN115395954A - 带噪声整形的模数转换器 - Google Patents

带噪声整形的模数转换器 Download PDF

Info

Publication number
CN115395954A
CN115395954A CN202210571994.7A CN202210571994A CN115395954A CN 115395954 A CN115395954 A CN 115395954A CN 202210571994 A CN202210571994 A CN 202210571994A CN 115395954 A CN115395954 A CN 115395954A
Authority
CN
China
Prior art keywords
dac
voltage signal
output voltage
noise shaping
sar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210571994.7A
Other languages
English (en)
Inventor
迈克尔·托德·贝伦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN115395954A publication Critical patent/CN115395954A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

在逐次逼近寄存器(“SAR”)模数转换器(“ADC”)(“SARADC”)内测试噪声整形电路系统以确保其将按预期起作用，同时还提供一种用于校准所述噪声整形电路系统的系数的方法。可编程/可微调电路组件可用于校准所述SAR ADC的所述系数。SAR引擎内的数字逻辑使得其能够选择性地跳过ADC转换过程的部分，并在此类测试/校准模式期间在采样模式下使用电压参考而不是模拟电压输入信号。

Description

带噪声整形的模数转换器
技术领域
本公开大体上涉及数据转换电路，且具体地说，涉及具有噪声整形功能的模/数转换器(“ADC”)。
背景技术
模数转换器(“ADC”)将模拟输入转换成数字输出。一种类型的 ADC电路为逐次逼近寄存器(“SAR”)ADC(“SAR ADC”)。SAR ADC 用于将连续模拟信号转换成二进制值。例如，12位SAR ADC将模拟输入电压转换成12位二进制表示。SAR ADC使用二进制搜索原理工作，且每次模数转换时收敛到数字输出。SAR ADC在具有SAR寄存器的反馈环路中包括数模转换器(“DAC”)和比较器。DAC可由例如电容器和 /或电阻器等二进制加权元件阵列形成。每一二进制加权元件对应于对应二进制表示的二进制数字。为了生成12位二进制表示，DAC包括十二个二进制加权元件和虚拟元件。
在模数转换期间，在采样阶段期间对输入电压进行采样。在比较阶段期间，DAC二进制加权元件用于逐次逼近输入电压。在每一逐次逼近步骤，比较器输出存储在SAR寄存器中，并且输出的所得数字字提供模拟输入电压的数字表示。
SAR ADC因其能效而广受欢迎，尤其是对于高达约12位的分辨率。超过12位时，比较器和前置放大器的噪声会对信号对(噪声和失真)比 (“SNDR”)产生明显的限制，且因此对可实现的有效位数(“ENOB”) 产生明显的限制。过采样是降低这种噪声的一种方式，但基本过采样在过采样率每增加2倍时仅获得3dB的信噪比(“SNR”)。
通过向SARADC添加噪声整形，可以明显增加SNR增益。对于一阶噪声整形，过采样率每增加2倍可获得高达9dB的信噪比，而对于二阶噪声整形，过采样率每增加2倍可获得高达15dB的信噪比。噪声整形将量化噪声和比较器/前置放大器噪声推到输入信号带宽范围之外的更高频率。然后在ADC输出对频率进行滤波。由于这一明显的性能提高，带噪声整形的SAR ADC变得越来越普遍。
为了实施噪声整形，在逐次逼近结束时剩余的残余电压被存储起来，并且以一定比例提供给下一ADC转换。残余电压是信号量化后剩余的电压。例如，在一阶噪声整形中，第二ADC转换期间的输入电压由一定比例的来自第一ADC转换的残余电压进行有效调整，即Vin(n)＝ Vin(n)+a*Vres(n-1)。而对于二阶噪声整形，前两个残余电压被存储并用于有效调整下一ADC转换，即Vin(n)＝Vin(n)+a*Vres(n-1)+b*Vres(n-2)。
选择/确定噪声整形系数(a、b等)的值以便实现期望的噪声传递函数(“NTF”)，其确定如何对ADC内的噪声源(例如，量化噪声和比较器噪声)进行滤波/整形(例如，最小化输入信号频带中的噪声功率)。所述值通常利用例如电容分压器和放大器增益等电路组件来实施。在任何噪声整形技术中，这些系数都会有一些变化，例如由于电容器匹配和放大器增益变化引起的系数变化。如果ADC中没有足够的冗余，则系数的变化可能会降低噪声整形的益处并引起量化过载和可能的不稳定性。这种变化可能会降低ADC噪声整形的有效性，从而限制ADC的精度并减小输入带宽。
发明内容
以下是根据本公开配置的各种实施例。
本公开的一方面提供一种用于在逐次逼近寄存器模数转换器 (“SAR ADC”)中测试噪声整形电路系统的方法，其中所述方法包括：产生具有预定非零电压值的第一数模转换器(“DAC”)输出电压信号；利用所述噪声整形电路系统从所述第一DAC输出电压信号中采样残余电压；产生具有零电压值的第二DAC输出电压信号；利用所采样残余电压调整所述第二DAC输出电压信号以产生经调整DAC输出电压信号；将所述经调整DAC输出电压信号转换成数字输出字；以及确定所述数字输出字是否具有预期范围内的值。所述方法可另外包括当所述数字输出字不具有所述预期范围内的值时调整所述噪声整形电路系统的系数。所述调整所述噪声整形电路系统的所述系数可包括调整可变电容器的电容值。所述DAC可包括：并联耦合的多个二进制加权电容器的电容器阵列；以及开关网络，其被配置成选择性地将所述二进制加权电容器中的每一者耦合到模拟电压输入、高压参考和低压参考，其中所述高压参考大于所述低压参考。所述第一DAC输出电压信号可通过所述开关网络将预定数目的所述二进制加权电容器耦合到所述高压参考而产生。所述第二DAC输出电压信号可通过所述开关网络将所有的所述二进制加权电容器耦合到所述低压参考而产生，其中所述低压参考耦合到接地参考。根据本公开的一方面，关于所述第一DAC输出电压信号的 SAR逼近不传回所述DAC。
本公开的一方面提供一种SAR ADC，包括：DAC，其被配置成接收输入电压信号、高压参考和低压参考；第一比较器，其具有耦合到所述DAC的输出的第一输入和被配置成接收共模电压的第二输入；噪声整形电路系统，其被配置成从所述DAC的所述输出中采样残余电压并且将所述残余电压发送到所述DAC；被配置成产生具有预定非零电压值的第一DAC输出电压信号的电路系统；被配置成利用所述噪声整形电路系统从所述第一DAC输出电压信号中对残余电压进行采样的电路系统；被配置成产生具有零电压值的第二DAC输出电压信号的电路系统；被配置成利用所采样残余电压调整所述第二DAC输出电压信号以产生经调整DAC输出电压信号的电路系统；以及具有耦合到所述第一比较器的输出的输入的SAR，其中所述SAR被配置成将所述经调整DAC输出电压信号转换成数字输出字。所述SAR ADC可另外包括被配置成确定所述数字输出字是否具有预期范围内的值的电路系统。所述SAR ADC 可另外包括被配置成当所述数字输出字不具有所述预期范围内的值时调整所述噪声整形电路系统的系数的电路系统。所述调整所述噪声整形电路系统的所述系数可包括调整所述噪声整形电路系统内的可变元件的值。所述SAR ADC可另外包括被配置成将所述噪声整形电路系统的系数的值确定为所述数字输出字函数的电路系统。所述DAC可包括：并联耦合的多个二进制加权电容器的电容器阵列；以及开关网络，其被配置成选择性地将所述二进制加权电容器中的每一者耦合到模拟电压输入、高压参考和低压参考，其中所述高压参考大于所述低压参考，其中所述电路系统被配置成产生第一DAC输出电压信号包括将所述开关网络配置成将与所述DAC的最低有效位相关联的预定数目的所述二进制加权电容器耦合到所述高压参考，并且其中所述电路系统被配置成产生第二DAC输出电压信号包括将所述开关网络配置成将所述二进制加权电容器耦合到所述低压参考。所述噪声整形电路系统可被配置为一阶噪声整形电路系统。可替换的是，所述噪声整形电路系统可被配置为二阶噪声整形电路系统。所述SAR可被配置成不对所述第一DAC输出电压信号执行逼近。
本公开的一方面提供一种用于在SAR ADC中测试二阶噪声整形电路系统的方法，其中所述方法包括：产生具有预定非零电压值的第一 DAC输出电压信号；利用所述噪声整形电路系统从所述第一DAC输出电压信号中采样第一残余电压；产生具有零电压值的第二DAC输出电压信号，其中所述第二DAC输出电压信号是在不从所述SAR接收逼近的情况下产生的；利用第一所采样残余电压调整所述第二DAC输出电压信号以产生第一经调整DAC输出电压信号，其中所述第一经调整 DAC输出电压信号是在不从所述SAR接收逼近的情况下产生的；利用所述噪声整形电路系统从所述第一经调整DAC输出电压信号中采样第二残余电压；产生具有零电压值的第三DAC输出电压信号；利用第二所采样残余电压调整所述第三DAC输出电压信号以产生第二经调整 DAC输出电压信号；以及将所述第二经调整DAC输出电压信号转换成数字输出字。所述方法可另外包括确定所述数字输出字是否具有预期范围内的值。所述方法可另外包括当所述数字输出字不具有所述预期范围内的值时确定所述噪声整形电路系统的系数的值。所述DAC可包括：并联耦合的多个二进制加权电容器的电容器阵列；以及开关网络，其被配置成选择性地将所述二进制加权电容器中的每一者耦合到模拟电压输入、高压参考和低压参考，其中所述高压参考大于所述低压参考，其中所述第一DAC输出电压信号是通过所述开关网络将预定数目的所述二进制加权电容器耦合到所述高压参考而产生的，并且其中所述第二DAC 输出电压信号是通过所述开关网络将所有的所述二进制加权电容器耦合到所述低压参考而产生的，并且其中所述低压参考耦合到接地参考。
附图说明
图1示出了根据本公开的实施例配置的带噪声整形的SAR ADC的示例性框图。
图2示出了根据本公开的实施例的带噪声整形的SAR ADC的操作的流程图框图。
图3示出了根据本公开的实施例配置的一阶噪声整形电路系统的电路框图。
图4示出了根据本公开的实施例的图3的噪声整形电路系统的示例性信号时序。
图5示出了根据本公开的实施例配置的二阶噪声整形电路系统的电路框图。
图6示出了根据本公开的实施例的图5的噪声整形电路系统的示例性信号时序。
图7示出了根据本公开的实施例的用于带噪声整形的SAR ADC内的一阶噪声整形的第一系数的自测试的流程图框图。
图8示出了根据本公开的实施例的用于带噪声整形的SAR ADC内的二阶噪声整形的第二系数的自测试的流程图框图。
图9示出了根据本公开的实施例的用于带噪声整形的SAR ADC内的一阶噪声整形的第一系数的校准的流程图框图。
图10示出了根据本公开的实施例的用于带噪声整形的SAR ADC内的二阶噪声整形的第二系数的校准的流程图框图。
图11示出了与二进制加权电容器中的每一者有关的开关可如何被单独地和选择性地操纵以响应于DAC控制信号而选择这三个信号中的任一者。
具体实施方式
由于电容器匹配和放大器增益变化的系数变化，带噪声整形的SAR ADC的噪声传递函数(“NTF”)发生变化。这种变化可能会降低ADC 内的噪声整形函数的有效性，从而限制ADC的精度并减小输入带宽。本公开的各方面提供了一种用于测试SAR ADC内的噪声整形电路系统以确保其按预期工作的技术，同时还提供了一种用于校准NTF系数的方法。所述方法还可以与可编程/可微调电路组件结合使用，以校准SAR ADC的NTF系数。本公开的实施例可通过对SAR引擎的数字逻辑的添加/修改来实施，以使得能够选择性地跳过ADC转换过程的部分并且在这种测试/校准模式期间在采样模式下使用VREFH/VREFL开关而非VIN开关。尽管本文针对单端SAR ADC进行了描述，但本公开的实施例也适用于差分SAR ADC。
参考图1，示出了根据本公开的实施例配置的带噪声格形的SAR ADC 100的示例性框图。在正常操作期间，SAR ADC 100将模拟电压输入信号(VIN)转换成对应的二进制值(DOUT)。DAC 101相对于正常转换操作的操作在本领域中是已知的，并且将不进行详细讨论。SARADC 100包括DAC 101、比较器(CMP)102、SAR引擎(在本文中也被称为SAR电路系统)103和噪声整形电路系统104。
根据本公开的实施例，SAR ADC 100具有N位的分辨率，其中N 为大于1的正整数。如将关于图3进一步描述的，DAC 101可利用包括二进制加权电容器的电容器阵列实施，其中每一二进制加权电容器对应于从SAR ADC 100输出的二进制值的二进制数字。DAC 101耦合到提供高压参考信号VREFH和低压参考信号VREFL的电源电压端，并且接收模拟电压输入信号VIN。DAC 101从SAR引擎103接收DAC控制信号，同时将输出电压(VDAC)提供到比较器102的第一输入。以本领域中众所周知的方式，DAC 101内的开关可在DAC控制信号下操作，以选择性地将二进制加权电容器的底板切换到VREFH、VREFL和VIN输入。如本文中将进一步描述的，DAC控制信号用于控制这些开关以用于执行根据本公开的实施例的噪声整形电路系统104的测试。
比较器102的两个输入都耦合到共模电压VCM，其可经由开关进行切换。比较器102的输出CMPOUT被提供到SAR引擎103。SAR引擎103存储比较器102在每次比较之后提供的二进制输出。
噪声整形电路系统104在转换完成之后对DAC 101的输出处的剩余电压(残余电压)进行采样，并将这一电压的比例反馈给DAC 101以修改下一转换的输入电压。对于二阶噪声整形和更高阶的噪声整形，噪声整形电路系统104可存储多个残余电压。先将每一残余电压乘以系数，再调整后续转换的输入电压。所述系数的值确定SAR ADC 100的NTF。
图2示出了根据本公开的实施例的带噪声整形的SAR ADC的操作 200的流程图框图。带噪声整形的SAR ADC中存在三个阶段。在采样阶段201中，对输入电压VIN进行采样。在逐次逼近阶段202中，转换SAR ADC 100的N个位以便将输入电压VIN转换成数字输出字DOUT。在残余采样阶段203中，通过噪声整形电路系统104对这一残余电压进行采样，所述噪声整形电路系统104将信号输入到DAC 101中，以使得能够对下一转换的输入电压进行成比例调整。在逼近之后，DAC 101的输出/比较器102的输入处剩余的残余电压是量化噪声加上在逼近期间由噪声引起的任何错误的组合。这一过程将输入信号带宽范围之外的量化噪声整形为随后被滤除的更高频率。对于二阶噪声整形，噪声整形电路系统104 保存两个随后的残余电压，并且通过这些残余电压中的每一者的比例来调整DAC 101的输入电压。
图3示出了根据本公开的实施例的将一阶噪声整形电路系统耦合到 SARADC的DAC的例子的电路框图，其中一阶噪声整形电路系统可用于噪声整形电路系统104。噪声整形电路系统104被描绘为单端实施方案，但差分实施方案也可以类似方式进行配置。在图3的图示中，求和放大器302被视为DAC 101的一部分。图4示出了根据本公开的实施例的噪声整形电路系统104的示例性信号时序。
参考图3-4，在第n次转换的阶段φs中，在DAC电容器阵列301 上对输入VIN(n)进行采样，所述DAC电容器阵列301的输出Vamp被供应到求和放大器302的第一输入G。在阶段φ2中，将来自先前转换的残余电压Vres(n-1)施加到求和放大器302的系数为a＝Ga*C1/(C1+C2)的第二输入Ga。如比较器102所见，这有效地通过a*Vres(n-1)调整了输入电压VIN(n)。在阶段φ1中，在完成逐次逼近后，在电容器C1上对新的残余 Vres(n)进行采样。阶段φ1和φ2可以利用噪声整形电路系统104内的开关来实施，所述开关受从SAR引擎103接收的DAC控制信号的控制。这一新的残余电压Vres(n)将用于调整下一转换时的VIN(n+1)。因此，从DAC 101到比较器102的输出为：
VDAC(n)＝G*VIN(n)+G*Ga*K1*Vres(n-1)
其中K1＝C1/(C1+C2)。
因此，有效放大器输入为：
Vamp(n)＝VIN(n)+Ga*K1*Vres(n-1)，
其简化为：Vamp(n)＝VIN(n)+a*Vres(n-1)。
VDAC(n)是指逐次逼近开始时DAC 101的输出电压(和比较器102 的输入电压)。在逐次逼近结束时，VDAC(n)＝Vres(n)。
Vamp(n)是指DAC 101的有效输出电压，所述有效输出电压重新参考求和放大器302的G输入(组合所有输入)。
图5示出了根据本公开的实施例配置的二阶噪声整形电路系统的例子的电路框图，所述二阶噪声整形电路系统可用于噪声整形电路系统 104。噪声整形电路系统104被描绘为单端实施方案，但差分实施方案也可以类似方式进行配置。在图5的图示中，求和放大器502被视为DAC 101的一部分。对于图5的噪声整形电路系统104的示例性信号时序，可以再次参考图4。阶段φ1和φ2可以利用噪声整形电路系统104内的开关来实施，所述开关受从SAR引擎103接收的DAC控制信号的控制。
参考图4-5，在第n次转换的阶段φs中，在DAC电容器阵列501 上对输入VIN(n)进行采样。在阶段φ2中，将来自先前转换的残余电压 Vres(n-1)施加到求和放大器502的第二输入Ga。如比较器102所见，这有效地通过a*Vres(n-1)调整了输入电压VIN(n)。在转换n-1的先前阶段φ1中，将残余Vres(n-2)施加到求和放大器502的第三输入Gb。第二放大器路径和第三放大器路径的组合提供了对VIN(n)的a*Vres(n-1)+ b*Vres(n-2)的调整。在完成逐次逼近之后，在两个C1电容器上对新的残余电压Vres(n)进行采样。所述残余电压Vres(n-1)和Vres(n)将用于调整下一转换时的VIN(n+1)。因此，从DAC 101到比较器102的输出为：
VDAC(n)＝G*VIN(n)+G*Ga*K1*Vres(n-1)+G*Gb*K2*Vres(n-2)
其中K1＝C1/(C1+C2)且K2＝C1/(C1+C3)*C3/(C3+C4)。
因此，求和放大器502的有效输入为：
Vamp(n)＝VIN(n)+Ga*K1*Vres(n-1)+Gb*K2*Vres(n-1)，
其简化为：Vamp(n)＝VIN(n)+a*Vres(n-1)+b*Vres(n-2)
参考图10，示出了可用于电容器阵列301、501的电容器阵列的例子。开关电路1001接收高压参考VREFH、低压参考VREFL和模拟输入信号VIN，并且这些信号中的每一者响应于DAC控制信号耦合到选定数目的二进制加权电容器1002。这在图11中进一步进行了描述，图11示出了与二进制加权电容器中的每一者有关的开关可如何被单独地和选择性地操纵以响应于DAC控制信号而选择这三个信号中的任一者。
图6示出了根据本公开的实施例的用于带噪声整形的SAR ADC(例如，SAR ADC100)内的一阶噪声整形的第一系数的自测试过程600的流程图框图。过程600可在SAR引擎103内以软件、硬件或固件或其组合实施，并且在BIST控制信号的控制下启动。BIST控制信号可为DAC 控制信号的部分或可来源于耦合到SAR ADC 100的另一装置或外部测试设备。
在过程框601中，DAC控制在采样阶段期间设定X的值以对X*LSB 的电荷值(其中LSB＝(VREFH-VREFL)/2N，其中LSB是指最低有效位，且 N是SAR ADC 100的分辨率)进行采样。参考图1和10-11，这可以通过从SAR引擎103发送到DAC 101的DAC控制信号来执行，以便将VREFH电压信号切换到与选定的X个LSB相关联的电容器，同时将VREFL电压信号切换到电容器阵列1002内的剩余电容器。有效地，过程框601 利用这些切换的电容器产生“制造的”电压输入信号(X*LSB)，以供作为DAC输出电压信号(VDAC)输出。换句话说，“制造的”的电压输入信号实际上不是从VIN输入接收到的，而是在DAC 101内部产生的。对 X的大小的限制可由噪声整形电路系统确定，以便选择所述X时噪声整形电路系统不会饱和(即，任何增益元件保持在其线性输出范围内)。
在过程框602中，在一阶噪声整形电路系统104上(例如，参见图 3)对来自“制造的”电压输入信号(即，作为VDAC输出的X*LSB)的“残余”电压进行采样。在此第一过程中跳过逼近阶段，因为SAR引擎 103不执行转换和/或SAR引擎103执行的逼近不会反馈到DAC 101。在过程框603中，通过将所有DAC元件(例如，二进制加权电容器) 设定为接收VREFL(例如，DAC控制切换电容器阵列1002中的所有电容器以接收VREFL电压信号，其可耦合到地参考源)来启动第二转换。这使得DAC 101有效地对零输入电压进行采样。在过程框604中，像通常为噪声整形而执行的那样调整输入(即，添加a*X*LSB，其中a是噪声整形系数)。也就是说，与在过程框602中产生的残余电压成比例地调整在过程框603中产生的零输入电压。
过程框601-604可以重复M次以平均掉任何噪声影响(参见过程框 605)。可基于设计的容差选择重复测试的次数(M)。对于给定的容差，选择较大的X将允许较少的M，因为相对于ADC噪声(较高的SNR)，输入信号(X*LSB)将较大。
(平均掉噪声之后的)所得DOUT应为X*a。因此，a＝(DOUT/X)。
应注意，“调整输入电压”可以通过以某种方式修改ADC电路系统来执行，以有效地调整所采样输入电压。这可以在DAC 101内执行，但也可以利用第二比较器输入路径来执行以用于部分调整。
在过程框606中，基于噪声整形系数的选定值将平均DOUT结果与预期结果进行比较。可以基于期望的系数范围而选择/确定期望结果范围的Min_Target和Max_Target。例如，如果目标系数a＝1需要+/-2％，并且选择X＝256，则最小和最大目标应为251和261。无论如何，对于选定的噪声整形系数、选定的X值以及此类系数可以变化的程度的期望容差，可以确定Min_Target和Max_Target值。在过程框606中的比较期间，确定平均DOUT是在这一范围内(合格)还是在这一范围外(不合格)。这种合格/不合格结果可以通过BIST控制信号输出到指定装置。
应注意，ADC的内置比较函数可用于确定这种合格/不合格结果。
除了进行合格/不合格自测试外，还可以测量噪声整形系数：
Figure RE-GDA0003704410570000111
例如，如果选择X＝256，且平均DOUT结果为254.875，则测得的系数为a＝0.9956。
图7示出了根据本公开的实施例的用于带噪声整形的SARADC(例如，SAR ADC 100)内的二阶噪声整形的第二系数的自测试过程700的流程图框图。对于二阶噪声整形，SARADC使用额外测试来测试/确定其第二噪声整形系数b。过程700可在SAR引擎103内以软件/硬件/固件实施，并且在BIST控制信号的控制下启动。
在过程框701中，DAC控制在采样阶段期间设定X的值以对X*LSB 的电荷值(其中LSB＝(VREFH-VREFL)/2N，其中N是SAR ADC 100的分辨率)进行采样。参考图1和10-11，这可以通过从SAR引擎103发送到DAC 101的DAC控制信号来执行，以便将VREFH电压信号切换到与选定的X个LSB相关联的电容器，同时将VREFL电压信号切换到电容器阵列1002内的剩余电容器。有效地，过程框701利用这些切换的电容器产生“制造的”电压输入信号(X*LSB)，以供作为DAC输出电压信号 (VDAC)输出。换句话说，“制造的”的电压输入信号实际上不是从VIN输入接收到的，而是在DAC 101内部产生的。对X的大小的限制可由噪声整形电路系统确定，以便选择所述X时噪声整形电路系统不会饱和 (即，任何增益元件保持在其线性输出范围内)。
在过程框702中，在二阶噪声整形电路系统104上(例如，参见图 5)对来自“制造的”电压输入信号(即，作为VDAC输出的X*LSB)的第一“残余”电压Vres(1)进行采样。在此第一过程中跳过逼近阶段，因为SAR引擎103不执行转换和/或SAR引擎103执行的逼近不会反馈到 DAC 101。在过程框703中，通过将所有DAC元件(例如，二进制加权电容器)设定为接收VREFL(例如，DAC控制切换电容器阵列1002中的所有电容器以接收VREFL电压信号)来启动第二转换。这使得DAC 101 有效地对零输入电压进行采样。像通常为噪声整形而执行的那样调整输入(即，将a*Vres(1)添加到电容器阵列1002输出的零输入电压，其中a 是第一噪声整形系数)。也就是说，与在过程框702中产生的第一“残余”电压成比例地调整在过程框703中产生的零输入电压。
在过程框704中，在二阶噪声整形电路系统104上(例如，参见图 5)对第二“残余”电压Vres(2)进行采样。再次跳过逼近阶段。在过程框 705中，由开关电路系统1001设定所有DAC元件(例如，二进制加权电容器)以接收VREFL(例如，DAC控制切换电容器阵列1002中的所有电容器以接收VREFL电压信号)。这使得DAC 101有效地对零输入电压进行采样。在过程框706中，然后像通常为噪声整形而执行的那样通过 a*Vres(2)+b*Vres(1)调整这一所采样零输入电压，其中a是第一系数且b 是第二系数。也就是说，与在过程框702中产生的第一残余电压和在过程框704中产生的第二残余电压成比例地调整在过程框705中产生的零输入电压。
过程框701-706可以重复M次以平均掉任何噪声影响(参见过程框 707)。可基于设计的容差选择重复测试的次数(M)。对于给定的容差，选择较大的X将允许较少的M，因为相对于ADC噪声(较高的SNR)，输入信号(X*LSB)将较大。
(平均掉噪声之后的)所得DOUT应为DOUT＝X(a2+b)。由于a是已知的，因此可以确定b，b＝DOUT/X-a2。
在过程框708中，基于噪声整形系数的选定值将平均DOUT结果与预期结果进行比较。可以基于期望的系数范围而选择/确定期望结果范围的Min_Target和Max_Target。例如，如果目标系数b＝-1需要+/-2％，且选择X＝256，并且第一系数被测得为a＝1.9912，则最小和最大目标应为753和764。还可基于系数的目标值而非测得的a值而预先确定目标合格/不合格范围。
在过程框708中的比较期间，确定平均DOUT是在这一范围内(合格)还是在这一范围外(不合格)。这种合格/不合格结果可以通过BIST 控制信号输出到指定装置。应注意，ADC的内置比较函数可用于确定这种合格/不合格结果。
除了进行合格/不合格自测试外，还可以测量噪声整形系数：
Figure RE-GDA0003704410570000131
例如，如果选择X＝256，第一系数被测得为a＝1.9912，且平均结果为756.125，则测得的第二系数为b＝-1.011。
参考图8和9，使用与过程600、700类似的过程，可以校准噪声整形系数(例如，通过利用可微调电路组件)。
图8示出了根据本公开的实施例的用于带噪声整形的SARADC(例如，带噪声整形的SARADC 100)内的一阶噪声整形的第一系数a的校准/确定的过程800的流程图框图。在过程框801中，执行M次过程框 601-605。在过程框802中，确定结果DOUT是否在目标范围内。这可以以与关于过程框606所描述的类似的方式来执行。如果结果在目标范围之外，则在过程框803中，可以更改控制信号以便以将调整系数a的值的方式调整特定可变的电路组件。例如，可以发送DAC控制信号以改变可变电容器C2的电容(参见图3)。可以重复过程800直到结果在期望的容差内(例如，在期望的目标范围内)。
图9示出了根据本公开的实施例的用于带噪声整形的SARADC(例如，带噪声整形的SARADC 100)内的二阶噪声整形的第二系数b的校准/确定的过程900的流程图框图。在过程框901中，执行M次过程框 701-707。在过程框902中，确定结果DOUT是否在目标范围内。这可以以与关于过程框708所描述的类似的方式来执行。如果结果在目标范围之外，则在过程框903中，可以更改控制信号以便以将调整系数b的值的方式调整特定可变的电路组件。例如，可以发送DAC控制信号以改变可变电容器C2和/或C4的电容(参见图5)。可以重复过程900直到结果在期望的容差内(例如，在期望的目标范围内)。
以下是根据本公开配置的各种实施例。
本公开的一方面提供一种用于在逐次逼近寄存器模数转换器 (“SAR ADC”)中测试噪声整形电路系统的方法，其中所述方法包括：产生具有预定非零电压值的第一数模转换器(“DAC”)输出电压信号；利用所述噪声整形电路系统从所述第一DAC输出电压信号中采样残余电压；产生具有零电压值的第二DAC输出电压信号；利用所采样残余电压调整所述第二DAC输出电压信号以产生经调整DAC输出电压信号；将所述经调整DAC输出电压信号转换成数字输出字；以及确定所述数字输出字是否具有预期范围内的值。所述方法可另外包括当所述数字输出字不具有所述预期范围内的值时调整所述噪声整形电路系统的系数。所述调整所述噪声整形电路系统的所述系数可包括调整可变电容器的电容值。所述DAC可包括：并联耦合的多个二进制加权电容器的电容器阵列；以及开关网络，其被配置成选择性地将所述二进制加权电容器中的每一者耦合到模拟电压输入、高压参考和低压参考，其中所述高压参考大于所述低压参考。所述第一DAC输出电压信号可通过所述开关网络将预定数目的所述二进制加权电容器耦合到所述高压参考而产生。所述第二DAC输出电压信号可通过所述开关网络将所有的所述二进制加权电容器耦合到所述低压参考而产生，其中所述低压参考耦合到接地参考。根据本公开的一方面，关于所述第一DAC输出电压信号的 SAR逼近不传回所述DAC。
本公开的一方面提供一种SAR ADC，包括：DAC，其被配置成接收输入电压信号、高压参考和低压参考；第一比较器，其具有耦合到所述DAC的输出的第一输入和被配置成接收共模电压的第二输入；噪声整形电路系统，其被配置成从所述DAC的所述输出中采样残余电压并且将所述残余电压发送到所述DAC；被配置成产生具有预定非零电压值的第一DAC输出电压信号的电路系统；被配置成利用所述噪声整形电路系统从所述第一DAC输出电压信号中对残余电压进行采样的电路系统；被配置成产生具有零电压值的第二DAC输出电压信号的电路系统；被配置成利用所采样残余电压调整所述第二DAC输出电压信号以产生经调整DAC输出电压信号的电路系统；以及具有耦合到所述第一比较器的输出的输入的SAR，其中所述SAR被配置成将所述经调整DAC输出电压信号转换成数字输出字。所述SAR ADC可另外包括被配置成确定所述数字输出字是否具有预期范围内的值的电路系统。所述SAR ADC 可另外包括被配置成当所述数字输出字不具有所述预期范围内的值时调整所述噪声整形电路系统的系数的电路系统。所述调整所述噪声整形电路系统的所述系数可包括调整所述噪声整形电路系统内的可变元件的值。所述SAR ADC可另外包括被配置成将所述噪声整形电路系统的系数的值确定为所述数字输出字函数的电路系统。所述DAC可包括：并联耦合的多个二进制加权电容器的电容器阵列；以及开关网络，其被配置成选择性地将所述二进制加权电容器中的每一者耦合到模拟电压输入、高压参考和低压参考，其中所述高压参考大于所述低压参考，其中所述电路系统被配置成产生第一DAC输出电压信号包括将所述开关网络配置成将与所述DAC的最低有效位相关联的预定数目的所述二进制加权电容器耦合到所述高压参考，并且其中所述电路系统被配置成产生第二DAC输出电压信号包括将所述开关网络配置成将所述二进制加权电容器耦合到所述低压参考。所述噪声整形电路系统可被配置为一阶噪声整形电路系统。可替换的是，所述噪声整形电路系统可被配置为二阶噪声整形电路系统。所述SAR可被配置成不对所述第一DAC输出电压信号执行逼近。
本公开的一方面提供一种用于在SAR ADC中测试二阶噪声整形电路系统的方法，其中所述方法包括：产生具有预定非零电压值的第一 DAC输出电压信号；利用所述噪声整形电路系统从所述第一DAC输出电压信号中采样第一残余电压；产生具有零电压值的第二DAC输出电压信号，其中所述第二DAC输出电压信号是在不从所述SAR接收逼近的情况下产生的；利用第一所采样残余电压调整所述第二DAC输出电压信号以产生第一经调整DAC输出电压信号，其中所述第一经调整 DAC输出电压信号是在不从所述SAR接收逼近的情况下产生的；利用所述噪声整形电路系统从所述第一经调整DAC输出电压信号中采样第二残余电压；产生具有零电压值的第三DAC输出电压信号；利用第二所采样残余电压调整所述第三DAC输出电压信号以产生第二经调整 DAC输出电压信号；以及将所述第二经调整DAC输出电压信号转换成数字输出字。所述方法可另外包括确定所述数字输出字是否具有预期范围内的值。所述方法可另外包括当所述数字输出字不具有所述预期范围内的值时确定所述噪声整形电路系统的系数的值。所述DAC可包括：并联耦合的多个二进制加权电容器的电容器阵列；以及开关网络，其被配置成选择性地将所述二进制加权电容器中的每一者耦合到模拟电压输入、高压参考和低压参考，其中所述高压参考大于所述低压参考，其中所述第一DAC输出电压信号是通过所述开关网络将预定数目的所述二进制加权电容器耦合到所述高压参考而产生的，并且其中所述第二DAC 输出电压信号是通过所述开关网络将所有的所述二进制加权电容器耦合到所述低压参考而产生的，并且其中所述低压参考耦合到接地参考。
尽管本文中参考具体实施例描述了本公开的实施例，但是可以在不脱离如所附权利要求书中所阐述的本公开的范围的情况下进行各种修改和改变。例如，尽管说明了单端ADC，但以上校准也可适用于差分ADC。因此，说明书和图应被认为是说明性的而非限制性的，并且希望所有此类修改都包括在本公开的范围内。并不意图将本文中关于具体实施例所描述的任何优势、优点或针对问题的解决方案理解为任何或所有权利要求的关键、必需或必不可少的特征或元素。应了解，本文中示出和描述的特定实施方案和应用可说明本公开，且并不意图以任何方式另外限制本公开的范围。其它变化可在所附权利要求书的范围内。本文中的标题并不意图限制本公开、本公开的实施例或标题下所公开的其它事项。
根据本公开的实施例，SAR ADC 100的所说明元件可实施为位于单个集成电路上或位于同一装置内的电路系统。可替换的是，SAR ADC 100 可包括任何数目的单独集成电路或彼此互连的单独装置。此外，本领域的技术人员应认识到，上文所描述的操作的功能性之间的界限仅仅是示意性的。多个操作的功能性可以组合成单一操作，和/或单一操作的功能性可以分布在另外的操作中。此外，替代性实施例可以包括特定操作的多个实例，并且操作的次序可在各种其它实施例中进行更改。
本说明书通篇对“一实施例”、“实施例”、“某些实施例”、“各种实施例”或类似语言的引用意味着结合实施例描述的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，本说明书通篇出现的词组“在实施例中”、“在一实施例中”、“实施例”、“在某些实施例中”和类似语言可以但不一定全都指代相同的实施例。此外，在一个或多个实施例中，可以任何合适的方式组合本公开的所描述特征、结构、方面或特性。对应地，即使特征可以如最初在某些组合中作用的所主张，在一些情况下来自所主张的组合的一个或多个特征可以从组合中删除，并且所主张的组合可以涉及子组合或子组合的变化。
本文中所使用的术语仅出于描述特定实施例和应用的目的且并不意图限制本公开。在本文中的描述中，提供了许多具体细节，例如以下各项的实例：活动、环境、服务、故障、错误、响应、反应、处理器活动、操作、事件、机制、软件线程、信号或动作、编程、软件模块、设计者、制造商或终端用户选择、网络事务、数据库查询、数据库结构、硬件模块、硬件电路、硬件芯片、控制器等，以提供对本公开的实施例的透彻理解。然而，相关领域的技术人员应认识到，本公开可以在没有一个或多个具体细节的情况下实践，或者利用其它过程、方法、组件、材料、活动、环境、服务、故障、错误、响应、反应、处理器活动、操作、事件、机制、软件线程、信号等实践。在其它情况下，可能未示出或详细描述众所周知的结构、材料或操作以免混淆本公开的各方面。
本文参考根据本公开的实施例的过程、方法、设备(系统)和计算机程序产品的流程图说明和/或框图描述了本公开的各方面。应理解，流程图说明和/或框图的每个框、以及流程图说明和/或框图中的框的组合可以由软件、硬件、固件及软件、硬件、固件中的任一者的组合实施。
在本文中的描述中，可在一系列顺序动作中描述流程图技术。可以在不脱离教示范围的情况下自由地改变动作的顺序和执行动作的元素。可以数种方式添加、删除或更改动作。类似地，可以重新排序或循环所述动作。另外，尽管过程、方法、算法等可按顺序描述，但此类过程、方法、算法或其任何组合可用以按替代次序执行。另外，过程、方法或算法中的一些动作可以在至少一时间点期间同时执行(例如，动作并行执行)，也可以全部、部分地执行，或其任何组合。
本文中可参考“被配置成”执行特定功能的装置、电路、电路系统、系统或模块。应理解这可以包括选择预定义逻辑块且逻辑上使它们相关联，使得所述预定义逻辑块提供特定逻辑功能，这些逻辑功能包括监测或控制功能。还可包括对基于计算机软件的逻辑进行编程、布线离散硬件组件或上述内容中的任一者或全部的组合。
至于本文中未描述的方面，关于特定材料、处理动作和电路的许多细节是常规的，并且可以在计算、电子装置和软件技术内的教科书和其它来源中找到。
本文中，术语“或”可以意图是包括性的，其中“A或B”包括A 或B并且还包括A和B两者。如本文中所使用，当在实体列表的上下文中使用时，术语“或”是指以单独或组合形式存在的实体。因此，例如，词组“A、B、C或D”分别包括A、B、C和D，并且还包括A、B、 C和D的任何及所有组合和子组合。如本文中所使用，当在实体列表的上下文中使用时，术语“和/或”是指以单独或组合形式存在的实体。因此，例如，词组“A、B、C和/或D”分别包括A、B、C和D，并且还包括A、B、C和D的任何及所有组合和子组合。
权利要求书中所有构件或步骤加功能元件的对应结构、材料、动作和等效物可意图包括用于结合如特别要求的其它所要求要素执行功能的任何结构、材料或动作。
尽管本公开的实施例已相对于特定导电类型或电势的极性进行描述，但本领域的技术人员应了解，可颠倒导电类型或电势的极性。如本文中所使用的，术语“耦合”并不意图限于直接耦合或机械耦合。除非另有陈述，否则例如“第一”和“第二”等术语用于任意地区别此类术语所描述的元素。因此，这些术语不一定意图指示此类元件时间上的优先级或其它优先级。

Claims (10)

1.一种用于在逐次逼近寄存器模数转换器“SAR ADC”中测试噪声整形电路系统的方法，其特征在于，所述方法包括：
产生具有预定非零电压值的第一数模转换器“DAC”输出电压信号；
利用所述噪声整形电路系统从所述第一DAC输出电压信号中采样残余电压；
产生具有零电压值的第二DAC输出电压信号；
利用所采样残余电压调整所述第二DAC输出电压信号以产生经调整DAC输出电压信号；
将所述经调整DAC输出电压信号转换成数字输出字；以及
确定所述数字输出字是否具有预期范围内的值。
2.根据权利要求1所述的方法，其特征在于，另外包括当所述数字输出字不具有所述预期范围内的值时调整所述噪声整形电路系统的系数。
3.根据权利要求1所述的方法，其特征在于，所述DAC包括：
并联耦合的多个二进制加权电容器的电容器阵列；以及
开关网络，其被配置成选择性地将所述二进制加权电容器中的每一者耦合到模拟电压输入、高压参考和低压参考，其中所述高压参考大于所述低压参考。
4.根据权利要求1所述的方法，其特征在于，关于所述第一DAC输出电压信号的SAR逼近不传回所述DAC。
5.一种逐次逼近寄存器模数转换器“SARADC”，其特征在于，包括：
数模转换器“DAC”，其被配置成接收输入电压信号、高压参考和低压参考；
第一比较器，其具有耦合到所述DAC的输出的第一输入和被配置成接收共模电压的第二输入；
噪声整形电路系统，其被配置成从所述DAC的所述输出中采样残余电压并且将所述残余电压发送到所述DAC；
被配置成产生具有预定非零电压值的第一DAC输出电压信号的电路系统；
被配置成利用所述噪声整形电路系统从所述第一DAC输出电压信号中采样残余电压的电路系统；
被配置成产生具有零电压值的第二DAC输出电压信号的电路系统；
被配置成利用所采样残余电压调整所述第二DAC输出电压信号以产生经调整DAC输出电压信号的电路系统；以及
具有耦合到所述第一比较器的输出的输入的逐次逼近寄存器(“SAR”)，其中所述SAR被配置成将所述经调整DAC输出电压信号转换成数字输出字。
6.根据权利要求5所述的SAR ADC，其特征在于，另外包括被配置成确定所述数字输出字是否具有预期范围内的值的电路系统。
7.根据权利要求6所述的SAR ADC，其特征在于，另外包括被配置成当所述数字输出字不具有所述预期范围内的值时调整所述噪声整形电路系统的系数的电路系统。
8.根据权利要求5所述的SAR ADC，其特征在于，所述DAC包括：
并联耦合的多个二进制加权电容器的电容器阵列；以及
开关网络，其被配置成选择性地将所述二进制加权电容器中的每一者耦合到模拟电压输入、高压参考和低压参考，其中所述高压参考大于所述低压参考，
其中所述电路系统被配置成产生第一DAC输出电压信号包括将所述开关网络配置成将与所述DAC的最低有效位相关联的预定数目的所述二进制加权电容器耦合到所述高压参考，并且
其中所述电路系统被配置成产生第二DAC输出电压信号包括将所述开关网络配置成将所述二进制加权电容器耦合到所述低压参考。
9.一种用于在逐次逼近寄存器“SAR”模数转换器“ADC”中测试二阶噪声整形电路系统的方法，其特征在于，所述方法包括：
产生具有预定非零电压值的第一数模转换器“DAC”输出电压信号；
利用所述噪声整形电路系统从所述第一DAC输出电压信号中采样第一残余电压；
产生具有零电压值的第二DAC输出电压信号，其中所述第二DAC输出电压信号是在不从所述SAR接收逼近的情况下产生的；
利用第一所采样残余电压调整所述第二DAC输出电压信号以产生第一经调整DAC输出电压信号，其中所述第一经调整DAC输出电压信号是在不从所述SAR接收逼近的情况下产生的；
利用所述噪声整形电路系统从所述第一经调整DAC输出电压信号中采样第二残余电压；
产生具有零电压值的第三DAC输出电压信号；
利用第二所采样残余电压调整所述第三DAC输出电压信号以产生第二经调整DAC输出电压信号；以及
将所述第二经调整DAC输出电压信号转换成数字输出字。
10.根据权利要求9所述的方法，其特征在于，所述DAC包括：
并联耦合的多个二进制加权电容器的电容器阵列；以及
开关网络，其被配置成选择性地将所述二进制加权电容器中的每一者耦合到模拟电压输入、高压参考和低压参考，其中所述高压参考大于所述低压参考，其中所述第一DAC输出电压信号是通过所述开关网络将预定数目的所述二进制加权电容器耦合到所述高压参考而产生的，其中所述第二DAC输出电压信号是通过所述开关网络将所有的所述二进制加权电容器耦合到所述低压参考而产生的，其中所述低压参考耦合到接地参考。
CN202210571994.7A 2021-05-24 2022-05-24 带噪声整形的模数转换器 Pending CN115395954A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/328,740 2021-05-24
US17/328,740 US11424754B1 (en) 2021-05-24 2021-05-24 Noise-shaping analog-to-digital converter

Publications (1)

Publication Number Publication Date
CN115395954A true CN115395954A (zh) 2022-11-25

Family

ID=82930213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210571994.7A Pending CN115395954A (zh) 2021-05-24 2022-05-24 带噪声整形的模数转换器

Country Status (2)

Country Link
US (1) US11424754B1 (zh)
CN (1) CN115395954A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102479291B1 (ko) * 2021-07-09 2022-12-20 주식회사 키파운드리 아날로그 디지털 변환기 및 그의 동작 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880650B2 (en) 2008-09-30 2011-02-01 Freescale Semiconductor, Inc. Method and apparatus for testing data converter
US8510073B2 (en) 2009-12-01 2013-08-13 Qualcomm, Incorporated Real-time adaptive hybrid BiST solution for low-cost and low-resource ate production testing of analog-to-digital converters
US8477052B2 (en) 2011-04-05 2013-07-02 Freescale Semiconductor, Inc. Method and apparatus for self-test of successive approximation register (SAR) A/D converter
US9197240B1 (en) * 2014-07-10 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and circuit for noise shaping SAR analog-to-digital converter
US9425818B1 (en) * 2015-05-28 2016-08-23 Qualcomm Incorporated Noise shaping successive approximation register analog-to-digital converter
US10243577B1 (en) 2018-04-02 2019-03-26 Nxp Usa, Inc. Analog-to-digital converter (ADC) having calibration
TWI685207B (zh) 2018-10-19 2020-02-11 瑞昱半導體股份有限公司 三角積分調變器的校正方法與校正電路

Also Published As

Publication number Publication date
US11424754B1 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
US8587464B2 (en) Off-line gain calibration in a time-interleaved analog-to-digital converter
US9654135B2 (en) AD converter including a capacitive DAC
Kwak et al. A 15-b, 5-Msample/s low-spurious CMOS ADC
US7880650B2 (en) Method and apparatus for testing data converter
US7876254B2 (en) Data conversion circuitry having successive approximation circuitry and method therefor
KR0179466B1 (ko) 디지탈-아날로그 변환기 및 이를 구비한 집적회로와 디지탈-아날로그 신호 변환 방법
US7868796B2 (en) Self-calibrating data conversion circuitry and method therefor
Rapuano et al. ADC parameters and characteristics
US7733258B2 (en) Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor
US8754794B1 (en) Methods and apparatus for calibrating pipeline analog-to-digital converters
US7436338B2 (en) Current mode sigma-delta modulator
US20020186776A1 (en) Multi-bit delta-sigma analog-to-digital converter with error shaping
US7868795B2 (en) Data conversion circuitry with an extra successive approximation step and method therefor
JP6767715B2 (ja) Ａｄ変換器
JP6375119B2 (ja) アナログ−デジタル変換器のための低電力量子化器
EP3537609B1 (en) Method of applying a dither, and analog to digital converter operating in accordance with the method
JP4543209B2 (ja) デジタルディザを用いる多段変換器
US11239853B1 (en) Hybrid analog-to-digital converter with multi-domain signal processing
KR20160058140A (ko) 파이프라인식 연속 아날로그-투-디지털 변환기
US6891490B2 (en) Analog-to-digital converter with digital signal processing functionality to emulate many different sample frequencies, resolutions, and architectures
CN115395954A (zh) 带噪声整形的模数转换器
US6762707B2 (en) Programmable architecture analog-to-digital converter
US9793908B2 (en) Protection circuits for tunable resistor at continuous-time ADC input
US20050168370A1 (en) Reprogrammable distributed reference ladder for analog-to-digital converters
EP3675364B1 (en) Mismatch compensation in an analog-to-digital converter using reference path reconfiguration

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication