CN115380379A - 3d-nand存储器单元的堆叠 - Google Patents

3d-nand存储器单元的堆叠 Download PDF

Info

Publication number
CN115380379A
CN115380379A CN202180028127.2A CN202180028127A CN115380379A CN 115380379 A CN115380379 A CN 115380379A CN 202180028127 A CN202180028127 A CN 202180028127A CN 115380379 A CN115380379 A CN 115380379A
Authority
CN
China
Prior art keywords
silicon
layer
opening
memory stack
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180028127.2A
Other languages
English (en)
Inventor
越泽武仁
戚波
阿卜希吉特·巴苏·马尔利克
王慧圓
苏米特·辛格·罗伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN115380379A publication Critical patent/CN115380379A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了存储器器件及制造存储器器件的方法。描述了一种等离子体增强化学气相沉积(PECVD)方法以形成具有超过50层的存储器单元膜堆叠，作为3D‑NAND单元的替代物。存储器堆叠包括第一材料层及第二材料层的交替层。

Description

3D-NAND存储器单元的堆叠
技术领域
本公开内容的实施方式关于电子器件的领域及用于制造电子器件的方法及装置。更特定而言，本公开内容的实施方式提供了3D-NAND存储器单元及用于形成3D-NAND存储器单元的方法。
背景技术
半导体技术已飞速发展，器件尺寸随着技术的进步而缩小，以提供每个单位空间更快的处理及存储。在NAND器件中，主要目标之一是增加单位空间的存储，如此导致3DNAND器件的垂直尺寸或堆叠高度的增加。
具有氧化物与氮化物交替层的现有3D-NAND存储器堆叠需要替换金属栅极(replacement metal gate；RMG)工艺来构建字线。在3D-NAND器件中实现增加的垂直堆叠高度可能是有问题的。在存储器堆叠中使用氧化物及氮化物交替层的当前工艺的缺点在于存储器孔蚀刻工艺具有挑战性，导致存储器孔逐渐变细、弯曲及弓曲。
因此，在本领域中需要3D-NAND器件及用于形成具有改良的膜堆叠蚀刻工艺余量的3D-NAND器件的方法。
发明内容
本公开内容的一个或多个实施方式涉及形成器件的方法。在一个实施方式中，一种形成器件的方法包括：用等离子体处理基板的表面，该等离子体包括氨气(NH3)、氮气(N2)或氢气(H2)中的一种或多种；在基板上形成润湿层；从低沉积速率过渡到高沉积速率；及将基板暴露于至少一种前驱物，以沉积第一材料层及第二材料层的交替层的堆叠，从而形成存储器堆叠。
本公开内容的额外实施方式涉及半导体存储器器件。在一个实施方式中，半导体存储器器件包括：在器件的第一部分中的存储器堆叠，该存储器堆叠包括交替的第一材料层及第二材料层；该器件的第二部分中的存储器堆叠，该存储器堆叠包括交替的介电层及字线、延伸穿过存储器堆叠的多条位线、及从字线的顶表面延伸的字线隔离。
本公开内容的进一步实施方式涉及一种形成存储器器件的方法。在一个实施方式中，形成存储器器件的方法包括：形成穿过存储器堆叠的存储器通道，该存储器堆叠包括第一材料层及第二材料层的交替层；从存储器堆叠去除一个或多个第一材料层以形成第一开口；在第一开口中形成字线替换材料；从存储器堆叠去除一个或多个第二材料层以形成第二开口；在第二开口中形成介电层，该介电层具有气隙；及形成字线隔离。
附图说明
为详细理解本公开内容的上述特征，可参考实施方式对以上简要概述的本公开内容进行更具体的描述，其中一些实施方式在附图中示出。然而，应当注意，附图仅示出了本公开内容的典型实施方式，因此不应被认为是对其范围的限制，因为本公开内容可允许其他同等有效的实施方式。本文描述的实施方式是通过实例而非限制的方式在附图中示出的，在附图中，相同的附图标记表示相似的元件。
图1图示根据本文描述的实施方式形成存储器器件的方法的实施方式的流程图；
图2图示根据一个或多个实施方式的具有存储器堆叠的器件的横截面图；
图3图示根据一个或多个实施方式的基板的横截面图；
图4A图示根据一个或多个实施方式的形成开口后的基板的横截面图；
图4B图示根据一个或多个实施方式的图4A的基板的横截面图区域103；
图5A图示根据一个或多个实施方式的基板的横截面图；
图5B图示根据一个或多个实施方式的区域103的放大视图；
图6A图示根据一个或多个实施方式的基板的横截面图；
图6B图示根据一个或多个实施方式的区域103的放大视图；
图7A图示根据一个或多个实施方式的基板的横截面图；
图7B图示根据一个或多个实施方式的区域103的放大视图；
图8A图示根据一个或多个实施方式的基板的横截面图；
图8B图示根据一个或多个实施方式的区域103的放大视图；
图9图示根据一个或多个实施方式的狭缝图案化之后的基板的横截面图；
图10图示根据一个或多个实施方式在去除牺牲层之后的基板的横截面图；
图11A图示根据一个或多个实施方式的基板的横截面图；
图11B图标图11A的区域200的放大视图；
图12A图示根据一个或多个实施方式的基板的横截面图；
图12B图标图12A的区域200的放大视图；
图13A图示根据一个或多个实施方式的基板的横截面图；
图13B图标图13A的区域200的放大视图；
图14A图示根据一个或多个实施方式的基板的横截面图；
图14B图标图14A的区域200的放大视图；
图15图示根据一个或多个实施方式的基板的横截面图；和
图16图示根据一个或多个实施方式的基板的横截面图。
具体实施方式
在描述本公开内容的数个示例性实施方式之前，应当理解，本公开内容不限于以下描述中阐述的构造或工艺步骤的细节。本公开内容能够具有其他实施方式，并且能够以各种方式实践或执行。
具有氧化物及氮化物交替层的现有3D-NAND存储器堆叠需要替换金属栅极(replacement metal gate；RMG)工艺来构建字线。因为堆叠高度变得愈大，所以高深宽比(high aspect ratio；HAR)存储器孔蚀刻/填充工艺及应力控制变得愈加困难。
一个或多个实施方式有利地提供了一种等离子体增强化学气相沉积方法，以形成具有超过50层的存储器单元膜堆叠，作为3D-NAND单元的替代物。
图1图标用于形成存储器器件的示例性方法10的工艺流程图。本领域技术人员将认识到，方法10可包括所示的任何或所有工艺。此外，对于某些部分，单个工艺的顺序可改变。在不偏离本公开内容的情况下，方法10可从任何列举的工艺开始。参看图1，在操作15处，形成存储器堆叠。在操作20处，蚀刻硬掩模。在操作25处，例如存储器孔通道的开口被图案化到存储器堆叠中。在操作30处，沉积晶体管层。在操作35处，沉积层间电介质(interlayer dielectric；ILD)。在操作40处，存储器堆叠被狭缝图案化。在操作45处，可选地去除牺牲层。在操作50处，去除第一材料层。在操作55处，沉积金属栅极材料。在操作60处，去除第二材料层。在操作65处，沉积氧化硅层，并形成气隙。
图2-14B图示遵循针对图1中的方法10示出的处理流程的存储器器件100的一部分。
图2图示根据本公开内容的一个或多个实施方式的存储器器件100的初始或起始金属堆叠。在一些实施方式中，如图所示，图2所示的器件100在裸基板105上按层形成。图2的器件由基板105、半导体层110、牺牲层120、存储器堆叠130、氧化物层140及硬掩模142组成。
基板105可为本领域技术人员已知的任何合适的材料。如在本说明书及所附权利要求中所使用的，术语“基板”是指工艺作用于其上的表面或表面的一部分。本领域技术人员还将理解，除非上下文清楚地另有说明，否则对基板的引用可仅指基板的一部分。另外，在基板上沉积可指裸基板及其上沉积或形成有一个或多个膜或特征的基板。
本文所用的“基板”是指在制造工艺期间于其上执行膜处理的基板上形成的任何基板或材料表面。例如，取决于应用，可在其上执行处理的基板表面包括诸如硅、氧化硅、氮化硅、应变硅、绝缘体上硅(silicon on insulator；SOI)、掺碳氧化硅、非晶硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石的材料，及诸如金属、金属氮化物、金属合金及其他导电材料的任何其他材料。基板包括但不限于半导体晶片。基板可暴露于预处理工艺，以抛光、蚀刻、还原、氧化、羟基化、氮化、退火和/或烘烤基板表面。除了直接在基板本身的表面上进行膜处理之外，在本公开内容中，所公开的任何膜处理步骤还可在基板上形成的底层上进行，如下文更详细地公开，并且术语“基板表面”意欲包括如上下文所示的此种底层。因此，例如，当膜/层或部分膜/层已经沉积到基板表面上时，新沉积的膜/层的暴露表面成为基板表面。
半导体层110在基板105上。在一个或多个实施方式中，半导体层110也可被称为公共源极线。半导体层110可通过本领域技术人员已知的任何合适的技术形成，并且可由任何合适的材料制成，该材料包括但不限于多晶硅(poly-Si)。在一些实施方式中，半导体层110是由导电或半导体材料制成的公共源极线。在一些实施方式中，第一材料层132及第二材料层134堆叠下方的层可经改变以形成源极线触点。第一及第二层堆叠下方的任何结构变化都是可能的。
可选的牺牲层120可形成在半导体层110上，并且可由任何合适的材料制成。在一些实施方式中，牺牲层120在后续工艺中被去除及替换。在一些实施方式中，牺牲层120没有被去除，而是保留在存储器器件100内。在此种情况下，术语“牺牲层”具有包括永久层的扩展含义，并且可被称为导电层。在所示实施方式中，如下文进一步描述的，在操作45中去除牺牲层120。在一个或多个实施方式中，牺牲层120包括可相对于相邻的半导体层110及第一材料层132选择性去除的材料。
存储器堆叠130形成在牺牲层120上。所示实施方式中的存储器堆叠130包括多个交替的第一材料层132及材料层134。在一个或多个实施方式中，第一材料层132包括硅(Si)。在一个或多个实施方式中，第二材料层134包括硅锗(SiGe)。因此，在一些实施方式中，存储器堆叠130包括硅(Si)与硅锗(SiGe)的交替层。在其他实施方式中，第一材料层132包括硅(Si)或碳(C)中的一者或多者。在一个或多个实施方式中，第二材料层134包括硅锗(SiGe)、氧化硅(SiO)、氮化硅(SiN)、碳化硅(SiC)、硅磷(SiP)、硅氧磷(SiOP、磷硅玻璃(phosphosilicate glass；PSG))、氧硼化硅(SiOB、硼硅酸盐玻璃(borosilicate glass；BSG))、氮氧化硅(SiON)、氧碳化硅(SiOC)、硼化硅(SiB)、硼碳(BC)、氮化硼(BN)、碳化钨(WC)及钨碳化硼(WBC)中的一者或多者。在一个或多个实施方式中，第一材料层132及第二材料层134通过等离子体增强化学气相沉积(plasma enhanced chemical vapordeposition；PECVD)、物理气相沉积(physical vapor deposition；PVD)或外延沉积来沉积。该工艺可用于在包括电介质(包括但不限于氧化硅(SiO2))的任何基板上及半导体基板(包括但不限于硅(Si)或硅锗(SiGe))上的任何多层薄膜堆叠沉积，例如Si/SiGe。与物理气相沉积工艺或外延工艺相比，等离子体增强化学气相沉积工艺的优势是获得较好的产量、成本及个别薄膜特性的可调谐性。
虽然图2所示的存储器堆叠130具有五对交替的第一材料层132及材料层134，但本领域技术人员认识到此仅是为了说明的目的。存储器堆叠130可具有任意数量的交替的第一材料层132及材料层134。例如，在一些实施方式中，存储器堆叠130包括192对交替的第一材料层132及材料层134。在其他实施方式中，存储器堆叠130包括多于100对交替的第一材料层132及材料层134，或者多于200对交替的第一材料层132及材料层134，或者多于300对交替的第一材料层132及材料层134。
在一个或多个实施方式中，用以形成存储器堆叠130的等离子体增强化学气相沉积(PECVD)工艺包括用等离子体进行表面处理。换言之，在沉积第一材料层132及第二材料层134的交替层之前，用等离子体处理牺牲层120。等离子体可包含氨气(NH3)或氮气(N2)及氢气(H2)。不欲受理论约束，认为等离子体处理形成化学键，例如在表面形成Si-N-H化学键，因此硅烷(SiH4)或二硅烷(Si2H6)可更好地与表面化学键结合。
在用等离子体进行表面处理之后，在沉积之前形成均匀的润湿层。在一些实施方式中，润湿层包括与第一材料层132相同的材料。因此，在一个或多个实施方式中，润湿层包含硅(Si)。在其他实施方式中，润湿层包含碳(C)。在一个或多个实施方式中，硅润湿层产生核硅以协助膜沉积。
在硅润湿层形成之后，执行从低沉积速率向高沉积速率过渡的缓慢线性斜坡速率。随后，在等离子体条件下进行第一材料层132及第二材料层134的沉积。一些实施方式的等离子体增强化学气相沉积工艺包括将基板表面暴露于前驱物及共反应物。在一个或多个实施方式中，共反应物可包括一种或多种物种的混合物。在一个或多个实施方式中，共反应气体包括氩气(Ar)、氧气(O2)、氢气(H2)、氮气(N2)、氢气/氮气(H2/N2)及氨气(NH3)中的一种或多种。
在一个或多个实施方式中，个别交替层(第一材料层132及第二材料层134)可形成为任何合适的厚度。在一些实施方式中，每个第一材料层132的厚度大致相等。在一个或多个实施方式中，每个第一材料层132具有第一材料层厚度。在一些实施方式中，每个第一材料层132的厚度大致相等。就此而言，近似相等的厚度彼此相差在+/-5％之内。
在一些实施方式中，每个第二材料层134的厚度大致相等。在一个或多个实施方式中，每个第二材料层134具有第二材料层厚度。在一些实施方式中，每个第二材料层134的厚度大致相等。就此而言，近似相等的厚度彼此相差在+/-5％之内。在一个或多个实施方式中，第一材料层132具有在约0.5纳米至约30纳米的范围内的厚度，包括约1纳米、约3纳米、约5纳米、约7纳米、约10纳米、约12纳米、约15纳米、约17纳米、约20纳米、约22纳米、约25纳米、约27纳米及约30纳米。在一个或多个实施方式中，第二材料层134具有在约0.5至约40纳米的范围内的厚度，包括约1纳米、约3纳米、约5纳米、约7纳米、约10纳米、约12纳米、约15纳米、约17纳米、约20纳米、约22纳米、约25纳米、约27纳米及约30纳米。
参看图3，在一个或多个实施方式中，在方法10的操作20中，蚀刻硬掩模142以形成暴露第二材料层134的顶表面及至少一个侧壁的间隙150。间隙150的侧壁由氧化物层140及硬掩模142组成。可根据本领域技术人员已知的任何方法来蚀刻硬掩模142。
参看附图4A及图4B，在操作25处，在一个或多个实施方式中，穿过存储器堆叠130形成开口152。在一些实施方式中，开口152包括存储器孔通道。在一些实施方式中，打开开口152包括蚀刻及去除硬掩模142，蚀刻穿过间隙150、存储器堆叠130、牺牲层120并进入半导体层110。参看图4B，该图是区域103的放大视图，开口152具有延伸穿过存储器堆叠130的侧壁，从而暴露第一材料层132的表面138及第二材料层134的表面139。
在一个或多个实施方式中，牺牲层120具有暴露为开口152的侧壁的表面122。开口152延伸到半导体层110中达一段距离，以便开口152的侧壁表面112及底部114形成在半导体层110内。开口152的底部114可形成在半导体层110厚度内的任何点。在一些实施方式中，开口152延伸到半导体层110中的厚度在半导体层110厚度的约10％至约90％的范围内，或在约20％至约80％的范围内，或在约30％至约70％的范围内，或在约40％至约60％的范围内。在一些实施方式中，开口152延伸到半导体层110中的距离大于或等于半导体层110厚度的10％、20％、30％、40％、50％、60％、70％或80％。
图5A及图5B图示操作30，其中晶体管层165保形地沉积到邻近第一材料层132及第二材料层134的开口152中。晶体管层165可通过本领域技术人员已知的任何合适的技术来形成。在一些实施方式中，晶体管层165通过保形沉积工艺形成。在一些实施方式中，晶体管层165通过原子层沉积或化学气相沉积中的一种或多种形成。
在一个或多个实施方式中，晶体管层165的沉积大体上是保形的。如本文所用，“大体上保形”的层是指整体厚度大体上相同的层(例如，在侧壁的顶部、中部及底部及开口152的底部)。大体上保形的层厚度变化小于或等于约5％、2％、1％或0.5％。
参看图5B，该图是区域103的放大视图，在一个或多个实施方式中，晶体管层165包括阻挡氧化物层170(或第一氧化物层170)、第一氧化物层170上的氮化物陷阱层172、氮化物陷阱层172上的第二氧化物层174(或隧穿氧化物层174)及第二氧化物层174上的开口152中的多晶硅层170。在一个或多个实施方式中，阻挡氧化物层170、电荷陷阱氮化物(SiN)层174及隧穿氧化物层174沉积在开口152中、开口152的侧壁上或半导体层110上。在一个或多个实施方式中，在形成阻挡氧化物之前，可沉积高介电常数介电材料，例如氧化铝或氧化铪(即，阻挡层由高介电常数电介质及氧化硅组成)。
参看图6A及图6B，在一个或多个实施方式中，多晶硅(poly-Si)层176形成在邻近晶体管层165的开口152中。多晶硅层176可直接形成在晶体管层165上。多晶硅层176可通过本领域技术人员已知的任何合适的技术沉积，包括但不限于原子层沉积及化学气相沉积。在一些实施方式中，多晶硅层176经沉积为保形层，使得多晶硅层176形成在开口152的侧壁及暴露表面138、139、122、112及底部114上(参见图4B)。
多晶硅层176可具有任何合适的厚度，此取决于例如开口152的尺寸。在一些实施方式中，多晶硅层176的厚度在约0.5纳米至约50纳米的范围内，或在约0.75纳米至约35纳米的范围内，或在约1纳米至约20纳米的范围内。在一些实施方式中，多晶硅层176是连续膜。在一个或多个实施方式中，多晶硅层176以通心粉型形成，在隧穿氧化物层172上保形沉积，多晶硅层176的厚度在约1纳米至约20纳米的范围内。随后，开口152填充有介电材料178，例如但不限于氧化硅(SiO)。
图7A及图7B图示多晶硅(poly-Si)层176形成为柱塞的地方。
图8A及图8B图示方法10的操作35，其中层间电介质180沉积在氧化物层140及位线焊盘180的顶表面上。层间电介质(ILD)180可通过本领域技术人员已知的任何合适的技术来沉积。层间电介质180可包括本领域技术人员已知的任何合适的材料。在一个或多个实施方式中，层间电介质180是低介电常数电介质，其包括但不限于以下材料：例如二氧化硅、氧化硅、掺碳氧化物(carbon doped oxide；“CDO”)，例如掺碳二氧化硅、多孔二氧化硅(SiO2)、氮化硅(SiN)或其任意组合。尽管术语“氧化硅”可用于描述层间电介质180，但本领域技术人员将认识到，本公开内容不限于特定的化学计量。例如，术语“氧化硅”及“二氧化硅”皆可用来描述具有任何合适化学计量比的硅及氧原子的材料。对于本公开内容中列出的其他材料也是如此，例如氮化硅、氮氧化硅、氧化铝、氧化锆等。
图9图示方法10的操作40，其中存储器堆叠130经狭缝图案化以形成从层间电介质180的顶表面延伸到基板105的狭缝图案开口190。
图10图示方法10的操作45，其中第二材料层134(例如SiGe层)中的一者或多者，经去除以形成开口210及狭缝图案开口190。在一个或多个实施方式中，开口210的厚度t1在约1纳米至约50纳米的范围内，包括约5纳米、约7纳米、约10纳米、约12纳米、约15纳米、约17纳米、约20纳米、约22纳米、约25纳米、约27纳米、约30纳米、约32纳米、约35纳米、约37纳米、约40纳米、约42纳米、约45纳米、约47纳米及约50纳米。在一个或多个实施方式中，在去除第二材料层134(例如SiGe层)中的一者或多者时，第二材料层134(例如SiGe层)的第一侧暴露于狭缝图案开口190，且第二材料层134(例如SiGe层)的第一侧通过狭缝图案开口190暴露于蚀刻剂。
图11A-图12B图示方法10的操作50，其中半导体材料沉积在狭缝图案开口190及开口210中。图11A及图11B及图12A及图12B图示氧化铝层192及字线替换材料194沉积在开口210中。图11B及图12B分别为图11A及图12A的器件的一部分200的放大视图。在一个或多个实施方式中，字线替换材料194包括氮化物衬垫193(例如，氮化钛、氮化钽等)及块状金属195。在一个或多个实施方式中，块状金属195包括铜(Cu)、钴(Co)、钨(W)、铝(Al)、钌(Ru)、铱(Ir)、钼(Mo)、铂(Pt)、钽(Ta)、钛(Ti)或铑(Rh)中的一者或多者。在一个或多个实施方式中，块状金属195包括钨(W)。在其他实施方式中，块状金属195包括钌(Ru)。
图13A及图13B图示方法10的操作55，其中第一材料层132(例如Si层)中的一者或多者，经去除以形成开口215。在一个或多个实施方式中，开口215的厚度t2在约1纳米至约50纳米的范围内，包括约5纳米、约7纳米、约10纳米、约12纳米、约15纳米、约17纳米、约20纳米、约22纳米、约25纳米、约27纳米、约30纳米、约32纳米、约35纳米、约37纳米、约40纳米、约42纳米、约45纳米、约47纳米及约50纳米。在一个或多个实施方式中，在去除第一材料层132(例如Si层)中的一者或多者时，第一材料层132(例如，Si层)的第一侧暴露于狭缝图案开口190，且第一材料层132(例如，Si层)的第一侧通过狭缝图案开口190暴露于蚀刻剂。
图14A及图14B图示方法10的操作60，其中介电材料202沉积在开口215中。介电材料202可包括本领域技术人员已知的任何合适的介电材料。在一个或多个实施方式中，介电材料包括氧化硅(SiO)。在一个或多个实施方式中，当沉积介电材料202时，在开口215中形成气隙204。
图15图示方法10的操作70，其中形成了字线隔离235。介电材料202形成用于字线的隔离。狭缝图案开口190填充有填充材料230。填充材料230可为本领域技术人员已知的任何合适的材料。在一个或多个实施方式中，填充材料230包括介电材料或导体材料中的一种或多种。如本文所用，术语“介电材料”是指在电场中可极化的电绝缘体材料层。在一个或多个实施方式中，介电材料包括氧化物、掺碳氧化物、氧化硅(SiO)、多孔二氧化硅(SiO2)、氧化硅(SiO)、氮化硅(SiN)、氧化硅/氮化硅、碳化物、碳氧化物、氮化物、氮氧化物、碳氮氧化物、聚合物、磷硅酸盐玻璃、氟硅酸盐(SiOF)玻璃或有机硅酸盐玻璃(SiOCH)中的一种或多种。
字线隔离235穿过存储器堆叠130延伸足以端接于字线225的一者的距离。在一个或多个实施方式中，字线隔离235可包括本领域技术人员已知的任何合适的材料。在一个或多个实施方式中，字线隔离235包括金属、金属硅化物、多晶硅、非晶硅或EPI硅中的一种或多种。在一个或多个实施方式中，字线触点由N型掺杂剂或P型掺杂剂掺杂，以降低接触电阻。在一个或多个实施方式中，字线隔离235的金属选自铜(Cu)、钴(Co)、钨(W)、钛(Ti)、钼(Mo)、镍(Ni)、钌(Ru)、银(Ag)、金(Au)、铱(Ir)、钽(Ta)或铂(Pt)中的一者或多者。
图16图示根据一个或多个实施方式的半导体存储器器件。存储器器件100包括：在器件100的第一部分300中包括交替的第一材料层132(例如，硅(Si)层)及第二材料层134(例如，SiGe层)的存储器堆叠120。在器件100的第二部分400中包括交替的字线225及介电层202的存储器堆叠130。
在描述本文所讨论的材料及方法的上下文中(特别是在以下权利要求的上下文中)，术语“一”及“一个”及“该”及类似代表物的使用应被解释为涵盖单数及复数，除非本文另有说明或与上下文明显矛盾。除非本文中另有说明，否则本文中数值范围的叙述仅意欲用作分别提及落入该范围内的每个单独数值的速记方法，并且每个单独数值被并入说明书中，如同其在本文中被单独叙述一样。本文描述的所有方法可以任何合适的顺序执行，除非本文另有说明或者上下文明显矛盾。除非另有要求，否则任何及所有实例或示例性语言的使用(例如，“诸如”)仅仅是为了更好地说明材料及方法，而不是对范围进行限制。说明书中的任何语言都不应被解释为表示任何未主张保护的元素对于所公开的材料及方法的实践是必要的。
在整个说明书中，对“一个实施方式”、“某些实施方式”、“一个或多个实施方式”或“实施方式”的引用意味着结合该实施方式描述的特定特征、结构、材料或特性被包括在本公开内容的至少一个实施方式中。因此，在整个说明书的各个地方出现的诸如“在一个或多个实施方式中”、“在某些实施方式中”、“在一个实施方式中”或“在实施方式中”的短语不一定指本公开内容的相同实施方式。此外，在一个或多个实施方式中，特定特征、结构、材料或特性可以任何合适的方式组合。
尽管已经参考特定实施方式描述了本文的公开内容，但是应当理解，此些实施方式仅仅是本公开内容的原理及应用的说明。对于本领域技术人员而言显而易见的是，在不脱离本公开内容的精神及范围的情况下，可对本公开内容的方法及装置进行各种修改及变化。因此，本公开内容意欲包括在所附权利要求及其等同物的范围内的修改及变化。

Claims (20)

1.一种形成器件的方法，所述方法包含以下步骤：
用等离子体处理基板的表面，所述等离子体包括氨气(NH3)、氮气(N2)或氢气(H2)中的一者或多者；
在所述基板上形成润湿层；
从低沉积速率过渡到高沉积速率；和
将所述基板暴露于至少一种前驱物，以沉积第一材料层与第二材料层的交替层的堆叠，从而形成存储器堆叠。
2.如权利要求1所述的方法，进一步包括以下步骤：
形成穿过所述存储器堆叠的存储器通道；
从所述存储器堆叠去除一个或多个第一材料层以形成第一开口；
在所述第一开口中形成字线替换材料；
从所述存储器堆叠去除一个或多个第二材料层以形成第二开口；和
在所述第二开口中形成介电层。
3.如权利要求1所述的方法，其中所述基板的所述表面进一步包括半导体层及牺牲层中的一者或多者。
4.如权利要求1所述的方法，其中所述第一材料层包括硅(Si)或碳(C)中的一者或多者。
5.如权利要求1所述的方法，其中所述第二材料层包括硅锗(SiGe)、氧化硅(SiO)、氮化硅(SiN)、碳化硅(SiC)、硅磷(SiP)、硅氧磷(SiOP、PSG)、氧硼化硅(SiOB、BSG)、氮氧化硅(SiON)、碳氧化硅(SiOC)、硼化硅(SiB)、硼碳(BC)、氮化硼(BN)、碳化钨(WC)及钨碳化硼(WBC)中的一种或多种。
6.如权利要求1所述的方法，其中所述第一材料层包括硅(Si)，所述第二材料层包括硅锗(SiGe)。
7.如权利要求1所述的方法，其中去除所述一个或多个第一材料层的步骤进一步包括以下步骤：
穿过所述存储器堆叠形成狭缝图案开口，暴露的所述第一层的所述第一侧是所述狭缝图案开口；和
通过狭缝图案开口将所述第一层的所述第一侧暴露于蚀刻剂。
8.如权利要求1所述的方法，其中所述字线替换材料包括钨(W)、钼(Mo)、钽(Ta)、钌(Ru)、铌(Nb)、锇(Os)、锆(Zr)、铱(Ir)、铼(Re)、钛(Ti)等中的一种或多种。
9.如权利要求8所述的方法，其中所述字线替换材料包括钨。
10.如权利要求8所述的方法，其中所述字线替换材料进一步包括氮化物衬垫。
11.如权利要求1所述的方法，其中在所述第二开口中形成所述介电层的步骤包括将介电材料沉积到所述第二开口层中，其中在所述第二开口中形成气隙。
12.一种半导体存储器器件，包括：
在所述器件的第一部分中包括交替的第一材料层及第二材料层的存储器堆叠；
在所述器件的第二部分中的存储器堆叠，所述存储器堆叠包括：
交替的介电层及字线，
延伸穿过所述存储器堆叠的多条位线；和
从所述字线的顶表面延伸的字线隔离。
13.如权利要求12所述的器件，其中所述字线包括钨(W)、钼(Mo)、钽(Ta)、钌(Ru)、铌(Nb)、锇(Os)、锆(Zr)、铱(Ir)、铼(Re)、钛(Ti)中的一种或多种。
14.如权利要求12所述的器件，其中所述第一材料层包括硅(Si)及碳(C)中的一者或多者，并且所述第二材料层包括硅锗(SiGe)、氧化硅(SiO)、氮化硅(SiN)、碳化硅(SiC)、硅磷(SiP)、硅氧磷(SiOP、PSG)、氧硼化硅(SiOB、BSG)、氮氧化硅(SiON)、碳氧化硅(SiOC)、硼化硅(SiB)、硼碳(BC)、氮化硼(BN)、碳化钨(WC)及钨碳化硼(WBC)中的一者或多者。
15.如权利要求14所述的器件，其中所述第一材料层包括硅(Si)，且所述第二材料层包括硅锗(SiGe)。
16.如权利要求12所述的器件，其中所述介电层包括氧化硅并且包围气隙。
17.如权利要求12所述的器件，其中所述字线隔离包括铜(Cu)、钴(Co)、钨(W)、钛(Ti)、钼(Mo)、镍(Ni)、钌(Ru)、银(Ag)、金(Au)、铱(Ir)、钽(Ta)、铂(Pt)中的一者或多者。
18.一种形成存储器器件的方法，包括以下步骤：
形成穿过存储器堆叠的存储器通道，所述存储器堆叠包括第一材料层及第二材料层的交替层；
从所述存储器堆叠去除一个或多个第一材料层以形成第一开口；
在所述第一开口中形成字线替换材料；
从所述存储器堆叠去除一个或多个第二材料层以形成第二开口；
在所述第二开口中形成介电层，所述介电层具有气隙；和
形成字线隔离。
19.如权利要求18所述的器件，其中所述第一材料层包括硅(Si)或碳(C)中的一者或多者。
20.如权利要求18所述的器件，其中所述第二材料层包括硅锗(SiGe)、氧化硅(SiO)、氮化硅(SiN)、碳化硅(SiC)、硅磷(SiP)、硅氧磷(SiOP、PSG)、氧硼化硅(SiOB、BSG)、氮氧化硅(SiON)、碳氧化硅(SiOC)、硼化硅(SiB)、硼碳(BC)、氮化硼(BN)、碳化钨(WC)及钨碳化硼(WBC)中的一种或多种。
CN202180028127.2A 2020-04-16 2021-04-09 3d-nand存储器单元的堆叠 Pending CN115380379A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063010851P 2020-04-16 2020-04-16
US63/010,851 2020-04-16
US17/223,351 US20210327891A1 (en) 2020-04-16 2021-04-06 Stack for 3d-nand memory cell
US17/223,351 2021-04-06
PCT/US2021/026508 WO2021211361A1 (en) 2020-04-16 2021-04-09 Stack for 3d-nand memory cell

Publications (1)

Publication Number Publication Date
CN115380379A true CN115380379A (zh) 2022-11-22

Family

ID=78082074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180028127.2A Pending CN115380379A (zh) 2020-04-16 2021-04-09 3d-nand存储器单元的堆叠

Country Status (6)

Country Link
US (1) US20210327891A1 (zh)
JP (1) JP2023522626A (zh)
KR (1) KR20210128351A (zh)
CN (1) CN115380379A (zh)
TW (1) TW202144611A (zh)
WO (1) WO2021211361A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150303060A1 (en) * 2014-04-16 2015-10-22 Samsung Electronics Co., Ltd. Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same
US9419012B1 (en) * 2015-06-19 2016-08-16 Sandisk Technologies Llc Three-dimensional memory structure employing air gap isolation
KR102413766B1 (ko) * 2015-09-08 2022-06-27 삼성전자주식회사 비휘발성 메모리 장치 및 그의 제조 방법
US10014309B2 (en) * 2016-08-09 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells comprising a programmable charge storage transistor and arrays of elevationally-extending strings of memory cells comprising a programmable charge storage transistor
US10276379B2 (en) * 2017-04-07 2019-04-30 Applied Materials, Inc. Treatment approach to improve film roughness by improving nucleation/adhesion of silicon oxide
JP7211969B2 (ja) * 2017-04-27 2023-01-24 アプライド マテリアルズ インコーポレイテッド ３ｄ ｎａｎｄに適用するための低誘電率酸化物および低抵抗のｏｐスタック
US10141221B1 (en) * 2017-07-18 2018-11-27 Macronix International Co., Ltd. Method for manufacturing three dimensional stacked semiconductor structure and structure manufactured by the same
US10290647B2 (en) * 2017-09-26 2019-05-14 Sandisk Technologies Llc Three-dimensional memory device containing structurally reinforced pedestal channel portions and method of making the same
US10256247B1 (en) * 2018-02-08 2019-04-09 Sandisk Technologies Llc Three-dimensional memory device with silicided word lines, air gap layers and discrete charge storage elements, and method of making thereof

Also Published As

Publication number Publication date
JP2023522626A (ja) 2023-05-31
KR20210128351A (ko) 2021-10-26
TW202144611A (zh) 2021-12-01
WO2021211361A1 (en) 2021-10-21
US20210327891A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
US9799670B2 (en) Three dimensional NAND device containing dielectric pillars for a buried source line and method of making thereof
CN109791932B (zh) 具有漏极选择级隔离结构的三维存储器器件及其制造方法
US10515907B2 (en) Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same
US10355139B2 (en) Three-dimensional memory device with amorphous barrier layer and method of making thereof
EP3314634B1 (en) Metal oxide blocking dielectric layer for three-dimensional memory devices
US10014316B2 (en) Three-dimensional memory device with leakage reducing support pillar structures and method of making thereof
US9831266B2 (en) Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
US9748174B1 (en) Three-dimensional memory device having multi-layer diffusion barrier stack and method of making thereof
US10868025B2 (en) Three-dimensional memory device including replacement crystalline channels and methods of making the same
US20230157004A1 (en) 3-d dram structures and methods of manufacture
US10515897B2 (en) Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same
JP2005512326A (ja) 非平坦性の影響を最小限にするトランジスタ金属ゲート構造および製造方法
CN114078861A (zh) 形成设备的方法以及有关设备、存储器装置及电子系统
US20200020540A1 (en) Cyclic Selective Deposition for Tight Pitch Patterning
US11972954B2 (en) Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
CN109860054A (zh) 一种半导体结构及其形成方法
US20210327891A1 (en) Stack for 3d-nand memory cell
CN115527935A (zh) 半导体装置及其制造方法
CN115461865A (zh) 三维间距倍增
TWI837494B (zh) 用於3d nand之選擇閘極隔離
WO2019221797A1 (en) Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same
US20220059555A1 (en) Selection gate separation for 3d nand
US11638377B2 (en) Self-aligned select gate cut for 3D NAND
US11652106B2 (en) Semiconductor device and method for making the same
US20220208788A1 (en) Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination