CN115378564B - 具有抖动补偿时钟和数据恢复的pam-4接收器 - Google Patents

具有抖动补偿时钟和数据恢复的pam-4接收器 Download PDF

Info

Publication number
CN115378564B
CN115378564B CN202210541372.XA CN202210541372A CN115378564B CN 115378564 B CN115378564 B CN 115378564B CN 202210541372 A CN202210541372 A CN 202210541372A CN 115378564 B CN115378564 B CN 115378564B
Authority
CN
China
Prior art keywords
signal
jitter
delay line
pam
control voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210541372.XA
Other languages
English (en)
Other versions
CN115378564A (zh
Inventor
俞捷
王力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong University of Science and Technology HKUST
Original Assignee
Hong Kong University of Science and Technology HKUST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Kong University of Science and Technology HKUST filed Critical Hong Kong University of Science and Technology HKUST
Publication of CN115378564A publication Critical patent/CN115378564A/zh
Application granted granted Critical
Publication of CN115378564B publication Critical patent/CN115378564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays
    • H04L43/087—Jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • H03M7/165—Conversion to or from thermometric code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

提供了一种具有抖动补偿时钟和数据恢复的PAM‑4接收器。所述接收器包含一阶延迟锁定环路(DLL)，所述一阶DLL采用支持40MHz抖动跟踪带宽和静态相位偏斜消除的二位元式相位检测器(BBPD)和压控延迟线(VCDL)电路。一个使用1/4速率参考时钟的二阶宽带锁相环路(WBPLL)提供多相时钟生成，且保证足够低的输入到输出多相时钟间时延。为了抑制随之而来的抖动传递，抖动补偿电路(JCC)通过检测DLL环路滤波器电压(VLF(s))信号来获取抖动传递的幅度和频率信息，且生成等幅反相的环路滤波器电压信号，标示为VLFINV(s)。所述VLFINV(s)调制一组互补VCDL(C‑VCDL)以减弱恢复的时钟和数据两者上的抖动传递。使用提供的接收器，在‑3dB拐点频率为40MHz的情况下，从DC到4MHz可支持高达60％的抖动补偿比。

Description

具有抖动补偿时钟和数据恢复的PAM-4接收器
技术领域
本发明总体来说涉及抖动补偿时钟和数据恢复，且更具体地，涉及具有抖动补偿时钟和数据恢复的四电平脉冲幅度调制(PAM-4)接收器。
背景技术
在例如5G通信、云服务、自主车辆、深度神经网络和8K显示面板等数据密集型应用激增的推动下，从处理器到处理器以及从处理器到芯片外存储器的高速低功率数据移动成为高性能计算系统中至关重要的问题。处理器I/O带宽的爆炸性增长需要具有例如四电平脉冲幅度调制(PAM-4)的先进信令方案的大规模低功率链路。当在具有PAM-4信令的情况下数据速率达到50Gb/s/通道以上时，信号质量变得越来越容易受到从信道和电路两者产生的抖动的影响。因此，时钟分布电路需要额外的设计工作来处理抖动问题且确保稳固的系统同步。
源同步I/O在芯片到芯片互连中是一种很有吸引力的技术，这归因于它在频率恢复方面的低时延和高可靠性、宽抖动容限带宽和实施简单性。图1A示出由差分时钟通道和差分数据通道组成的广泛采用的源同步I/O架构。在时钟通道中，在时钟信号通过信道从传输器(Tx)传输之后，缓冲器(Buf)和占空比校正(DCC)块再现高质量时钟以用于数据信号采样。注入锁定振荡器(IJO)或多相锁相环路(MPLL)使用再现的时钟作为参考，且生成四相或八相(4-PH/8-PH)时钟。相位内插器(PI)通过在多相时钟之间进行内插以使解码器和去串行化块同步来生成最终采样时钟。
为了实现稳固的同步，需要谨慎处理时钟分布电路中的若干抖动和相位偏斜相关问题。首先，数据相位和时钟相位通常在源同步I/O中的传输器输出处精确地对准。时钟与数据之间的相关抖动可由宽带MPLL或IJO恰当地调节。然而，数据通道与时钟通道之间的时延差会引起均衡数据与来自Buf和DCC的再现时钟之间的相位偏斜。由来自信道、均衡器(EQ)、Buf、DCC、IJO/MPLL和PI的延迟引起的未折叠相位偏斜可达到若干UI。其次，除了相位偏斜之外，数据与时钟之间存在不相关抖动。对于电互连，不相关抖动来源于接地和电源噪声、温度漂移、前端电路闪烁噪声、信道耦合和电磁干扰(EMI)。对于光学互连，不相关抖动主要归因于光检测器和前端电路的噪声。第三，即使充分跟踪了这些不相关抖动，恢复的时钟信号CLKREC和数据信号DATAREC上的抖动传递仍可能在与随后数字处理系统上的本地时钟同步时引起错误。对于大规模并行通信，不相关抖动因通道而异，这也对同步的一大挑战。
针对先前所提及的挑战和问题，已经有各种解决方案的报告。举例来说，可采用延迟锁定环路(DLL)进行多相时钟生成，并采用具有粗相选择和细相选择的PI来消除时钟与数据之间的偏斜。为了避免DLL因压控延迟线(VCDL)不对称而产生的多相时钟不匹配，可使用IJO进行全局I/Q相位生成，使用恰当的虚拟和频率校准技术进行更好的相位匹配，随后使用PI或本地IJO进行相位偏斜消除。还可采用数据路径中的数字控制延迟线或时钟路径中的IJO，作为利用源同步定时方案进行并行光学互连的去偏斜方法。尽管上述方法恰当地处理由通道时延的差异引起的静态相位偏斜，但仍未对数据与时钟之间的不相关抖动进行跟踪。窄抖动容限幅度和带宽可能对解码电路带来压力。
另一方面，时间到时间相位更新、时钟和数据对准(CDA)以及时钟和数据恢复(CDR)等各种技术亦被提出来支持充分的抖动跟踪，如图1B中所示。通过每50ms更新同步时钟相位，使用基于电流积分的相位旋转器来处理静态相位偏斜和抖动两者。等效的20Hz带宽可跟踪由缓慢功率和温度漂移引起的抖动。在采用具有alexander相位检测器的128HzCDR环路时支持类似功能。可使用具有继电器型相位检测器和PI的低带宽CDA环路来调整背景技术中的采样相位。分别呈现使用PI的1MHz波特速率CDR、4MHz波特速率CDR和5～10MHz双路径CDR(从抖动容限测量结果读取CDR带宽)。然而，到目前为止，所报告的抖动容限带宽已被限制在低于20MHz，并且CLKREC和DATAREC上不希望出现的抖动传递仍然是一项挑战。
可使用抖动容限和抖动传递去耦技术来支持宽抖动容限带宽，其中抑制抖动传递到每个通道的恢复的时钟和数据。提出了由宽带DLL和窄带PLL组成的双环路配置以实现抖动容限和抖动传递带宽去耦。具有用于数据和边缘采样的可调整环路带宽的低通环路滤波器证明在40Gb/s 1/4速率接收器(Rx)架构下实现宽20MHz抖动容限带宽和窄4MHz抖动传递带宽。但是，先前所报告的方法可能仅将抖动传递带宽变窄到几MHz，不足以充分滤除来自电源和接地噪声、温度漂移以及CMOS装置闪烁噪声的较低频抖动。另外，抖动容限和抖动传递去耦技术仅在低于50Gb/s的数据速率下利用非归零(NRZ)Rx架构实施。
图2示出常规CDR架构以用于比较。如图2中所示，输入信号上的抖动Φin(s)和静态相位通过二位元式相位检测器(BBPD)和电荷泵(CP)按比例转换成环路滤波器电压VLF(s)。VLF(s)调制VCDL以生成恢复时钟CLKREC，所述恢复时钟接着对输入NRZ信号进行采样和解码以产生恢复数据DATAREC。因此，DLL带宽内的输入抖动直接传递到CLKREC和DATAREC两者。
发明内容
为了解决上文所提及的挑战，本发明在40nm CMOS技术中提供了具有抖动补偿CDR(JCCDR)的源同步60Gb/s 1/4速率PAM-4接收器，从而实现宽抖动容限带宽(40MHz)和超低抖动传递(<-8dB)。
根据本发明的一个方面，所提供的PAM-4接收器包含一阶延迟锁定环路(DLL)，所述一阶DLL采用支持40MHz抖动跟踪带宽和静态相位偏斜消除的二位元式相位检测器(BBPD)和压控延迟线(VCDL)电路。使用1/4速率参考时钟的二阶宽带锁相环路(WBPLL)提供多相时钟生成，且保证足够低的输入到输出多相时钟间时延。为了抑制随之而来的抖动传递，抖动补偿电路(JCC)通过检测DLL环路滤波器电压(VLF(s))信号来获取抖动传递幅度和频率信息，且生成等幅反相的环路滤波器电压信号，标示为VLFINV(s)。所述VLFINV(s)调制一组互补VCDL(C-VCDL)以减弱恢复的时钟和数据两者上的抖动传递。
使用本发明提供的PAM-4接收器，在-3dB拐点频率为40MHz的情况下，从DC到4MHz可支持高达60％的抖动补偿比。因此，本发明为源同步I/O中的三个挑战提供了解决方案，包含时钟相位去偏斜、宽带抖动容限和抖动传递衰减。
附图说明
参考附图，从以下详细描述可容易理解本公开的各方面。所述图示可能未必按比例绘制。也就是说，为了论述清楚，各种特征的尺寸可任意增大或减小。由于制造工艺和公差，本公开中的工艺再现与实际设备之间可能存在区别。可在整个图式和具体实施方式中使用共同参考标号来指示相同或类似组件。
图1A示出常规源同步I/O架构；
图1B示出支持抖动跟踪的常规时钟和数据恢复(CDR)架构；
图2示出另一常规CDR架构；
图3示出根据本发明的一些实施例的具有抖动补偿时钟和数据恢复(JCCDR)的PAM-4接收器的电路框图；
图4示出根据本发明的一些实施例的连续时间线性均衡器(CTLE)的示例性电路图；
图5A示出根据本发明的一些实施例的宽带锁相环路(WBPLL)的示例性电路图；并且图5B示出宽带锁相环路(WBPLL)的更详细示例性电路图；
图6示出根据本发明的一些实施例的数据解码器的示例性电路图；
图7示出根据本发明的一些实施例的边缘检测器的示例性电路图；
图8示出根据本发明的一些实施例的对时钟PH-0、90处的数据信号和时钟PH-45处的边缘信号进行解码的定时图；
图9示出根据本发明的一些实施例的重定时器的示例性电路图；
图10示出根据本发明的一些实施例的延迟锁定环路(DLL)的示例性电路图；
图11示出用于接收相位PH-0、45和90处的时钟信号的示例性二位元式相位检测器(BBPD)逻辑电路以及其早/晚指示信号的对应转变图；
图12示出根据本发明的一些实施例的压控延迟线(VCDL)电路的示例性电路图；
图13示出根据本发明的一些实施例的压控延迟单元的示例性电路图；
图14示出根据本发明的一些实施例的抖动补偿电路(JCC)的示例性电路图；
图15示出根据本发明的一些实施例的互补信号发生器(CSG)的示例性电路图；
图16示出根据本发明的一些实施例的核心放大器(AMP)的示例性电路图；
图17A示出根据本发明的一些实施例的逐次逼近寄存器(SAR)模数转换器(ADC)的示例性电路图；
图17B示出根据本发明的一些实施例的比较器(CMP)的示例性电路图；
图17C示出根据本发明的一些实施例的再现(RG)电路的示例性电路图；
图17D示出根据本发明的一些实施例的SAR逻辑单元的示例性电路图；
图17E示出根据本发明的一些实施例的R-2R数模转换器(DAC)的示例性电路图；
图18示出SAR-ADC的操作过程的定时图；
图19示出根据本发明的一些实施例的互补VCDL(C-VCDL)电路的示例性电路图；
图20示出根据本发明的一些实施例的互补压控延迟单元的示例性电路图；
图21示出根据本发明的一些实施例的支持1/4速率PAM-4操作的示例性JCCDR架构；并且
图22示出根据本发明的一些实施例的具有用于改进布局匹配的虚设物的VCDL和一组三个C-VCDL的示例性电路图。
具体实施方式
在以下描述中，将阐述本公开的优选实例作为实施例，所述实施例应被视为说明性的而非限制性的。可以省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使所属领域的技术人员能够在不进行不当实验的情况下实践本文中的教示。
图3是根据本发明的一些实施例的具有抖动补偿时钟和数据恢复(JCCDR)的PAM-4接收器100的电路框图。如图所示，PAM-4接收器100可包括两级连续时间线性均衡器(CTLE)110、宽带锁相环路(WBPLL)120、数据解码器130、边缘检测器140、重定时器150、延迟锁定环路(DLL)160和抖动补偿电路(JCC)170。
CTLE 110实施为接收器100的前端以补偿中度信道损耗，且被配置成均衡PAM4输入数据信号(DATAIN)。参考图4，在一些实施例中，CTLE 110可具有R-C源极退化和电感器并联峰化架构，所述R-C源极退化和电感器并联峰化架构包含差分并联峰化电感器L、一对漏极电阻器RD1,2、退化电容器(或源极电容器)Cs和退化电阻器(或源极电阻器)Rs。在一些实施例中，退化电容器Cs和漏极电阻器RD1,2可调整以实现2.5～11dB峰化和4dB增益调谐范围。
返回参考图3。WBPLL 120可被配置成接收和锁定到四分之一速率延迟锁定时钟信号CLKDLL以生成具有等相位间隔分布的多个采样时钟信号CLKREC。多个采样时钟信号CLKREC可包含相位间隔为360°/N的N个数据采样时钟信号CLKREC_DATA，其中N为正偶数。多个采样时钟信号CLKREC可进一步包含与N个数据采样时钟信号交错的相位间隔为360°/(N/2)的N/2个边缘采样时钟信号CLKREC_EDGE。举例来说，多个采样时钟信号可包含相位间隔为90°的4个数据采样时钟信号(例如，相位0°、90°、180°和270°处的时钟信号，分别标示为CLKREC,PH-0、CLKREC,PH-90、CLKREC,PH-180和CLKREC,PH-270)和相位间隔为180°的2个边缘采样时钟信号(例如，相位45°和225°处的时钟信号，分别标示为CLKREC,PH-45和CLKREC,PH-225)。
参考图5A，在一些实施例中，WBPLL 120可包括：压控振荡器(VCO)，其被配置成基于振荡器控制电压信号生成多个采样时钟信号CLKREC；相位频率检测器(PFD)，其被配置成检测生成的采样时钟信号(CLKREC)相对于延迟锁定时钟信号(CLKDLL)的相位差，且产生相位差信号；电荷泵(CP)和环路滤波器(LF)，其被配置成将相位差信号转换成振荡器控制电压信号。
在一些实施例中，可利用XOR相位检测器来实现相位差检测，所述XOR相位检测器在CLKREC和CLKDLL的状态彼此不同时产生高电压电平信号，且在CLKREC和CLKDLL的状态彼此相同时产生低电压电平信号(通常等于0V)。
参考图5B，在一些实施例中，VCO可以是包含一个或多个(例如，四个)延迟单元和用于频率控制的可调整外部电流源的多级环形振荡器。与例如IJO和DLL等其它多相时钟生成技术相比，WBPLL因环形振荡器的固有对称性而造成轻微的相位不匹配。WBPLL使用同步1/4速率参考时钟，且产生具有相同频率的8-PH输出时钟作为输入。归功于高频参考时钟，WBPLL可支持宽环路带宽而无稳定性问题，这有益于较快锁定、较高环形振荡器相位噪声抑制和较低VCO功耗。
在一些实施方案中，WBPLL的输出时钟频率可具有3.75到7.5GHz的调谐范围以支持30到60G/s PAM-4操作。WBPLL带宽设置在400MHz以确保其相位和频率更新可比四分之一速率延迟锁定时钟信号CLKDLL快得多地稳定，所述四分之一速率延迟锁定时钟信号的带宽被设计为40MHz以获得较好的抖动容限。400MHz PLL带宽还支持宽带相关抖动跟踪以及模式相关的不相关抖动滤波。
返回参考图3。数据解码器130可被配置成利用N个数据采样时钟信号CLKREC_DATA(例如，CLKREC,PH-0/90/180/270)对均衡数据信号DATAEQU进行解码，以恢复最高有效位(MSB)信号(MSBREC)和最低有效位(LSB)信号(LSBREC)。
参考图6，在一些实施例中，数据解码器130可包含：校准电路，其被配置成校准PAM4输入数据信号处的电压偏移；N个采样保持(S/H)电路(未示出)，其被配置成分别利用N个数据采样时钟信号CLKREC_DATA对均衡数据信号DATAEQU进行采样以获得N个数据样本；数模转换器(DAC)，其被配置成生成三个决策阈值电压电平；3电平限幅器电路，其可包含三个StrongARM比较器(CMP)，其被配置成通过将N个数据样本中的每一个与三个决策阈值电压电平进行比较而将N个数据样本中的每一个解调成温度计编码位流；以及编码转换器，其被配置成将温度计编码位流转换成二进制编码位流，所述二进制编码位流包含构成恢复MSB信号(MSBREC)的MSB位流和构成恢复LSB信号(LSBREC)的LSB位流。
举例来说，可以由四个S/H电路利用PH-0/90/180/270CLKREC信号对输入PAM-4信号进行采样和去串行化。接下来，使用三个StrongARM CMP利用由6位电流模式DAC生成的个别参考电压对所采样信号进行解码，以用于对顶部、中间和底部数据眼进行限幅。使用6位DAC作为校准电路，在启动后校准StrongARM CMP的输入MOSFET装置处的偏移。接着将解码的4×3位温度计代码(Tcode)转换成4×2位二进制代码(Bcode)作为MSBREC和LSBREC。
返回参考图3。边缘检测器140可被配置成利用N/2个边缘采样时钟信号CLKREC_EDGE检测均衡数据信号DATAEQU的边缘信息以生成边缘信息信号EDGE；
参考图7，在一些实施例中，边缘检测器140可包括：N/2个S/H电路，其被配置成利用N/2个边缘采样时钟信号CLKREC_EDGE对均衡数据信号DATAEQU上的边缘进行采样以获得N/2个边缘信息样本；以及比较器(CMP)，其被配置成通过比较N/2个边缘信息样本中的每一个与决策阈值电压电平来生成边缘信息信号。举例来说，可由PH-45/225CLKREC信号定时的两个额外S/H和CMP检测PAM-4信号边缘信息。
图8示出对时钟PH-0、90处的数据信号和时钟PH-45处的边缘信号进行解码的定时图。相同定时序列适用于时钟PH-180、270和225上的数据和边缘解码。在PH-0、90和45的第一上升沿处，对数据和边缘信号进行采样且将所述数据和边缘信号保持在采样电容器上。在随后的下降沿上，使用具有三个参考电平的CMP对数据和边缘信号进行解码。解码数据信号呈Tcode格式，其在第二时钟上升沿处被转换成Bcode格式。解码数据和边缘信息通过时钟PH-225同步，然后被发送到DLL 160以用于相位检测。
返回参考图3。重定时器150可被配置成使恢复数据信号(即，恢复的MSB和LSB信号，MSBREC和LSBREC)和恢复边缘信息信号EDGE同步。
参考图9，在一些实施例中，重定时器150可包括一个或多个D型触发器(DFF)重定时电路。DFF被配置成通过单个时钟(例如，CLK PH-225)同步以分别生成同步的MSBRECSYN、LSBRECSYN和EDGESYN。
返回参考图3。DLL 160可被配置成：检测输入PAM-4信号相对于采样时钟信号CLKREC的相位偏斜；基于检测到的相位偏斜产生延迟线控制电压信号VLF(s)；并且基于延迟线控制电压信号VLF生成延迟锁定时钟信号CLKDLL。
延迟线控制电压信号VLF(s)由用于固定锁定定时点的DC分量VLFDC和用于跟踪高频抖动的AC分量VLFAC组成。通常，VLFDC在0.15V到0.85V的范围内变化，而VLFAC展现数十mV的幅度和40MHz内的带宽。
参考图10，在一些实施例中，DLL 160可包括：二位元式相位检测器(BBPD)，被配置成检测输入PAM-4信号相对于采样时钟信号CLKREC的相位偏斜以生成相位偏斜信号；电荷泵(CP)和电容器-电阻器-电容器(C-R-C)环路滤波器(LF)，其被配置成将相位偏斜信号转换成延迟线控制电压信号VLF；以及压控延迟线(VCDL)电路，其被配置成基于延迟线控制电压信号VLF(s)和输入时钟信号CLKIN生成延迟锁定时钟信号CLKDLL。
在一些实施方案中，CP可具有50～100uA的输出电流。由于CP电流的开/关切换可引起相对较大的电源变化，因此C-R-C环路滤波器对CP电源和VCDL电源的变化去耦。VLF(s)调节VCDL以生成CLKDLL，所述CLKDLL跟踪来自输入PAM-4信号的抖动。
DLL 160可进一步包括缓冲器(Buf)电路和占空比校正(DCC)电路，所述DCC电路被配置成校正输入时钟信号CLKIN的占空比且将输入时钟信号从单端时钟信号转换成差分时钟信号。
图11示出用于接收相位PH-0、45和90处的时钟信号的示例性BBPD逻辑电路以及其早/晚指示信号的对应变换图。相同电路还用于PH-180、225和270。如图所示，当两个连续时钟循环的上升沿上的MSB和LSB数据两者都彼此不同时，BBPD仅产生晚和早信号。举例来说，BBPD可通过比较两个连续MSBREC、LSBREC信号与其间的一个EDGE信号的状态来产生1位时钟早/晚指示信号以作为相位偏斜信号；当MSBREC/LSBREC-EDGE-MSBREC/LSBREC的状态为1/1-0-0/0或0/0-1-1/1时，产生时钟早信息。当MSBREC/LSBREC-EDGE-MSBREC/LSBREC的状态为1/1-1-0/0或0/0-0-1/1时，产生时钟晚信息。其它状态被滤除且不用于相位检测。
参考图12，在一些实施例中，VCDL电路可包含：一个或多个压控延迟单元，其用以产生与检测到的相位偏斜成比例的延迟时间，以生成延迟锁定时钟信号CLKDLL；以及占空比校正(DCC)块，其包括用于校正占空比的交叉耦合的PMOS对。
参考图13，在一些实施例中，压控延迟单元中的每一个可由作为输入装置的一对NMOS和作为输出装置的一对PMOS组成以产生延迟输出信号，即，延迟锁定时钟信号CLKDLL，所述延迟锁定时钟信号相对于输入时钟信号CLKIN具有与延迟线控制电压信号VLF(s)成比例的延迟时间。
返回参考图3。抖动补偿电路JCC 170可被配置成利用反相延迟线控制电压信号VLFINV(s)补偿来自PAM4输入数据信号的抖动传递，以生成抖动补偿后的恢复时钟信号CLKRECJC、抖动补偿后的恢复LSB信号LSBRECJC和抖动补偿后的恢复MSB信号MSBRECJC。
参考图14，在一些实施例中，JCC 170可包括：锁定检测器；互补信号发生器(CSG)，其被配置成将延迟线控制电压信号转换成反相延迟线控制电压信号VLFINV；以及多个互补VCDL(C-VCDL)电路。由CSG产生的反相延迟线控制电压信号VLFINV(s)可与延迟线控制电压信号VLF(s)具有相同的DC电平和AC幅度，但具有相反的AC相位。VLFINV(s)的DC电平，标示为VLFINVDC，固定成接近VLFDC，其中由核心AMP的不充分增益和ADC非线性引起的误差可忽略。
参考图15，在一些实施例中，CSG可包含：时钟控制单元，其被配置成划分控制时钟信号CLKREC,CTRL(例如，PH-135处的时钟信号)达合适数目的次数(例如，128次)；电压跟随器，其被配置成缓冲延迟线控制电压信号VLF(s)以产生缓冲延迟线控制电压信号VLFBuf(s)；逐次逼近寄存器(SAR)模数转换器(ADC)，其与划分后的控制时钟信号同步且被配置成量化缓冲延迟线控制电压信号VLFBuf(s)，从而获得DC电平且产生模拟延迟线控制电压VLFDAC以用于跟踪DC电平；以及反相跟随器，其被配置成接收模拟延迟线控制电压VLFDAC和延迟线控制电压信号VLF(s)以产生反相延迟线控制电压信号VLFINV(s)。
在一些实施例中，电压跟随器可包含具有作为单位增益反馈连接的轨对轨输入和输出的第一核心放大器(AMP)。也就是说，第一核心放大器可具有连接在AMP的输出与AMP的反相输入之间的负单位增益反馈环路，以便生成单位增益。
在一些实施例中，反相跟随器可包括：第二核心放大器(AMP)，其具有负反馈环路，所述负反馈环路形成有耦合在第二放大器的输出与第二放大器的反相输入之间的反馈电阻器Rfb；以及输入电阻器Rin，其耦合到第二放大器的反相输入。反馈电阻器Rfb和输入电阻器Rin被设置成具有相同的电阻(通常等于10KΩ)，以便生成反相单位增益(即，接近1的反相增益)。
在一些实施例中，SAR-ADC可包含：比较器(CMP)和再生电路(RG)，其被配置成在第一输入端子处接收缓冲延迟线控制电压信号VLFBuf(s)；SAR逻辑电路，其耦合到比较器的输出且被配置成提供数字输出；以及数模转换器(DAC)(例如，R-2R DAC)，其被配置成从SAR逻辑电路接收数字输出，将数字输出转换成模拟延迟线控制电压VLFDAC(s)，并且将模拟延迟线控制电压VLFDAC(s)反馈到比较器的第二输入端子。因而，在从锁定检测器接收到启用信号VENABLE后，SAR-ADC可开始操作以检测、再现和维持R-2R DAC上的VLFBuf的DC电平作为VLFDAC，所述VLFDAC可被设计以通常小于7mV的误差跟踪VLFDC。
图16示出用于实施第一核心AMP和第二核心AMP中的每一个的2级放大器的示例性架构。如图所示，2级放大器可具有PMOS和NMOS作为输入装置以支持轨对轨输入和输出范围，所述轨对轨输入和输出范围完全覆盖VLFDC范围，例如，从0.25V到0.85V。
图17A示出8位SAR-ADC的示例性框图，所述8位SAR-ADC由具有如图17C中所示的再生电路(RG)电路的如图17B中所示的StrongARM比较器(CMP)、8位SAR逻辑和8位R-2R基于梯级的DAC组成。
8位SAR逻辑电路由八个相同SAR逻辑单元组成。如图17D中所示，每个SAR逻辑单元包含两个序列控制D触发器(SDFF)和一个编码DFF(CDFF)以产生用于对应R-2R单元的开关控制位。
如图17E中所示，R-2R DAC直接使用VDD和VSS作为参考电平以覆盖整个VLFDC范围。
图18示出8位SAR ADC的操作过程的定时图。SAR ADC的原理为将每个DAC控制位依次预设为1作为预测值，然后在将预测值与输入进行比较之后更新控制位。每个SAR-ADC单元的操作花费两个时钟循环。在第一时钟循环中，CDFF将R-2R单元控制位设置(S)为1以用于预测。StrongARM CMP在时钟上升沿处开始比较过程，且在随后的时钟下降沿处复位。由RG电路将CMP产生的归零(RZ)代码转换成NRZ格式。在第二时钟循环中，利用CMP比较结果更新(U)CDFF输出。
返回参考图14。多个C-VCDL电路可包含：第一C-VCDL电路，其被配置成基于反相延迟线控制电压信号VLFINV(s)补偿传递到恢复时钟信号(CLKREC)的输入抖动以生成抖动补偿后的恢复时钟信号(CLKRECJC)；以及第二C-VCDL电路，其被配置成基于反相延迟线控制电压信号(VLFINV(s))补偿传递到恢复LSB数据信号(LSBREC)的输入抖动以生成抖动补偿后的恢复LSB信号(LSBRECJC)；以及第三C-VCDL电路，其被配置成基于反相延迟线控制电压信号(VLFINV(s))补偿传递到恢复MSB数据信号(MSBREC)的输入抖动以生成抖动补偿后的恢复MSB信号(MSBRECJC)。
参考图19，在一些实施例中，每个C-VCDL电路可包含一个或多个互补压控延迟单元。参考图20，每个互补压控延迟单元由作为输入装置的一对NMOS和作为输出装置的一对PMOS组成，以生成相对于输入时钟信号CLKIN具有与反相延迟线控制电压信号(VLFINV(s))成比例的延迟时间的延迟输出信号。
换句话说，第一C-VCDL电路可包含一个或多个互补压控延迟单元以获得抖动补偿后的恢复时钟信号CLKRECJC，所述抖动补偿后的恢复时钟信号相对于输入时钟信号CLKIN具有与反相延迟线控制电压信号VLFINV(s)成比例的延迟时间。
第二C-VCDL电路可包含一个或多个互补压控延迟单元以用于生成抖动补偿后的所恢复LSB信号LSBRECJC，所述抖动补偿后的所恢复LSB信号相对于输入时钟信号CLKIN具有与反相延迟线控制电压信号VLFINV(s)成比例的延迟时间。
第三C-VCDL电路可包含一个或多个互补压控延迟单元以用于生成抖动补偿后的恢复MSB信号MSBRECJC，所述抖动补偿后的恢复MSB信号相对于输入时钟信号CLKIN具有与反相延迟线控制电压信号VLFINV(s)成比例的延迟时间。
图21示出根据本发明的一些实施例的支持1/4速率PAM-4操作的示例性JCCDR架构。如图21中所示，一阶DLL使用PAM-4BBPD、电荷泵(CP)、环路滤波器(未示出)和VCDL来追踪输入PAM-4信号上的抖动。VCDL由VLF(s)控制以生成1/4速率CLKDLL，所述1/4速率CLKDLL携带与输入PAM-4信号几乎相同的抖动。二阶400MHz WBPLL使用CLKDLL作为参考以产生用于PAM-4信号解码的8相(PH-0/45…/270/315)时钟，标示为CLKREC。400MHz WBPLL带宽确保快速的频率和相位更新，这并不影响DLL动态。恢复的8-PH CLKREC使PAM-4解码器同步以生成恢复的最高有效位(MSBREC)和最低有效位(LSBREC)。使用由互补信号发生器(CSG)和VCDL复本组成的抖动补偿电路(JCC)来减弱CLKREC、MSBREC和LSBREC上的抖动传递。CSG产生用于控制VCDL复本创建C-VCDL的等幅反相的环路滤波器电压VLFINV(s)。VLFINV(s)被设计成与VLF(s)具有相同的幅度但具有反相的相位。将CLKREC、MSBREC和LSBREC馈送到由VLFINV(s)控制的C-VCDL以抵消抖动传递，且递送抖动补偿后的输出CLKRECJC、MSBRECJC和LSBRECJC，所述抖动补偿后的输出理论上不携带来自输入PAM-4信号的传递的抖动。因此，可减弱不希望出现的抖动传递。
还可使用环路动态分析来示出抖动补偿的原理。从输入数据传递到DLL的抖动的闭环传递函数(CLTF)可导出为：
其中Φin(s)表示输入抖动，RT表示变换比(通常等于0.5)。Ke和KCP表示BBPD和电荷泵(CP)的增益。WBPLL的效应不包含在内，因为其环路带宽比DLL高十倍。
从Φin(s)到恢复时钟相位ΦCLKREC(s)的CLTF可由以下等式表示：
其中KVCDL表示VCDL电路的增益。
等式(2)示出DLL的抖动传递行为。等式(2)的3dB带宽确定抖动容限带宽，定义为：
从Φin(s)到抖动补偿时钟ΦCLKRECJC(s)的相位的CLTF可通过以下等式确定：
其中KCSG表示CSG电路的增益，并且KPV表示由过程变化引起的增益。
理想地，KCSG等于-1，以生成与VLF(s)具有完全相同的幅度和反相的相位的VLFINV(s)信号，使得可实现完整抖动传递补偿。然而，两个非理想因子使KCSG偏离-1，包含电压跟随器和反相跟随器中的AC增益误差，以及VLFDC与VLFINVDC之间的DC偏移。因此，KCSG可表示为：
KCSG＝KAC增益KDC偏移 (6)
其中KAC增益为电压跟随器和反相电压跟随器的AC增益，并且KDC偏移为CSG电路中的电压跟随器和SAR ADC的DC偏移增益。
DC偏移增益可使用以下等式计算：
其中KVCDL(VLFDC)表示VLFDC处的KVCDL值。
如先前所描述，CSG的功能为产生与VLF具有相同的幅度和反相的相位的VLFINV(s)。KVCDL与KCVCDL之间归因于局部过程变化的不匹配因子包含于KPV中，所述KPV在完全对称布局的情况下接近1。
在实际CMOS实施方案中，CSG中的偏移和增益误差以及VCDL与C-VCDL之间归因于过程变化的不匹配可能会降低抖动传递补偿性能。为了确保更好的匹配，VCDL和C-VCDL电路彼此接近地对准，且由电路布局中的两端处的虚设物保护，如图22中所示。VCDL由多个(例如，如所描绘的四个)单压控延迟单元和一个占空比校正(DCC)块构成。每个延迟单元由作为输入装置的一对NMOS和由VLF(s)或VLFINV(s)控制的一对PMOS组成，以确定延迟时间。交叉耦合的PMOS对用于校正占空比。具有电流源的延迟单元将较少电源变化转化成输出抖动。
选择和描述实施例是为了最好地解释本发明的原理及其实际应用，由此使得所属领域的其他技术人员能够理解本发明的各种实施例以及适合于所预期的特定用途的各种修改。虽然本文中所公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中具体指示，否则操作的次序及分组并非限制性的。虽然本文中所公开的设备已参考特定结构、形状、材料、物质组成和关系等等加以描述，但这些描述和说明并非限制性的。可作出修改以使特定情形适用于本公开的目标、精神和范围。所有此类修改预期在所附权利要求书的范围内。

Claims (17)

1.一种具有抖动补偿时钟和数据恢复的四电平脉冲幅度调制(PAM-4)接收器，其特征在于，包括：
连续时间线性均衡器，其被配置成均衡输入数据信号；
宽带锁相环路(WBPLL)，其被配置成锁定到四分之一速率延迟锁定时钟信号以生成具有等相位间隔分布的多个采样时钟信号，所述多个采样时钟信号包含相位间隔为360°/N的N个数据采样时钟信号和相位间隔为360°/(N/2)且与所述N个数据采样时钟信号交错的N/2个边缘采样时钟信号，其中N为正偶数；
数据解码器，其被配置成利用所述N个数据采样时钟信号对均衡数据信号进行解码，以恢复最高有效位(MSB)信号和最低有效位(LSB)信号；
边缘检测器，其被配置成利用所述N/2个边缘采样时钟信号检测所述均衡数据信号的边缘信息以生成边缘信息信号；
重定时器电路，其被配置成使恢复MSB信号、恢复LSB信号和所述边缘信息信号同步；
延迟锁定环路(DLL)，其被配置成：检测所述输入数据信号相对于所述采样时钟信号的相位偏斜，基于检测到的相位偏斜产生延迟线控制电压信号，并且基于所述延迟线控制电压信号生成延迟锁定时钟信号；以及
抖动补偿电路(JCC)，其被配置成：利用互补延迟线控制电压信号补偿来自所述输入数据信号的抖动传递，以生成抖动补偿后的恢复时钟信号、抖动补偿后的恢复LSB信号和抖动补偿后的恢复MSB信号。
2.根据权利要求1所述的PAM-4接收器，其特征在于，所述连续时间线性均衡器具有R-C源极退化和电感器并联峰化架构，所述R-C源极退化和电感器并联峰化架构包含差分并联峰化电感器L、一对漏极电阻器RD、退化电容器Cs和退化电阻器Rs。
3.根据权利要求1所述的PAM-4接收器，其特征在于，所述WBPLL包括：
压控振荡器(VCO)，其被配置成基于振荡器控制电压信号生成所述多个采样时钟信号；
相位频率检测器，其被配置成检测生成的采样时钟信号相对于所述延迟锁定时钟信号的相位差，且产生相位差信号；以及
电荷泵和环路滤波器，其被配置成将所述相位差信号转换成所述振荡器控制电压信号。
4.根据权利要求3所述的PAM-4接收器，其特征在于，所述VCO是包含一个或多个延迟单元和用于频率控制的电流源的环形振荡器。
5.根据权利要求1所述的PAM-4接收器，其特征在于，所述数据解码器包括：
N个采样保持电路，其被配置成分别利用N个数据采样时钟信号对所述均衡数据信号进行采样以获得N个数据样本；
3电平限幅器电路，其被配置成通过将所述N个数据样本中的每一个与三个决策阈值电压电平进行比较而将所述N个数据样本中的每一个解调成温度计编码位流；
编码转换器，其被配置成将所述温度计编码位流转换成二进制编码位流，所述二进制编码位流包含构成所述恢复MSB信号的MSB位流和构成所述恢复LSB信号的LSB位流。
6.根据权利要求5所述的PAM-4接收器，其特征在于，所述数据解码器进一步包括被配置成生成所述三个决策阈值电压电平的数模转换器(DAC)。
7.根据权利要求5所述的PAM-4接收器，其特征在于，数据解码器进一步包括被配置成校准所述输入数据信号处的电压偏移的校准电路。
8.根据权利要求1所述的PAM-4接收器，其特征在于，所述边缘检测器包括：
N/2个采样保持电路，其被配置成利用所述N/2个边缘采样时钟信号对所述均衡数据信号上的边缘进行采样以获得N/2个边缘信息样本；以及
比较器，其被配置成通过将所述N/2个边缘信息样本中的每一个与决策阈值电压电平进行比较来生成所述边缘信息信号。
9.根据权利要求1所述的PAM-4接收器，其特征在于，所述DLL包括：
二位元式相位检测器(BBPD)，其被配置成检测所述输入数据信号相对于所述采样时钟信号的所述相位偏斜以生成相位偏斜信号；
电荷泵和环路滤波器，其被配置成将所述相位偏斜信号转换成所述延迟线控制电压信号；
压控延迟线(VCDL)电路，其被配置成基于所述延迟线控制电压信号和输入时钟信号生成所述延迟锁定时钟信号。
10.根据权利要求9所述的PAM-4接收器，其特征在于，所述DLL进一步包括缓冲器电路和占空比校正(DCC)电路，所述缓冲器电路和DCC电路被配置成校正所述输入时钟信号的占空比且将所述输入时钟信号从单端时钟信号转换成差分时钟信号。
11.根据权利要求9所述的PAM-4接收器，其特征在于，所述VCDL电路包括：
一个或多个压控延迟单元，其各自由作为输入装置的一对NMOS和作为输出装置的一对PMOS组成，以产生相对于所述输入时钟信号具有与所述延迟线控制电压信号成比例的延迟时间的延迟输出信号。
12.根据权利要求1所述的PAM-4接收器，其特征在于，所述JCC包括：
互补信号发生器(CSG)，其被配置成将所述延迟线控制电压信号转换成反相延迟线控制电压信号；以及
多个互补VCDL(C-VCDL)电路，其包含：
第一C-VCDL电路，其被配置成基于所述互补延迟线控制电压信号补偿传递到所述恢复时钟信号的输入抖动以生成所述抖动补偿后的恢复时钟信号；
第二C-VCDL电路，其被配置成基于所述反相延迟线控制电压信号补偿传递到所述恢复LSB信号的输入抖动以生成所述抖动补偿后的恢复LSB信号；以及
第三C-VCDL电路，其被配置成基于所述反相延迟线控制电压信号补偿所述恢复MSB信号的输入抖动以生成抖动补偿后的恢复MSB信号。
13.根据权利要求12所述的PAM-4接收器，其特征在于，所述CSG包括：
时钟控制单元，其被配置成划分控制时钟信号且将划分后的控制时钟信号用于同步；
电压跟随器，其被配置成产生缓冲延迟线控制电压信号；
逐次逼近寄存器模数转换器(SAR-ADC)，其与所述划分后的控制时钟信号同步且被配置成量化所述缓冲延迟线控制电压信号，从而获得DC电平且产生模拟延迟线控制电压以用于跟踪所述DC电平；以及
反相跟随器，其被配置成接收所述延迟线控制电压信号和所述模拟延迟线控制电压以产生所述反相延迟线控制电压信号。
14.根据权利要求13所述的PAM-4接收器，其特征在于，所述电压跟随器包括第一放大器，所述第一放大器具有连接在所述第一放大器的输出与所述第一放大器的反相输入之间的负单位增益反馈环路，以便生成单位增益。
15.根据权利要求13所述的PAM-4接收器，其特征在于，所述反相跟随器包括：
第二放大器，其具有负反馈环路，所述负反馈环路包含耦合在所述第二放大器的输出与所述第二放大器的反相输入之间的反馈电阻器Rfb；以及
输入电阻器Rin，其耦合到所述第二放大器的所述反相输入；
其中所述反馈电阻器Rfb和所述输入电阻器Rin被设置成具有相同电阻，以便生成反相单位增益。
16.根据权利要求13所述的PAM-4接收器，其特征在于，所述SAR-ADC包括：
比较器，其被配置成在第一输入端子处接收所述缓冲延迟线控制电压信号；
寄存器(SAR)逻辑电路，其耦合到所述比较器的输出且被配置成提供数字输出；以及
数模转换器(DAC)，其被配置成从所述寄存器(SAR)逻辑电路接收所述数字输出，将所述数字输出转换成所述模拟延迟线控制电压，并且将所述模拟延迟线控制电压反馈到所述比较器的第二输入端子。
17.根据权利要求12所述的PAM-4接收器，其特征在于，所述第一、第二和第三C-VCDL电路中的每一个包括一个或多个互补压控延迟单元；每个互补压控延迟单元由作为输入装置的一对NMOS和作为输出装置的一对PMOS组成，以生成相对于输入时钟信号具有与所述反相延迟线控制电压信号成比例的延迟时间的延迟输出信号。
CN202210541372.XA 2021-05-20 2022-05-18 具有抖动补偿时钟和数据恢复的pam-4接收器 Active CN115378564B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163190829P 2021-05-20 2021-05-20
US63/190,829 2021-05-20
US17/744,743 US11757613B2 (en) 2021-05-20 2022-05-16 PAM-4 receiver with jitter compensation clock and data recovery
US17/744,743 2022-05-16

Publications (2)

Publication Number Publication Date
CN115378564A CN115378564A (zh) 2022-11-22
CN115378564B true CN115378564B (zh) 2023-09-15

Family

ID=84060929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210541372.XA Active CN115378564B (zh) 2021-05-20 2022-05-18 具有抖动补偿时钟和数据恢复的pam-4接收器

Country Status (2)

Country Link
US (1) US11757613B2 (zh)
CN (1) CN115378564B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220158917A (ko) * 2021-05-24 2022-12-02 삼성전자주식회사 실시간으로 전압 오프셋을 제거하는 수신기 및 그것의 동작 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1424012A (en) * 1972-02-23 1976-02-04 Honeywell Inf Systems Phase jitter compensator
US9036764B1 (en) * 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit
CN105703767A (zh) * 2016-01-13 2016-06-22 中国科学技术大学先进技术研究院 一种高能效低抖动的单环路时钟数据恢复电路
WO2017141258A1 (en) * 2016-02-18 2017-08-24 Shiv Nadar University Method for achieving higher jitter tolerance in a cdr circuit and the cdr circuit thereof
CN108282162A (zh) * 2017-01-06 2018-07-13 联咏科技股份有限公司 抖动容限提高的时钟和数据恢复电路
WO2018192647A1 (en) * 2017-04-19 2018-10-25 Huawei Technologies Co., Ltd. Equalizer for four-level pulse amplitude modulation
WO2019032085A1 (en) * 2017-08-07 2019-02-14 Intel Corporation MULTIPLIER DELAY LOCK (MDLL) LOOP AND METHOD FOR WEIGHTING RING OSCILLATOR SIGNALS FOR INSTABILITY COMPENSATION
CN110034826A (zh) * 2019-06-11 2019-07-19 光梓信息科技（上海）有限公司 非线性接收机、非对称补偿的判决反馈均衡电路及方法
CN111224636A (zh) * 2018-11-26 2020-06-02 意法半导体股份有限公司 超低功率、实时时钟发生器和抖动补偿方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605578B1 (ko) 1999-06-28 2006-07-28 주식회사 하이닉스반도체 지연고정루프의 지터 제어 장치
AU2002251700A1 (en) 2000-12-20 2002-07-30 Primarion, Inc. Pll/dll dual loop data synchronization
US20030165208A1 (en) 2002-03-04 2003-09-04 Andrew Carter Non-linear decision feedback phase locked loop filter
JP3973502B2 (ja) 2002-07-09 2007-09-12 Ｎｅｃエレクトロニクス株式会社 クロックデータリカバリー回路
US7092472B2 (en) * 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery
KR100568106B1 (ko) 2003-10-24 2006-04-05 삼성전자주식회사 지터억제회로를 갖는 지연동기루프회로
US7587012B2 (en) 2004-07-08 2009-09-08 Rambus, Inc. Dual loop clock recovery circuit
US7119589B2 (en) 2004-09-10 2006-10-10 Mediatek Incorporation Jitter-resistive delay lock loop circuit for locking delayed clock and method thereof
JP5061498B2 (ja) 2006-04-28 2012-10-31 富士通株式会社 ジッタ補正方法及び回路
US8019022B2 (en) 2007-03-22 2011-09-13 Mediatek Inc. Jitter-tolerance-enhanced CDR using a GDCO-based phase detector
US9306546B2 (en) 2012-02-06 2016-04-05 Finisar Corporation Integrated power supply for fiber optic communication devices and subsystems
US8861664B2 (en) 2012-06-15 2014-10-14 Smsc Holdings S.A.R.L. Communication system and method for synchronizing a plurality of network nodes after a network lock condition occurs
KR102210324B1 (ko) 2014-12-03 2021-02-01 삼성전자주식회사 디지털 위상 고정 루프 및 그 동작방법
US9847839B2 (en) 2016-03-04 2017-12-19 Inphi Corporation PAM4 transceivers for high-speed communication
US10411922B2 (en) * 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
CN108880721B (zh) 2017-05-09 2020-07-17 扬智科技股份有限公司 以太网络物理层电路与其时钟恢复方法
CN110945830B (zh) * 2017-05-22 2022-09-09 康杜实验室公司 多模式数据驱动型时钟恢复电路
KR102403623B1 (ko) * 2017-08-18 2022-05-30 삼성전자주식회사 클록 신호들 사이의 스큐를 조절하도록 구성되는 전자 회로
US10277230B2 (en) 2017-09-25 2019-04-30 Apple Inc. Jitter reduction in clock and data recovery circuits
US10135604B1 (en) * 2017-11-10 2018-11-20 Huawei Technologies Co., Ltd. Receiver recovering a signal clock from a received data signal, and a clock recovery method implemented in the receiver
JP2019165316A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 クロック・データ再生装置及び位相検出方法
KR20200060612A (ko) 2018-11-22 2020-06-01 삼성전자주식회사 데이터를 복원하기 위한 샘플링 타이밍을 조절하도록 구성되는 전자 회로
US11831323B2 (en) * 2021-04-13 2023-11-28 Cadence Design Systems, Inc. Methods and circuits for reducing clock jitter

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1424012A (en) * 1972-02-23 1976-02-04 Honeywell Inf Systems Phase jitter compensator
US9036764B1 (en) * 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit
CN105703767A (zh) * 2016-01-13 2016-06-22 中国科学技术大学先进技术研究院 一种高能效低抖动的单环路时钟数据恢复电路
WO2017141258A1 (en) * 2016-02-18 2017-08-24 Shiv Nadar University Method for achieving higher jitter tolerance in a cdr circuit and the cdr circuit thereof
CN108282162A (zh) * 2017-01-06 2018-07-13 联咏科技股份有限公司 抖动容限提高的时钟和数据恢复电路
WO2018192647A1 (en) * 2017-04-19 2018-10-25 Huawei Technologies Co., Ltd. Equalizer for four-level pulse amplitude modulation
WO2019032085A1 (en) * 2017-08-07 2019-02-14 Intel Corporation MULTIPLIER DELAY LOCK (MDLL) LOOP AND METHOD FOR WEIGHTING RING OSCILLATOR SIGNALS FOR INSTABILITY COMPENSATION
CN111224636A (zh) * 2018-11-26 2020-06-02 意法半导体股份有限公司 超低功率、实时时钟发生器和抖动补偿方法
CN110034826A (zh) * 2019-06-11 2019-07-19 光梓信息科技（上海）有限公司 非线性接收机、非对称补偿的判决反馈均衡电路及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Demonstration of Single-Carrier ETDM 400GE PAM-4 Signals Generation and Detection;Junwen Zhang等;《 IEEE Photonics Technology Letters 》;全文 *
基于PAM4调制的高速垂直腔面发射激光器研究进展;杨卓凯等;《发光学报》;第41卷(第4期);全文 *

Also Published As

Publication number Publication date
US20220385444A1 (en) 2022-12-01
CN115378564A (zh) 2022-11-22
US11757613B2 (en) 2023-09-12

Similar Documents

Publication Publication Date Title
US11431416B2 (en) PAM4 transceivers for high-speed communication
US7058150B2 (en) High-speed serial data transceiver and related methods
KR101694926B1 (ko) 고속 시리얼라이저/디시리얼라이저에 대한 정확한 클럭 위상 신호들을 생성하기 위한 회로
US11190203B2 (en) ADC reconfiguration for different data rates
US7961054B2 (en) Timing recovery for partial-response maximum likelihood sequence detector
US11038725B2 (en) Symbol-rate phase detector for multi-PAM receiver
CN115378564B (zh) 具有抖动补偿时钟和数据恢复的pam-4接收器
Hong et al. A 3.12 pJ/bit, 19–27 Gbps receiver with 2-tap DFE embedded clock and data recovery
JP5494323B2 (ja) 受信回路
Lee et al. 24-Gb/s input-data-independent clock and data recovery utilizing bit-efficient braid clock signaling with fixed embedded transition for 8K-UHD intrapanel interface
US8289061B2 (en) Technique to reduce clock recovery amplitude modulation in high-speed serial transceiver
Goyal et al. A High-Resolution Digital Phase Interpolator Based CDR with a Half-Rate Hybrid Phase Detector
Yu et al. A half rate CDR with DCD cleaning up and quadrature clock calibration for 20Gbps 60GHz communication in 65nm CMOS
US11658648B1 (en) Variation tolerant linear phase-interpolator
Wang et al. A 60-Gb/s 1.2-pJ/bit 1/4-Rate PAM-4 Receiver With a Jitter Compensation CDR
Keane et al. Analog timing recovery for noise-predictive DFE
Jalali Circuits for blind ADC-based CDRs and frequency detectors
Keane et al. Analog timing recovery for a noise-predictive decision-feedback equalizer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant