CN115376950A - 一种用于切割后的半导体晶圆级芯片透射检测载台系统 - Google Patents

一种用于切割后的半导体晶圆级芯片透射检测载台系统 Download PDF

Info

Publication number
CN115376950A
CN115376950A CN202211029827.6A CN202211029827A CN115376950A CN 115376950 A CN115376950 A CN 115376950A CN 202211029827 A CN202211029827 A CN 202211029827A CN 115376950 A CN115376950 A CN 115376950A
Authority
CN
China
Prior art keywords
semiconductor wafer
level chip
hollow
wafer level
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211029827.6A
Other languages
English (en)
Inventor
闫波
刘志平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meijie Photoelectric Technology Shanghai Co ltd
Original Assignee
Meijie Photoelectric Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meijie Photoelectric Technology Shanghai Co ltd filed Critical Meijie Photoelectric Technology Shanghai Co ltd
Priority to CN202211029827.6A priority Critical patent/CN115376950A/zh
Publication of CN115376950A publication Critical patent/CN115376950A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种用于半导体晶圆级芯片透射检测载台系统,所述透射检测载台系统包括:可容纳待测的所述半导体晶圆级芯片的中空载台,使得检测光可通过;设置在所述中空载台的中空位置上的透射层,所述透射层承载所述半导体晶圆级芯片,且所述半导体晶圆级芯片包含具有透光性的半导体材料;其中,所述透射层设置在所述检测光的光路光源上游,所述待测的半导体晶圆级芯片设置在所述检测光的光路下游。本发明还提供相应的载台装置和检测方法。本发明特别适用于可工业应用的第三代半导体晶圆的检测。

Description

一种用于切割后的半导体晶圆级芯片透射检测载台系统
技术领域
本发明涉及半导体检测领域,特别是第三代化合物半透明半导体材料晶圆(wafer)检测,如碳化硅、氮化镓、砷化镓或其组合。
背景技术
目前晶圆加工过程中容易产生多种类型的缺陷,例如匀胶过程中均匀未能均匀匀胶会导致压印图案不完整;压膜过程中,模板施压力的不均匀,会导致焦平面与压印图案不平整;而且转移层也易进入空气形成气泡缺陷;压印过程中,外界机械力易造成晶圆表面划伤,同时空气环境中细小颗粒易粘附在胶的表面形成颗粒缺陷等等。这些缺陷都会降低玻璃晶圆良率,因此需要进行缺陷检测来剔除不良产品。
晶圆缺陷检测方法大体可以分为主观评价法与客观评价法,其中主观评价法主要是依靠显微镜与人眼直接检测晶圆表面,但是效率低下且容易引入主观误差,客观评价法是依靠检测设备进行直接或间接的检测。客观评价法,包括光学显微镜直接测量法、全内反射显微法、激光共聚焦显微镜观测法等方法。
如中国专利CN101378024A公开了一种晶圆缺陷的检测方法,包括:选定检测区域,该检测区域是以晶圆中心为圆心,半径是晶圆半径十分之一至五分之一的圆形区域;在该检测区域内选取若干个呈反射状均匀分布的检测点,检测点大于49个;对每一检测点进行分析,找出缺陷的位置。
如中国专利CN102053093A公开了一种晶圆表面切割芯片的表面缺陷检测方法,包括以下步骤:一、建立无缺陷的晶圆表面的晶圆表面模板图像库;二、获取的待检测的单个芯片的图像;三、将获取的待检测的单个芯片的图像与晶圆表面模板图像库中的图像进行比对,根据比对结果判断晶圆表面切割芯片是否存在表面缺陷。上述发明的自动检测晶圆缺陷的方法和系统,解决了人工输入有缺陷容易出错的问题,大大提高了检测效率。
但是目前的第三代半导体晶圆(wafer)划片后需要检测划痕,破裂崩边等缺陷的时候遇到了新的难题,主要原因在于所述第三代半导体晶圆经常是透明状的,且wafer表面有聚合物,正面反射光无法检测,需要用透射光在wafer 背面打光检测相应的缺陷。也即通常工业生产中采用主观评价法。实践中现在国内大多数企业在该步骤的检测是人工用显微镜检测,有遗漏检测的风险。同功能的市场产品价格昂贵,功能不稳定。
基于以上,本申请提供了解决以上技术问题的技术方案。
发明内容
本发明的第一目的在于获得一种半导体晶圆级芯片透射检测载台系统,特别适用于第三代化合物半透明半导体材料。
本发明的第二目的在于获得一种适用于所述半导体晶圆级芯片透射检测载台系统的载台装置。
本发明的第三目的在于获得一种半导体晶圆级芯片透射检测方法,特别适用于第三代化合物半透明半导体材料。
本发明第一方面提供一种半导体晶圆级芯片透射检测载台系统,所述透射检测载台系统包括:
可容纳待测的所述半导体晶圆级芯片的中空载台,使得检测光可通过;
设置在所述中空载台的中空位置上的透射层,所述透射层承载所述半导体晶圆级芯片,且所述半导体晶圆级芯片包含具有透光性的半导体材料;
其中,所述透射层设置在所述检测光的光路光源上游,所述待测的半导体晶圆级芯片设置在所述检测光的光路下游。
在本发明的一个优选实施方式中,所述透光性的半导体材料包括碳化硅、氮化镓、砷化镓或其组合。
在本发明的一个优选实施方式中,所述透光性的半导体材料经过致损性前处理,所述致损性前处理包括切割。
在本发明的一个优选实施方式中,所述中空载台上安装具有支撑性的透明材料。
在本发明的一个优选实施方式中,所述透明材料的厚度为0-400um。
在本发明的一个优选实施方式中,所述中空载台的尺寸可以调节。
在一个具体实施方式中,可以兼容4寸和6寸wafer,可以一台设备有4 寸和6寸线对应满足两种规格wafer的测试需求。
在本发明的一个优选实施方式中,所述中空载台的真空度由真空系统提供。
本发明的第二方面提供一种载台,适用于本发明所述的半导体晶圆级芯片透射检测载台系统,且所述载台为可容纳待测的所述半导体晶圆级芯片的中空载台,使得检测光可通过。
在一个具体实施方式中,所述中空载台的尺寸可以调节。
在一个具体实施方式中,所述中空载台的尺寸兼容4寸和6寸的半导体晶圆级芯片。
在一个具体实施方式中,所述中空载台的真空度由真空系统提供。
在一个具体实施方式中,所述中空载台上安装具有支撑性的透明材料。
在一个具体实施方式中,所述透明材料的厚度为0-400um。
本发明的第三方面提供一种半导体晶圆级芯片透射检测方法,适用于本发明所述的半导体晶圆级芯片透射检测载台系统,包括如下步骤:
提供可容纳待测的所述半导体晶圆级芯片的中空载台,使得检测光可通过;
在所述中空载台的中空位置上设置透射层,所述透射层承载所述半导体晶圆级芯片,且所述半导体晶圆级芯片包含具有透光性的半导体材料;
将所述透射层设置在所述检测光的光路光源上游,所述待测的半导体晶圆级芯片设置在所述检测光的光路下游。
本发明能够带来以下至少一种有益效果:第三代化合物半透明半导体材料的检测经常是半透明状的,且wafer表面有聚合物,正面反射光无法检测,需要用透射光在wafer背面打光检测相应的缺陷。本发明获得了一种可工业应用的可行的检测方法。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对上述特性、技术特征、优点及其实现方式予以进一步说明。
图1示出了本发明的半导体晶圆级芯片透射检测载台的一个具体实施方式的侧视图。
图2示出了本发明的半导体晶圆级芯片透射检测载台的待检测晶圆芯片。
图3示出了本发明的半导体晶圆级芯片透射检测的测试结果(整片)。
图4示出了本发明的半导体晶圆级芯片透射检测的测试结果(整片内芯粒图像)。
图5示出了本发明的载台装置的一个具体实施方式的实际使用状态。
图6示出了可安装在中空载台上的具有支撑性的透明材料。
附图标记:
1-成像系统,2-透射层,3-载台,4-底部面光源;
21-承载结构,22-透射层外圈,23-透射层内圈。
具体实施方式
以下对本发明的各个方面进行进一步详述。
除非另有定义或说明,本文中所使用的所有专业与科学用语与本领域技术熟练人员所熟悉的意义相同。此外任何与所记载内容相似或均等的方法及材料皆可应用于本发明方法中。
以下对术语进行说明。
除非另有明确的规定和限定,本发明中所述的“或”,包含了“和”的关系。所述“和”相当于布尔逻辑运算符“AND”,所述“或”相当于布尔逻辑运算符“OR”,而“AND”是“OR”的子集。
可以理解到,尽管术语“第一”、“第二”等等可以在此用来说明不同的元件,但是这些元件不应被这些术语限制。这些术语仅仅用来将一个元件与另一个元件区分开。因此,第一元件可以被称为第二元件,而不背离本发明构思的教导。
本发明中,术语“含有”、“包含”或“包括”表示各种成分可一起应用于本发明的混合物或组合物中。因此,术语“主要由...组成”和“由...组成”包含在术语“含有”、“包含”或“包括”中。
除非另有明确的规定和限定,本发明的术语“相连”、“连通”、“连接”应作广义理解,例如,可以是固定连接,也可以是通过中介媒介间相连,可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
例如,如果一个元件(或部件)被称为在另一个元件上、与另一个元件耦合或者与另一个元件连接,那么所述一个元件可以直接地在所述另一个元件上形成、与之耦合或者与之连接,或者在它们之间可以有一个或多个介于中间的元件。相反,如果在此使用表述“直接在......上”、“直接与......耦合”和“直接与......连接”,那么表示没有介于中间的元件。用来说明元件之间的关系的其他词语应该被类似地解释,例如“在......之间”和“直接在......之间”、“附着”和“直接附着”、“相邻”和“直接相邻”等等。
另外需要说明的是,下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。可以理解到,在此,这些术语用来描述如在附图中所示的一个元件、层或区域相对于另一个元件、层或区域的关系。除了在附图中描述的取向之外,这些术语应该也包含装置的其他取向。
本发明的其它方面由于本文的公开内容,对本领域的技术人员而言是显而易见的。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
还需要说明的是,以下实施例中所提供的图示仅以示意方式说明本申请的基本构想,图式中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。例如,在附图中的元件的厚度可以为了清楚性起见而被夸张。
下面结合具体实施例,进一步阐述本发明。应理解,这些实施例仅用于说明本发明而不用于限制本发明的范围。下列实施例中未注明具体条件的实验方法,通常按照国家标准测定。若没有相应的国家标准,则按照通用的国际标准、常规条件、或按照制造厂商所建议的条件进行。
实施例
目前的晶圆划伤检测中,以下是常见的导致新问题的场景,以及为解决新问题而采用的对应解决措施的处理方案:
为了解决第三代半导体晶圆透明度的问题,可以将辐射源定位用于照明的半导体晶片,并且邻近将吸收来自辐射源的辐射的背景材料,从晶片的表面引导辐射,该辐射源具有将被基底部分吸收的波长的辐射源吸收晶片,过滤或以其他方式限制辐射,以允许仅具有被晶片的基本吸收所吸收的波长的辐射通过,并且检测散射在晶片表面上并通过位置过滤的辐射,从而识别在晶片表面上划痕的位置,而背景材料的吸收防止来自源的其它辐射干扰了划痕辐射的检测。
但是该方法价格昂贵,不适合于工业应用。
针对上述问题本发明第一方面提供一种半导体晶圆级芯片透射检测载台系统,所述透射检测载台系统包括:
可容纳待测的所述半导体晶圆级芯片的中空载台,使得检测光可通过;
设置在所述中空载台的中空位置上的透射层,所述透射层承载所述半导体晶圆级芯片,且所述半导体晶圆级芯片包含具有透光性的半导体材料;
其中,所述透射层设置在所述检测光的光路光源上游,所述待测的半导体晶圆级芯片设置在所述检测光的光路下游。
在本发明的一个优选实施方式中,所述透光性的半导体材料包括碳化硅、氮化镓、砷化镓或其组合。
在本发明的一个优选实施方式中,所述透光性的半导体材料经过致损性前处理,所述致损性前处理包括切割。
在本发明的一个优选实施方式中,所述中空载台上安装具有支撑性的透明材料。
在本发明的一个优选实施方式中,所述透明材料的厚度为0-400um。
在本发明的一个优选实施方式中,所述中空载台的尺寸可以调节。
在一个具体实施方式中,可以兼容4寸和6寸wafer,有4寸和6寸线的可以一台设备可以满足两种规格wafer的测试需求。
在本发明的一个优选实施方式中,所述中空载台的真空度由真空系统提供。
具体如图1和图2所示,图1示出了本发明的半导体晶圆级芯片透射检测载台的一个具体实施方式的侧视图,图2示出了本发明的半导体晶圆级芯片透射检测载台的待检测晶圆芯片。
其中可容纳待测的所述半导体晶圆级芯片的中空载台3,使得来自底部光源的检测光4可通过透射层2,所述透射层中的半导体晶圆级芯片包含具有透光性的半导体材料。
所述透射层包括可以和所述中空载台卡接的承载结构21。透射层还包括所述待检测的半导体晶圆级芯片,通常包括外圈22和内圈23。当内圈23较为柔软时,可以采用在中空载台上安装具有支撑性的透明材料的方式。具体参见以下图6及其相关说明。
如图3所示,示出了本发明的半导体晶圆级芯片透射检测的测试结果(整片)。通过检测图1中的所有芯粒,每个芯粒通过软件分析结果定义出来合格与不合格,合格就是标注绿色(也即浅色部分),不合适标注红色(也即深色部分).
如图4所示,本发明的半导体晶圆级芯片透射检测的测试结果(整片内芯粒图像)。其中示出了正面成像和投射成像对比图。图4左侧是正面反射成像,右侧是投射成像。右侧的重点圈出部分说明正面反射成像无法检测出的痕迹。
上述测试结果中,图3是整片的结果,图4是整片内单个小芯粒图像的,软件根据图4图像分析判断这个芯粒。
这些图片证实了若芯片内部有划痕和裂痕,正面反射那种显微镜类似的设备是无法观测到的。正面反射显微镜都是正面打光的。而本发明在芯片背面打光,检测光穿透芯片,当芯片内部存在缺陷,成像就会有区别。而且方便地检测到了芯片内部的线路和划痕(圈出部分)也能被检测人员观察清楚。
本发明的第二方面提供一种载台,适用于本发明所述的半导体晶圆级芯片透射检测载台系统,且所述载台为可容纳待测的所述半导体晶圆级芯片的中空载台,使得检测光可通过。
在一个具体实施方式中,所述中空载台的尺寸可以调节。
在一个具体实施方式中,所述中空载台的尺寸兼容4寸和6寸的半导体晶圆级芯片。
在一个具体实施方式中,所述中空载台的真空度由真空系统提供。
在一个具体实施方式中,所述中空载台上安装具有支撑性的透明材料。
在一个具体实施方式中,所述透明材料的厚度为0-400um。
具体参见图5,发明人为了起到承载且不遮蔽光源的效果,将所述载台3 可以设置成中空结构。例如,中空环结构。
所述中空载台3还可以设置成多种尺寸,例如,可以兼容4寸和6寸wafer 铁环。具体如图5所示,所述中空载台设置成多层卡合结构,因此可以兼容多种尺寸的wafer晶体,例如常见的4寸和6寸wafer。
具体如图6所示,在所述中空载台3的中空位置上可以安装具有支撑性的透明材料。所述透明材料可以支撑所述投射层2。
示例性而非限制的,所述具有支撑性的透明材料可以采用玻璃结构。
具体的,所述透明材料的厚度为0-400um。
所述透明材料的优点在于,使得透射层更为平整而使得检测结果更为准确,同时不会影响检测结果。
所述透射层2的设置使得透射层设置在所述检测光4的光路光源上游,所述待测的半导体晶圆级芯片设置在所述检测光的光路下游。所述透明材料设置在透射层2的下方。
在本发明的一个具体实施方式中,载台3有两套抽真空系统,可以兼容4 寸和6寸wafer铁环(wafer铁环见图1)。
本发明的第三方面提供一种半导体晶圆级芯片透射检测方法,适用于本发明所述的半导体晶圆级芯片透射检测载台系统,包括如下步骤:
提供可容纳待测的所述半导体晶圆级芯片的中空载台,使得检测光可通过;
在所述中空载台的中空位置上设置透射层,所述透射层承载所述半导体晶圆级芯片,且所述半导体晶圆级芯片包含具有透光性的半导体材料;
将所述透射层设置在所述检测光的光路光源上游,所述待测的半导体晶圆级芯片设置在所述检测光的光路下游。
基于本申请,所属领域的技术人员应了解,本文中所描述的一个方面可与任何其它方面独立地实施,且可以各种方式组合这些方面中的两者或两者以上。举例来说,可使用本文中所阐述的任何数目和方面来实施设备及/或实践方法。另外,可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/ 或功能性实施此设备及/或实践此方法。
本领域技术人员知道,除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置、模块、单元以外,完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置、模块、单元以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以,本发明提供的系统及其各项装置、模块、单元可以被认为是一种硬件部件,而对其内包括的用于实现各种功能的装置、模块、单元也可以视为硬件部件内的结构;也可以将用于实现各种功能的装置、模块、单元视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
在本发明提及的所有文献都在本申请中引用作为参考,就如同每一篇文献被单独引用作为参考那样。此外应理解,在阅读了本发明的上述内容之后,本领域技术人员可以对本发明作各种改动或修改,这些等价形式同样落于本申请所附权利要求书所限定的范围。

Claims (10)

1.一种半导体晶圆级芯片透射检测载台系统,其特征在于,所述透射检测载台系统包括:
可容纳待测的半导体晶圆级芯片的中空载台,使得检测光可通过;
设置在所述中空载台的中空位置上的透射层,所述透射层承载半导体晶圆级芯片,且所述半导体晶圆级芯片包含具有透光性的半导体材料;
其中,所述透射层设置在所述检测光的光路光源上游,所述待测的半导体晶圆级芯片设置在所述检测光的光路下游。
2.如权利要求1所述的半导体晶圆级芯片透射检测载台系统,其特征在于,所述透光性的半导体材料包括碳化硅、氮化镓、砷化镓或其组合。
3.如权利要求1所述的半导体晶圆级芯片透射检测载台系统,其特征在于,所述透光性的半导体材料经过致损性前处理,所述致损性前处理包括切割。
4.如权利要求1所述的半导体晶圆级芯片透射检测载台系统,其特征在于,所述中空载台上安装具有支撑性的透明材料。
5.如权利要求4所述的半导体晶圆级芯片透射检测载台系统,其特征在于,所述透明材料的厚度为0-400um。
6.如权利要求1所述的半导体晶圆级芯片透射检测载台系统,其特征在于,所述中空载台的尺寸可调节。
7.如权利要求6所述的半导体晶圆级芯片透射检测载台系统,其特征在于,所述中空载台的尺寸兼容4寸和6寸的半导体晶圆级芯片。
8.如权利要求1所述的半导体晶圆级芯片透射检测载台系统,其特征在于,所述中空载台的真空度由真空系统提供。
9.一种载台,适用于本发明所述的半导体晶圆级芯片透射检测载台系统,其特征在于,所述载台设置为可容纳待测的半导体晶圆级芯片的中空载台,使得检测光可通过。
10.一种半导体晶圆级芯片透射检测方法,适用于如权利要求1-8任意一项所述的半导体晶圆级芯片透射检测载台系统,其特征在于,
提供可容纳待测的半导体晶圆级芯片的中空载台,使得检测光可通过;
在所述中空载台的中空位置上设置透射层,所述透射层承载半导体晶圆级芯片,且所述半导体晶圆级芯片包含具有透光性的半导体材料;
将所述透射层设置在所述检测光的光路光源上游,所述待测的半导体晶圆级芯片设置在所述检测光的光路下游。
CN202211029827.6A 2022-08-25 2022-08-25 一种用于切割后的半导体晶圆级芯片透射检测载台系统 Pending CN115376950A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211029827.6A CN115376950A (zh) 2022-08-25 2022-08-25 一种用于切割后的半导体晶圆级芯片透射检测载台系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211029827.6A CN115376950A (zh) 2022-08-25 2022-08-25 一种用于切割后的半导体晶圆级芯片透射检测载台系统

Publications (1)

Publication Number Publication Date
CN115376950A true CN115376950A (zh) 2022-11-22

Family

ID=84068585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211029827.6A Pending CN115376950A (zh) 2022-08-25 2022-08-25 一种用于切割后的半导体晶圆级芯片透射检测载台系统

Country Status (1)

Country Link
CN (1) CN115376950A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009898A (ko) * 1998-07-29 2000-02-15 윤종용 웨이퍼 검사용 광학현미경
TW201430332A (zh) * 2012-08-27 2014-08-01 Kla Tencor Corp 用於背光檢測之物體載具、系統及方法
CN110579699A (zh) * 2019-09-20 2019-12-17 武汉电信器件有限公司 一种芯片测试装置
CN111025072A (zh) * 2019-12-31 2020-04-17 湘能华磊光电股份有限公司 一种芯片光电性能及外观检测装置
CN111564406A (zh) * 2019-02-14 2020-08-21 株式会社迪思科 卡盘工作台和检查装置
CN112858325A (zh) * 2019-11-26 2021-05-28 芯恩(青岛)集成电路有限公司 晶圆检测系统及检测方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009898A (ko) * 1998-07-29 2000-02-15 윤종용 웨이퍼 검사용 광학현미경
TW201430332A (zh) * 2012-08-27 2014-08-01 Kla Tencor Corp 用於背光檢測之物體載具、系統及方法
CN111564406A (zh) * 2019-02-14 2020-08-21 株式会社迪思科 卡盘工作台和检查装置
CN110579699A (zh) * 2019-09-20 2019-12-17 武汉电信器件有限公司 一种芯片测试装置
CN112858325A (zh) * 2019-11-26 2021-05-28 芯恩(青岛)集成电路有限公司 晶圆检测系统及检测方法
CN111025072A (zh) * 2019-12-31 2020-04-17 湘能华磊光电股份有限公司 一种芯片光电性能及外观检测装置

Similar Documents

Publication Publication Date Title
US7728965B2 (en) Systems and methods for inspecting an edge of a specimen
KR101325762B1 (ko) 광학검사 장치
EP1001460B1 (en) Method and apparatus for detecting, monitoring and characterizing edge defects on semiconductor wafers
EP2198279B1 (en) Apparatus and method for detecting semiconductor substrate anomalies
JP4396160B2 (ja) 透明性フィルムの異物検査方法
KR100494146B1 (ko) 파티클검사장치의 다용도 홀더 및 그를 이용한 검사방법
KR102125124B1 (ko) 제품의 제조 장치 및 제조 방법
KR19990064058A (ko) 투과성 구조에서 3차원내 결함위치결정방법.
WO1997013140A9 (en) Technique for determining defect positions in three dimensions in a transparent structure
TWI422814B (zh) 基板內部缺陷檢查裝置及方法
CN109425619B (zh) 光学测量系统及方法
CN109585352A (zh) 保持构件、保持构件的制造方法、检查装置及切断装置
CN104458758A (zh) 一种人造蓝宝石晶片缺陷检测装置
US10598607B2 (en) Objective lens
JP2009025003A (ja) 表面状態検査装置
CN115376950A (zh) 一种用于切割后的半导体晶圆级芯片透射检测载台系统
CN108802059B (zh) 目检装置
US6396579B1 (en) Method, apparatus, and system for inspecting transparent objects
JPS62127652A (ja) 半導体ウエハの表面欠陥検査装置
TW201435335A (zh) 檢測裝置及方法
JP7274312B2 (ja) 自動光学検査のための光学系
JP2010190740A (ja) 基板検査装置、方法およびプログラム
TWI738508B (zh) 用於檢測晶圓吸盤殘膠之光學檢測系統及光學檢測方法
CN213184251U (zh) 用于检测晶圆吸盘残胶的光学检测系统
KR20150073512A (ko) 다이 검사 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Yan Bo

Inventor before: Yan Bo

Inventor before: Liu Zhiping

CB03 Change of inventor or designer information