CN115362631A - 比较器电路 - Google Patents

比较器电路 Download PDF

Info

Publication number
CN115362631A
CN115362631A CN202180025782.2A CN202180025782A CN115362631A CN 115362631 A CN115362631 A CN 115362631A CN 202180025782 A CN202180025782 A CN 202180025782A CN 115362631 A CN115362631 A CN 115362631A
Authority
CN
China
Prior art keywords
voltage
signal
comparator
output
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180025782.2A
Other languages
English (en)
Inventor
筱部晃生
柳岛大辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN115362631A publication Critical patent/CN115362631A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Abstract

提供了一种比较器电路，包括：第一比较器，其接收输入信号和要与输入信号比较的比较目标信号的输入；第一输出级，其包括N沟道晶体管，该N沟道晶体管具有控制端子，从第一比较器输出的第一控制端子电压被施加到该控制端子；以及第一箝位单元，其将第一控制端子电压限制为不高于第一预定电压，该第一预定电压高于N沟道晶体管的第一阈值电压，但低于当第一控制端子电压没有被限制时作为高电平从第一比较器输出的第一高边电压。

Description

比较器电路
技术领域
本发明涉及一种比较器电路。
背景技术
在下面标识的专利文献1中公开了传统温度感测装置的一个例子。在专利文献1的温度感测装置中，二极管用作温度传感器。该温度感测装置通过利用如下特性而感测温度：当恒定电流被馈送到二极管时，二极管的正向电压的值随温度而改变。
现有技术文献
专利文献
专利文献1：日本特开第2012-227517号公报
发明内容
发明要解决的问题
使用二极管作为上面描述的温度传感器的传统温度感测装置包括比较器电路，该比较器电路使用在二极管中产生的正向电压作为温度感测电压并将该温度感测电压与三角波信号进行比较。该比较器电路输出具有与温度成比例的占空比的脉冲信号。
这里，在上面描述的比较器电路中，需要适应作为与三角波信号比较的目标的输入信号的电平的更宽范围。然而，该问题不限于在温度感测装置中使用的比较器电路。
根据前述内容，本发明的目的是提供一种能够适应输入信号的更宽范围的比较器电路。
解决问题的方案
根据本发明的一个方面，比较器电路包括：
第一比较器，其被配置为接收输入信号和要与输入信号比较的比较目标信号的输入；
第一输出级，其包括N沟道晶体管，该N沟道晶体管具有控制端子，从第一比较器输出的第一控制端子电压被施加到控制端子；以及
第一箝位单元，其被配置为将第一控制端子电压限制为不高于第一预定电压，该第一预定电压高于N沟道晶体管的第一阈值电压，但低于当第一控制端子电压没有被限制时作为高电平从第一比较器输出的第一高边电压(第一构造)。
在上面描述的第一构造中，优选地，第一预定电压具有第一阈值电压的两倍的值(第二构造)。
在上面描述的第一或第二构造中，优选地，比较目标信号是三角波信号(第三构造)。
在上面描述的第一至第三构造中的任一构造中，优选地，第一输出级包括在比N沟道晶体管高的电位侧与N沟道晶体管连接的第一恒定电流源(第四构造)。
在上面描述的第一至第四构造中的任一构造中，优选地，第一箝位单元包括二极管连接的NMOS晶体管(第五构造)。
优选地，上面描述的第一至第五构造中的任一构造还包括：第二比较器，其被配置为接收输入信号和比较目标信号的输入，
第二输出级，其包括P沟道晶体管，该P沟道晶体管具有控制端子，从第二比较器输出的第二控制端子电压被施加到控制端子；
第二箝位单元，其被构造以将第二控制端子电压限制为不低于第二预定电压，该第二预定电压低于第三阈值电压，但高于当第二控制端子电压没有被限制时作为低电平从第二比较器输出的低电平电压，所述第三阈值电压比作为高电平从第二比较器输出的第二高边电压低了P沟道晶体管的第二阈值电压；以及
输出单元，其被配置为在检测到无论第一输出级的第一输出信号和第二输出级的第二输出信号各自的上升时刻/下降时刻中哪一个较早时都产生第三输出信号(第六构造)。
根据本发明的另一个方面，比较器电路包括：第二比较器，其被配置为接收输入信号和要与输入信号比较的比较目标信号的输入，
第二输出级，其包括P沟道晶体管，该P沟道晶体管具有控制端子，从第二比较器输出的第二控制端子电压被施加到控制端子；以及
第二箝位单元，其被配置为将第二控制端子电压限制为不低于第二预定电压，该第二预定电压低于第三阈值电压，但高于当第二控制端子电压没有被限制时作为低电平从第二比较器输出的低电平电压，所述第三阈值电压比作为高电平从第二比较器输出的第二高边电压低了P沟道晶体管的第二阈值电压(第七构造)。
在上面描述的第七构造中，优选地，第二预定电压比第二高边电压低了第二阈值电压的两倍的电压(第八构造)。
在上面描述的第七或第八构造中，优选地，比较目标信号是三角波信号(第九构造)。
在上面描述的第七至第九构造中的任一构造中，优选地，第二输出级包括在比P沟道晶体管低的电位侧与P沟道晶体管连接的第二恒定电流源(第十构造)。
在上面描述的第七至第十构造中的任一构造中，优选地，第二箝位单元包括二极管连接的PMOS晶体管(第十一构造)。
根据本发明的又一个方面，温度监控电路包括具有上面描述的任一构造的比较器电路，以及被配置为将恒定电流馈送到二极管的恒定电流电路。这里，输入信号是基于二极管的正向电压的信号(第十二构造)。
根据本发明的又一个方面，IC封装包括具有上面描述的构造的温度监控电路、被配置为基于从温度监控电路输出的温度感测信号产生脉冲的脉冲发生器、被配置为传输脉冲的隔离变压器以及被配置为操作为使得基于由隔离变压器传输的脉冲从外部端子在外部输出温度输出信号的逻辑单元(第十三构造)。
发明的效果
根据本发明，比较器电路可以适应输入信号的更宽范围。
附图说明
图1是示出根据本发明的示例性实施方式的栅极驱动器的构造的图。
图2是示出温度监控电路的内部构造示例的图。
图3A是示出根据第一比较例的比较器电路的构造的电路图。
图3B是示出根据第一实施方式的比较器电路的构造的电路图。
图3C是示出图3B中的箝位单元的具体示例的图。
图4A是示出根据第一比较例(具有比较低的输入信号的情况)的比较器电路中的操作示例的时序图。
图4B是示出根据第一比较例(具有比较高的输入信号的情况)的比较器电路中的操作示例的时序图。
图5A是示出根据第一实施方式(具有比较低的输入信号的情况)的比较器电路中的操作示例的时序图。
图5B是示出根据第一实施方式(具有比较高的输入信号的情况)的比较器电路中的操作示例的时序图。
图6A是示出根据第二比较例的比较器电路的构造的电路图。
图6B是示出根据第二实施方式的比较器电路的构造的电路图。
图6C是示出图6B中的箝位单元的具体示例的图。
图7A是示出根据第二比较例(具有比较低的输入信号的情况)的比较器电路中的操作示例的时序图。
图7B是示出根据第二比较例(具有比较高的输入信号的情况)的比较器电路中的操作示例的时序图。
图8A是示出根据第二实施方式(具有比较低的输入信号的情况)的比较器电路中的操作示例的时序图。
图8B是示出根据第二实施方式(具有比较高的输入信号的情况)的比较器电路中的操作示例的时序图。
图9是示出根据第三实施方式的比较器电路的构造的电路图。
具体实施方式
在下文中，将参照附图描述本发明的示例性实施方式。
<栅极驱动器的构造>
图1是示出根据本发明的示例性实施方式的栅极驱动器10的构造的图。如图1所示，栅极驱动器10是驱动NMOS晶体管M1的栅极的器件。
栅极驱动器10包括初级侧电路1、次级侧电路2和隔离变压器3。栅极驱动器10是IC封装，其包括作为用于建立外部电连接的外部端子(引线端子)的VCC1端子、INA端子、INB端子、SENS端子、GND1端子、VCC2端子、OUT端子、TO端子、TC端子和GND2端子。
初级侧电路1包括第一施密特触发器11、第二施密特触发器12、AND电路13、脉冲发生器14、第一欠压锁定(UVLO)单元15、PMOS晶体管16、NMOS晶体管17和逻辑单元18。
次级侧电路2包括逻辑单元21、PMOS晶体管22、NMOS晶体管23、第二UVLO单元24、过电压保护(OVP)单元25、脉冲发生器26和温度监控电路27。
隔离变压器3被设置为连接初级侧电路1和次级侧电路2。隔离变压器3在将初级侧电路1和次级侧电路2彼此隔离时将来自初级侧电路1和次级侧电路2中一个的信号传输到另一个。
第一UVLO单元15监控施加到VCC1端子的电源电压Vcc1，并且在电源电压Vcc1下降到低于预定电压时，关闭初级侧电路1。
第一施密特触发器11将外部馈送到INA端子的第一输入信号In1传输到AND电路13的第一输入端子。第二施密特触发器12将外部馈送到INB端子的第二输入信号In2传输到AND电路13的第二输入端子。
AND电路13采取馈送到第一输入端子的信号的电平和通过将馈送到第二输入端子的信号的电平反相而获得的电平的逻辑乘积。因此，在第一输入信号In1处于低电平并且第二输入信号In2处于低电平的情况下，在第一输入信号In1处于低电平并且第二输入信号In2处于高电平的情况下，以及在第一输入信号In1处于高电平并且第二输入信号In2处于高电平的情况下，AND电路13的输出处于低电平，而在第一输入信号In1处于高电平并且第二输入信号In2处于低电平的情况下，AND电路13的输出处于高电平。
以AND电路13的输出从高电平下降到低电平作为触发，脉冲发生器14产生宽度比AND电路13的输出的宽度窄的脉冲，并将产生的脉冲输出到隔离变压器3的初级侧。馈送到隔离变压器3的初级侧的脉冲引起电流的改变，由此在隔离变压器3的次级侧上产生电流，该电流被馈送到逻辑单元21。在这种情况下，高电平信号从逻辑单元21输出以被馈送到PMOS晶体管22的栅极和NMOS晶体管23的栅极。
这里，PMOS晶体管22(开关元件)和NMOS晶体管23(开关元件)串联连接在施加到VCC2端子的电源电压Vcc2与施加到GND2端子的第二接地电压GND2之间，从而形成开关臂。具体地，PMOS晶体管22的源极连接到用于电源电压Vcc2的施加端子。PMOS晶体管22的漏极在节点N2处连接到NMOS晶体管23的漏极。NMOS晶体管23的源极连接到用于第二接地电压GND2的施加端子。
PMOS晶体管22的栅极和NMOS晶体管23的栅极连接的节点N1连接到逻辑单元21的输出端子。
节点N2连接到OUT端子。电阻器R1的一个端部在外部连接到OUT端子。电阻器R1的另一个端部连接到NMOS晶体管M1的栅极。NMOS晶体管M1的源极在外部连接到GND2端子。注意，用作次级侧电路2的参考电压的第二接地电压GND2不同于施加到GND1端子以用作初级侧电路1的参考电压的第一接地电压GND1。
这里，在如前所述的来自逻辑单元21的高电平信号被施加到节点N1的情况下，PMOS晶体管22被关断，NMOS晶体管23被导通，并且作为OUT端子的电压的输出电压Out变成第二接地电压GND2(低电平)。因此，NMOS晶体管M1被关断。
相比之下，以AND电路13的输出从低电平上升到高电平作为触发，脉冲产生器14产生宽度比AND电路13的输出的宽度窄的脉冲，并将产生的脉冲输出到隔离变压器3的初级侧。馈送到隔离变压器3的初级侧的脉冲引起电流的改变，由此在隔离变压器3的次级侧上产生电流，该电流被馈送到逻辑单元21。在这种情况下，低电平信号从逻辑单元21输出以被施加到节点N1。
在这种情况下，PMOS晶体管22被导通，NMOS晶体管23被关断，并且输出电压Out变成电源电压Vcc2(高电平)。因此，NMOS晶体管M1被导通。
这里，由栅极驱动器10驱动的目标晶体管可以由IGBT代替NMOS晶体管M1构成。在这种情况下，电阻器R1的另一个端部连接到IGBT的栅极，并且GND2端子连接到IGBT的发射极。
第二UVLO单元24监控施加到VCC2端子的电源电压Vcc2，并且在电源电压Vcc2下降到低于预定电压时，第二UVLO单元24关闭次级侧电路2。OVP单元25是感测电源电压Vcc2的过电压的电路。
二极管D1的阳极在外部连接到TO端子。这里，二极管D1可以由图1所示的多个元件构成，也可以替代地由单个元件构成。二极管D1的阴极在外部连接到GND2端子。
电阻器RTC的一个端部连接到TC端子。电阻器RTC的另一个端部在外部连接到GND2端子。
温度监控电路27是通过使用作为温度传感器的二极管D1来感测温度的电路。电阻器RTC是设置在温度监控电路27中产生的恒定电流的电流值的元件。
温度监控电路27将感测到的温度作为温度感测信号Ts输出到脉冲发生器26，该温度感测信号Ts是脉冲信号。类似于先前描述的脉冲发生器14，脉冲发生器26产生宽度比从温度监控电路27馈送的脉冲信号(温度感测信号Ts)的宽度短的脉冲，并将产生的脉冲输出到隔离变压器3的次级侧。馈送到隔离变压器3的次级侧的脉冲引起电流的改变，由此在绝缘变压器3的初级侧上产生电流，该电流被馈送到逻辑单元18。在这种情况下，高电平或低电平信号从逻辑单元18输出以被馈送到PMOS晶体管16的栅极和NMOS晶体管17的栅极。
这里，PMOS晶体管16(开关元件)和NMOS晶体管17(开关元件)串联连接在施加到VCC1端子的电源电压Vcc1与施加到GND1端子的第一接地电压GND1之间，从而形成开关臂。具体地，PMOS晶体管16的源极连接到用于电源电压Vcc1的施加端子。PMOS晶体管16的漏极在节点N4处连接到NMOS晶体管17的漏极。NMOS晶体管17的源极连接到用于第一接地电压GND1的施加端子。
PMOS晶体管16的栅极和NMOS晶体管17的栅极连接的节点N3连接到逻辑单元18的输出端子。节点N4连接到SENS端子。
基于从逻辑单元18输出的脉冲，通过由PMOS晶体管16和NMOS晶体管17构成的开关臂，从SENS端子在外部输出作为脉冲信号的温度输出信号Tsout。以这种方式，可以将由用作温度传感器的二极管D1感测到的温度信息输出到IC外部。注意，第一输入信号In1、第二输入信号In2和温度输出信号Tsout例如在IC(栅极驱动器10)外部的电子控制单元(ECU)(未被示出)与IC之间传送。
<温度监控电路的构造>
图2是示出温度监控电路27的内部构造示例的图。图2所示的温度监控电路27包括恒定电流电路271、振荡器272和比较器电路273。
恒定电流电路271包括误差放大器271A、NMOS晶体管271B和POS晶体管271C和271D。
向误差放大器271A的非反相输入端子(+)施加参考电压Vtc。电阻器RTC的一个端部经由TC端子连接到误差放大器271A的反相输入端子(-)。误差放大器271A的输出端子连接到NMOS晶体管271B的栅极。NMOS晶体管271B的源极连接到TC端子。
PMOS晶体管271C和271D构成电流镜。具体地，PMOS晶体管271C的栅极和漏极短路。PMOS晶体管271C的漏极连接到NMOS晶体管271B的漏极。PMOS晶体管271C的栅极连接到PMOS晶体管271D的栅极。PMOS晶体管271C和271D的源极连接到VCC2端子。PMOS晶体管271D的漏极连接到TO端子。
对于这种构造，执行控制使得TC端子的电压与参考电压Vtc一致，并且使恒定电流Iin通过NMOS晶体管271B，该恒定电流Iin具有由参考电压Vtc和电阻器RTC的电阻值Rtc确定的电流值。然后，通过由PMOS晶体管271C和271D构成的电流镜，例如使恒定电流Iin的电流值增大10倍，从而成为要从TO端子馈送到二极管D1的恒定电流Iout。即，恒定电流电路271产生要馈送到二极管D1的恒定电流Iout。
二极管D1具有在恒定电流下其正向电压随着温度上升而减小的特性。因此，可以通过将恒定电流Iout馈送到用作温度传感器的二极管D1并测量在二极管D1中产生的正向电压来感测温度。
比较器电路273将作为二极管D1的正向电压产生的TO端子的电压Vto与由振荡器272产生的三角波信号Str进行比较，并将作为脉冲信号的温度感测信号Ts作为比较结果输出。温度感测信号Ts是具有对应于感测温度的占空比的脉冲信号。
<比较器电路的第一实施方式>
接下来，将给出对温度监控电路27中的比较器电路273的各种实施方式的描述。
首先，将描述比较器电路273的第一实施方式。图3A是示出根据第一比较例的比较器电路2731X的构造的电路图，该第一比较例被给出用于更好地理解比较器电路273的第一实施方式的特性。
如图3A所示，根据第一比较例的比较器电路2731X包括比较器273E、NMOS晶体管273F(N沟道晶体管)和恒定电流源273G。NMOS晶体管273F和恒定电流源273G构成输出级NOUT。图3A还示出了施加第二接地电压GND2的线以及施加预定高边电压Vh(其是高于第二接地电压GND2的电压)的线。这里，高边电压Vh例如是基于电源电压Vcc2产生的预定内部电压Vreg。
TO端子的电压Vto(参见图2)作为输入信号Sin被馈送到比较器273E的非反相输入端子(+)。三角波信号Str被馈送到比较器273E的反相输入端子(-)。比较器273E将输入信号Sin与三角波信号Str进行比较，并将栅极信号(控制端子电压)Gt作为比较结果输出到NMOS晶体管273F的栅极(控制端子)。即，三角波信号Str是要与输入信号Sin比较的比较目标信号的示例。
NMOS晶体管273F的源极连接到用于第二接地电压GND2的施加端子。恒定电流源273G设置在用于高边电压Vh的施加端子与NMOS晶体管273F的漏极之间。NMOS晶体管273F根据栅极信号Gt来导通/关断，从而在恒定电流源273G和NMOS晶体管273F的漏极连接的节点N13处，产生温度感测信号Ts。即，从输出级NOUT输出温度感测信号Ts。
现在，将参照图4A和图4B所示的时序图来给出对根据第一比较例的如此构造的比较器电路2731X的操作的描述。
在图4A和图4B中，以从顶部级开始的顺序，示出了输入信号Sin、三角波信号Str、栅极信号Gt和温度感测信号Ts的波形。这也适用于稍后将描述的其他时序图。
在图4A和图4B中，连同栅极信号Gt一起，还示出了NMOS晶体管273F的阈值电压VthN。阈值电压VthN与高边电压Vh之间的电压差大于阈值电压VthN与第二接地电压GND2之间的电压差。
图4A是示出输入信号Sin比较低的情况的示例的时序图。在这种情况下，在三角波信号Str从低于输入信号Sin到高于输入信号Sin上升到与输入信号Sin相交的时刻t1，栅极信号Gt开始从高电平(高边电压Vh)向低电平(第二接地电压GND2)下降。然后，当栅极信号Gt在时刻t2达到阈值电压VthN时，NMOS晶体管273F被关断，并且温度感测信号Ts上升到高电平。此后，栅极信号Gt继续下降并达到低电平。
此后，在三角波信号Str从高于输入信号Sin到低于输入信号Sin下降到与输入信号Sin相交的时刻t3，栅极信号Gt开始向高电平上升。然后，当栅极信号Gt在时刻t4达到阈值电压VthN时，NMOS晶体管273F被导通，并且温度感测信号Ts下降到低电平。
此后，在三角波信号Str从低于输入信号Sin到高于输入信号Sin上升到与输入信号Sin相交的时刻t5，栅极信号Gt开始向低电平下降。然后，当栅极信号Gt在时刻t6达到阈值电压VthN时，NMOS晶体管273F被关断，并且温度感测信号Ts上升到高电平。此后，栅极信号Gt继续下降并达到低电平。
以这种方式，在图4A所示的示例中，通过输入信号Sin与三角波信号Str之间的比较，产生温度感测信号Ts，该温度感测信号Ts是包括高电平和低电平的脉冲信号。然而，由于阈值电压VthN与高边电压Vh之间的电压差大于阈值电压VthN与第二接地电压GND2之间的电压差，因此在三角波信号Str向上与输入信号Sin相交时到温度感测信号Ts上升的延迟时间T1(时刻t1到时刻t2)长于在三角波信号Str向下与输入信号Sin相交时到温度感测信号Ts下降的延迟时间T2(时刻t3到时刻t4)，因此存在较大的延迟时间差。
图4B是示出输入信号Sin比较高的情况的示例的时序图。在这种情况下，在三角波信号Str从低于输入信号Sin到高于输入信号Sin上升到与输入信号Sin相交的时刻t11，栅极信号Gt开始向低电平下降。
此后，在时刻t12，三角波信号Str从高于输入信号Sin到低于输入信号Sin下降到与输入信号Sin相交，但比较高的输入信号Sin使从时刻t11到时刻t12的时间段较短，使得栅极信号Gt在达到阈值电压VthN之前开始上升。因此，NMOS晶体管273F保持导通，温度感测信号Ts因此保持在低电平。此后，栅极信号Gt达到高电平。
以这种方式，图4B所示的示例具有如下缺点：虽然三角波信号Str已经向上与输入信号Sin相交，但是温度感测信号Ts不上升到高电平。
因此，根据本发明的第一实施方式的比较器电路2731具有图3B所示的构造。图3B所示的比较器电路2731与根据第一比较例的比较器电路2731x在构造上的不同之处在于，比较器电路2731包括箝位单元273H。
箝位单元273H具有将栅极信号Gt限制为不高于第一预定电压V1的功能，该第一预定电压V1低于高边电压Vh，但高于阈值电压VthN。图3C示出了箝位单元273H的具体构造的示例。在图3C中，箝位单元273H由二极管连接的NMOS晶体管NM构成。另外，箝位单元273H可以例如由齐纳二极管等构成。
现在，将参照图5A和图5B所示的时序图来给出对根据第一实施方式的如此构造的比较器电路2731的操作的描述。在图5A和图5B中，连同栅极信号Gt一起，还示出了第一预定电压V1。这里，作为优选值，第一预定电压V1的值是阈值电压VthN的两倍(2·VthN)。
图5A示出了输入信号Sin比较低的情况，对应于根据先前描述的第一比较例的图4A。在这种情况下，在三角波信号Str从低于输入信号Sin到高于输入信号Sin上升到与输入信号Sin相交的时刻t21，栅极信号Gt开始从第一预定电压V1向低电平下降，第一预定电压V1是由箝位单元273H设置的栅极信号Gt的极限。然后，当栅极信号Gt在时刻t22达到阈值电压VthN时，NMOS晶体管273F被关断，并且温度感测信号Ts上升到高电平。此后，栅极信号Gt继续下降并达到低电平。
此后，在三角波信号Str从高于输入信号Sin到低于输入信号Sin下降到与输入信号Sin相交的时刻t23，栅极信号Gt开始向高电平上升。然后，当栅极信号Gt在时刻t24达到阈值电压VthN时，NMOS晶体管273F被导通，并且温度感测信号Ts下降到低电平。
以这种方式，通过使栅极信号Gt被箝位单元273H限制为不高于第一预定电压V1，可以减小第一预定电压V1与阈值电压VthN之间的电压差和阈值电压VthN与第二接地电压GND2之间的电压差之间的差值，因此可以减小在三角波信号Str向高于输入信号Sin与输入信号Sin相交时到温度感测信号Ts上升的延迟时间T11(时刻t21到时刻t22)与在三角波信号Str向低于输入信号Sin与输入信号Sin相交时到温度感测信号Ts下降的延迟时间T12(时刻t23到时刻t24)之间的延迟时间差。特别地，在图5A中，第一预定电压V1被设置为等于2·VthN，该延迟时间差可以被减小到大约为零。
图5B示出了输入信号Sin比较高的情况，对应于根据先前描述的第一比较例的图4B。在这种情况下，在三角波信号Str从低于输入信号Sin到高于输入信号Sin上升到与输入信号Sin相交的时刻t31，栅极信号Gt开始从第一预定电压V1向低电平下降，第一预定电压V1是由箝位单元273H设置的栅极信号Gt的极限。然后，当栅极信号Gt在时刻t32达到阈值电压VthN时，NMOS晶体管273F被关断，并且温度感测信号Ts上升到高电平。此后，栅极信号Gt继续下降并达到低电平。
此后，在三角波信号Str从高于输入信号Sin到低于输入信号Sin下降到与输入信号Sin相交的时刻t33，栅极信号Gt开始向高电平上升。然后，当栅极信号Gt在时刻t34达到阈值电压VthN时，NMOS晶体管273F被导通，并且温度感测信号Ts下降到低电平。
以这种方式，在图5B中，与图4B中不同，在时刻t31，栅极信号Gt开始从第一预定电压V1下降，因此，虽然从时刻t31到时刻t33的时间段较短，但是栅极信号Gt可以在时刻t32达到阈值电压VthN。因此，温度感测信号Ts可上升到高电平。此外，与图5A中类似，可以减小延迟时间T11和延迟时间T12之间的延迟时间差。
以这种方式，对于根据本实施方式的比较器电路2731，不管输入信号Sin是高还是低，可以适当地产生温度感测信号Ts，因此可以适应输入信号Sin的更宽范围。
<比较器电路的第二实施方式>
接下来，将描述比较器电路的第二实施方式。图6A是示出根据第二比较例的比较器电路2732X的构造的电路图，该第二比较例被提供用于更好地理解比较器电路273的第二实施方式的特性。
根据第二比较例的比较器电路2732X与第一比较例(图3A)在构造上的不同之处在于，比较器电路2732X包括构成输出级POUT的PMOS晶体管273I(P沟道晶体管)和恒定电流源273J。具体地，向PMOS晶体管273I的栅极(控制端子)施加从比较器273E输出的栅极信号(控制端子电压)Gt。PMOS晶体管273I的源极连接到用于高边电压Vh的施加端子。恒定电流源273J设置在PMOS晶体管273I的漏极与用于第二接地电压GND2的施加端子之间。在PMOS晶体管273I的漏极和恒定电流源273J连接的节点N14处，产生温度感测信号Ts。即，从输出级POUT输出温度感测信号Ts。
现在，将参照图7A和图7B所示的时序图来给出对根据第二比较例的如此构造的比较器电路2732X的操作的描述。
在图7A和图7B中，连同栅极信号Gt一起，还示出了阈值电压(Vh-VthP)，该阈值电压是比高边电压Vh低出PMOS晶体管273I的阈值电压VthP的电压。阈值电压(Vh-VthP)与高边电压Vh之间的电压差小于阈值电压(Vh-VthP)与第二接地电压GND2之间的电压差。
图7A是示出输入信号Sin比较低的情况的示例的时序图。在这种情况下，在三角波信号Str从低于输入信号Sin到高于输入信号Sin上升到与输入信号Sin相交的时刻t41，栅极信号Gt开始从高电平(高边电压Vh)向低电平(第二接地电压GND2)下降。然后，当栅极信号Gt在时刻t42达到阈值电压(Vh-VthP)时，PMOS晶体管273I被导通，并且温度感测信号Ts上升到高电平。此后，栅极信号Gt继续下降并达到低电平。
此后，在三角波信号Str从高于输入信号Sin到低于输入信号Sin下降到与输入信号Sin相交的时刻t43，栅极信号Gt开始向高电平上升。此后，在时刻t44，三角波信号Str从低于输入信号Sin到高于输入信号Sin与输入信号Sin相交。比较低的输入信号Sin使时刻t43与时刻t44之间的时间段较短，使得栅极信号Gt在达到阈值电压(Vh-VthP)之前开始下降。因此，PMOS晶体管273I保持导通，温度感测信号Ts因此保持在高电平。此后，栅极信号Gt达到低电平。
以这种方式，图7A所示的示例具有如下缺点：虽然三角波信号Str已经向低于输入信号Sin与输入信号Sin相交，但是温度感测信号Ts不下降到低电平。
图7B是示出输入信号Sin比较高的情况的示例的时序图。在这种情况下，在三角波信号Str从低于输入信号Sin到高于输入信号Sin上升到与输入信号Sin相交的时刻t51，栅极信号Gt开始从高电平向低电平下降。然后，当栅极信号Gt在时刻t52达到阈值电压(Vh-VthP)时，PMOS晶体管273I被导通，并且温度感测信号Ts上升到高电平。此后，栅极信号Gt继续下降。
此后，在三角波信号Str从高于输入信号Sin到低于输入信号Sin下降到与输入信号Sin相交的时刻t53，栅极信号Gt开始向高电平上升。然后，当栅极信号Gt在时刻t54达到阈值电压(Vh-VthP)时，PMOS晶体管273I被关断，并且温度感测信号Ts下降到低电平。此后，栅极信号Gt继续上升并达到高电平。
以这种方式，在图7B所示的示例中，阈值电压(Vh-VthP)与高边电压Vh之间的电压差小于阈值电压(Vh-VthP)与第二接地电压GND2之间的电压差，因此在三角波信号Str向高于输入信号Sin与输入信号Sin相交时到温度感测信号Ts上升的延迟时间T21(时刻t51到时刻t52)短于在三角波信号Str向低于输入信号Sin与输入信号Sin相交时到温度感测信号Ts下降的延迟时间T22(时刻t53到时刻t54)，因此存在较大的延迟时间差。
因此，根据本发明的第二实施方式的比较器电路2732具有图6B所示的构造。图6B所示的比较器电路2732与根据第二比较例的比较器电路2732X在构造上的不同之处在于，比较器电路2732包括箝位单元273K。
箝位单元273K具有将栅极信号Gt限制为不低于第二预定电压V2的功能，该第二预定电压V2低于阈值电压(Vh-VthP)，但高于第二接地电压GND2(低电平电压)。图6C示出了箝位单元273K的具体构造的示例。在图6C中，箝位单元273K由二极管连接的PMOS晶体管PM构成。箝位单元273K可以以其他方式构成，例如，箝位单元273K可以由齐纳二极管等构成。
现在，将参照图8A和图8B所示的时序图来给出对根据第二实施方式的如此构造的比较器电路2732的操作的描述。在图8A和图8B中，连同栅极信号Gt一起，还示出了第二预定电压V2。这里，作为优选值，第二预定电压V2的电压比高边电压Vh低出的值是阈值电压VthP的两倍(2·VthP)。
图8A示出了输入信号Sin比较低的情况，对应于根据先前描述的第二比较例的图7A。在这种情况下，在三角波信号Str从低于输入信号Sin到高于输入信号Sin上升到与输入信号Sin相交的时刻t61，栅极信号Gt开始从高电平向低电平下降。然后，当栅极信号Gt在时刻t62达到阈值电压(Vh-VthP)时，PMOS晶体管273I被导通，并且温度感测信号Ts上升到高电平。此后，栅极信号Gt继续下降到被限制为等于第二预定电压V2。
此后，在三角波信号Str从高于输入信号Sin到低于输入信号Sin下降到与输入信号Sin相交的时刻t63，栅极信号Gt开始向高电平上升。然后，当栅极信号Gt在时刻t64达到阈值电压(Vh-VthP)时，PMOS晶体管273I被关断，并且温度感测信号Ts下降到低电平。
此后，在时刻t65，三角波信号Str从低于输入信号Sin到高于输入信号Sin上升到与输入信号Sin相交，栅极信号Gt因此开始向低电平下降。
以这种方式，在图8A中，与图7A中不同，在时刻t63，栅极信号Gt开始从第二预定电压V2上升，因此，虽然从时刻t63到时刻t65的时间段较短，但是栅极信号Gt可以在时刻t64达到阈值电压(Vh-VthP)。因此，温度感测信号Ts可下降到低电平。
此外，通过使栅极信号Gt被箝位单元273K限制为不低于第二预定电压V2，可以减小阈值电压(Vh-VthP)与高边电压Vh之间的电压差和阈值电压(Vh-VthP)与第二预定电压V2之间的电压差之间的差值，因此可以减小在三角波信号Str向高于输入信号Sin与输入信号Sin相交时到温度感测信号Ts上升的延迟时间T31(时刻t61到时刻t62)与在三角波信号Str向低于输入信号Sin与输入信号Sin相交时到温度感测信号Ts下降的延迟时间T32(时刻t63到时刻t64)之间的延迟时间差。特别地，在图8A中，第二预定电压V2被设置为等于V2-2·VthP，该延迟时间差可以被减小到大约为零。
图8B示出了输入信号Sin比较高的情况，对应于根据先前描述的第二比较例的图7B。在这种情况下，在三角波信号Str从低于输入信号Sin到高于输入信号Sin上升到与输入信号Sin相交的时刻t71，栅极信号Gt开始从高电平向低电平下降。然后，当栅极信号Gt在时刻t72达到阈值电压(Vh-VthP)时，PMOS晶体管273I被导通，并且温度感测信号Ts上升到高电平。此后，栅极信号Gt继续下降到被限制为等于第二预定电压V2。
此后，在三角波信号Str从高于输入信号Sin到低于输入信号Sin下降到与输入信号Sin相交的时刻t73，栅极信号Gt开始向高电平上升。然后，当栅极信号Gt在时刻t74达到阈值电压(Vh-VthP)时，PMOS晶体管273I被关断，并且温度感测信号Ts下降到低电平。
在图8B的情况下，类似于图8A的情况，可以减小延迟时间T31与延迟时间T32之间的延迟时间差。
以这种方式，不管输入信号Sin是高还是低，根据本实施方式的比较器电路2732也可以产生适当的温度感测信号Ts，因此可以适应输入信号Sin的更宽范围。
<比较器电路的第三实施方式>
接下来，将描述比较器电路273的第三实施方式。图9是示出根据第三实施方式的比较器电路2733的构造的电路图。
在该实施方式中，向先前描述的第一实施方式的构造，添加第二实施方式的构造。也就是说，如图9所示，除了第一实施方式的构造之外，比较器电路2733还包括第二实施方式的构造(比较器273E’、PMOS晶体管273I、恒定电流源273J和箝位单元273K)。
输入信号Sin和三角波信号Str都被馈送到比较器273E’以及比较器273E。
比较器电路2733还包括输出单元273L。输出单元273L接收在节点N13处产生的第一输出信号Out1和在节点14处产生的第二输出信号Out2，并且输出单元273L输出温度感测信号Ts(第三输出信号)。输出单元273L在无论第一输出信号Out1的上升时刻和第二输出信号Out2的上升时刻中哪一个较早时都升高温度感测信号Ts，并且在无论第一输出信号Out1的下降时刻和第二输出信号Out2的下降时刻中哪一个较早时都降低温度感测信号Ts。
例如，在输入信号Sin比较低的情况下，比较器电路2733如先前描述的图5A和图8A所示的那样工作，并且图5A所示的温度感测信号Ts对应于第一输出信号Out1，图8A所示的温度感测信号Ts对应于第二输出信号Out2。
关于输出信号的上升，由PMOS晶体管273I和恒定电流源273J构成的输出级POUT在工作速度上比由NMOS晶体管273F和恒定电流源273G构成的输出级NOUT快。关于输出信号的下降，输出级NOUT在工作速度上比输出级POUT快。
因此，第二输出信号Out2的上升时刻(图8A中的t62)稍早于第一输出信号Out1的上升时刻(图5A中的t22)，因此在第二输出信号Out2的上升时刻，温度感测信号Ts升高。此外，第一输出信号Out1的下降时刻(图5A中的t24)稍早于第二输出信号Out2的下降时刻(图8A中的t64)，因此在第一输出信号Out1的下降时刻，温度感测信号Ts降低。
<其他>
应当理解，以上实施方式在所有方面都是示例，而不是限制性的；本发明的技术范围不由以上实施方式的描述指示，而是由权利要求指示；并且在权利要求的范围内的所有修改以及与权利要求等同的含义被涵盖。
工业上的可利用性
例如，本发明可用在温度监控电路中。
符号的说明
10 栅极驱动器
1 初级侧电路
11 第一施密特触发器
12 第二施密特触发器
13 AND电路
14 脉冲发生器
15 第一UVLO单元
16 PMOS晶体管
17 NMOS晶体管
18 逻辑单元
2 次级侧电路
21 逻辑单元
22 PMOS晶体管
23 NMOS晶体管
24 第二UVLO单元
25 OVP单元
26 脉冲发生器
27 温度监控电路
271 恒定电流电路
271A 误差放大器
271B NMOS晶体管
271C、271D PMOS晶体管
272 振荡器
273、2731、2731X、2732、2732X、2733 比较器电路
273E 比较器
273F NMOS晶体管
273G 恒定电流源
273H 箝位单元
273I PMOS晶体管
273J 恒定电流源
273K 箝位单元
273L 输出单元
NOUT、POUT 输出级
R1、RTC 电阻器
M1 NMOS 晶体管
D1 二极管

Claims (13)

1.一种比较器电路，其包括：
第一比较器，其被配置为接收输入信号和要与所述输入信号比较的比较目标信号的输入；
第一输出级，其包括N沟道晶体管，所述N沟道晶体管具有控制端子，从所述第一比较器输出的第一控制端子电压被施加到所述控制端子；以及
第一箝位单元，其被配置为将所述第一控制端子电压限制为不高于第一预定电压，所述第一预定电压高于所述N沟道晶体管的第一阈值电压，但低于当所述第一控制端子电压没有被限制时作为高电平从所述第一比较器输出的第一高边电压。
2.根据权利要求1所述的比较器电路，其中，所述第一预定电压具有所述第一阈值电压的两倍的值。
3.根据权利要求1或2所述的比较器电路，其中，所述比较目标信号是三角波信号。
4.根据权利要求1至3中任一项所述的比较器电路，
其中，
所述第一输出级包括：在比所述N沟道晶体管高的电位侧与所述N沟道晶体管连接的第一恒定电流源。
5.根据权利要求1至4中任一项所述的比较器电路，其中，所述第一箝位单元包括二极管连接的NMOS晶体管。
6.根据权利要求1到5中任一权利要求所述的比较器电路，其还包括：
第二比较器，其被配置为接收所述输入信号和所述比较目标信号的输入；
第二输出级，其包括P沟道晶体管，所述P沟道晶体管具有控制端子，从所述第二比较器输出的第二控制端子电压被施加到所述控制端子；
第二箝位单元，其被配置为将所述第二控制端子电压限制为不低于第二预定电压，所述第二预定电压低于第三阈值电压，但高于当所述第二控制端子电压没有被限制时作为低电平从所述第二比较器输出的低电平电压，所述第三阈值电压比作为高电平从所述第二比较器输出的第二高边电压低了所述P沟道晶体管的第二阈值电压；以及
输出单元，其被配置为在检测到无论所述第一输出级的第一输出信号和所述第二输出级的第二输出信号各自的上升时刻/下降时刻中哪一个较早时都产生第三输出信号。
7.一种比较器电路，其包括：
第二比较器，其被配置为接收输入信号和要与所述输入信号比较的比较目标信号的输入；
第二输出级，其包括P沟道晶体管，所述P沟道晶体管具有控制端子，从所述第二比较器输出的第二控制端子电压被施加到所述控制端子；以及
第二箝位单元，其被配置为将所述第二控制端子电压限制为不低于第二预定电压，所述第二预定电压低于第三阈值电压，但高于当所述第二控制端子电压没有被限制时作为低电平从所述第二比较器输出的低电平电压，所述第三阈值电压比作为高电平从所述第二比较器输出的第二高边电压低了所述P沟道晶体管的第二阈值电压。
8.根据权利要求7所述的比较器电路，
其中，
所述第二预定电压比所述第二高边电压低了所述第二阈值电压的两倍的电压。
9.根据权利要求7或8所述的比较器电路，其中，所述比较目标信号是三角波信号。
10.根据权利要求7至9中任一项所述的比较器电路，
其中，
所述第二输出级包括：在比所述P沟道晶体管低的电位侧与所述P沟道晶体管连接的第二恒定电流源。
11.根据权利要求7至10中任一项所述的比较器电路，其中，所述第二箝位单元包括二极管连接的PMOS晶体管。
12.一种温度监控电路，其包括：
根据权利要求1至11中任一项所述的比较器电路；以及
恒定电流电路，其被配置为将恒定电流馈送到二极管；
其中，
所述输入信号是基于所述二极管的正向电压的信号。
13.一种IC封装，其包括：
根据权利要求12所述的温度监控电路；
脉冲发生器，其被配置为基于从所述温度监控电路输出的温度感测信号来产生脉冲；
隔离变压器，其被配置为传输所述脉冲；以及
逻辑单元，其被配置为：操作使得基于由所述隔离变压器传输的所述脉冲从外部端子在外部输出温度输出信号。
CN202180025782.2A 2020-03-30 2021-02-08 比较器电路 Pending CN115362631A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-060599 2020-03-30
JP2020060599 2020-03-30
PCT/JP2021/004604 WO2021199683A1 (ja) 2020-03-30 2021-02-08 コンパレータ回路

Publications (1)

Publication Number Publication Date
CN115362631A true CN115362631A (zh) 2022-11-18

Family

ID=77928057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180025782.2A Pending CN115362631A (zh) 2020-03-30 2021-02-08 比较器电路

Country Status (4)

Country Link
US (1) US20230146017A1 (zh)
JP (1) JPWO2021199683A1 (zh)
CN (1) CN115362631A (zh)
WO (1) WO2021199683A1 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289054A (en) * 1992-03-24 1994-02-22 Intel Corporation Fast electronic comparator
JP3392271B2 (ja) * 1995-11-02 2003-03-31 シャープ株式会社 演算増幅回路
JPH09321586A (ja) * 1996-05-29 1997-12-12 Toshiba Microelectron Corp レベル比較器
US6252435B1 (en) * 2000-10-05 2001-06-26 Pericom Semiconductor Corp. Complementary differential amplifier with resistive loads for wide common-mode input range
US7592844B2 (en) * 2007-01-19 2009-09-22 Power Integrations, Inc. Comparator with complementary differential input stages
JP2011223130A (ja) * 2010-04-06 2011-11-04 Fuji Electric Co Ltd 比較回路
JP6104512B2 (ja) * 2011-04-01 2017-03-29 ローム株式会社 温度検出装置
JP5602170B2 (ja) * 2012-03-03 2014-10-08 レノボ・シンガポール・プライベート・リミテッド プロセッサの動作を制御する方法および電子機器
US8736355B2 (en) * 2012-06-12 2014-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Device layout for reference and sensor circuits
JP5655824B2 (ja) * 2012-07-20 2015-01-21 株式会社デンソー 温度検出装置
JP6259649B2 (ja) * 2013-12-06 2018-01-10 株式会社小糸製作所 車両用灯具
US20170142519A1 (en) * 2015-11-17 2017-05-18 Cirrus Logic International Semiconductor Ltd. Digital microphones
JP6646490B2 (ja) * 2016-03-23 2020-02-14 キヤノン株式会社 電源回路及び画像形成装置
US10476433B2 (en) * 2016-07-05 2019-11-12 Delta Electronics, Inc. Microwave generator with power factor correction function and control method thereof
CN112865763A (zh) * 2019-11-28 2021-05-28 长鑫存储技术有限公司 比较器

Also Published As

Publication number Publication date
WO2021199683A1 (ja) 2021-10-07
JPWO2021199683A1 (zh) 2021-10-07
US20230146017A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
EP1662660A2 (en) Method and apparatus for providing compensation against temperature, process and supply voltage variation
EP2408111A1 (en) Power-on reset circuit
US6784719B2 (en) Level shift circuit for transmitting signal from leading edge to trailing edge of input signal
US20100264958A1 (en) Output circuit and multi-output circuit
JP2010004093A (ja) 出力駆動回路
US20120068740A1 (en) Voltage output circut
US20210184667A1 (en) Semiconductor integrated circuit and control method of semiconductor integrated circuit
US6753707B2 (en) Delay circuit and semiconductor device using the same
US7075335B2 (en) Level shifter
CN115362631A (zh) 比较器电路
US20050253661A1 (en) Oscillator circuit for semiconductor device
US6924694B2 (en) Switch circuit
EP4002690A1 (en) Delay circuit
US6894574B2 (en) CR oscillation circuit
US11418188B1 (en) Bootstrapped switch
US7888970B1 (en) Switch controlling circuit, switch circuit utilizing the switch controlling circuit and methods thereof
US9703307B2 (en) Voltage dropping circuit and integrated circuit
US10644694B2 (en) Power-on reset circuit with hysteresis
US8872555B2 (en) Power-on reset circuit
JP2009284463A (ja) 単一電圧源ｃｍｏｓのための自動検出入力回路
US11747845B2 (en) Mirror clamp circuit
US7626845B2 (en) Voltage programming switch for one-time-programmable (OTP) memories
US11736094B2 (en) Filter circuit and semiconductor device
JP5601176B2 (ja) スイッチングレギュレータ
CN115694455A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination