CN115347089A - 发光二极管封装结构及其制造方法及发光面板 - Google Patents
发光二极管封装结构及其制造方法及发光面板 Download PDFInfo
- Publication number
- CN115347089A CN115347089A CN202211057277.9A CN202211057277A CN115347089A CN 115347089 A CN115347089 A CN 115347089A CN 202211057277 A CN202211057277 A CN 202211057277A CN 115347089 A CN115347089 A CN 115347089A
- Authority
- CN
- China
- Prior art keywords
- conductive pattern
- insulating layer
- light emitting
- emitting diode
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910000679 solder Inorganic materials 0.000 claims abstract description 20
- 230000000903 blocking effect Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开了一种发光二极管封装结构、发光二极管封装结构的制造方法及发光面板,其中该发光二极管封装结构包括第一绝缘层、第一导电图案、第二绝缘层、第二导电图案、发光二极管元件及焊料。第一导电图案具有第一部分及第二部分,第一部分填入第一绝缘层的贯孔,且第二部分设置于第一绝缘层上且与第一部分连接。第二绝缘层设置于第一绝缘层上,且覆盖第一导电图案。第一导电图案的第二部分夹设于第一绝缘层与第二绝缘层之间。第二导电图案设置于第二绝缘层上,且电连接至第一导电图案。发光二极管元件与第二导电图案接合。焊料设置于第一导电图案的第一部分上。
Description
技术领域
本发明涉及一种发光二极管封装结构、发光二极管封装结构的制造方法及发光面板。
背景技术
发光二极管显示面板包括驱动背板及转置于驱动背板上的多个发光二极管元件。继承发光二极管的特性,发光二极管显示面板具有省电、高效率、高亮度及反应时间快等优点。此外,相较于有机发光二极管显示面板,发光二极管显示面板还具有色彩易调校、发光寿命长、无影像烙印等优势。因此,发光二极管显示面板被视为下一世代的显示技术。
在发光二极管显示面板的制作工艺中,需将多个发光二极管元件转置到驱动背板上。为提升转置良率,可将多个发光二极管元件先封装成一个发光二极管封装结构,再将发光二极管封装结构转置到驱动背板上。在发光二极管封装结构的制作工艺中,需将焊料形成在发光二极管封装结构内部的导电图案上,以利发光二极管封装结构与驱动背板接合。然而,一般而言,焊料是利用化学镀膜工序形成,化学镀膜工序中会有薄膜内应力作用在发光二极管封装结构的导电图案上,使得导电图案易从发光二极管封装结构的内部剥落,影响发光二极管封装结构的制造良率。
发明内容
本发明提供一种发光二极管封装结构的制造方法,可提升发光二极管封装结构的制造良率。
本发明提供一种发光二极管封装结构,其制造良率高。
本发明提供一种发光面板,其制造良率高。
本发明的发光二极管封装结构的制造方法,包括下列步骤:在基板上形成离形层;在离形层上形成第一绝缘层,其中第一绝缘层具有贯孔;在第一绝缘层上形成第一导电图案,其中第一导电图案的第一部分填入第一绝缘层的贯孔,第一导电图案的第二部分设置于第一绝缘层上且与第一部分连接;在第一绝缘层上形成第二绝缘层,以覆盖第一导电图案,其中第一导电图案的第二部分夹设于第一绝缘层与第二绝缘层之间;在第二绝缘层上形成第二导电图案,其中第二导电图案电连接至第一导电图案;令发光二极管元件与第二导电图案接合;分离离形层与第一绝缘层,并露出填入第一绝缘层的贯孔的第一导电图案的第一部分;以及,在第一导电图案的第一部分上形成焊料。
本发明的发光二极管封装结构包括第一绝缘层、第一导电图案、第二绝缘层、第二导电图案、发光二极管元件及焊料。第一绝缘层具有贯孔。第一导电图案具有第一部分及第二部分,第一部分填入第一绝缘层的贯孔,且第二部分设置于第一绝缘层上且与第一部分连接。第二绝缘层设置于第一绝缘层上,且覆盖第一导电图案。第一导电图案的第二部分夹设于第一绝缘层与第二绝缘层之间。第二导电图案设置于第二绝缘层上,且电连接至第一导电图案。发光二极管元件与第二导电图案接合。焊料设置于第一导电图案的第一部分上。焊料与第二导电图案分别位于第一导电图案的相对两侧。
本发明的发光面板包括上述的发光二极管封装结构及驱动背板,其中发光二极管封装结构接合至驱动背板。
在本发明的一实施例中,上述的发光二极管封装结构的制造方法,还包括:在形成离形层之后及形成第一绝缘层之前,在离形层上形成激光阻挡层;以及,在分离离形层与第一绝缘层之后,移除激光阻挡层,以露出填入第一绝缘层的贯孔的第一导电图案的第一部分。
在本发明的一实施例中,上述的第一导电图案的投影面积大于第一绝缘层的贯孔的投影面积,且第一绝缘层的贯孔的投影面积落在第一导电图案的投影面积以内。
在本发明的一实施例中,上述的第一导电图案的第一部分及第二部分定义出第一导电图案的凹陷,第二绝缘层具有重叠于凹陷的贯孔,且第二导电图案通过第二绝缘层的贯孔电连接至第一导电图案。
附图说明
图1A至图1M为本发明一实施例的发光面板的制造流程的剖面示意图;
图2为本发明一实施例的发光二极管封装结构的俯视示意图。
符号说明
10:发光面板
100:发光二极管封装结构
110:基板
120:离形层
130:激光阻挡层
140:第一绝缘层
142、162:贯孔
150:第一导电图案
150a:凹陷
151:第一部分
152:第二部分
160:第二绝缘层
170:第二导电图案
171:接垫部
172:导电部
180:吸光层
190:发光二极管元件
192:透明封装层
194:焊料
200:驱动背板
T150、T160:膜厚
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
应当理解,当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时,其可以直接在另一元件上或与另一元件连接,或者中间元件可以也存在。相反,当元件被称为“直接在另一元件上”或“直接连接到”另一元件时,不存在中间元件。如本文所使用的,“连接”可以指物理及/或电连接。再者,“电连接”或“耦合”可以是二元件间存在其它元件。
本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值,考虑到所讨论的测量和与测量相关的误差的特定数量(即,测量系统的限制)。例如,“约”可以表示在所述值的一个或多个标准偏差内,或±30%、±20%、±10%、±5%内。再者,本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质,来选择较可接受的偏差范围或标准偏差,而可不用一个标准偏差适用全部性质。
除非另有定义,本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是,诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义,并且将不被解释为理想化的或过度正式的意义,除非本文中明确地这样定义。
图1A至图1M为本发明一实施例的发光面板的制造流程的剖面示意图。
请参照图1A,首先,在基板110上形成离形层120。在本实施例中,基板110是透光且可被激光穿透;离形层120可被激光解离。举例而言,在本实施例中,基板110的材质可为玻璃、石英、有机聚合物、或是其它可适用的材料,但本发明不以此为限。
请参照图1B,接着,在本实施例中,可选择性地于离形层120上形成激光阻挡层130。激光阻挡层130可阻挡激光,以防止激光损伤于后续制作工艺中形成在激光阻挡层130上的构件。举例而言,在本实施例中,激光阻挡层130的材质可为金属,但本发明不以此为限。
请参照图1C,接着,在离形层120上形成第一绝缘层140,其中第一绝缘层140具有贯孔142。具体而言,在本实施例中,可在激光阻挡层130上直接形成第一绝缘层140。然而,本发明不以此为限,在另一实施例中,也可省略激光阻挡层130的设置,而在离形层120上直接形成第一绝缘层140。第一绝缘层140的材质可为有机材料、无机材料或其组合。举例而言,在本实施例中,第一绝缘层140的材质可为聚酰亚胺(polyimide;PI),但本发明不以此为限。
请参照图1D,接着,在第一绝缘层140上形成第一导电图案150,其中第一导电图案150的第一部分151填入第一绝缘层140的贯孔142,第一导电图案150的第二部分152设置于第一绝缘层140上且与第一部分151连接。在本实施例中,第一导电图案150的投影面积大于第一绝缘层140的贯孔142的投影面积,且第一绝缘层140的贯孔142的投影面积落在第一导电图案150的投影面积以内。举例而言,在本实施例中,第一导电图案150的材质可为金属,但本发明不以此为限。
在本实施例中,第一导电图案150的膜厚T150可选择性地较薄,而第一导电图案150的第一部分151及第二部分152可选择性定义出第一导电图案150的凹陷150a,其中第一导电图案150的凹陷150a可重叠于第一绝缘层140的贯孔142。然而,本发明不以此为限,在其它实施例中,第一导电图案150的膜厚T150也可较厚,而第一导电图案150也可不具有凹陷150a。
请参照图1E,接着,在第一绝缘层140上形成第二绝缘层160,以覆盖第一导电图案150。第二绝缘层160设置于第一绝缘层140上,且覆盖第一导电图案150。特别是,第一导电图案150的第二部分152夹设于第一绝缘层140与第二绝缘层160之间。第二绝缘层160的膜厚T160大于第一导电图案150的膜厚T150,而第二绝缘层160与第一绝缘层140可共同且良好地
夹住第一导电图案150。第二绝缘层160的材质可为有机材料、无机材料或其组合。举例而言,在本实施例中,第二绝缘层160的材质可为聚酰亚胺(polyimide;PI),但本发明不以此为限。
请参照图1F,接着,在第二绝缘层160上形成第二导电图案170。第二导电图案170设置于第二绝缘层160上,且第二导电图案170电连接至第一导电图案150。具体而言,在本实施例中,第二绝缘层160具有贯孔162,而第二导电图案170是通过第二绝缘层160的贯孔162电连接至第一导电图案150。在本实施例中,第二绝缘层160的贯孔162可重叠于第一导电图案150的凹陷150a,但本发明不以此为限。在本实施例中,第二导电图案170的材质例如是金属,但本发明不以此为限。
请参照图1G,接着,在本实施例中,可选择性地在第二绝缘层160形成吸光层180,以覆盖第二导电图案170的至少一部分。具体而言,在本实施例中。第二导电图案170可包括接垫部171及接垫部171外的导电部172,其中吸光层180覆盖第二导电图案170的导电部172且暴露第二导电图案170的接垫部171。举例而言,在本实施例中,吸光层180的材质可为黑色树脂,但本发明不以此为限。
请参照图1H,接着,令发光二极管元件190与第二导电图案170接合。详细而言,在本实施例中,是令发光二极管元件190与被吸光层180暴露出的第二导电图案170的接垫部171接合。举例而言,在本实施例中,发光二极管元件190例如是微型发光二极管(μLED),但本发明不以此为限。
请参照图1I,接着,在本实施例中,在第二绝缘层160上形成透明封装层192,以覆盖并保护发光二极管元件190及第二导电图案170。
请参照图1I、图1J及图1K,接着,分离离形层120与第一绝缘层140,并露出填入第一绝缘层140的贯孔142的第一导电图案150的第一部分151。详细而言,在本实施例中,可先采用激光剥离(laser de-bonding)工序,使离形层120与基板110分离;之后,再移除离形层120与激光阻挡层130,以露出填入第一绝缘层140的贯孔142的第一导电图案150的第一部分151。举例而言,在本实施例中,可利用蚀刻工序移除离形层120与激光阻挡层130,但本发明不以此为限。
请参照图1L,接着,在第一导电图案150的第一部分151上形成焊料194。焊料194设置于第一导电图案150的第一部分151上,且焊料194与第二导电图案170分别位于第一导电图案150的相对两侧。于此,便完成了本实施例的发光二极管封装结构100。举例而言,在本实施例中,可使用化学镀膜的方式于第一导电图案150的第一部分151上形成焊料194;焊料194的材质例如可包括镍及金;但本发明不以此为限。
值得一提的是,由于第一导电图案150的第二部分152被夹设在第一绝缘层140与第二绝缘层160之间,因此,即便焊料194与第一导电图案150的厚度差异大而第一导电图案150的薄膜内部应力大,第一导电图案150仍不易自第一绝缘层140及第二绝缘层160上剥落。由此,发光二极管封装结构100的制造良率可提升。
图2为本发明一实施例的发光二极管封装结构的俯视示意图。图2省略发光二极管封装结构100的焊料194的绘示。
请参照图1L及图2,在本实施例中,同一个发光二极管封装结构100可包括多个发光二极管元件190,所述多个发光二极管元件190可被同一透明封装层192包覆。举例而言,在本实施例中,同一个发光二极管封装结构100的多个发光二极管元件190可分别是用以发出红光、绿光及蓝光的多个发光二极管元件190,但本发明不以此为限。
请参照图1L及图1M,接着,将发光二极管封装结构100转置到驱动背板200上,且令发光二极管封装结构100接合至驱动背板200。于此,便完成本实施例的发光面板10。
在本实施例中,驱动背板200可包括多个子像素驱动电路(未绘示),每一发光二极管元件190电连接至对应的一个子像素驱动电路(未绘示)。举例而言,在本实施例中,每一子像素驱动电路可包括数据线(未绘示)、扫描线(未绘示)、电源线(未绘示)、共通线(未绘示)、第一晶体管(未绘示)、第二晶体管(未绘示)及电容(未绘示),其中第一晶体管的第一端电连接至数据线,第一晶体管的控制端电连接至扫描线,第一晶体管的第二端电连接至第二晶体管的控制端,第二晶体管的第一端电连接至电源线,电容电连接于第一晶体管的第二端及第二晶体管的第一端,发光二极管元件190的第一电极(未绘示)及第二电极(未绘示)可分别电连接至第二晶体管的第二端及共通线,但本发明不以此为限。
Claims (10)
1.一种发光二极管封装结构的制造方法,包括:
在基板上形成离形层;
在该离形层上形成第一绝缘层,其中该第一绝缘层具有贯孔;
在该第一绝缘层上形成第一导电图案,其中该第一导电图案的第一部分填入该第一绝缘层的该贯孔,该第一导电图案的第二部分设置于该第一绝缘层上且与该第一部分连接;
在该第一绝缘层上形成第二绝缘层,以覆盖该第一导电图案,其中该第一导电图案的该第二部分夹设于该第一绝缘层与该第二绝缘层之间;
在该第二绝缘层上形成第二导电图案,其中该第二导电图案电连接至该第一导电图案;
令发光二极管元件与该第二导电图案接合;
分离该离形层与该第一绝缘层,并露出填入该第一绝缘层的该贯孔的该第一导电图案的该第一部分;以及
在该第一导电图案的该第一部分上形成焊料。
2.如权利要求1所述的发光二极管封装结构的制造方法,还包括:
在形成该离形层之后及形成该第一绝缘层之前,在该离形层上形成激光阻挡层;以及
在分离该离形层与该第一绝缘层之后,移除该激光阻挡层,以露出填入该第一绝缘层的该贯孔的该第一导电图案的该第一部分。
3.如权利要求1所述的发光二极管封装结构的制造方法,其中该第一导电图案的投影面积大于该第一绝缘层的该贯孔的投影面积,且该第一绝缘层的该贯孔的投影面积落在该第一导电图案的投影面积以内。
4.如权利要求1所述的发光二极管封装结构的制造方法,其中该第一导电图案的该第一部分及该第二部分定义出该第一导电图案的凹陷,该第二绝缘层具有重叠于该凹陷的贯孔,且该第二导电图案通过该第二绝缘层的该贯孔电连接至该第一导电图案。
5.一种发光二极管封装结构,包括:
第一绝缘层,具有贯孔;
第一导电图案,其中该第一导电图案具有第一部分及第二部分,该第一部分填入该第一绝缘层的该贯孔,且该第二部分设置于该第一绝缘层上且与该第一部分连接;
第二绝缘层,设置于该第一绝缘层上,且覆盖该第一导电图案,其中该第一导电图案的该第二部分夹设于该第一绝缘层与该第二绝缘层之间;
第二导电图案,设置于该第二绝缘层上,且电连接至该第一导电图案;
发光二极管元件,与该第二导电图案接合;以及
焊料,设置于该第一导电图案的该第一部分上,其中该焊料与该第二导电图案分别位于该第一导电图案的相对两侧。
6.如权利要求5所述的发光二极管封装结构,其中该第一导电图案的投影面积大于该第一绝缘层的该贯孔的投影面积,且该第一绝缘层的该贯孔的投影面积落在该第一导电图案的投影面积以内。
7.如权利要求5所述的发光二极管封装结构,其中该第一导电图案的该第一部分及该第二部分定义出该第一导电图案的凹陷,该第二绝缘层具有重叠于该凹陷的贯孔,且该第二导电图案通过该第二绝缘层的该贯孔电连接至该第一导电图案。
8.一种发光面板,包括:
发光二极管封装结构,包括:
第一绝缘层,具有一贯孔;
第一导电图案,其中该第一导电图案具有第一部分及第二部分,该第一部分填入该第一绝缘层的该贯孔,且该第二部分设置于该第一绝缘层上且与该第一部分连接;
第二绝缘层,设置于该第一绝缘层上,且覆盖该第一导电图案,其中该第一导电图案的该第二部分夹设于该第一绝缘层与该第二绝缘层之间;
第二导电图案,设置于该第二绝缘层上,且电连接至该第一导电图案;
发光二极管元件,与该第二导电图案接合;以及
焊料,设置于该第一导电图案的该第一部分上,其中该焊料与该第二导电图案分别位于该第一导电图案的相对两侧;以及
驱动背板,其中该发光二极管封装结构接合至该驱动背板。
9.如权利要求8所述的发光面板,其中该第一导电图案的投影面积大于该第一绝缘层的该贯孔的投影面积,且该第一绝缘层的该贯孔的投影面积落在该第一导电图案的投影面积以内。
10.如权利要求8所述的发光面板,其中该第一导电图案的该第一部分及该第二部分定义出该第一导电图案的凹陷,该第二绝缘层具有重叠于该凹陷的贯孔,且该第二导电图案通过该第二绝缘层的该贯孔电连接至该第一导电图案。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163238239P | 2021-08-30 | 2021-08-30 | |
US63/238,239 | 2021-08-30 | ||
TW111129900A TWI856355B (zh) | 2021-08-30 | 2022-08-09 | 發光二極體封裝結構、發光二極體封裝結構的製造方法及發光面板 |
TW111129900 | 2022-08-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115347089A true CN115347089A (zh) | 2022-11-15 |
Family
ID=83955379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211057277.9A Pending CN115347089A (zh) | 2021-08-30 | 2022-08-30 | 发光二极管封装结构及其制造方法及发光面板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230064560A1 (zh) |
CN (1) | CN115347089A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI843560B (zh) * | 2023-05-10 | 2024-05-21 | 友達光電股份有限公司 | 發光元件基板、發光元件結構及顯示裝置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110201157A1 (en) * | 2008-03-25 | 2011-08-18 | Bridge Semiconductor Corporation. | Method of making a semiconductor chip assembly with a post/base heat spreader and a multilevel conductive trace |
CN103579011A (zh) * | 2012-08-08 | 2014-02-12 | 旭德科技股份有限公司 | 封装载板及其制作方法 |
CN108922980A (zh) * | 2018-04-27 | 2018-11-30 | 友达光电股份有限公司 | 触控显示面板 |
CN110890339A (zh) * | 2018-09-11 | 2020-03-17 | 台湾积体电路制造股份有限公司 | 封装结构 |
CN111863766A (zh) * | 2019-04-29 | 2020-10-30 | 台湾积体电路制造股份有限公司 | 封装结构、叠层封装结构及其制作方法 |
-
2022
- 2022-08-23 US US17/893,190 patent/US20230064560A1/en active Pending
- 2022-08-30 CN CN202211057277.9A patent/CN115347089A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110201157A1 (en) * | 2008-03-25 | 2011-08-18 | Bridge Semiconductor Corporation. | Method of making a semiconductor chip assembly with a post/base heat spreader and a multilevel conductive trace |
CN103579011A (zh) * | 2012-08-08 | 2014-02-12 | 旭德科技股份有限公司 | 封装载板及其制作方法 |
CN108922980A (zh) * | 2018-04-27 | 2018-11-30 | 友达光电股份有限公司 | 触控显示面板 |
CN110890339A (zh) * | 2018-09-11 | 2020-03-17 | 台湾积体电路制造股份有限公司 | 封装结构 |
CN111863766A (zh) * | 2019-04-29 | 2020-10-30 | 台湾积体电路制造股份有限公司 | 封装结构、叠层封装结构及其制作方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI843560B (zh) * | 2023-05-10 | 2024-05-21 | 友達光電股份有限公司 | 發光元件基板、發光元件結構及顯示裝置 |
Also Published As
Publication number | Publication date |
---|---|
US20230064560A1 (en) | 2023-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112713142B (zh) | 发光显示单元及显示装置 | |
US7777238B2 (en) | Chip-type light emitting device and wiring substrate for the same | |
EP3128505B1 (en) | Mounting substrate and electronic device | |
KR100660893B1 (ko) | 정렬 마크막을 구비하는 반도체 소자 및 그 제조 방법 | |
CN111433836A (zh) | Led显示面板的制造方法 | |
TWI642335B (zh) | 電路板及其製造方法 | |
EP3557629A1 (en) | Display apparatus and electrical connection structure with via hole | |
CN109950380B (zh) | 发光二极管封装 | |
US20190251894A1 (en) | Micro Light Emitting Diode Module And Manufacturing Method Thereof | |
US20200161518A1 (en) | Light-emitting diode package and manufacturing method thereof | |
US11086155B2 (en) | Flexible device and method of manufacturing the same, and display apparatus | |
US10134709B1 (en) | Substrateless light emitting diode (LED) package for size shrinking and increased resolution of display device | |
US11094740B2 (en) | Backboard, display device, and method for fabricating backboard | |
US20190006305A1 (en) | Semiconductor package structure and manufacturing method thereof | |
CN111554783B (zh) | 一种led阵列基板的制备方法、led阵列基板、面板及设备 | |
CN115347089A (zh) | 发光二极管封装结构及其制造方法及发光面板 | |
US20240178357A1 (en) | Display panel and manufacturing method thereof | |
US11789066B2 (en) | Method for manufacturing electronic device having a seed layer on a substrate | |
US20210305535A1 (en) | Display panel, method for preparing the same, and display device | |
US10665746B1 (en) | Manufacturing method of light-emitting device | |
JP2021056386A (ja) | Led表示装置の製造方法及びled表示装置 | |
CN113571494B (zh) | 电子装置及其制作方法 | |
TWI856355B (zh) | 發光二極體封裝結構、發光二極體封裝結構的製造方法及發光面板 | |
CN115548198A (zh) | 发光二极管元件及显示装置的制造方法 | |
US11538966B2 (en) | Method of manufacturing light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |