CN115346908A - 晶片托、半导体制造装置及半导体装置的制造方法 - Google Patents

晶片托、半导体制造装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN115346908A
CN115346908A CN202210491103.7A CN202210491103A CN115346908A CN 115346908 A CN115346908 A CN 115346908A CN 202210491103 A CN202210491103 A CN 202210491103A CN 115346908 A CN115346908 A CN 115346908A
Authority
CN
China
Prior art keywords
wafer
equal
direction side
semiconductor
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210491103.7A
Other languages
English (en)
Inventor
武田直幸
田中博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN115346908A publication Critical patent/CN115346908A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6732—Vertical carrier comprising wall type elements whereby the substrates are horizontally supported, e.g. comprising sidewalls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

提供在将半导体晶片相对于载体内取放时，能够抑制半导体晶片与晶片托在意料外的部位接触的晶片托。还涉及半导体制造装置及半导体装置的制造方法。在晶片托处，两个承载部在第1方向上排列配置，两个承载部经由接合部连接，两个承载部各自从接合部向与第1方向正交的第2方向延伸，两个承载部各自的朝向与第2方向交叉的方向侧且彼此相对的侧面间的间隔大于或等于170mm，两个承载部各自的朝向与第2方向交叉的方向侧且彼此朝向与对方相反侧的侧面彼此的间隔小于或等于280mm，在将两个承载部的内侧侧面的距离设为A(mm)，将两个承载部的内侧侧面的第2方向上的长度设为L(mm)的情况下，L≥(3002‑A2)0 . 5的关系成立。

Description

晶片托、半导体制造装置及半导体装置的制造方法
技术领域
本发明涉及晶片托、半导体制造装置及半导体装置的制造方法。
背景技术
在半导体晶片的移送中使用晶片托。例如在专利文献1中公开了晶片托。
专利文献1：日本特开2013-151035号公报
在收容半导体晶片的载体中，通过在左右两个内壁在上下方向多层地形成的各个槽对半导体晶片进行支撑而收容半导体晶片。收容于载体内的半导体晶片仅在该半导体晶片的外周部得到支撑，因此未被支撑的中央部由于自重而向下产生弯曲。如带有台阶的晶片那样将晶片的厚度减薄后的晶片产生大的弯曲。为了从载体取出在上下方向多层地收容于载体的半导体晶片，需要在半导体晶片间插入晶片托，但如果由于半导体晶片的弯曲而使供晶片托插入的间隙变小，则会引起半导体晶片与晶片托在意料外的部位接触这样的问题。
发明内容
本发明就是为了解决上述那样的问题而提出的，其目的在于提供能够抑制在将半导体晶片相对于载体内取放时半导体晶片与晶片托在意料外的部位接触的晶片托。
本发明的晶片托具有接合部和两个承载部，两个承载部在第1方向上排列配置，两个承载部经由接合部连接，两个承载部各自从接合部向与第1方向正交的第2方向延伸，两个承载部各自的朝向与第2方向交叉的方向侧且彼此相对的侧面间的间隔大于或等于170mm，两个承载部各自的朝向与第2方向交叉的方向侧且彼此朝向与对方相反侧的侧面彼此的间隔小于或等于280mm，在将两个承载部的内侧侧面的距离设为A，将两个承载部的内侧侧面的第2方向上的长度设为L的情况下，L≥(3002-A2)0.5的关系成立，其中，A、L的单位是mm。
发明的效果
根据本发明，提供在将半导体晶片相对于载体内取放时，能够抑制半导体晶片与晶片托在意料外的部位接触的晶片托。
附图说明
图1是实施方式1的晶片托的俯视图。
图2是图1的α1-β1线处的剖视图。
图3是表示收容于载体的带有台阶的晶片的弯曲的图。
图4是表示将实施方式1的晶片托插入至在载体处收容的晶片之间的状态的图。
图5是表示收容于载体的带有台阶的晶片的弯曲的图。
图6是表示在载体处收容有晶片的状态的图。
图7是图6的α2-β2线处的剖视图。
图8是实施方式2的晶片托的一个例子的俯视图。
图9是图8的α3-β3线处的剖视图。
图10是表示载置部的位置与带有台阶的晶片的弯曲之间的关系的图。
图11是实施方式2的晶片托的另一个例子的俯视图。
图12是图11的α4-β4线处的剖视图。
图13是表示实施方式3的半导体装置的制造方法的流程图。
图14是对比例的晶片托的俯视图。
图15是表示将对比例的晶片托插入至在载体处收容的晶片之间状态的图。
图16是表示通过实施方式3制造的半导体装置的图。
图17是表示实施方式1的半导体制造装置的图。
具体实施方式
<A.实施方式1>
<A-1.结构>
图1是表示本实施方式的晶片托21的俯视图。图2是图1的α1-β1线处的晶片托21的剖视图。在图1及图2中也示出载置于晶片托21的带有台阶的晶片5。带有台阶的晶片5在外周部具有凸缘15。带有台阶的晶片5的厚度在中央部处比凸缘15的部分薄。
晶片托21具有两个承载部2(2a、2b)和接合部3。两个承载部2在第1方向(图1的x方向)上排列。两个承载部2分别从接合部3朝向第2方向(图1的y方向)延伸。两个承载部2经由接合部3连接。第1方向与第2方向是正交的方向。
下面，针对两个承载部2的每一者，内侧是指另一个承载部2侧。即，承载部2a的内侧的侧面为承载部2b侧的侧面，承载部2b的内侧的侧面为承载部2a侧的侧面。
两个承载部2各自具有在俯视观察时沿第2方向直线状地延伸的内侧的侧面。另外，两个承载部2各自具有在俯视观察时沿第2方向直线状地延伸的外侧的侧面。
晶片托21例如是用于输送带有台阶的300mm晶片的晶片托。
两个承载部2的内侧侧面的间隔A大于或等于170mm。
另外，两个承载部2的外侧侧面的间隔B小于或等于250mm。
两个承载部2各自构成为，承载部2的外侧比承载部2的内侧短。即，内侧侧面的第2方向侧的端部与外侧侧面的第2方向侧的端部相比，可以位于更靠第2方向侧处。承载部2的外侧比承载部2的内侧短，从而承载部2的刚性变高。两个承载部2的前端各自例如以沿载置于晶片托21的带有台阶的晶片5的外周的方式呈圆弧状。
在将两个承载部2的内侧侧面的间隔设为A(mm)、将两个承载部2的内侧侧面的第2方向上的长度设为L(mm)的情况下，将A和L设计为，使得L≥(3002-A2)0.5的关系成立。这里，(3002-A2)0.5是将带有台阶的晶片5的直径设为300mm时承载部2的内侧侧面与带有台阶的晶片5在俯视观察时重叠的部分的长度。由此，当在带有台阶的晶片5没有与两个承载部2的内侧侧面的接合部3侧的端部重叠的状态下将带有台阶的晶片5载置于两个承载部2的情况下，两个承载部2各自与带有台阶的晶片5的第2方向侧的侧面相比，能够到达至更靠第2方向侧处。因此，在存在承载部2的第1方向上的位置处，能够以将带有台阶的晶片5跨整个第2方向而进行支撑的方式牢固地将承载部2插入。
设想带有台阶的300mm晶片，例如在间隔A(mm)大于或等于170mm且小于200mm的情况下，L可以大于或等于247mm。例如在间隔A(mm)大于或等于200mm且小于或等于230mm的情况下，L可以大于或等于223mm。
接合部3的第2方向侧的侧面中的两个承载部2间的部分在俯视观察时，在两个承载部2之间的中央部分处向与第2方向相反方向侧凹陷。由此，即使在以带有台阶的晶片5的与第2方向相反方向侧的侧面位于承载部2和接合部3的边界附近的方式将带有台阶的晶片5载置于承载部2之上的情况下，接合部3与带有台阶的晶片5在俯视观察时也不会重叠。
接着，对收容晶片的载体进行说明。图6是表示将带有台阶的晶片5收容于载体6的状态的俯视图。图7是图6的α2-β2线处的剖视图。
载体6是适配于300mm晶片的载体，是依照Semi标准的载体。
在载体6设置有支撑部7。支撑部7是从载体6的侧面凸出的凸起。支撑部7的凸出长度例如小于10mm。
带有台阶的晶片5在由支撑部7支撑X方向上的两端部的背面的状态下收容于载体6。
图3是表示在将带有台阶的晶片5如图6及图7所示地由载体6的支撑部7支撑X方向上的两端侧的端部的背面的状态下的带有台阶的晶片5的弯曲方式的图。
在图3中，相对于支撑部7处的高度对各X方向位置处的高度的最低值进行了绘图。某个X方向位置处的高度的最低值是指，在由该X方向位置指定的Y方向上不同的位置之间最低的位置处的高度。
在图3中，将带有台阶的晶片5由支撑部7支撑的部位的高度设为0(mm)而示出数据。
如图3所示，带有台阶的晶片5以如下方式弯曲，即，在支撑部7附近即横轴的值接近-150mm或150mm的区域高，在X方向上在中央部分即横轴的值为0mm附近低。
图4是表示在载体6的某一层收容进行了图3的测定后的带有台阶的晶片5，在收容有该带有台阶的晶片5的层的下一层收容有半导体晶片4的状态的图。半导体晶片4是中央部分未被薄化的晶片。在图4中还示出插入至半导体晶片4和带有台阶的晶片5之间的晶片托21的承载部2。
在图5中，5a表示带有台阶的晶片5的下表面的高度。4a表示半导体晶片4的上表面的高度。由于半导体晶片4未被薄化，因此半导体晶片4的上表面的高度大致恒定而与面内位置无关。
如果在上下相邻的层中的上侧的层收容带有台阶的晶片5，在下侧的层收容未被薄化的半导体晶片4，则向收容于上侧的层的晶片与收容于下侧的层的晶片之间插入晶片托21时的间隙变小。
支撑部7在高度方向上以10mm左右的周期配置。由于带有台阶的晶片5的弯曲，在X方向上的中央部分，带有台阶的晶片5的下表面与半导体晶片4的上表面的间隔为5mm左右。
在使用间隔A大于或等于170mm的晶片托21，如图4及图5所示地将承载部2插入至带有台阶的晶片5和半导体晶片4之间的情况下，在插入承载部2的X方向位置处，带有台阶的晶片5的下表面与半导体晶片4的上表面的间隔大于或等于6mm左右。由此，能够将承载部2与带有台阶的晶片5之间的间隙C、或承载部2与半导体晶片4之间的间隙C确保得更大。例如，在承载部2的厚度为4mm的情况下，在承载部2所在的Y方向上的所有位置处，能够将承载部2与带有台阶的晶片5之间的间隙C、或承载部2与半导体晶片4之间的间隙C各自确保至少1mm程度。由此，能够抑制晶片托21与半导体晶片4或带有台阶的晶片5在意料外的部位接触。
另外，为了能够在从图4的状态抬起晶片托21时不与支撑部7接触地将带有台阶的晶片5载置于晶片托21，例如将1个支撑部7的凸出长度设为小于10mm，间隔B例如小于或等于280mm。
另外，如图6所示，就载体6而言，为了对晶片的端部进行支撑，与插入晶片托21的一侧相反侧(即，在图6中为Y方向侧)比插入晶片托21的一侧狭窄。该狭窄的部分的开口16的宽度D为250mm。如果间隔B小于或等于250mm，则将晶片托21插入至该狭窄的部分，即使在带有台阶的晶片5的与插入晶片托21的一侧相反侧的端部也能够通过晶片托21对带有台阶的晶片5进行支撑。
接着，对具有晶片托的半导体制造装置进行说明。图17是表示本实施方式的半导体制造装置的一个例子即半导体制造装置200的图。半导体制造装置200是晶片输送用的装置。半导体制造装置200具有晶片托21。半导体制造装置200例如具有对晶片托21进行驱动的驱动部25，通过驱动部25对晶片托21进行驱动而自动地输送晶片。本实施方式的半导体制造装置只要是具有晶片托21的半导体制造装置即可，本实施方式的半导体制造装置也可以是图17所示的半导体制造装置200以外的半导体制造装置。
<A-2.动作>
对从在载体6收容有多个带有台阶的晶片5的状态，使用晶片托21取出带有台阶的晶片5的方法进行说明。将作为取出对象的带有台阶的晶片5称为带有台阶的晶片5a，将收容于带有台阶的晶片5a的下一层的带有台阶的晶片5称为带有台阶的晶片5b。
在从载体6取出带有台阶的晶片5时，将晶片托21的两个承载部2插入至作为取出对象的带有台阶的晶片5a与其下一层的带有台阶的晶片5即带有台阶的晶片5b之间。
此时，两个承载部2以与带有台阶的晶片5的X方向上的中央部在俯视观察时不重叠的方式，从图6的负Y方向侧朝向Y方向侧插入至载体6。两个承载部2插入至图3所示的弯曲量少的区域即X坐标为-125mm～-85mm和85mm～125mm的区域。1个承载部2插入至X坐标为-125mm～-85mm的区域，另1个承载部2插入至X坐标为85mm～125mm的区域。
通过将两个承载部2以与带有台阶的晶片5的X方向上的中央部在俯视观察时不重叠的方式插入至载体6，从而容易将两个承载部2插入至作为取出对象的带有台阶的晶片5a与其下一层的带有台阶的晶片5b之间。
以如上方式对晶片托21进行设计，使得即使在如图4所示带有台阶的晶片5处于上侧的层、没有台阶的半导体晶片4处于下侧的层的状况下，即供晶片托21插入的间隙变得最小的状况下，也会确保充分的间隙而能够插入晶片托21。因此，不需要与收容于载体6的晶片的结构对应地对插入晶片托21时的晶片托21的位置进行调整。由于不对位置进行调整，因此能够防止由插入晶片托21的位置的设定错误等导致的误动作。由此，生产效率提高，另外，能够防止由设定错误导致的晶片破损。
在插入了晶片托21后，直至带有台阶的晶片5a与两个承载部2接触为止使晶片托21上升，使得带有台阶的晶片5a仅由两个承载部2保持而未被支撑部7保持。此时，至与晶片托21的插入侧相反方向的晶片端部为止由两个承载部2进行保持，因此由两个承载部2保持的带有台阶的晶片5a的与插入侧相反方向的晶片端部的弯曲变小。
接着，以不与收容于带有台阶的晶片5a的上层的带有台阶的晶片5接触的程度使晶片托21稍微上升。
接着，从载体6拉出保持有带有台阶的晶片5a的晶片托21。从载体6拉出的带有台阶的晶片5a随后通过晶片托21被输送至对带有台阶的晶片5a进行处理的装置的处理台等。
接着，对从处理台等将带有台阶的晶片5输送至载体6，将带有台阶的晶片5收容于载体6的动作进行说明。
首先，使晶片托21位于已完成处理的带有台阶的晶片5(下面，称为带有台阶的晶片5c)的下方。
接着，使晶片托21逐渐上升，使带有台阶的晶片5c与两个承载部2接触，使带有台阶的晶片5c成为仅由两个承载部2保持而没有被处理台保持的状态。
接着，使晶片托21从处理台移动至载体6附近。接着，使晶片托21位于载体6的收容对象位置的支撑部7的上方。接着，将晶片托21插入至满足如下条件的位置，即，由晶片托21保持的带有台阶的晶片5c与在预定收容带有台阶的晶片5c的上侧的层收容的带有台阶的晶片5的最为弯曲的晶片中央部不接触。之后，使晶片托21逐渐下降，使带有台阶的晶片5c与支撑部7接触，使带有台阶的晶片5c成为仅由支撑部7保持而不由两个承载部2保持的状态。之后，从载体6拉出晶片托21，完成收容。
<A-3.变形例>
说明了在晶片托21处两个承载部2各自具有在俯视观察时沿第2方向直线状地延伸的内侧的侧面，但两个承载部2各自也可以是更通常的形状。另外，设想300mm晶片而对晶片托21的形状进行了说明，但也可以设想不同尺寸的晶片。如果是尺寸大的晶片，则收容于载体时的弯曲大，因此与晶片托21相同的晶片托是有用的。
即，晶片托21例如也可以是以满足下述条件(a)和(b)的方式能够载置直径为d(mm)的圆板形状的对象物的晶片托。
通过使晶片托21满足条件(a)，从而如图1所示，能够避开带有台阶的晶片5的x方向上的中央部分而载置带有台阶的晶片5。另外，通过使晶片托21满足条件(a)，从而在通过晶片托21从载体6取出带有台阶的晶片5时，晶片托21不会钩挂于支撑部7。另外，通过使晶片托21满足条件(b)，承载部2能够跨整个Y方向对带有台阶的晶片5进行支撑。
晶片托21例如也可以是以满足下述条件(a)、(b)和(c)的方式能够载置直径为d(mm)的圆板形状的对象物的晶片托。
通过满足条件(c)，能够将晶片托21的前端插入至图6那样的载体6的狭窄的开口16。
另外，晶片托21例如也可以是以满足下述条件(d)和(e)的方式能够载置直径为d(mm)的圆板形状的对象物的晶片托。
通过满足条件(d)和(e)，得到与满足条件(a)、(b)和(c)的情况相同的优点。
(a)在x方向上，在从对象物的中心起的距离大于或等于85×(d/300)mm且小于或等于140×(d/300)mm的区域之外，与两个承载部2及接合部3在俯视观察时不重叠。
(b)在x方向上，在从对象物的中心起的距离大于或等于85×(d/300)mm且小于或等于140×(d/300)mm的两个区域的每一者，两个承载部2中的每一个均与对象物的y方向侧的侧面相比延伸更靠y方向侧处。
(c)两个承载部2各自的与对象物的y方向侧的侧面相比更靠y方向侧的部分落入在x方向上从对象物的中心起的距离大于或等于85×(d/300)mm且小于或等于125×(d/300)mm的区域。
(d)在x方向上，在从对象物的中心起的距离大于或等于85×(d/300)mm且小于或等于125×(d/300)mm的区域之外，与两个承载部2及接合部3在俯视观察时不重叠。
(e)在x方向上，在从对象物的中心起的距离大于或等于85×(d/300)mm且小于或等于125×(d/300)mm的两个区域的每一者，两个承载部2中的每一个均与对象物的y方向侧的侧面相比延伸至更靠y方向侧处。
圆板形状的对象物的直径d例如也可以大于或等于295mm。具体而言，圆板形状的对象物的直径d例如也可以为300mm或450mm。
<B.实施方式2>
图8所示的本实施方式的晶片托22与实施方式1的晶片托21相比，区别在于具有载置部8及引导部9。晶片托22在其它方面与晶片托21相同。此外，图9是图8的α3-β3线处的剖视图。
就晶片托22而言，载置部8及引导部9在两个承载部2的每一者处设置于y方向侧的端部和与y方向侧相反侧的端部这两处。
在晶片托22也可以仅设置有载置部8和引导部9中的任意一者。
通过引导部9对带有台阶的晶片5的面内方向上的位置进行限制，从而对带有台阶的晶片5的相对于恰当位置的偏移进行抑制。
各载置部8用于在上表面载置晶片，各载置部8的上表面不倾斜。各载置部8的上表面的倾斜例如小于3°。各载置部8的上表面的倾斜例如小于1°。晶片经由各载置部8载置于两个承载部2之上。
通过设置有载置部8，从而优选地，如图8及图9所示，能够在晶片托22仅与带有台阶的晶片5的外周部接触的状态下，通过晶片托22对带有台阶的晶片5进行保持。由此，能够减少晶片托22与带有台阶的晶片5的接触面积。
在图10中，当在α3-β3线上带有台阶的晶片5呈下凸的情况下，对在α3-β3线上带有台阶的晶片5的下表面的最低位置的高度进行绘图。当在α3-β3线上带有台阶的晶片5呈上凸的情况下，对在α3-β3线上带有台阶的晶片5的下表面的最高位置的高度进行绘图。在图10中，将载置部8的上表面的高度设为0mm。
图10的数据是通过使用充分高的载置部，在使带有台阶的晶片5与晶片托22未接触的状态下，对α3-β3线上的带有台阶的晶片5的高度进行测定而得到的。
与载置部8的配置相关的角度θ是在俯视观察时，将载置部8d的中心(例如带有台阶的晶片5周向上的中心，下面称为周向的中心)和载置部8b周向的中心连接的直线与将载置部8a周向的中心和载置部8c周向的中心连接的直线所成的角中的向第1方向侧打开的角的角度。
载置部8a是承载部2a的y方向侧的端部的载置部8。载置部8b是承载部2b的y方向侧的端部的载置部8。载置部8c是承载部2b的与y方向相反侧的端部的载置部8。载置部8d是承载部2a的与y方向相反侧的端部的载置部8。
如图10所示，在θ小的情况下，在α3-β3线上带有台阶的晶片5是上凸的。在θ小的情况下，带有台阶的晶片5由第2方向上的中央部分支撑，因此第2方向上的前后的两端部向下降低。因此，在沿第2方向的线上呈上凸。
另外，如图10所示，如果θ变大则在α3-β3线上带有台阶的晶片5的下凸的程度变大。
为了抑制晶片托22的载置部8之外的部分与带有台阶的晶片5接触，优选将θ设得小。例如，如果将载置部8的高度设为1mm，则在θ小于或等于110°的情况下，在保持进行了图10所示的测定后的带有台阶的晶片5时，能够抑制带有台阶的晶片5与晶片托22接触。
更优选θ小于或等于90°。进一步优选θ小于或等于85°。在θ小于或等于85°的情况下，如图10所示，带有台阶的晶片5在α3-β3线上是上凸的。因此，进一步抑制晶片托22的载置部8之外的部分与带有台阶的晶片5接触。在θ小的情况下，带有台阶的晶片5由第2方向上的中央部分支撑，因此第2方向上的前后的两端部向下降低。但是，由于带有台阶的晶片5以接合部3与带有台阶的晶片5在俯视观察时不重叠的方式被载置于晶片托22，因此即使带有台阶的晶片5的第2方向上的两端部向下降低，带有台阶的晶片5也不与接合部3接触。
通过将θ设为例如大于或等于67°，能够稳定地保持带有台阶的晶片5。
由此，θ例如大于或等于67°且小于或等于110°。更优选θ例如大于或等于67°且小于或等于85°。
图11及图12各自是与图8及图9对应的图，是表示本实施方式的另一例子的图。图12是图11的α4-β4线处的剖视图。如图11及图12所示，在晶片托22也可以设置有吸附孔10。在载置部8的上表面设置有吸附孔10的开口。
晶片托22通过从在载置部8的上表面设置的该开口进行的吸引，对载置于载置部8的带有台阶的晶片5进行吸附。由此，抑制带有台阶的晶片5掉落。另外，例如，能够进行晶片托22的高速移动或翻转。
此时，优选对带有台阶的晶片5进行吸附的区域是带有台阶的晶片5的外周部的凸缘15。由于凸缘15未被研磨，较厚，因此被吸附的是凸缘15，由此抑制了由于吸附而对带有台阶的晶片5造成损伤的可能性。
在实施方式1中说明过的半导体制造装置200也可以替代晶片托21而具有晶片托22。
<C.实施方式3>
在本实施方式中，对使用了实施方式1或2中任意者的晶片托的半导体装置的制造方法进行说明。
<C-1.半导体装置的结构＞
图16是表示通过本实施方式制造的半导体装置的一个例子即半导体元件50的图。半导体元件50为IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)。
半导体元件50具有在背面侧设置的集电极(collector)电极(electrode)64、在集电极电极64之上设置的p型集电极层61、在p型集电极层61之上设置的n型缓冲层60、在n型缓冲层60之上设置的n-型漂移层51、在n-型漂移层51之上设置的p型基极层52、在p型基极层52之上的局部区域设置的n+型发射极层53、在p型基极层52之上的未设置n+型发射极层53的区域设置的p+型接触层54、与n+型发射极层53及p+型接触层54电连接的发射极电极63。这里，n+型或p+型表示该区域的杂质浓度高于n型或p型区域的杂质浓度。n-型或p-型表示该区域的杂质浓度低于n型或p型区域的杂质浓度。
就半导体元件50而言，形成有从包含n+型发射极层53及p+型接触层54的表面的面将p型基极层52贯穿而到达n-型漂移层51的沟槽。通过在该沟槽内隔着栅极绝缘膜57设置埋入栅极电极58而构成沟槽栅极。埋入栅极电极58隔着栅极绝缘膜57与n-型漂移层51相对。栅极绝缘膜57与p型基极层52及n+型发射极层53接触。如果对埋入栅极电极58施加栅极驱动电压，则在与栅极绝缘膜57接触的p型基极层52形成沟道。在埋入栅极电极58和发射极电极63之间设置有层间绝缘膜59。
使用实施方式1或2的晶片托制造的半导体装置并不限于IGBT，例如，也可以是MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)或二极管或RC-IGBT(Reverse-Conducting IGBT，反向导通IGBT)。
使用实施方式1或2的晶片托制造的半导体装置所用的半导体例如是硅半导体、碳化硅半导体、氮化镓半导体中的任意者。
<C-2.制造方法>
图13是表示本实施方式的半导体装置的制造方法的流程图。下面，设想制造半导体元件50的情况而进行说明。
首先，在半导体晶片4的表面形成半导体元件50的表面侧的构造(步骤S1)。
接着，在半导体晶片4的表面之上形成表面保护膜(步骤S2)。表面保护膜在通过之后的工序进行半导体晶片4的背面侧的加工时，保护在步骤S1形成的半导体元件50的表面侧的构造。
接着，对半导体晶片4的背面侧进行研磨及蚀刻，将半导体晶片薄化(步骤S3)。在步骤S3中，首先通过由研磨磨石进行的机械加工对背面进行研磨。此时，仅对半导体晶片4的背面的中央部进行研磨，不对半导体晶片4的背面的外周部进行研磨。由此，在外周部形成具有凸缘的带有台阶的晶片5。在步骤S3中，之后对带有台阶的晶片5的背面进行湿蚀刻，将带有台阶的晶片5薄化至恰当的厚度。在该湿蚀刻中，例如，使用包含氢氟酸或硝酸的药液。
接着，在带有台阶的晶片5的背面侧形成半导体元件50的背面侧的构造(步骤S4)。在步骤S4中，通过从带有台阶的晶片5的背面侧进行的离子注入和热处理，依次形成n型缓冲层60及p型集电极层61，之后在带有台阶的晶片5的背面之上形成集电极电极64。
实施方式1或2的晶片托21或晶片托22例如用于在步骤S3中将半导体晶片薄化后的半导体晶片的输送。例如，在步骤S3中将半导体晶片4薄化而得到的带有台阶的晶片5通过实施方式1或2的晶片托21或晶片托22被收容于载体6内。由于带有台阶的晶片5被薄化，因此在载体6内由于自重而以弯曲的状态被保持。即使带有台阶的晶片5在载体6内由于自重而以弯曲的状态被保持，通过实施方式1或2的晶片托进行输送，也能够防止晶片的弯曲的区域与晶片托接触并进行输送。向进行步骤S4至S6工序的装置的送入及从进行步骤S4及S5工序的装置向载体6内的输送也使用实施方式1或2的晶片托。
实施方式1或2的晶片托21或晶片托22不仅用于步骤S3之后，也可以用于步骤S3及其前的步骤。
与带有台阶的晶片5的厚度对应地带有台阶的晶片5的弯曲方式不同，但通过使用实施方式1或2的晶片托21或晶片托22，在插入晶片托时不需要每次实施对位，能够提高生产率。
<D.对比例>
图14是表示对比例的晶片托100的图。晶片托100与实施方式1或2的晶片托相比，承载部2短。因此，在将晶片载置于晶片托100时，接合部3与晶片重叠。因此，在取出收容于载体6的晶片时，如图15所示间隙C小，晶片托100与晶片容易接触。
在图7所示那样的状况下取出晶片时，由于作为取出对象的晶片的下一层的晶片也是弯曲的，因此通过将晶片托100的位置向下侧调整，有可能能够在上下晶片之间确保间隙。但是，如果与处于下侧的晶片的状态对应地对晶片托100的插入位置进行了调整，则有可能引起由晶片托插入位置的设定错误等导致的误动作，有可能导致生产效率降低或由设定错误导致的晶片破损。根据上述实施方式1或实施方式2的晶片托，能够避免这样的不良情况。
此外，也可以将各实施方式自由地组合，或对各实施方式适当进行变形、省略。
标号的说明
2、2a、2b承载部，3接合部，4半导体晶片，5、5a、5b、5c带有台阶的晶片，6载体，7支撑部，8、8a、8b、8c、8d载置部，9引导部，10吸附孔，15凸缘，16开口，21、22、100晶片托，50半导体元件，200半导体制造装置。

Claims (17)

1.一种晶片托，其具有接合部和两个承载部，
所述两个承载部在第1方向上排列配置，
所述两个承载部经由所述接合部连接，
所述两个承载部各自从所述接合部向与所述第1方向正交的第2方向延伸，
所述两个承载部各自的朝向与所述第2方向交叉的方向侧且彼此相对的侧面间的间隔大于或等于170mm，
所述两个承载部各自的朝向与所述第2方向交叉的方向侧且彼此朝向与对方相反侧的侧面彼此的间隔小于或等于280mm，
在将所述两个承载部的内侧侧面的距离设为A，将所述两个承载部的内侧侧面的所述第2方向上的长度设为L的情况下，L≥(3002-A2)0.5的关系成立，其中，A、L的单位是mm。
2.根据权利要求1所述的晶片托，其中，
所述两个承载部各自的朝向与所述第2方向交叉的方向侧且彼此朝向与对方相反侧的侧面彼此的间隔小于或等于250mm。
3.根据权利要求1或2所述的晶片托，其中，
在所述两个承载部中的一个和另一个即第1承载部和第2承载部之上，在所述第2方向侧的端部和与所述第2方向侧相反侧的端部分别设置有载置部，
在俯视观察时，将所述第1承载部的与所述第2方向侧相反侧的端部的所述载置部的中心和所述第2承载部的所述第2方向侧的端部的所述载置部中心连接的直线，与将所述第1承载部的所述第2方向侧的端部的所述载置部的中心和所述第2承载部的与所述第2方向侧相反侧的端部的所述载置部的中心连接的直线所成的角中的向所述第1方向侧打开的角的角度小于或等于110°。
4.根据权利要求3所述的晶片托，其中，
向所述第1方向侧打开的所述角的所述角度大于或等于67°。
5.根据权利要求3或4所述的晶片托，其中，
设置有在所述载置部的上表面具有开口的吸附孔，
通过从所述开口进行的吸引来吸附在所述载置部的所述上表面载置的晶片。
6.根据权利要求3至5中任一项所述的晶片托，其中，
所述载置部的上表面的倾斜小于3°。
7.根据权利要求1至6中任一项所述的晶片托，其中，
在所述两个承载部中的每一者即第1承载部和第2承载部，在所述第2方向侧和与所述第2方向侧相反侧的端部分别设置有引导部，
所述引导部对载置于所述晶片托的晶片的面内方向上的位置进行限制。
8.一种晶片托，其具有接合部和两个承载部，
所述两个承载部在第1方向上排列配置，
所述两个承载部经由所述接合部连接，
所述两个承载部各自从所述接合部向与所述第1方向正交的第2方向延伸，
能够以满足(a)、(b)这两个条件的方式载置直径d大于或等于295mm的圆板形状的应载置的对象物，即：
(a)在所述第1方向上，在从所述对象物的中心起的距离大于或等于85×(d/300)mm且小于或等于140×(d/300)mm的区域之外，与所述两个承载部及所述接合部在俯视观察时不重叠，
(b)在所述第1方向上，在从所述对象物的中心起的距离大于或等于85×(d/300)mm且小于或等于140×(d/300)mm的两个区域的每一者，所述两个承载部中的每一个均与所述对象物的所述第2方向侧的侧面相比延伸至更靠所述第2方向侧处。
9.根据权利要求8所述的晶片托，其中，
能够以满足所述(a)、所述(b)及(c)这三个条件的方式载置所述对象物，即：
(c)所述两个承载部各自的与所述对象物的所述第2方向侧的侧面相比更靠所述第2方向侧的部分落入在所述第1方向上从所述对象物的中心起的距离大于或等于85×(d/300)mm且小于或等于125×(d/300)mm的区域。
10.根据权利要求8所述的晶片托，其中，
替代所述(a)及所述(b)，能够以满足(d)、(e)这两个条件的方式载置所述对象物，即：
(d)在所述第1方向上，在从所述对象物的中心起的距离大于或等于85×(d/300)mm且小于或等于125×(d/300)mm的区域之外，与所述两个承载部及所述接合部在俯视观察时不重叠，
(e)在所述第1方向上，在从所述对象物的中心起的距离大于或等于85×(d/300)mm且小于或等于125×(d/300)mm的两个区域的每一者，所述两个承载部中的每一个均与所述对象物的所述第2方向侧的侧面相比延伸至更靠所述第2方向侧处。
11.根据权利要求8至10中任一项所述的晶片托，其中，
在所述两个承载部中的一个和另一个即第1承载部和第2承载部之上，在所述第2方向侧的端部和与所述第2方向侧相反侧的端部分别设置有载置部，
在俯视观察时，将所述第1承载部的与所述第2方向侧相反侧的端部的所述载置部的中心和所述第2承载部的所述第2方向侧的端部的所述载置部的中心连接的直线，与将所述第1承载部的所述第2方向侧的端部的所述载置部的中心和所述第2承载部的与所述第2方向侧相反侧的端部的所述载置部的中心连接的直线所成的角中的向所述第1方向侧打开的角的角度小于或等于110°。
12.根据权利要求11所述的晶片托，其中，
向所述第1方向侧打开的所述角的所述角度大于或等于67°。
13.根据权利要求11或12所述的晶片托，其中，
设置有在所述载置部的上表面具有开口的吸附孔，
通过从所述开口进行的吸引来吸附在所述载置部的所述上表面载置的晶片。
14.根据权利要求11至13中任一项所述的晶片托，其中，
所述载置部的上表面的倾斜小于3°。
15.根据权利要求8至14中任一项所述的晶片托，其中，
在所述两个承载部中的每一者即第1承载部和第2承载部，在所述第2方向侧和与所述第2方向侧相反侧的端部分别设置有引导部，
所述引导部对载置于所述晶片托的晶片的面内方向上的位置进行限制。
16.一种半导体制造装置，其具有权利要求1至15中任一项所述的晶片托。
17.一种半导体装置的制造方法，其使用晶片托而进行半导体晶片的输送，
该半导体装置的制造方法具有准备半导体晶片的工序，该半导体晶片在中央部具有比外周部薄的厚度，
所述半导体晶片的直径d大于或等于295mm，其中，d的单位为mm，
所述晶片托具有沿第2方向延伸的两个承载部，
所述半导体装置的制造方法还具有如下工序，即，在与所述第2方向正交的第1方向上，在从所述半导体晶片的中心起大于或等于85×(d/300)mm且小于或等于140×(d/300)mm的区域之外，所述半导体晶片与所述晶片托在俯视观察时不重叠的状态下，将所述半导体晶片载置于所述两个承载部而进行输送。
CN202210491103.7A 2021-05-12 2022-05-07 晶片托、半导体制造装置及半导体装置的制造方法 Pending CN115346908A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-081049 2021-05-12
JP2021081049A JP2022174968A (ja) 2021-05-12 2021-05-12 ウエハハンド、半導体製造装置、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN115346908A true CN115346908A (zh) 2022-11-15

Family

ID=83806368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210491103.7A Pending CN115346908A (zh) 2021-05-12 2022-05-07 晶片托、半导体制造装置及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20220367222A1 (zh)
JP (1) JP2022174968A (zh)
CN (1) CN115346908A (zh)
DE (1) DE102022110944A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5903282B2 (ja) 2012-01-24 2016-04-13 株式会社アルバック 静電チャック付きロボットハンド

Also Published As

Publication number Publication date
DE102022110944A1 (de) 2022-11-17
US20220367222A1 (en) 2022-11-17
JP2022174968A (ja) 2022-11-25

Similar Documents

Publication Publication Date Title
JP4652177B2 (ja) 半導体装置の製造方法およびその製造方法の実施に用いられる製造装置
US6474987B1 (en) Wafer holder
CN107887311B (zh) 基板搬运装置及基板搬运方法
CN106057706B (zh) 基板处理系统
US9685361B2 (en) Container transport facility
KR20160137989A (ko) 기판의 양면 처리를 위한 시스템 및 방법
CN106992122B (zh) 半导体装置的制造方法
US7737531B2 (en) Wafer including a reinforcing flange formed upright at a periphery and method for manufacturing the same
JP2014132656A (ja) 基板処理装置及び方法
TWI462212B (zh) Processing system and processing methods
CN107527848B (zh) 一种机械手臂及基板的抓取方法
US20020076310A1 (en) System and method for improved throughput of semiconductor wafer processing
JPH11288988A (ja) アライメント高速処理機構
CN115346908A (zh) 晶片托、半导体制造装置及半导体装置的制造方法
JP4306332B2 (ja) ウェハキャリアおよびこれを用いる半導体装置の製造方法
CN114496723A (zh) 半导体装置的制造方法和热板
KR102144638B1 (ko) 기판 배열 장치 및 기판 배열 방법
JP2004296817A (ja) 半導体装置の製造方法
JP6196870B2 (ja) ウエーハの搬送装置
CN115226411A (zh) 半导体裸片的拾取装置以及拾取方法
JP2011166034A (ja) 半導体装置の製造方法
JP3205980U (ja) フォーク用位置決め治具および基板を支持するフォーク並びに複数のフォークを備えた基板を搬送する基板搬送装置
KR20080034725A (ko) 로드락 챔버 및 로드락 챔버에서의 웨이퍼의 로딩, 언로딩방법
US20240087942A1 (en) Method for processing semiconductor wafer
JP2023022507A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination