CN115346871A - 半导体器件的制造方法、半导体器件及电子设备 - Google Patents

半导体器件的制造方法、半导体器件及电子设备 Download PDF

Info

Publication number
CN115346871A
CN115346871A CN202211012757.3A CN202211012757A CN115346871A CN 115346871 A CN115346871 A CN 115346871A CN 202211012757 A CN202211012757 A CN 202211012757A CN 115346871 A CN115346871 A CN 115346871A
Authority
CN
China
Prior art keywords
semiconductor device
epitaxial substrate
base region
region
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211012757.3A
Other languages
English (en)
Inventor
郝雪东
李大哲
任伟彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin Sino Microelectronics Co Ltd
Original Assignee
Jilin Sino Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin Sino Microelectronics Co Ltd filed Critical Jilin Sino Microelectronics Co Ltd
Priority to CN202211012757.3A priority Critical patent/CN115346871A/zh
Publication of CN115346871A publication Critical patent/CN115346871A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本申请提供一种半导体器件的制造方法、半导体器件及电子设备，所述方法包括：提供一外延基片；在外延基片的第一表面上形成基区和发射区，基区和发射区上覆盖有介质层；对介质层进行刻蚀，形成暴露出至少部分基区的掺杂开口；从第一表面一侧和第二表面一侧溅射第一金属，使第一金属掺杂至基区及外延基片的第二表面；在第一表面形成基极和发射极，在第二表面形成集电极。通过在形成基区和发射区后，形成暴露出基区的掺杂开口，然后从半导体器件的第一表面和第二表面均进行第一金属掺杂。如此，使第一金属的原子均匀的分布在PN结两侧，降低了第一金属掺杂引起的缺陷，以及第一金属掺杂对终端的影响。

Description

半导体器件的制造方法、半导体器件及电子设备
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种半导体器件的制造方法、半导体器件及电子设备。
背景技术
开关三极管具有寿命长、安全可靠、开关速度快等特点。可以用很小的电流，控制大电流的通断，被广泛应用于各种开关电路中，如常用的开关电源电路、驱动电路、高频振荡电路、模数转换电路、脉冲电路及输出电路等。三极管的开关时间是衡量器件的最重要的性能之一，为了降低开关时间，在一些方案中常会在器件背面扩散金或者铂等金属。这些方案中金和铂的掺杂浓度通常较高，如需将器件的开关时间做的较快，则可能导致器件漏电的风险增大，甚至可能导致器件失效，影响产品可靠性。
发明内容
为了克服现有技术中的上述不足，本申请的目的在于提供一种半导体器件的制造方法，所述方法包括：
提供一外延基片，所述外延基片包括相对的第一表面和第二表面；
在所述外延基片的第一表面上形成基区和发射区，所述基区和发射区上覆盖有介质层；
对所述介质层进行刻蚀，形成暴露出至少部分所述基区的掺杂开口；
从所述第一表面一侧和所述第二表面一侧溅射第一金属，使所述第一金属掺杂至所述基区及所述外延基片的第二表面；
在所述第一表面形成基极和发射极，在所述第二表面形成集电极。
在一种可能的实现方式中，所述从所述第一表面一侧和所述第二表面一侧进行溅射第一金属的步骤，包括：
以500W-1000W的溅射功率在所述第一表面和所述第二表面溅射10nm-30nm的铂。
在一种可能的实现方式中，所述从所述第一表面一侧和所述第二表面一侧溅射第一金属的步骤之后，所述方法还包括：
通过王水去除所述第一表面和所述第二表面的铂；
通过高温炉管对铂进行退火处理。
在一种可能的实现方式中，所述通过高温炉管对铂进行退火处理的步骤，包括：
通过高温炉管在900摄氏度到1000摄氏度的环境中，对铂进行15分钟到60分钟的退火处理。
在一种可能的实现方式中，所述掺杂开口包括环形或网格型的开口。
在一种可能的实现方式中，所述在所述外延基片的第一表面上形成基区和发射区，所述基区和发射区上覆盖有介质层的步骤，包括：
在所述外延基片上形成介质层；
在所述介质层上形成暴露出所述外延基片的基区窗口；
通过所述基区窗口对所述外延基片进行硼掺杂，形成基区并形成覆盖所述基区的介质层；
在所述介质层上形成暴露出所述外延基片的发射区窗口；
通过所述发射区窗口对所述外延基片进行磷掺杂，形成发射区并形成覆盖所述发射区的介质层。
在一种可能的实现方式中，所述在所述第一表面形成基极和发射极，在所述第二表面形成集电极的步骤，包括：
通过光刻和腐蚀工艺形成暴露出所述基区和发射区的引线孔；
在所述第一表面和所述第二表面沉积第二金属；
对所述第一表面和所述第二表面的第二金属进行刻蚀形成所述基极、所述发射极及所述集电极。
在一种可能的实现方式中，所述提供一外延基片的步骤，包括：
提供一N型的半导体外延基片。
本申请的另一目的在于提供一种半导体器件，所述半导体器件通过本申请提供的所述半导体器件的制造方法制成。
本申请的另一目的在于提供一种电子设备，所述电子设备包括本申请提供的所述半导体器件。
相对于现有技术而言，本申请具有以下有益效果：
本申请提供的半导体器件的制造方法、半导体器件及电子设备，通过在形成基区和发射区后，形成暴露出基区的掺杂开口，然后从所述半导体器件的第一表面和第二表面均进行第一金属掺杂。如此，使第一金属的原子均匀的分布在PN结两侧，降低了第一金属掺杂引起的缺陷，以及第一金属掺杂对终端的影响。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为现有技术中半导体器件的制造过程示意图；
图2为本申请实施例提供的半导体器件的制造方法的步骤流程图；
图3为本申请实施例提供的半导体器件的制造过程示意图之一；
图4为本申请实施例提供的半导体器件的制造过程示意图之二；
图5为步骤S120的子步骤示意图；
图6为本申请实施例提供的半导体器件的制造过程示意图之三；
图7为本申请实施例提供的半导体器件的制造过程示意图之四；
图8为本申请实施例提供的半导体器件的制造过程示意图之五；
图9为本申请实施例提供的半导体器件的制造过程示意图之六；
图10为步骤150的子步骤示意图；
图11为本申请实施例提供的半导体器件的制造过程示意图之七；
图12为本申请实施例提供的半导体器件的制造过程示意图之八。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
请参照图1，在一些现有技术中的快速开关三极管制造方法中，在外延基片110的正面通过掺杂形成基区130和发射区140后，仅从外延基片110的背面进行单侧的金或者铂的扩散，这会导致PN结两侧金属原子分布严重失衡，增加器件漏电的风险。
有鉴于此，本实施例提供一种可以降低器件漏电风险，提高器件可靠性的方案，下面对该方案进行详细阐述。
请参见图2，图2为本实施例提供的半导体器件的制造方法的示意图，下面对该方法的各个步骤进行详细阐述。
步骤S110，提供一外延基片110，所述外延基片110包括相对的第一表面和第二表面。
在本实施例中，可以提供一N型的半导体外延基片110。
步骤S120，在所述外延基片110的第一表面上形成基区130和发射区140，所述基区130和发射区140上覆盖有介质层120。
请参照图3，在本实施例中，可以通过掺杂工艺在所述外延基片110上形成嵌入至所述外延基片110的基区130和发射区140，在此过程中，会再形成覆盖所述基区130、所述发射区140及所述第一表面的介质层120。
步骤S130，对所述介质层120进行刻蚀，形成暴露出至少部分所述基区130的掺杂开口。
可选地，在本实施例中，根据所述基区130的具体形态，所述掺杂开口包括环形或网格型的开口。
请参照图4，在本实施例中，在形成所述基区130和所述发射区140后，可以通过光刻在所述介质层120上形成掩膜，所述掩膜暴露出与所述基区130对应的介质层120。然后对所述介质层120进行刻蚀，形成暴露出至少部分所述基区130的掺杂开口。然后去除所述掩膜，形成如图4所示的结构。
步骤S140，从所述第一表面一侧和所述第二表面一侧溅射第一金属，使所述第一金属掺杂至所述基区130及所述外延基片110的第二表面。
在本实施例中，在形成所述掺杂开口后，可以从所述外延基片110的第一表面和第二表面均进行第一金属掺杂。其中，所述第一金属可以为金或铂。如此，可以使在所述基区130掺杂入的第一金属浓度和从所述外延基片110的第二表面掺杂入的第一金属浓度更加接近。
步骤S150，在所述第一表面形成基极203和发射极204，在所述第二表面形成集电极201。
在本实施例中，可以在完成所述第一金属的掺杂后，在所述基区130形成基极203，在所述发射区140形成发射极204，在所述第二表面形成集电极201。
基于上述设计，本申请提供的半导体器件的制造方法，通过在形成基区130和发射区140后，形成暴露出基区130的掺杂开口，然后从所述半导体器件的第一表面和第二表面均进行第一金属掺杂。如此，使第一金属的原子均匀的分布在PN结两侧，降低了第一金属掺杂引起的缺陷，以及第一金属掺杂对终端的影响。
在一种可能的实现方式中，在步骤S140中可以以500W-1000W的溅射功率在所述第一表面和所述第二表面溅射10nm-30nm的铂。
进一步地，在从所述第一表面一侧和所述第二表面一侧溅射第一金属的后，通过王水去除所述第一表面和所述第二表面的铂，然后通过高温炉管对铂进行退火处理。
具体地，可以使用王水对溅射所述第一金属后的器件进行高温蒸煮10到30分钟，以去除所述第一表面和所述第二表面没有扩散至所述外延基片110中的铂。然后，通过高温炉管在900摄氏度到1000摄氏度的环境中，对铂进行15分钟到60分钟的退火处理。
在一种可能的实现方式中，请参照图5，步骤S120可以包括以下子步骤。
步骤S121，在所述外延基片110上形成介质层120。
请参照图6，在本实施例中，可以在提供了所述外延基片110后，通过热氧化工艺在所述外延基片110的第一表面形成一层氧化层作为所述介质层120。
步骤S122，在所述介质层120上形成暴露出所述外延基片110的基区窗口123。
请参照图7，在本实施例中，可以通过光刻和腐蚀工艺在去除部分所述介质层120，形成暴露出所述外延基片110的基区窗口123。
步骤S123，通过所述基区窗口123对所述外延基片110进行硼掺杂，形成基区130并形成覆盖所述基区130的介质层120。
请参照图8，在本实施例中，可以通过注入和扩散技术将硼掺杂至所述基区窗口123中，形成所述基区130。同时，该过程还会在所述基区130上形成覆盖所述基区130的介质层120。
步骤S124，在所述介质层120上形成暴露出所述外延基片110的发射区窗口124。
请参照图9，在本实施例中，可以通过光刻和腐蚀工艺在去除部分所述介质层120，形成暴露出所述外延基片110的发射区窗口124。其中，所述发射区窗口124与所述基区130不重合。
步骤S125，通过所述发射区窗口124对所述外延基片110进行磷掺杂，形成发射区140并形成覆盖所述发射区140的介质层120。
在本实施例中，可以通过磷预扩和扩散技术将磷离子掺杂到所述发射区窗口124中，形成所述发射区140。同时，该过程还会在所述发射区140上形成覆盖所述发射区140的介质层120，最终形成如图3所示的结构。
在一种可能的实现方式中，请参照图10，步骤S150可以包括以下子步骤。
步骤S151，通过光刻和腐蚀工艺形成暴露出所述基区130和发射区140的引线孔。
在本实施例中，请参照图11，在图4的基础上完成所述第一金属的掺杂后，可以所述介质层120进行进一步刻蚀，从而形成暴露出所述基区130和发射区140的引线孔。
步骤S152，在所述第一表面和所述第二表面沉积第二金属。
步骤S153，对所述第一表面和所述第二表面的第二金属进行刻蚀形成所述基极203、所述发射极204及所述集电极201。
在本实施例中，请参照图12，在本实施例中，可以在所述第一表面和所述第二表面沉积第二金属，然后对所述第二金属进行刻蚀，从形在所述基区130形成基极203，在所述发射区140形成发射极204，在所述第二表面形成集电极201。
基于相同的发明构思，本实施例还提供一种半导体器件，所述半导体器件通过本实施例提供的所述半导体器件的制造方法制成。
本实施例还提供一种电子设备，所述电子设备包括本实施例提供的所述半导体器件。
综上所述，本申请提供的半导体器件的制造方法、半导体器件及电子设备，通过在形成基区和发射区后，形成暴露出基区的掺杂开口，然后从所述半导体器件的第一表面和第二表面均进行第一金属掺杂。如此，使第一金属的原子均匀的分布在PN结两侧，降低了第一金属掺杂引起的缺陷，以及第一金属掺杂对终端的影响。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述，仅为本申请的各种实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供一外延基片，所述外延基片包括相对的第一表面和第二表面；
在所述外延基片的第一表面上形成基区和发射区，所述基区和发射区上覆盖有介质层；
对所述介质层进行刻蚀，形成暴露出至少部分所述基区的掺杂开口；
从所述第一表面一侧和所述第二表面一侧溅射第一金属，使所述第一金属掺杂至所述基区及所述外延基片的第二表面；
在所述第一表面形成基极和发射极，在所述第二表面形成集电极。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述从所述第一表面一侧和所述第二表面一侧进行溅射第一金属的步骤，包括：
以500W-1000W的溅射功率在所述第一表面和所述第二表面溅射10nm-30nm的铂。
3.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述从所述第一表面一侧和所述第二表面一侧溅射第一金属的步骤之后，所述方法还包括：
通过王水去除所述第一表面和所述第二表面的铂；
通过高温炉管对铂进行退火处理。
4.根据权利要求3所述的半导体器件的制造方法，其特征在于，所述通过高温炉管对铂进行退火处理的步骤，包括：
通过高温炉管在900摄氏度到1000摄氏度的环境中，对铂进行15分钟到60分钟的退火处理。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述掺杂开口包括环形或网格型的开口。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述在所述外延基片的第一表面上形成基区和发射区，所述基区和发射区上覆盖有介质层的步骤，包括：
在所述外延基片上形成介质层；
在所述介质层上形成暴露出所述外延基片的基区窗口；
通过所述基区窗口对所述外延基片进行硼掺杂，形成基区并形成覆盖所述基区的介质层；
在所述介质层上形成暴露出所述外延基片的发射区窗口；
通过所述发射区窗口对所述外延基片进行磷掺杂，形成发射区并形成覆盖所述发射区的介质层。
7.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述在所述第一表面形成基极和发射极，在所述第二表面形成集电极的步骤，包括：
通过光刻和腐蚀工艺形成暴露出所述基区和发射区的引线孔；
在所述第一表面和所述第二表面沉积第二金属；
对所述第一表面和所述第二表面的第二金属进行刻蚀形成所述基极、所述发射极及所述集电极。
8.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述外延基片为N型的半导体外延基片。
9.一种半导体器件，其特征在于，所述半导体器件通过权利要求1-8任意一项所述的半导体器件的制造方法制成。
10.一种电子设备，其特征在于，所述电子设备包括权利要求9所述的半导体器件。
CN202211012757.3A 2022-08-23 2022-08-23 半导体器件的制造方法、半导体器件及电子设备 Pending CN115346871A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211012757.3A CN115346871A (zh) 2022-08-23 2022-08-23 半导体器件的制造方法、半导体器件及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211012757.3A CN115346871A (zh) 2022-08-23 2022-08-23 半导体器件的制造方法、半导体器件及电子设备

Publications (1)

Publication Number Publication Date
CN115346871A true CN115346871A (zh) 2022-11-15

Family

ID=83954885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211012757.3A Pending CN115346871A (zh) 2022-08-23 2022-08-23 半导体器件的制造方法、半导体器件及电子设备

Country Status (1)

Country Link
CN (1) CN115346871A (zh)

Similar Documents

Publication Publication Date Title
US2842831A (en) Manufacture of semiconductor devices
JPH0136258B2 (zh)
US3275910A (en) Planar transistor with a relative higher-resistivity base region
JPS6112388B2 (zh)
JPH02275624A (ja) オーミック電極の製造方法
JP5600985B2 (ja) 電力半導体装置の製造方法
JPH1197451A (ja) 半導体装置の製法
US3506502A (en) Method of making a glass passivated mesa semiconductor device
US3653120A (en) Method of making low resistance polycrystalline silicon contacts to buried collector regions using refractory metal silicides
CN115346871A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN106611797A (zh) 一种具有局域金属寿命控制的功率器件及其制作方法
JP2006032457A (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
US3698077A (en) Method of producing a planar-transistor
JP5436299B2 (ja) 半導体装置の製造方法
US3746944A (en) Contact members for silicon semiconductor devices
CN101673675B (zh) 在本征砷化镓表面77k以下实现欧姆接触的方法
JPH0645340A (ja) 半導体装置及びその製造方法
CN114093937B (zh) 一种双极晶体管及其制备方法
JPH02181933A (ja) バイポーラトランジスタを有する半導体装置の製造方法
JP2006073923A (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
KR101415599B1 (ko) Pn 접합 다이오드 제조방법
JPH065618A (ja) バイポーラ型トランジスタの製造方法
JPS5850411B2 (ja) 不純物拡散法
CN116453952A (zh) 一种应用在激光模拟单粒子效应的器件制备方法
CN118231250A (zh) 一种三极管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination