CN115346478A - 显示装置及电子设备 - Google Patents

显示装置及电子设备 Download PDF

Info

Publication number
CN115346478A
CN115346478A CN202211061297.3A CN202211061297A CN115346478A CN 115346478 A CN115346478 A CN 115346478A CN 202211061297 A CN202211061297 A CN 202211061297A CN 115346478 A CN115346478 A CN 115346478A
Authority
CN
China
Prior art keywords
transistor
electrode
wiring
electrically connected
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211061297.3A
Other languages
English (en)
Inventor
川岛进
楠本直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN115346478A publication Critical patent/CN115346478A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

提供一种能够提高图像质量的显示装置。在各像素中设置有存储节点，该存储节点可以保持第一数据。由电容耦合将第二数据附加到第一数据，并可以将该第一数据供应到显示元件。因此，显示装置可以显示被校正的图像。由于从电源线等供应用来进行电容耦合工作的基准电位，因此可以由共同使用的信号线供应第一数据及第二数据。

Description

显示装置及电子设备
本申请是国际申请日为2018年11月15日、PCT申请号为“PCT/IB2018/058983”、于2020年5月12日进入中国国家阶段的、国家申请号为201880073067.4、发明名称为“显示装置及电子设备”的申请之分案申请。
技术领域
本发明的一个实施方式涉及一种显示装置。
注意，本发明的一个实施方式不局限于上述技术领域。本说明书等所公开的发明的一个实施方式的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个实施方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(compositionof matter)。由此，更具体而言，作为本说明书所公开的本发明的一个实施方式的技术领域的一个例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、照明装置、蓄电装置、存储装置、摄像装置、这些装置的驱动方法或者这些装置的制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。晶体管和半导体电路为半导体装置的一个实施方式。另外，存储装置、显示装置、摄像装置、电子设备有时包括半导体装置。
背景技术
作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。作为氧化物半导体，例如，已知除了如氧化铟、氧化锌等单元金属氧化物之外还有多元金属氧化物。在多元金属氧化物中，有关In-Ga-Zn氧化物(以下也称为IGZO)的研究尤为火热。
通过对IGZO的研究，在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis aligned crystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1至非专利文献3)。非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。再者，非专利文献4及非专利文献5中公开了一种比CAAC结构及nc结构的结晶性更低的氧化物半导体中也具有微小的结晶。
将IGZO用于活性层的晶体管具有极低的关态电流(off-state current)(参照非专利文献6)，已知有利用了该特性的LSI及显示器(参照非专利文献7及非专利文献8)。
另外，专利文献1公开了一种具有将关态电流极低的晶体管用于存储单元的结构的存储装置。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2011-119674号公报
[非专利文献]
[非专利文献1]S.Yamazaki et al.,“SID Symposium Digest of TechnicalPapers”,2012,volume 43,issue 1,p.183-186
[非专利文献2]S.Yamazaki et al.,“Japanese Journal of Applied Physics”,2014,volume 53,Number 4S,p.04ED18-1-04ED18-10
[非专利文献3]S.Ito et al.,“The Proceedings of AM-FPD’13Digest ofTechnical Papers”,2013,p.151-154
[非专利文献4]S.Yamazaki et al.,“ECS Journal of Solid State Scienceand Technology”,2014,volume 3,issue 9,p.Q3012-Q3022
[非专利文献5]S.Yamazaki,“ECS Transactions”,2014,volume 64,issue 10,p.155-164
[非专利文献6]K.Kato et al.,“Japanese Journal of Applied Physics”,2012,volume 51,p.021201-1-021201-7
[非专利文献7]S.Matsuda et al.,“2015Symposium on VLSI TechnologyDigest of Technical Papers”,2015,p.T216-T217
[非专利文献8]S.Amano et al.,“SID Symposium Digest of TechnicalPapers”,2010,volume 41,issue 1,p.626-629
发明内容
显示装置的分辨率不断提高，已经开发出能够显示8K4K(像素数：7680×4320)或更高分辨率的图像的硬件。此外，通过亮度调整提高图像质量的HDR(高动态范围)显示技术的导入得到了推进。
为了由显示装置适当地进行显示，需要使图像数据对应于显示装置的分辨率。例如，在显示装置的分辨率为8K4K，图像数据是用于4K2K(像素数：3840×2160)的数据时，除非将数据数量转换为4倍，否则不能进行全屏显示。与此相反地，在显示装置的分辨率为4K2K，图像数据是用于8K4K的数据时，需要将数据数量转换为1/4。
此外，产生如下问题，即在通过HDR处理中图像数据的生成及数据数量的转换需要专用电路，而导致增高功耗。优选至少不转换原始图像数据而将其输入到显示装置的像素中。
因此，本发明的一个实施方式的目的之一是提供一种能够提高图像质量的显示装置。另外，本发明的一个实施方式的目的之一是提供一种能够不转换图像数据地进行适当的显示的显示装置。另外，本发明的一个实施方式的目的之一是提供一种能够进行HDR显示的显示装置。另外，本发明的一个实施方式的目的之一是提供一种能够进行上转换工作的显示装置。另外，本发明的一个实施方式的目的之一是提供一种能够提高显示图像的亮度的显示装置。另外，本发明的一个实施方式的目的之一是提供一种能够显示彼此重叠的两个图像的显示装置。
另外，本发明的一个实施方式的目的之一是提供一种低功耗的显示装置。此外，本发明的一个实施方式的目的之一是提供一种可靠性高的显示装置。另外，本发明的一个实施方式的目的之一是提供一种新颖的显示装置等。另外，本发明的一个实施方式的目的之一是提供一种上述显示装置的驱动方法。另外，本发明的一个实施方式的目的是提供一种新颖的半导体装置等。
注意，这些目的的记载不妨碍其他目的的存在。本发明的一个实施方式并不需要实现所有上述目的。另外，上述以外的目的从说明书、附图及权利要求书等的记载看来显而易见，且可以从说明书、附图及权利要求书等的记载中抽出上述以外的目的。
本发明的一个实施方式涉及一种能够提高图像质量的显示装置。本发明的另一个实施方式涉及一种能够进行图像处理的显示装置。
本发明的一个实施方式是一种显示装置，包括：第一晶体管、第二晶体管、第三晶体管、第一电容器、电路区块、第一布线以及第二布线。第一晶体管的源极和漏极中的一个与第二晶体管的源极和漏极中的一个电连接。第二晶体管的源极和漏极中的一个与第一电容器的一个电极电连接。第一电容器的另一个电极与第三晶体管的源极和漏极中的一个电连接，第三晶体管的源极和漏极中的一个与电路区块电连接。第一晶体管的源极和漏极中的另一个与第一布线电连接。第三晶体管的源极和漏极中的另一个与第一布线电连接。第二晶体管的栅极与第二布线电连接。第三晶体管的栅极与第二布线电连接。电路区块包括显示元件。
本发明的另一个实施方式是一种显示装置，包括：第一晶体管、第二晶体管、第一电路、第二电路、第一布线以及第二布线。第一电路和第二电路都包括第三晶体管、第一电容器及电路区块。第三晶体管的源极和漏极中的一个与第一电容器的一个电极电连接。第一电容器的一个电极与电路区块电连接。第一电容器的另一个电极与第一晶体管的源极和漏极中的一个电连接。第一晶体管的源极和漏极中的一个与第二晶体管的源极和漏极中的一个电连接。第一电路中的第三晶体管的源极和漏极中的另一个与第一布线电连接。第一晶体管的源极和漏极中的另一个与第一布线电连接。第一电路中的第三晶体管的栅极与第二布线电连接。第二电路中的第三晶体管的栅极与第二布线电连接。第二晶体管的栅极与第二布线电连接。电路区块包括显示元件。
电路区块包括第四晶体管、第五晶体管、第二电容器以及作为显示元件的有机EL元件，并可以具有如下结构。有机EL元件的一个电极与第五晶体管的源极和漏极中的一个电连接。第五晶体管的源极和漏极中的另一个与第二电容器的一个电极电连接。第二电容器的一个电极与第四晶体管的源极和漏极中的一个电连接。第四晶体管的栅极与第二电容器的另一个电极电连接。第二电容器的另一个电极与第一电容器的一个电极电连接。
在上述结构中，第四晶体管的源极和漏极中的另一个可以与第二晶体管的源极和漏极中的另一个电连接。
电路区块包括第六晶体管、第三电容器以及作为显示元件的液晶元件，并可以具有如下结构。液晶元件的一个电极与第三电容器的一个电极电连接。第三电容器的一个电极与第六晶体管的源极和漏极中的一个电连接。第六晶体管的源极和漏极中的另一个与第一电容器的一个电极电连接。
在上述结构中，第三电容器的另一个电极可以与第二晶体管的源极和漏极中的另一个电连接。
第三晶体管优选在沟道形成区域中具有金属氧化物。金属氧化物优选具有In、Zn及M，M是Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf。
通过使用本发明的一个实施方式，可以提供一种能够提高图像质量的显示装置。可以提供一种能够不转换图像数据地进行适当的显示的显示装置。可以提供一种能够进行HDR显示的显示装置。可以提供一种能够进行上转换工作的显示装置。可以提供一种能够提高显示图像的亮度的显示装置。可以提供一种能够显示彼此重叠的两个图像的显示装置。
可以提供一种低功耗的显示装置。可以提供一种可靠性高的显示装置。可以提供一种新颖的显示装置等。可以提供一种上述显示装置中的任一个的驱动方法。可以提供一种新颖的半导体装置等。
附图说明
图1示出像素电路的图。
图2A及图2B是示出像素电路的工作的时序图。
图3A及图3B示出图像数据的校正及图像的合成。
图4A至图4C各示出电路区块。
图5A至图5C各示出电路区块。
图6A至图6C各示出像素电路。
图7示出像素阵列。
图8A1、图8A2、图8B1及图8B2是示出像素阵列的工作的时序图。
图9A至图9C是示出显示装置的框图。
图10A及图10B示出神经网络的结构例。
图11示出用于模拟的像素阵列的结构。
图12A至图12C示出模拟结果。
图13A至图13D示出模拟结果。
图14A至图14D示出模拟结果。
图15示出像素的结构。
图16A至图16C各示出显示装置。
图17A及图17B示出触摸面板。
图18A及图18B各示出显示装置。
图19A1、图19A2、图19B1、图19B2、图19C1及图19C2各示出晶体管。
图20A1、图20A2、图20B1、图20B2、图20C1及图20C2各示出晶体管。
图21A1、图21A2、图21B1、图21B2、图21C1及图21C2各示出晶体管。
图22A1、图22A2、图22B1、图22B2、图22C1及图22C2各示出晶体管。
图23A至图23F各示出电子设备。
具体实施方式
使用附图对实施方式进行详细说明。注意，本发明不局限于下面说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在下面所说明的发明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。注意，有时在不同的附图中适当地省略或改变相同构成要素的阴影。
(实施方式1)
在本实施方式中，参照附图对本发明的一个实施方式的显示装置进行说明。
本发明的一个实施方式是具有在像素中校正图像数据的功能的显示装置。在各像素中设置有存储节点，并且可以在该存储节点中保持第一数据。由电容耦合将第二数据附加到第一数据，并可以将该第一数据供应到显示元件。或者，也可以在对该存储节点写入第二数据之后，由电容耦合附加第一数据。
由此，显示装置可以显示被校正的图像。通过该校正，可以进行图像的上转换。或者，可以校正显示部中的一部分或整体的图像而进行HDR显示。或者，通过作为第一数据及第二数据使用相同的图像数据，可以大幅度地提高显示图像的亮度。或者，通过作为第一数据及第二数据使用不同的图像数据，可以显示彼此重叠的任意图像。
此外，通过使用本发明的一个实施方式，可以不对高分辨率用及低分辨率用的两个图像数据进行上转换或下转换而进行适当的显示。在以高分辨率显示的情况下，经由各像素所包括的第一晶体管对各像素供应不同的数据。在以低分辨率显示时，经由与多个像素电连接的第二晶体管对该多个像素供应同一数据。
在此，高分辨率用图像数据例如相当于对应于8K4K(像素数：7680×4320)的数据。此外，低分辨率用图像数据例如相当于对应于4K2K(像素数：3840×2160)的数据。也就是说，假设高分辨率用图像数据和低分辨率用图像数据的数据数量(对应于有效的像素数)的有效比率为4：1。
另外，只要数据数量(像素数)的比率为4：1，就不局限于上述例子，高分辨率用图像数据可以是对应于4K2K的数据，且低分辨率用图像数据可以是对应于FullHD(像素数：1920×1080)的数据。或者，高分辨率用图像数据可以是对应于16K8K(像素数：15360×8640)的数据，且低分辨率用图像数据可以是对应于8K4K的数据。
图1是说明可以用于本发明的一个实施方式的显示装置的像素10的图。像素10包括晶体管101、晶体管102、晶体管103、电容器104及电路区块110。电路区块110可以包括晶体管、电容器及显示元件等。在后面说明其详细内容。
晶体管101的源极和漏极中的一个与晶体管102的源极和漏极中的一个电连接。晶体管102的源极和漏极中的一个与电容器104的一个电极电连接。电容器104的另一个电极与晶体管103的源极和漏极中的一个电连接。晶体管103的源极和漏极中的一个与电路区块110电连接。
在此，将连接晶体管103的源极和漏极中的一个、电容器104的另一个电极与电路区块110的布线作为节点NM。另外，与节点NM连接的电路区块110的构成要素可以使节点NM处于浮动状态。
晶体管101的栅极与布线122电连接。晶体管102的栅极及晶体管103的栅极与布线121电连接。晶体管101的源极和漏极中的另一个及晶体管103的源极和漏极中的另一个与布线123电连接。晶体管102的源极和漏极中的另一个与能够供应特定电位“Vref”的布线电连接。
布线121、122可以具有作为用来控制晶体管的工作的信号线的功能。布线123可以具有作为供应第一数据或第二数据的信号线的功能。作为能够供应“Vref”的布线，例如可以使用与电路区块110的构成要素电连接的电源线等。
另外，为了进行在后面说明的电容耦合工作，需要在相同期间中对像素供应“Vref”及第一数据(例如，校正数据)。因此在从信号线供应“Vref”时，至少需要供应第一数据的信号线及供应“Vref”或第二数据(例如，图像数据)的信号线。
另一方面，因为在本发明的一个实施方式的显示装置中从电源线等供应“Vref”，所以通过切换时机可以使用一个信号线(布线123)供应第一数据或第二数据。也就是说，本发明的一个实施方式的显示装置可以使用较少的布线构成。
节点NM是存储节点，通过使晶体管103导通，可以将供应到布线123的数据写入到节点NM。此外，通过使晶体管103非导通，可以在节点NM中保持该数据。通过作为晶体管103使用关态电流极低的晶体管，可以长时间地保持节点NM的电位。作为该晶体管，例如可以使用将金属氧化物用于沟道形成区域的晶体管(以下，OS晶体管)。
OS晶体管不仅可以用于晶体管103还可以用于构成像素的其他的晶体管。晶体管103也可以使用沟道形成区域中含有Si的晶体管(以下称为Si晶体管)，也可以使用OS晶体管和Si晶体管的双方。作为上述Si晶体管，可以举出含有非晶硅的晶体管、含有结晶硅(典型的有低温多晶硅、单晶硅)的晶体管等。
作为用于OS晶体管的半导体材料，可以使用能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上的金属氧化物。典型地有含有铟的氧化物半导体等，例如，可以使用后面提到的CAAC-OS或CAC-OS等。CAAC-OS中构成结晶的原子稳定，适用于重视可靠性的晶体管等。CAC-OS呈现高迁移率特性，适用于进行高速驱动的晶体管等。
OS晶体管具有大能隙而呈现极低的关态电流特性。与Si晶体管不同，OS晶体管不会发生碰撞电离、雪崩击穿、短沟道效应等，因此能够形成高可靠性的电路。
作为OS晶体管中的半导体层，例如可以采用包含铟、锌及M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕或铪等金属)的以“In-M-Zn类氧化物”表示的膜。
当构成半导体层的氧化物半导体为In-M-Zn类氧化物时，优选用来形成In-M-Zn氧化物膜的溅射靶材的金属元素的原子数比满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子数比优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2、In:M:Zn＝4:2:3、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:6、In:M:Zn＝5:1:7、In:M:Zn＝5:1:8等。注意，所形成的半导体层的原子数比分别有可能在上述溅射靶材中的金属元素的原子数比的±40％的范围内变动。
作为半导体层，可以使用载流子密度低的氧化物半导体。例如，作为半导体层可以使用载流子密度为1×1017/cm3以下，优选为1×1015/cm3以下，更优选为1×1013/cm3以下，进一步优选为1×1011/cm3以下，更进一步优选为小于1×1010/cm3，1×10-9/cm3以上的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。该氧化物半导体的缺陷能级密度低，因此可以说是具有稳定的特性的氧化物半导体。
注意，本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外，优选适当地设定半导体层的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
当构成半导体层的氧化物半导体包含第14族元素之一的硅或碳时，氧缺陷增加，会使该半导体层变为n型。因此，将半导体层中的硅或碳的浓度(通过二次离子质谱分析法测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，有时当碱金属及碱土金属与氧化物半导体键合时生成载流子，而使晶体管的关态电流增大。因此，将半导体层的碱金属或碱土金属的浓度(通过二次离子质谱分析法测得的浓度)设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
另外，当构成半导体层的氧化物半导体含有氮时生成作为载流子的电子，载流子密度增加而容易n型化。其结果是，使用含有氮的氧化物半导体的晶体管容易变为常开特性。因此，半导体层的氮浓度(通过二次离子质谱分析法测得的浓度)优选为5×1018atoms/cm3以下。
另外，半导体层例如也可以具有非单晶结构。非单晶结构例如包括具有c轴取向的结晶的CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
非晶结构的氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物膜例如是完全的非晶结构且不具有结晶部。
此外，半导体层也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有包括上述区域中的两种以上的区域的单层结构或叠层结构。
以下对非单晶半导体层的一个实施方式的CAC(Cloud-Aligned Composite)-OS的构成进行说明。
CAC-OS例如是指包含在氧化物半导体中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在氧化物半导体中一个或多个金属元素不均匀地分布且包含该金属元素的区域以0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸混合的状态称为马赛克(mosaic)状或补丁(patch)状。
氧化物半导体优选至少包含铟。尤其是，优选包含铟及锌。除此之外，也可以还包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以将In-Ga-Zn氧化物称为CAC-IGZO)是指材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数))或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数))以及镓氧化物(以下，称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下，称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数))等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下，也称为云状)。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合氧化物半导体。在本说明书中，例如，当第一区域的In与元素M的原子个数比大于第二区域的In与元素M的原子个数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与氧化物半导体的材料构成有关。CAC-OS是指如下构成：在包含In、Ga、Zn及O的材料构成中，一部分中观察到以Ga为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域分别以马赛克状无规律地分散。因此，在CAC-OS中，结晶结构是次要因素。
CAC-OS不包含组成不同的两种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意，有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS是指如下构成：一部分中观察到以该金属元素为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域以马赛克状无规律地分散。
CAC-OS例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为成膜气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。另外，成膜时的成膜气体的总流量中的氧气体的流量比越低越好，例如，将氧气体的流量比设定为0％以上且低于30％，优选为0％以上且10％以下。
CAC-OS具有如下特征：通过根据X射线衍射(XRD：X-ray diffraction)测定法之一的Out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，根据X射线衍射测量，可知在测定区域中没有a-b面方向及c轴方向上的取向。
另外，在通过照射束径为1nm的电子束(也称为纳米束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构具有在平面方向及截面方向上没有取向的nc(nano-crystal)结构。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析图像(EDX-mapping)，可确认到：具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，CAC-OS具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在此，以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
另外，使用CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适用于各种半导体装置的构成材料。
参照图2A、图2B所示的时序图说明对图像数据附加校正数据的像素10的工作的一个例子。另外，在以下说明中，以“H”表示高电位，以“L”表示低电位。此外，校正数据为“Vp”，图像数据为“Vs”，特定电位为“Vref”。作为“Vref”，例如可以使用0V、GND电位或特定的基准电位。另外，“Vp”可以被称为任意的第一数据，“Vs”可以被称为任意的第二数据。
首先，参照图2A说明将校正数据“Vp”写入到节点NM的工作。注意，这里在电位的分布、耦合或损耗中不考虑因电路的结构、工作时机等的详细变化。由电容耦合引起的电位变化取决于供应侧与被供应侧的容量比，但是为了便于说明，假设节点NM的电容值足够小。
在时刻T1，使布线121的电位为“H”，使布线122的电位为“L”，使布线123的电位为“Vp”，由此晶体管102导通，电容器104的一个电极的电位变为“Vref”。该工作是用来进行后面的校正工作(电容耦合工作)的复位工作。
此外，晶体管103导通，布线123的电位(校正数据“Vp”)被写入到节点NM。
在时刻T2，使布线121的电位为“L”，使布线122的电位为“L”，使布线123的电位为“L”，由此晶体管102及晶体管103非导通，节点NM保持校正数据“Vp”。此外，电容器104保持“Vp-Vref”。
到这里是校正数据“Vp”的写入工作。另外，在不进行校正的情况下，也可以在上述工作中作为校正数据“Vp”供应与“Vref”相同的电位。
接着，参照图2B说明图像数据“Vs”的校正工作及电路区块110所包括的显示元件中的显示工作。
图2A、图2B的工作可以在一个水平期间内连续地进行。或者，也可以图2A的工作在第k帧进行(k为自然数)，而图2B的工作在第k+1帧进行。或者，也可以在图2A的工作之后多次进行图2B的工作。
在时刻T11，使布线121的电位为“L”，使布线122的电位为“H”，使布线123的电位为“Vs”，由此晶体管101导通，由电容器104的电容耦合对节点NM的电位附加布线123的电位“Vs”。此时，节点NM的电位为“Vp-Vref+Vs”，而在“Vref”＝0时节点NM的电位为“Vp+Vs”。
在时刻T12，使布线121的电位为“L”，使布线122的电位为“L”，使布线123的电位为“L”，由此晶体管103非导通，节点NM的电位被保持为“Vp+Vs”。
然后，在电路区块110所包括的显示元件中进行对应于节点NM的电位的显示工作。另外，根据电路区块的结构，有时从时刻T1或时刻T11进行显示工作。
在此，参照图3A说明图像数据的校正工作。
图3A所示的图示出水平垂直方向的四个像素(P1至P4)。从左边示出被输入的图像数据(Vs1、Vs2、Vs3)、被输入的校正数据(+Vp1、Vp0、-Vp1)、被生成的校正后的图像数据。注意，在以下说明中，显示元件在图像数据的电位相对高时能够进行高亮度显示，在图像数据的电位相对低时能够进行低亮度显示。
例如，在像素P1中，在图像数据“Vs1”与正的校正数据“+Vp1”组合时图像数据为“Vs1+Vp1”，且亮度上升。在像素P2及P3中，在图像数据Vs2与实质上没有校正的校正数据“Vp0”组合时图像数据为“Vs2+Vp0＝Vs2”，且亮度不改变。在像素P4中，在图像数据“Vs3”与负的校正数据“-Vp1”组合时图像数据为“Vs1-Vp1”，且亮度降低。
这样图像数据和校正数据的组合可以进行上转换、HDR显示、显示装置固有的显示不均匀的校正、像素所包括的晶体管的阈值电压的校正等。
在上转换工作中，例如，对四个像素的全部供应相同的图像数据。通过校正，各像素可以显示不同的图像。例如，可以对具有8K4K的像素数的显示装置的特定四个像素输入适用于具有4K2K的像素数的显示装置的特定一个像素的数据，从而进行提高分辨率的显示。
此外，可以显示彼此重叠的不同图像，这是广义上的图像数据的校正。图3B示出显示部整体的图像。从左边示出由图像数据“Vs”构成的第一图像、由校正数据“Vp”构成的第二图像、合成第一图像及第二图像的图像。
这样图像数据和校正数据的组合除了可以合成地显示不同的图像之外，而且还可以提高显示图像整体的亮度等。例如，可以适用于文字插入及AR(AugmentedReality：增强现实)显示等。
图4A至图4C是可以适用于电路区块110且作为显示元件包括EL元件的结构的例子。
图4A所示的结构包括晶体管111、电容器113及EL元件114。晶体管111的源极和漏极中的一个与EL元件114的一个电极电连接。EL元件114的一个电极与电容器113的一个电极电连接。电容器113的另一个电极与晶体管111的栅极电连接。晶体管111的栅极与节点NM电连接。
晶体管111的源极和漏极中的另一个与布线128电连接。EL元件114的另一个电极与布线129电连接。布线128、129具有供应电源的功能。例如，布线128可以供应高电位电源。此外，布线129可以供应低电位电源。
在此，图1所示的用来供应“Vref”的晶体管103的源极和漏极中的另一个可以与布线128电连接。因为“Vref”优选为0V、GND或低电位，所以布线128还具有供应这些电位中的至少任一的功能。对于布线128，在对节点NM写入数据的时机供应“Vref”，而在使EL元件114发光的时机供应高电位电源，即可。
在图4A所示的结构中，在节点NM的电位成为晶体管111的阈值电压以上时电流流过EL元件114。由此，有时在图2A所示的时序图的时刻T1的阶段开始EL元件114的发光，因此该结构的用途可能有限。
图4B是对图4A的结构附加晶体管112的结构。晶体管112的源极和漏极中的一个与晶体管111的源极和漏极中的一个电连接。晶体管112的源极和漏极中的另一个与EL元件114电连接。晶体管112的栅极与布线126电连接。布线126可以具有控制晶体管112的导通的信号线的功能。
在该结构中，在节点NM的电位为晶体管111的阈值电压以上且晶体管112导通时电流流过EL元件114。因此，可以在图2B所示的时序图中的时刻T12以后开始EL元件114的发光，从而该结构适用于伴随校正的工作。
图4C是对图4B的结构附加晶体管115的结构。晶体管115的源极和漏极中的一个与晶体管111的源极和漏极中的一个电连接。晶体管115的源极和漏极中的另一个与布线130电连接。晶体管115的栅极与布线131电连接。布线131可以具有控制晶体管115的导通的信号线的功能。另外，晶体管115的栅极也可以与布线122电连接。
布线130可以与基准电位等特定电位的供应源电连接。通过从布线130对晶体管111的源极和漏极中的一个供应特定电位，也可以使图像数据的写入稳定化。
此外，布线130可以与电路120连接，并可以具有监控线的功能。电路120可以具有供应上述特定电位的功能、取得晶体管111的电特性的功能及生成校正数据的功能中的一个以上。
在将布线130用作监控线时，电路120生成校正晶体管111的阈值电压的电位作为上述校正数据“Vp”。
图5A至图5C是可以适用于电路区块110并作为显示元件包括液晶元件的结构的例子。
图5A所示的结构包括电容器116及液晶元件117。液晶元件117的一个电极与电容器116的一个电极电连接。电容器116的一个电极与节点NM电连接。
电容器116的另一个电极与布线132电连接。液晶元件117的另一个电极与布线133电连接。布线132、133具有供应电源的功能。例如，布线132、133可以供应GND及0V等的基准电位或任意电位。
在此，用来供应图1所示的“Vref”的晶体管103的源极和漏极中的另一个可以与布线132电连接。
在该结构中，在节点NM的电位成为液晶元件117的工作阈值以上时开始液晶元件117的工作。由此，有时在图2A所示的时序图的时刻T1的阶段开始显示工作，因此该结构的用途可能有限。注意，在是透过型液晶显示装置的情况下，通过还采用到图2B所示的时刻T12为止使背灯关闭等工作，可以抑制不需要的显示工作被看到。
图5B是对图5A的结构附加晶体管118的结构。晶体管118的源极和漏极中的一个与电容器116的一个电极电连接。晶体管118的源极和漏极中的另一个与节点NM电连接。晶体管118的栅极与布线126电连接。布线126可以具有控制晶体管118的导通的信号线的功能。
在该结构中，在晶体管118导通的同时液晶元件117被施加节点NM的电位。由此，可以在图2B所示的时序图中的时刻T12以后开始液晶元件的工作，从而该结构适用于伴随校正的工作。
另外，因为在晶体管118处于非导通的状态下，继续保持供应到电容器116及液晶元件117的电位，所以优选在改写图像数据之前对供应到电容器116及液晶元件117的电位进行复位。在该复位中，例如，对布线123供应复位电位，并在同时使晶体管103及晶体管118导通，即可。
图5C是对图5B的结构附加晶体管119的结构。晶体管119的源极和漏极中的一个与液晶元件117的一个电极电连接。晶体管119的源极和漏极中的另一个与布线130电连接。晶体管119的栅极与布线131电连接。布线131可以具有控制晶体管119的导通的信号线的功能。另外，晶体管119的栅极也可以与布线122电连接。
电连接到布线130的电路120与上述图4C中的说明同样，还可以具有对供应电容器116及液晶元件117的电位进行复位的功能。
此外，虽然图4A至图4C、图5A至图5C示出从电源线供应“Vref”的例子，但是也可以从扫描线供应“Vref”。例如，如图6A所示，也可以从布线122供应“Vref”。如图6A所示，因为在写入校正数据时(在晶体管103导通时)，布线122供应有相当于“L”的电位，所以可以将该电位用作“Vref”。
此外，如图6B、图6C所示，晶体管101、102、103也可以采用设置有背栅极的结构。图6B示出背栅极与前栅极电连接的结构，该结构具有提高开启电流的效果。图6C示出背栅极与能够供应恒定电位的布线134电连接的结构，该结构可以控制晶体管的阈值电压。另外，也可以在图4A至图4C及图5A至图5C所示的电路区块110所包括的晶体管设置背栅极。
图7是示出包括适用像素10的基本结构的像素11的像素阵列的一部分(四个像素)的图。像素11设置有晶体管103、电容器104、电路区块110。另外，附加到符号的括弧内的n、m表示特定的行，i表示特定的列(n、m、i为自然数)。
像素11的每一个配置为矩阵状，即可以配置在第n行i列、第n行(i+x)列(x为自然数)、第(n+1)行i列及第(n+1)行(i+x)列上。另外，图7示出x＝1时的布局。
此外，在像素阵列中设置有与四个像素11电连接的晶体管101、晶体管102a及晶体管102b。晶体管102a、102b具有像素10中的晶体管102的功能。
另外，晶体管101是各像素11的构成要素，也可以说4个像素共同使用晶体管101。晶体管102a是像素11[n，i]及像素11[n，i+1]的构成要素，也可以说两个像素共同使用晶体管102a。晶体管102b是像素11[n+1，i]及像素11[n+1，i+1]的构成要素，也可以说两个像素共同使用晶体管102b。另外，晶体管101、102a、102b也可以分散地配置在任何像素区域中。
在各像素11中，晶体管103的源极和漏极中的一个与电容器104的一个电极电连接。电容器104的一个电极与电路区块110电连接。电容器104的另一个电极与晶体管101的源极和漏极中的一个电连接。晶体管101的源极和漏极中的一个与晶体管102a的源极和漏极中的一个电连接。此外，晶体管101的源极和漏极中的一个与晶体管102b的源极和漏极中的一个电连接。
在该像素阵列中，可以利用其布线数及晶体管数比将像素10简单地配置为矩阵状的结构少的结构进行几个相同工作。
此外，在显示装置和图像数据的分辨率不同的情况下，也通过切换图像数据及校正数据的输入路径可以以不进行上转换或下转换的方式适当地进行显示。
参照图8A1、图8A2所示的时序图说明对像素11的每一个写入不同的数据的工作的一个例子。该工作相当于例如对像素数对应于8K4K的显示装置输入高分辨率用图像数据(8K4K数据)的情况。另外，虽然关于一个像素11进行说明，但是像素11也可以适用同样工作。
在下面的说明中，将高电位表示为“H”，将低电位表示为“L”，将高电位和低电位之间的特定电位表示为“M”。注意，作为“M”，例如可以采用0V或GND等的基准电位，也可以采用其他电位。此外，使高分辨率用图像数据为“VsH”，使高分辨率用校正数据为“Vp1”。另外，“Vp1”也可以被称为任意的第一数据，而“VsH”也可以被称为任意的第二数据。
首先，参照图8A1说明将图像数据“VsH”写入到节点NM的工作。注意，这里在电位的分布、耦合或损耗中不考虑因电路的结构、工作时机等的详细变化。
在时刻T1，使布线121的电位为“H”，使布线122的电位为“L”，使布线123的电位为“VsH”，由此晶体管102导通，电容器104的另一个电极的电位变为“Vref”。该工作是用来进行后面的校正工作(电容耦合工作)的复位工作。
此外，晶体管103导通，布线123的电位(图像数据“VsH”)被写入到节点NM。
在时刻T2，使布线121的电位为“L”，使布线122的电位为“L”，使布线123的电位为“M”，由此晶体管102及晶体管103非导通，节点NM保持图像数据“VsH”。此外，电容器104保持“VsH-Vref”。
到这里是图像数据“VsH”的写入工作。接着，参照图8A2说明图像数据“VsH”的校正工作及电路区块110所包括的显示元件中的显示工作。
图8A1、图8A2的工作可以在一个水平期间内连续地进行。或者，也可以图8A1的工作在第k帧进行(k为自然数)，而图8A2的工作在第k+1帧进行。或者，也可以在图8A1的工作之后多次进行图8A2的工作。
在时刻T11，使布线121的电位为“L”，使布线122的电位为“H”，使布线123的电位为“Vp1”，由此晶体管101导通，由电容器104的电容耦合对节点NM的电位附加布线123的电位“Vp1”。此时，节点NM的电位为“VsH-Vref+Vp1”，而在“Vref”＝0时节点NM的电位为“VsH+Vp1”。另外，在不进行校正的情况下，也可以在上述工作中作为校正数据“Vp1”供应与“Vref”相同的电位。
在时刻T12，使布线121的电位为“L”，使布线122的电位为“L”，使布线123的电位为“M”，由此晶体管101非导通，节点NM的电位被保持为“VsH+Vp1”。
然后，在电路区块110所包括的显示元件中进行对应于节点NM的电位的显示工作。另外，根据电路区块的结构，有时从时刻T1或时刻T11进行显示工作。
如此，可以由选择的像素进行校正来进行HDR显示等。另外，虽然相对于四个像素，校正数据“Vp1”的值是相同的，但是足以得到明暗的视觉效果。此外，在不进行校正的情况下，在时刻T11，将布线123的电位维持为“M”，即可。或者，使布线122的电位为“L”来不使晶体管101导通，即可。
接着，参照图8B1、图8B2所示的时序图说明对四个像素11写入相同的数据的工作。该工作相当于例如对像素数对应于8K4K的显示装置输入低分辨率用图像数据(4K2K数据)的情况。
首先，参照图8B1说明将校正数据“Vp2”写入到节点NM的工作。下面，低分辨率用图像数据为“VsL”，而低分辨率用校正数据为“Vp2”。注意，“Vp2”也可以被称为任意的第一数据，而“VsL”也可以被称为任意的第二数据。
在时刻T1，使布线121的电位为“H”，使布线122的电位为“L”，使布线123的电位为“Vp2”，由此晶体管102导通，电容器104的另一个电极的电位变为“Vref”。该工作是用来进行后面的校正工作(电容耦合工作)的复位工作。
此外，晶体管103导通，布线123的电位(校正数据“Vp2”)被写入到节点NM。
在时刻T2，使布线121的电位为“L”，使布线122的电位为“L”，使布线123的电位为“M”，由此晶体管102及晶体管103非导通，节点NM保持校正数据“Vp2”。此外，电容器104保持“Vp2-Vref”。
到这里是校正数据“Vp2”的写入工作。另外，在不进行校正的情况下，也可以在上述工作中作为校正数据“Vp2”供应与“Vref”相同的电位。
接着，参照图8B2说明图像数据“VsL”的校正工作及电路区块110所包括的显示元件中的显示工作。
图8B1、图8B2的工作可以在一个水平期间内连续地进行。或者，也可以图8B1的工作在第k帧进行，而图8B2的工作在第k+1帧进行。或者，也可以在图8B1的工作之后多次进行图8B2的工作。
在时刻T11，使布线121的电位为“L”，使布线122的电位为“H”，使布线123的电位为“VsL”，由此晶体管101导通，由电容器104的电容耦合对节点NM的电位附加布线123的电位“VsL”。此时，节点NM的电位为“Vp2-Vref+VsL”，而在“Vref”＝0时节点NM的电位为“Vp2+VsL”。
在时刻T12，使布线121的电位为“L”，使布线122的电位为“L”，使布线123的电位为“M”，由此晶体管101非导通，节点NM的电位被保持为“Vp2+VsL”。
然后，在电路区块110所包括的显示元件中进行对应于节点NM的电位的显示工作。另外，根据电路区块的结构，有时从时刻T11进行显示工作。
因为作为校正数据“Vp2”可以对各像素11输入不同的值，所以即使图像数据“VsL”相同，各像素11也可以显示不同的图像。也就是说，可以进行上转换。另外，在不进行校正时，四个像素显示相同的图像。
通过如上所述那样地进行工作，可以将原来的图像数据以不对其进行上转换的方式输入到显示装置，从而可以进行适当的显示。或者，可以对图像显示进行适合的校正。
图9A是本发明的一个实施方式的显示装置的框图的一个例子。该显示装置包括矩阵状地设置有像素11的像素阵列12、行驱动器13、列驱动器14、电路15及选择电路16。另外，在图9A中，以一个区块表示晶体管102a及晶体管102b，且省略与供应电位“Vref”的布线的连接方式。
行驱动器13例如可以采用组合移位寄存器20和缓冲电路21的结构。通过控制缓冲电路21的导通，对布线121或布线122输出数据。
列驱动器14例如可以采用组合移位寄存器22和缓冲电路23的结构。通过控制缓冲电路23的导通，可以对布线123输出数据。
电路15具有生成校正数据的功能。注意，电路15也可以说是用来生成校正数据的外部设备。
行驱动器13可以控制晶体管101及晶体管102a、102b的导通。列驱动器14可以对布线123供应校正数据或图像数据。
对电路15输入低分辨率用图像数据“VsH”(例如，8K4K数据)或低分辨率用图像数据“VsL”(例如，4K2K数据)。在输入图像数据“VsH”时，生成校正数据“Vp1”，而在输入图像数据“VsL”时，生成校正数据“Vp2”。
选择电路16除了由电路15生成的校正数据“Vp1”、“Vp2”之外还可以对列驱动器14输出在外部生成的校正数据“Vp1”、“Vp2”或图像数据“VsH”、“VsL”。
在图9A所示的结构中，例如可以在以低分辨率进行没有校正的显示工作的情况下，使各驱动器的输出级为一半，从而可以减少功耗。
电路15可以具有神经网络。例如，可以利用以大量的图像作为监督数据进行了学习的深度神经网络生成高精度的校正数据。
如图10A所示，神经网络NN可以由输入层IL、输出层OL及中间层(隐藏层)HL构成。输入层IL、输出层OL及中间层HL都包括一个或多个神经元(单元)。注意，中间层HL可以为一层或两层以上。包括两层以上的中间层HL的神经网络可以被称为DNN(深度神经网络)，使用深度神经网络的学习可以被称为深度学习。
输入层IL的各神经元被输入输入数据，中间层HL的各神经元被输入前一层或后一层的神经元的输出信号，输出层OL的各神经元被输入前一层的神经元的输出信号。注意，各神经元既可以与前一层和后一层的所有神经元连结(全连结)，又可以与部分神经元连结。
图10B示出利用神经元的运算的例子。在此，示出神经元N及向神经元N输出信号的前一层的两个神经元。神经元N被输入前一层的神经元的输出x1及前一层的神经元的输出x2。在神经元N中，算出输出x1与权重w1的乘法结果(x1w1)和输出x2与权重w2的乘法结果(x2w2)之总和x1w1+x2w2，然后根据需要对其加偏压b，从而得到值a＝x1w1+x2w2+b。值a被激活函数h变换，输出信号y＝h(a)从神经元N输出。
如此，利用神经元的运算包括对前一层的神经元的输出与权重之积进行加法的运算，即，积和运算(上述x1w1+x2w2)。该积和运算既可以通过程序在软件上进行，又可以通过硬件进行。在通过硬件进行积和运算时，可以使用积和运算电路。作为该积和运算电路，既可以使用数字电路，又可以使用模拟电路。
积和运算电路既可以由Si晶体管构成，也可以由OS晶体管构成。尤其是，因为OS晶体管具有极小的关态电流，所以优选用作构成积和运算电路的模拟存储器的晶体管。注意，也可以由Si晶体管和OS晶体管的双方构成积和运算电路。
另外，校正数据的生成不局限于使用电路15进行，而也可以使用上述电路120进行(参照图9B)。此外，也可以根据在显示部中进行灰度级的显示并由亮度计读取该显示的亮度的数据、或读取该显示的照片的数据，来生成校正数据。另外，也可以设置能够检测出显示的亮度的传感器24及能够检测出显示元件的劣化来生成校正数据的电路25(参照图9C)。
接着，说明将图4A所示的电路区块应用于图7所示的像素阵列的结构(参照图11)的模拟结果。参数为如下。晶体管尺寸是L/W＝6μm/6μm(晶体管111)、L/W＝4μm/4μm(其他晶体管)，电容器104的电容值是150fF，电容器113的电容值是50fF，EL元件114是FN二极管模型，使布线128为+10V的阳极电位，“Vref”为+1V，使布线129为-5V的阴极电位，图像数据及校正数据的最小值为+1V，其最大值为+8V。注意，作为电路模拟软件使用SPICE。
图12A至图12C是验证高分辨率的显示(没有校正)的模拟结果。图12A是用于验证的时序图。在图12A中的时刻T1至T2，通过使晶体管103导通，从布线123写入图像数据“Vs”(s[n])。此外，在时刻T3至T4，写入图像数据“Vs”(s[n+1])。此时，布线128为阳极电位。
图12B是流过EL元件114的电流(ILED)相对于图像数据“Vs”的模拟结果。虽然图12B是一个像素中的模拟结果，但是确认到任何像素(pix1至pix4)可以进行灰度显示。
此外，图12C是节点NM的电位“VNM”相对于图像数据“Vs”的变化的模拟结果。确认到在任何像素中节点NM的电位“VNM”与图像数据“Vs”成正比。
也就是说，确认到可以显示从布线123供应的高分辨率用图像数据“Vs”。
图13A至图13D是验证低分辨率的显示(没有校正)的模拟结果。图13A及图13B是用于验证的时序图。首先，使布线123的电位为最小值(+1V)，在图13A中的时刻T1至T4，对所有像素写入校正数据“Vp”(p)。此时，因为使布线128处于电位“Vref”(+1V)，所以电容器104所保持的差异电位为0。也就是说，没有校正。
然后，在图13B中的时刻T1至T2，通过使晶体管101导通，从布线123写入图像数据“Vs”(s[m])。
图13C是流过EL元件114的电流(ILED)相对于图像数据“Vs”的模拟结果。虽然图13C是一个像素中的模拟结果，但是确认到任何像素(pix1至pix4)可以进行灰度显示。
此外，图13D是节点NM的电位“VNM”相对于图像数据“Vs”的变化的模拟结果。确认到在任何像素中节点NM的电位“VNM”与图像数据“Vs”成正比。
也就是说，确认到可以显示从布线123供应的低分辨率用图像数据“Vs”。
图14A至图14D是验证低分辨率的显示(有校正)的模拟结果。图14A及图14B是用于验证的时序图。首先，对布线123供应所希望的校正数据“Vp”，在图14A中的时刻T1至T2，写入校正数据“Vp”(p[n])。此外，在时刻T3至T4写入校正数据“Vp”(p[n+1])。此时，因为使布线128处于电位“Vref”(+1V)，所以电容器104所保持的差异电位为“Vp-1”。
然后，在图14B中的时刻T1至T2，通过使晶体管101导通，从布线123写入图像数据“Vs”，并对图像数据附加校正数据。此时，布线128为阳极电位。
图14C是每个校正数据中的流过EL元件114的电流(ILED)相对于图像数据“Vs”的模拟结果。确认到在作为校正数据“Vp”写入1V至8V并将其与图像数据“Vs”结合的任何情况下都可以进行灰度显示。
此外，图14D是每个校正数据“Vp”中的节点NM的电位“VNM”相对于图像数据“Vs”的变化的模拟结果。确认到在作为校正数据“Vp”写入1V至8V并将其与图像数据“Vs”结合的任何情况下都节点NM的电位“VNM”趋于与图像数据“Vs”成正比。
也就是说，确认到可以结合从布线123供应的校正数据“Vp”和低分辨率用图像数据“Vs”来进行有效的显示。
图15是将本发明的一个实施方式的像素应用于能够进行彩色显示的EL显示装置的情况的一个例子。一般地说，能够进行彩色显示的显示装置的像素具有发射R(红色)、G(绿色)、B(蓝色)的各颜色的子像素的组合。在图15中，在水平方向上排列的子像素10R、子像素10G、子像素10B的各颜色的三个子像素构成一个像素，并且表示水平垂直方向上的四个像素。另外，在图15中，由一个区块表示晶体管102a及晶体管102b。
如上所述，在本发明的一个实施方式中，可以通过晶体管101对配置为矩阵状的四个像素(在此，相当于发射相同颜色的四个子像素)输入校正数据“Vp1”或图像数据“VsL”。此外，可以通过晶体管102a、102b对在水平方向上配置的两个像素(在此，相当于发射相同颜色的两个子像素)供应电位“Vref”。
虽然在条纹排列中，每个子像素优选以相同间隔配置，但是在各子像素共同使用布线及晶体管的情况下，有时难以将各子像素的间隔(具有同一功能的构成要素的间隔)为恒定。
因此，在将与子像素10R、子像素10G、子像素10B连接的像素电极分别为电极26R、26G、26B时，如图15所示，优选采用以相同间隔配置电极26R、26G、26B的结构。注意，虽然像素电极也可以说是各子像素的构成要素，但是在此为了明确起见，将它们表示为彼此不同的构成要素。该结构对顶面发射型EL显示装置或反射型液晶显示装置有效。
本实施方式可以与其他实施方式等中记载的结构适当地组合而实施。
(实施方式2)
本实施方式对使用液晶元件的显示装置的结构例及使用EL元件的显示装置的结构例进行说明。注意，在本实施方式中省略实施方式1已说明的显示装置的构成要素、工作及功能。
图16A至图16C示出能够使用本发明的一个实施方式的显示装置的结构。
在图16A中，以围绕设置在第一衬底4001上的显示部215的方式设置密封剂4005，显示部215被密封剂4005及第二衬底4006密封。
显示部215可以设置有实施方式1的图7所示的像素阵列。注意，在下面说明的扫描线驱动电路相当于行驱动器，而信号线驱动电路相当于列驱动器。
在图16A中，扫描线驱动电路221a、信号线驱动电路231a、信号线驱动电路232a及共通线驱动电路241a都包括设置在印刷电路板4041上的多个集成电路4042。集成电路4042由单晶半导体或多晶半导体形成。信号线驱动电路231a及信号线驱动电路232a具有实施方式1所示的列驱动器的功能。扫描线驱动电路221a具有实施方式1所示的行驱动器的功能。共通线驱动电路241a具有对实施方式1所示的供应电源的布线及供应Vref的布线供应规定电位的功能。
通过FPC(Flexibleprintedcircuit：柔性印刷电路)4018向扫描线驱动电路221a、共通线驱动电路241a、信号线驱动电路231a及信号线驱动电路232a供应各种信号及电位。
包括于扫描线驱动电路221a及共通线驱动电路241a中的集成电路4042具有对显示部215供应选择信号的功能。包括于信号线驱动电路231a及信号线驱动电路232a中的集成电路4042具有对显示部215供应图像数据的功能。集成电路4042被安装在与由第一衬底4001上的密封剂4005围绕的区域不同的区域中。
注意，对集成电路4042的连接方法没有特别的限制，可以使用引线键合法、COG(Chip On Glass)法、TCP(Tape Carrier Package)法以及COF(Chip On Film)法等。
图16B示出利用COG法安装包含于信号线驱动电路231a及信号线驱动电路232a中的集成电路4042的例子。另外，通过将驱动电路的一部分或整体形成在形成有显示部215的衬底上，可以形成系统整合型面板(system-on-panel)。
图16B示出将扫描线驱动电路221a及共通线驱动电路241a形成在形成有显示部215的衬底上的例子。通过同时形成驱动电路与显示部215内的像素电路，可以减少构件数。由此，可以提高生产率。
另外，在图16B中，以围绕设置在第一衬底4001上的显示部215、扫描线驱动电路221a以及共通线驱动电路241a的方式设置密封剂4005。显示部215、扫描线驱动电路221a及共通线驱动电路241a上设置有第二衬底4006。由此，显示部215、扫描线驱动电路221a及共通线驱动电路241a通过第一衬底4001、密封剂4005及第二衬底4006与显示元件密封在一起。
虽然图16B中示出另行形成信号线驱动电路231a及信号线驱动电路232a并将其安装至第一衬底4001的例子，但是本发明的一个实施方式不局限于该结构，也可以另行形成扫描线驱动电路并进行安装，或者另行形成信号线驱动电路的一部分或扫描线驱动电路的一部分并进行安装。另外，如图16C所示也可以将信号线驱动电路231a及信号线驱动电路232a形成在形成有显示部215的衬底上。
此外，显示装置有时包括显示元件为密封状态的面板和在该面板中安装有包括控制器的IC等的模块。
设置于第一衬底上的显示部及扫描线驱动电路包括多个晶体管。作为该晶体管，可以适用上述实施方式所示的晶体管。
外围驱动电路所包括的晶体管及显示部的像素电路所包括的晶体管的结构既可以具有相同的结构又可以具有不同的结构。外围驱动电路所包括的晶体管既可以都具有相同的结构，又可以组合两种以上的结构。同样地，像素电路所包括的晶体管既可以都具有相同的结构，又可以组合两种以上的结构。
另外，可以在第二衬底4006上设置输入装置4200。图16A至图16C所示的对显示装置设置输入装置4200的结构能够用作触摸面板。
对本发明的一个实施方式的触摸面板所包括的感测元件(也称为传感元件)没有特别的限制。还可以将能够检测出手指、触屏笔等检测对象的接近或接触的各种传感器用作感测元件。
例如，作为传感器的方式，可以利用静电电容式、电阻膜式、表面声波式、红外线式、光学式、压敏式等各种方式。
在本实施方式中，以包括静电电容式的感测元件的触摸面板为例进行说明。
作为静电电容式，有表面型静电电容式、投影型静电电容式等。另外，作为投影型静电电容式，有自电容式、互电容式等。优选使用互电容式，因为可以同时进行多点感测。
本发明的一个实施方式的触摸面板可以采用贴合了分别制造的显示装置和感测元件的结构、在支撑显示元件的衬底和对置衬底中的一方或双方设置有构成感测元件的电极等的结构等各种各样的结构。
图17A和图17B示出触摸面板的一个例子。图17A是触摸面板4210的透视图。图17B是输入装置4200的透视示意图。注意，为了明确起见，只示出典型的构成要素。
触摸面板4210具有贴合了分别制造的显示装置与感测元件的结构。
触摸面板4210包括重叠设置的输入装置4200和显示装置。
输入装置4200包括衬底4263、电极4227、电极4228、多个布线4237、多个布线4238及多个布线4239。例如，电极4227可以与布线4237或布线4239电连接。另外，电极4228可以与布线4239电连接。FPC4272b可以与多个布线4237及多个布线4238分别电连接。FPC4272b可以设置有IC4273b。
显示装置的第一衬底4001与第二衬底4006之间可以设置触摸传感器。当在第一衬底4001与第二衬底4006之间设置触摸传感器时，除了静电电容式触摸传感器之外还可以使用利用光电转换元件的光学式触摸传感器。
图18A及图18B是沿着图16B中的点划线N1-N2的截面图。图18A及图18B所示的显示装置包括电极4015，该电极4015与FPC4018的端子通过各向异性导电层4019电连接。另外，在图18A及图18B中，电极4015在形成于绝缘层4112、绝缘层4111及绝缘层4110的开口中与布线4014电连接。
电极4015与第一电极层4030使用同一导电层形成，布线4014与晶体管4010及晶体管4011的源电极及漏电极使用同一导电层形成。
另外，设置在第一衬底4001上的显示部215和扫描线驱动电路221a包括多个晶体管。在图18A及图18B中，示出显示部215中的晶体管4010及扫描线驱动电路221a中的晶体管4011。虽然图18A及图18B中作为晶体管4010及晶体管4011示出底栅型晶体管，但是也可以使用顶栅型晶体管。
在图18A及图18B中，在晶体管4010及晶体管4011上设置有绝缘层4112。另外，在图18B中，绝缘层4112上形成有分隔壁4510。
另外，晶体管4010及晶体管4011设置在绝缘层4102上。另外，晶体管4010及晶体管4011包括形成在绝缘层4111上的电极4017。电极4017可以用作背栅电极。
另外，图18A及图18B所示的显示装置包括电容器4020。电容器4020包括与晶体管4010的栅电极以同一工序形成的电极4021以及与源电极及漏电极以同一工序形成的电极。每个电极隔着绝缘层4103彼此重叠。
一般而言，考虑在像素部中配置的晶体管的泄漏电流等设定在显示装置的像素部中设置的电容器的容量以使其能够在指定期间保持电荷。电容器的容量考虑晶体管的关态电流等设定即可。
设置在显示部215中的晶体管4010与显示元件电连接。图18A是作为显示元件使用液晶元件的液晶显示装置的一个例子。在图18A中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。注意，以夹持液晶层4008的方式设置有被用作取向膜的绝缘层4032及绝缘层4033。第二电极层4031设置在第二衬底4006一侧，第一电极层4030与第二电极层4031隔着液晶层4008重叠。
间隔物4035是通过对绝缘层选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制第一电极层4030和第二电极层4031之间的间隔(单元间隙)而设置的。注意，还可以使用球状间隔物。
此外，根据需要，可以适当地设置黑矩阵(遮光层)、着色层(滤色片)、偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光或侧光等。作为上述背光或侧光，也可以使用Micro-LED等。
在图18A所示的显示装置中，在第二衬底4006和第二电极层4031之间设置有遮光层4132、着色层4131及绝缘层4133。
作为能够用于遮光层的材料，可以举出碳黑、钛黑、金属、金属氧化物或包含多个金属氧化物的固溶体的复合氧化物等。遮光层也可以为包含树脂材料的膜或包含金属等无机材料的薄膜。另外，也可以对遮光层使用包含着色层的材料的膜的叠层膜。例如，可以采用包含用于使某个颜色的光透过的着色层的材料的膜与包含用于使其他颜色的光透过的着色层的材料的膜的叠层结构。通过使着色层与遮光层的材料相同，除了可以使用相同的设备以外，还可以实现工序简化，因此是优选的。
作为能够用于着色层的材料，可以举出金属材料、树脂材料、包含颜料或染料的树脂材料等。遮光层及着色层例如可以利用喷墨法等形成。
另外，图18A及图18B所示的显示装置包括绝缘层4111及绝缘层4104。作为绝缘层4111及绝缘层4104，使用不易使杂质元素透过的绝缘层。通过由绝缘层4111和绝缘层4104夹持晶体管的半导体层，可以防止来自外部的杂质的混入。
此外，作为显示装置所包括的显示元件，可以应用利用电致发光的发光元件(也称为EL元件)。EL元件在一对电极之间具有包含发光化合物的层(也称为EL层)。当使一对电极之间产生高于EL元件的阈值电压的电位差时，空穴从阳极一侧注入到EL层中，而电子从阴极一侧注入到EL层中。被注入的电子和空穴在EL层中重新结合，由此，包含在EL层中的发光化合物发光。
EL元件根据发光材料是有机化合物还是无机化合物被区别，通常前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过施加电压，电子从一个电极注入到EL层中，而空穴从另一个电极注入到EL层中。通过这些载流子(电子及空穴)重新结合，发光有机化合物形成激发态，当从该激发态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。
EL层除了发光化合物以外也可以还包括空穴注入性高的物质、空穴传输性高的物质、空穴阻挡材料、电子传输性高的物质、电子注入性高的物质或双极性的物质(电子传输性及空穴传输性高的物质)等。
EL层可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法、涂敷法等的方法形成。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用供体能级和受主能级的供体-受主重新结合型发光。薄膜型无机EL元件是其中发光层夹在电介质层之间，并且该夹着发光层的电介质层夹在电极之间的结构，其发光机理是利用金属离子的内壳层电子跃迁的局部型发光。注意，这里作为发光元件使用有机EL元件进行说明。
为了取出发光，使发光元件的一对电极中的至少一个为透明。在衬底上形成有晶体管及发光元件。作为发光元件可以采用从与该衬底相反一侧的表面取出发光的顶部发射结构；从衬底一侧的表面取出发光的底部发射结构；以及从两个表面取出发光的双面发射结构。
图18B是作为显示元件使用发光元件的发光显示装置(也称为“EL显示装置”)的一个例子。被用作显示元件的发光元件4513与设置在显示部215中的晶体管4010电连接。虽然发光元件4513具有第一电极层4030、发光层4511及第二电极层4031的叠层结构，但是不局限于该结构。根据从发光元件4513取出光的方向等，可以适当地改变发光元件4513的结构。
分隔壁4510使用有机绝缘材料或无机绝缘材料形成。尤其优选使用感光树脂材料，在第一电极层4030上形成开口部，并且将该开口部的侧面形成为具有连续曲率的倾斜面。
发光层4511可以使用一个层构成，也可以使用多个层的叠层构成。
发光元件4513的发光颜色可以根据构成发光层4511的材料为白色、红色、绿色、蓝色、青色、品红色或黄色等。
作为实现彩色显示的方法，有如下方法：组合发光颜色为白色的发光元件4513和着色层的方法；以及在每个像素设置发光颜色不同的发光元件4513的方法。前者的方法的生产率比后者的方法高。另一方面，在后者的方法中，需要根据每个像素形成发光层4511，所以其生产率比前者的方法低。但是，在后者的方法中，可以得到其色纯度比前者的方法高的发光颜色。通过在后者的方法中使发光元件4513具有微腔结构，可以进一步提高色纯度。
发光层4511也可以包含量子点等无机化合物。例如，通过将量子点用于发光层，也可以将其用作发光材料。
为了防止氧、氢、水分、二氧化碳等侵入发光元件4513，也可以在第二电极层4031及分隔壁4510上形成保护层。作为保护层，可以形成氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝、DLC(Diamond Like Carbon)等。此外，在由第一衬底4001、第二衬底4006以及密封剂4005密封的空间中设置有填充剂4514并被密封。如此，为了不暴露于外部气体，优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(封入)。
作为填充剂4514，除了氮或氩等惰性气体以外，也可以使用紫外线固化树脂或热固化树脂，例如可以使用PVC(聚氯乙烯)、丙烯酸类树脂、聚酰亚胺、环氧类树脂、硅酮类树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)等。填充剂4514也可以包含干燥剂。
作为密封剂4005，可以使用玻璃粉等玻璃材料或者两液混合型树脂等在常温下固化的固化树脂、光固化树脂、热固化树脂等树脂材料。密封剂4005也可以包含干燥剂。
另外，根据需要，也可以在发光元件的光射出面上适当地设置诸如偏振片或者圆偏振片(包括椭圆偏振片)、相位差板(λ/4板、λ/2板)、滤色片等的光学薄膜。此外，也可以在偏振片或者圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是通过利用表面的凹凸扩散反射光来降低反射眩光的处理。
通过使发光元件具有微腔结构，能够提取色纯度高的光。另外，通过组合微腔结构和滤色片，可以防止反射眩光，而可以提高图像的可见度。
关于对显示元件施加电压的第一电极层及第二电极层(也称为像素电极层、公共电极层、对置电极层等)，根据取出光的方向、设置电极层的地方以及电极层的图案结构而选择其透光性、反射性，即可。
作为第一电极层4030及第二电极层4031，可以使用包含氧化钨的氧化铟、包含氧化钨的铟锌氧化物、包含氧化钛的氧化铟、铟锡氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等具有透光性的导电材料。
此外，第一电极层4030及第二电极层4031可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等金属、或者、其合金或其氮化物中的一种以上形成。
此外，第一电极层4030及第二电极层4031可以使用包含导电高分子(也称为导电聚合体)的导电组成物形成。作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的两种以上构成的共聚物或其衍生物等。
此外，由于晶体管容易因静电等而损坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式3)
在本实施方式中，参照附图说明可以代替上述实施方式所示的各晶体管而使用的晶体管的一个例子。
本发明的一个实施方式的显示装置可以使用底栅型晶体管或顶栅型晶体管等各种形态的晶体管来制造。因此，可以很容易地对应于现有的生产线更换所使用的半导体层材料或晶体管结构。
[底栅型晶体管]
图19A1示出底栅型晶体管之一的沟道保护型晶体管810的沟道长度方向的截面图。在图19A1中，晶体管810形成在衬底771上。另外，晶体管810在衬底771上隔着绝缘层772包括电极746。另外，在电极746上隔着绝缘层726包括半导体层742。电极746可以被用作栅电极。绝缘层726可以被用作栅极绝缘层。
另外，在半导体层742的沟道形成区域上包括绝缘层741。此外，在绝缘层726上以与半导体层742的一部分接触的方式包括电极744a及电极744b。电极744a可以被用作源电极和漏电极中的一个。电极744b可以被用作源电极和漏电极中的另一个。电极744a的一部分及电极744b的一部分形成在绝缘层741上。
绝缘层741可以被用作沟道保护层。通过在沟道形成区域上设置绝缘层741，可以防止在形成电极744a及电极744b时半导体层742露出。由此，可以防止在形成电极744a及电极744b时半导体层742的沟道形成区域被蚀刻。根据本发明的一个实施方式，可以实现电特性良好的晶体管。
另外，晶体管810在电极744a、电极744b及绝缘层741上包括绝缘层728，在绝缘层728上包括绝缘层729。
当将氧化物半导体用于半导体层742时，优选将能够从半导体层742的一部分中夺取氧而产生氧缺陷的材料用于电极744a及电极744b的至少与半导体层742接触的部分。半导体层742中的产生氧缺陷的区域的载流子浓度增加，该区域n型化而成为n型区域(n+层)。因此，该区域能够被用作源区域或漏区域。当将氧化物半导体用于半导体层742时，作为能够从半导体层742中夺取氧而产生氧缺陷的材料的一个例子，可以举出钨、钛等。
通过在半导体层742中形成源区域及漏区域，可以降低电极744a及电极744b与半导体层742的接触电阻。因此，可以使场效应迁移率及阈值电压等晶体管的电特性良好。
当将硅等半导体用于半导体层742时，优选在半导体层742与电极744a之间及半导体层742与电极744b之间设置被用作n型半导体或p型半导体的层。用作n型半导体或p型半导体的层可以被用作晶体管的源区域或漏区域。
绝缘层729优选使用具有防止杂质从外部扩散到晶体管中或者降低杂质的扩散的功能的材料形成。此外，根据需要也可以省略绝缘层729。
图19A2所示的晶体管811与晶体管810的不同之处在于：在绝缘层729上包括可用作背栅电极的电极723。电极723可以使用与电极746同样的材料及方法形成。
一般而言，背栅电极使用导电层来形成，并以半导体层的沟道形成区域被栅电极与背栅电极夹持的方式设置。因此，背栅电极可以具有与栅电极同样的功能。背栅电极的电位可以与栅电极相等，也可以为接地电位(GND电位)或任意电位。另外，通过不跟栅电极联动而独立地改变背栅电极的电位，可以改变晶体管的阈值电压。
电极746及电极723都可以被用作栅电极。因此，绝缘层726、绝缘层728及绝缘层729都可以被用作栅极绝缘层。另外，也可以将电极723设置在绝缘层728与绝缘层729之间。
注意，当将电极746和电极723中的一个称为“栅电极”时，将另一个称为“背栅电极”。例如，在晶体管811中，当将电极723称为“栅电极”时，将电极746称为“背栅电极”。另外，当将电极723用作“栅电极”时，晶体管811是顶栅型晶体管之一种。此外，有时将电极746和电极723中的一个称为“第一栅电极”，有时将另一个称为“第二栅电极”。
通过隔着半导体层742设置电极746及电极723并将电极746及电极723的电位设定为相同，半导体层742中的载流子流过的区域在膜厚度方向上更加扩大，所以载流子的移动量增加。其结果是，晶体管811的通态电流增大，并且场效应迁移率也增高。
因此，晶体管811是相对于占有面积具有较大的通态电流的晶体管。也就是说，可以相对于所要求的通态电流缩小晶体管811的占有面积。根据本发明的一个实施方式，可以缩小晶体管的占有面积。因此，根据本发明的一个实施方式，可以实现集成度高的半导体装置。
另外，由于栅电极及背栅电极使用导电层形成，因此具有防止在晶体管的外部产生的电场影响到形成沟道的半导体层的功能(尤其是对静电等的电场遮蔽功能)。另外，当将背栅电极形成得比半导体层大以使用背栅电极覆盖半导体层时，能够提高电场遮蔽功能。
另外，通过使用具有遮光性的导电膜形成背栅电极，能够防止光从背栅电极一侧入射到半导体层。由此，能够防止半导体层的光劣化，并防止晶体管的阈值电压漂移等电特性劣化。
根据本发明的一个实施方式，可以实现可靠性良好的晶体管。另外，可以实现可靠性良好的半导体装置。
图19B1示出与图19A1不同的结构的沟道保护型晶体管820的沟道长度方向的截面图。晶体管820具有与晶体管810大致相同的结构，而它们的不同之处在于：绝缘层741覆盖半导体层742的端部。在选择性地去除绝缘层741的重叠于半导体层742的部分而形成的开口部中，半导体层742与电极744a电连接。另外，在选择性地去除绝缘层741的重叠于半导体层742的部分而形成的其他开口部中，半导体层742与电极744b电连接。绝缘层741的与沟道形成区域重叠的区域可以被用作沟道保护层。
图19B2所示的晶体管821与晶体管820的不同之处在于：在绝缘层729上包括可以被用作背栅电极的电极723。
通过设置绝缘层741，可以防止在形成电极744a及电极744b时产生的半导体层742的露出。因此，可以防止在形成电极744a及电极744b时半导体层742被薄膜化。
另外，与晶体管810及晶体管811相比，晶体管820及晶体管821的电极744a与电极746之间的距离及电极744b与电极746之间的距离更长。因此，可以减少产生在电极744a与电极746之间的寄生电容。此外，可以减少产生在电极744b与电极746之间的寄生电容。根据本发明的一个实施方式，可以提供一种电特性良好的晶体管。
图19C1示出作为底栅型晶体管之一的沟道蚀刻型晶体管825的沟道长度方向的截面图。在晶体管825中，不使用绝缘层741形成电极744a及电极744b。因此，在形成电极744a及电极744b时露出的半导体层742的一部分有时被蚀刻。另一方面，由于不设置绝缘层741，可以提高晶体管的生产率。
图19C2所示的晶体管826与晶体管825的不同之处在于：在绝缘层729上具有可以用作背栅电极的电极723。
图20A1、图20A2、图20B1、图20B2、图20C1及图20C2示出晶体管810、811、820、821、825、826的沟道宽度方向的截面图。
在图20B2和图20C2所示的结构中，栅电极和背栅电极彼此连接，由此栅电极和背栅电极的电位相同。此外，半导体层742被夹在栅电极和背栅电极之间。
在沟道宽度方向上，栅电极和背栅电极的长度比半导体层742大，并且半导体层742整体夹着绝缘层726、741、728、729被栅电极或背栅电极覆盖。
通过采用该结构，可以由栅电极及背栅电极的电场围绕包括在晶体管中的半导体层742。
可以将如晶体管821或晶体管826那样的利用栅电极及背栅电极的电场电围绕形成沟道形成区域的半导体层742的晶体管的装置结构称为Surrounded channel(S-channel：围绕沟道)结构。
通过采用S-channel结构，可以利用栅电极和背栅电极中的一个或两个对半导体层742有效地施加用来引起沟道形成的电场。由此，晶体管的电流驱动能力得到提高，从而可以得到较高的通态电流特性。此外，由于可以增加通态电流，所以可以使晶体管微型化。此外，通过采用S-channel结构，可以提高晶体管的机械强度。
[顶栅型晶体管]
图21A1所例示的晶体管842是顶栅型晶体管之一。电极744a及电极744b在形成于绝缘层728及绝缘层729中的开口部与半导体层742电连接。
另外，去除不与电极746重叠的绝缘层726的一部分，以电极746及剩余的绝缘层726为掩模将杂质755引入到半导体层742，由此可以在半导体层742中以自对准(self-alignment)的方式形成杂质区域。晶体管842包括绝缘层726超过电极746的端部延伸的区域。半导体层742的通过绝缘层726被引入杂质755的区域的杂质浓度低于不通过绝缘层726被引入杂质755的区域。因此，在半导体层742的不与电极746重叠的区域中形成LDD(Lightly Doped Drain：轻掺杂漏极)区域。
图21A2所示的晶体管843与晶体管842的不同之处在于：包括电极723。晶体管843包括形成在衬底771上的电极723。电极723隔着绝缘层772与半导体层742重叠的区域。电极723可以被用作背栅电极。
另外，如图21B1所示的晶体管844及图21B2所示的晶体管845那样，也可以完全去除不与电极746重叠的区域的绝缘层726。另外，如图21C1所示的晶体管846及图21C2所示的晶体管847那样，也可以不去除绝缘层726。
在晶体管842至晶体管847中，也可以在形成电极746之后以电极746为掩模而将杂质755引入到半导体层742，由此在半导体层742中自对准地形成杂质区域。根据本发明的一个实施方式，可以实现电特性良好的晶体管。另外，根据本发明的一个实施方式，可以实现集成度高的半导体装置。
图22A1、图22A2、图22B1、图22B2、图22C1及图22C2示出晶体管842、843、844、845、846、847的沟道宽度方向的截面图。
晶体管843、晶体管845及晶体管847具有上述S-channel结构。但是，不局限于此，晶体管843、晶体管845及晶体管847也可以不具有S-channel结构。
本实施方式可以与其他实施方式等中记载的结构适当地组合而实施。
(实施方式4)
作为能够使用本发明的一个实施方式的显示装置的电子设备，可以举出显示器件、个人计算机、具备记录媒体的图像存储装置及图像再现装置、移动电话、包括便携式游戏机的游戏机、便携式数据终端、电子书阅读器、拍摄装置诸如视频摄像机或数码相机等、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)以及自动售货机等。图23A至图23F示出这些电子设备的具体例子。
图23A是数码相机，该数码相机包括框体961、快门按钮962、麦克风963、扬声器967、显示部965、操作键966、变焦钮968、透镜969等。通过将本发明的一个实施方式的显示装置用于显示部965，可以进行各种图像的显示。
图23B是数字标牌，该数字标牌包括大型显示部922。例如，可以设置在柱子921的侧面。通过将本发明的一个实施方式的显示装置用于显示部922，可以显示各种图像。
图23C是移动电话机，该移动电话机包括框体951、显示部952、操作按钮953、外部连接端口954、扬声器955、麦克风956、照相机957等。该移动电话机在显示部952中包括触摸传感器。通过用手指或触屏笔等触摸显示部952可以进行打电话或输入文字等所有操作。另外，框体951及显示部952具有柔性而可以如图示那样弯折地使用。通过将本发明的一个实施方式的显示装置用于显示部952，可以进行各种图像的显示。
图23D是便携式数据终端，该便携式数据终端包括框体911、显示部912、扬声器913、照相机919等。通过利用显示部912的触摸面板功能可以输入或输出数据。通过将本发明的一个实施方式的显示装置用于显示部912，可以进行各种图像的显示。
图23E是电视机，该电视机包括框体971、显示部973、操作键974、扬声器975、通信用连接端子976及光电传感器977等。显示部973设置有触摸传感器，可以进行输入操作。通过将本发明的一个实施方式的显示装置用于显示部973，可以进行各种图像的显示。
图23F是信息处理终端，该信息处理终端包括框体901、显示部902、显示部903及传感器904等。显示部902及显示部903由一个显示面板构成且具有柔性。此外，框体901也具有柔性，由此如附图所示那样可以将该信息处理终端折叠而使用，并且可以使该信息处理终端成为如平板终端那样的平板状而使用。传感器904可以检测框体901的形状，例如，当框体被弯曲时，可以切换显示部902及显示部903的显示。通过将本发明的一个实施方式的显示装置用于显示部902及显示部903，可以进行各种图像的显示。
本实施方式可以与其他实施方式等中记载的结构适当地组合而实施。
符号说明
10：像素，10B：子像素，10G：子像素，10R：子像素，11：像素，11B：子像素，11G：子像素，11R：子像素，12：像素阵列，13：行驱动器，14：列驱动器，15：电路，16：选择电路，20：移位寄存器，21：缓冲电路，22：移位寄存器，23：缓冲电路，24：传感器，25：电路，26B：电极，26G：电极，26R：电极，101：晶体管，102：晶体管，102a：晶体管，102b：晶体管，103：晶体管，104：电容器，110：电路区块，111：晶体管，112：晶体管，113：电容器，114：EL元件，115：晶体管，116：电容器，117：液晶元件，118：晶体管，119：晶体管，120：电路，121：布线，122：布线，123：布线，126：布线，128：布线，129：布线，130：布线，131：布线，132：布线，133：布线，134：布线，215：显示部，221a：扫描线驱动电路，231a：信号线驱动电路，232a：信号线驱动电路，241a：共通线驱动电路，723：电极，726：绝缘层，728：绝缘层，729：绝缘层，741：绝缘层，742：半导体层，744a：电极，744b：电极，746：电极，755：杂质，771：衬底，772：绝缘层，810：晶体管，811：晶体管，820：晶体管，821：晶体管，825：晶体管，826：晶体管，842：晶体管，843：晶体管，844：晶体管，845：晶体管，846：晶体管，847：晶体管，901：框体，902：显示部，903：显示部，904：传感器，911：框体，912：显示部，913：扬声器，919：照相机，921：柱子，922：显示部，951：框体，952：显示部，953：操作按钮，954：外部连接端口，955：扬声器，956：麦克风，957：照相机，961：框体，962：快门按钮，963：麦克风，965：显示部，966：操作键，967：扬声器，968：变焦钮，969：透镜，971：框体，973：显示部，974：操作键，975：扬声器，976：通信用连接端子，977：光传感器，4001：衬底，4005：密封剂，4006：衬底，4008：液晶层，4010：晶体管，4011：晶体管，4013：液晶元件，4014：布线，4015：电极，4017：电极，4018：FPC，4019：各向异性导电层，4020：电容器，4021：电极，4030：电极层，4031：电极层，4032：绝缘层，4033：绝缘层，4035：间隔物，4041：印刷电路板，4042：集成电路，4102：绝缘层，4103：绝缘层，4104：绝缘层，4110：绝缘层，4111：绝缘层，4112：绝缘层，4131：着色层，4132：遮光层，4133：绝缘层，4200：输入装置，4210：触摸面板，4227：电极，4228：电极，4237：布线，4238：布线，4239：布线，4263：衬底，4272b：FPC，4273b：IC，4510：分隔壁，4511：发光层，4513：发光元件，4514：填充材料。
本申请基于2017年11月23日提交到日本专利局的日本专利申请No.2017-225270，通过引用将其完整内容并入在此。

Claims (11)

1.一种显示装置，包括：
第一晶体管；
第二晶体管；
第三晶体管；
第一电容器；
电路区块；
第一布线；以及
第二布线，
其中，所述电路区块包括显示元件、第四晶体管和第二电容器，
所述第一晶体管的源极和漏极中的一个与所述第二晶体管的源极和漏极中的一个电连接，
所述第二晶体管的所述源极和所述漏极中的所述一个与所述第一电容器的第一电极电连接，
所述第一电容器的第二电极以及所述第三晶体管的源极和漏极中的一个与所述第四晶体管电连接，
所述第一晶体管的所述源极和所述漏极中的另一个与所述第一布线电连接，
所述第三晶体管的所述源极和所述漏极中的另一个与所述第一布线电连接，
所述第二晶体管的栅极与所述第二布线电连接，
并且，所述第三晶体管的栅极与所述第二布线电连接。
2.根据权利要求1所述的显示装置，
其中，所述显示元件是有机EL元件，
所述有机EL元件的第一电极与所述第二电容器的第一电极以及所述第四晶体管的源极和漏极中的一个电连接，
并且，所述第四晶体管的栅极与所述第二电容器的第二电极电连接。
3.根据权利要求2所述的显示装置，其中所述第四晶体管的所述源极和所述漏极中的另一个与所述第二晶体管的所述源极和所述漏极中的另一个电连接。
4.一种显示装置，包括：
第一晶体管；
第二晶体管；
第一电路；
第二电路；
第一布线；以及
第二布线，
其中，所述第一电路和所述第二电路每一个都包括第三晶体管、第一电容器以及电路区块，
所述第一电路和所述第二电路每一个中的所述电路区块包括显示元件、第四晶体管和第二电容器，
所述第一晶体管的源极和漏极中的一个与所述第二晶体管的源极和漏极中的一个电连接，
所述第一电路和所述第二电路每一个中的所述第一电容器的第一电极与所述第一晶体管的所述源极和所述漏极中的所述一个电连接，
在所述第一电路和所述第二电路每一个中，所述第一电容器的第二电极以及所述第三晶体管的源极和漏极中的一个与所述第四晶体管电连接，
所述第一电路中的所述第三晶体管的所述源极和所述漏极中的另一个与所述第一布线电连接，
所述第一晶体管的所述源极和所述漏极中的另一个与所述第一布线电连接，
所述第一电路中的所述第三晶体管的栅极与所述第二布线电连接，
所述第二电路中的所述第三晶体管的栅极与所述第二布线电连接，并且，所述第二晶体管的栅极与所述第二布线电连接。
5.根据权利要求4所述的显示装置，
其中，所述显示元件是有机EL元件，
在所述第一电路和所述第二电路每一个中，所述有机EL元件的第一电极与所述第二电容器的第一电极以及所述第四晶体管的源极和漏极中的一个电连接，
并且，在所述第一电路和所述第二电路每一个中，所述第四晶体管的栅极与所述第二电容器的第二电极电连接。
6.根据权利要求5所述的显示装置，其中在所述第一电路和所述第二电路每一个中，所述第四晶体管的所述源极和所述漏极中的另一个与所述第二晶体管的所述源极和所述漏极中的另一个电连接。
7.根据权利要求4所述的显示装置，
其中，所述显示元件是液晶元件，
在所述第一电路和所述第二电路每一个中，所述液晶元件的第一电极与所述第二电容器的第一电极以及所述第四晶体管的源极和漏极中的一个电连接，
并且，在所述第一电路和所述第二电路每一个中，所述第四晶体管的所述源极和所述漏极中的另一个与所述第一电容器的所述第二电极以及所述第三晶体管的所述源极和所述漏极中的所述一个电连接。
8.一种显示装置，包括：
第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管；
第一电容器和第二电容器；以及
第一电路区块和第二电路区块，
其中，所述第一晶体管的源极和漏极中的一个、所述第二晶体管的源极和漏极中的一个以及所述第三晶体管的源极和漏极中的一个与第一布线电连接，
所述第一晶体管的栅极、所述第四晶体管的栅极以及所述第五晶体管的栅极与第二布线电连接，
所述第一晶体管的所述源极和所述漏极中的另一个与所述第一电路区块及所述第一电容器的一个电极电连接，
所述第一电容器的另一电极与所述第二晶体管的所述源极和所述漏极中的另一个、所述第二电容器的一个电极以及所述第五晶体管的源极和漏极中的一个电连接，
并且，所述第三晶体管的所述源极和所述漏极中的另一个与所述第二电路区块电连接。
9.一种显示装置，包括：
第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管；
第一电容器、第二电容器和第三电容器；以及
第一电路区块、第二电路区块和第三电路区块，
其中，所述第一晶体管的源极和漏极中的一个、所述第二晶体管的源极和漏极中的一个以及所述第三晶体管的源极和漏极中的一个与第一布线电连接，
所述第一晶体管的栅极、所述第四晶体管的栅极以及所述第五晶体管的栅极与第二布线电连接，
所述第一晶体管的所述源极和所述漏极中的另一个与所述第一电路区块及所述第一电容器的一个电极电连接，
所述第一电容器的另一电极与所述第二晶体管的所述源极和所述漏极中的另一个、所述第二电容器的一个电极以及所述第五晶体管的源极和漏极中的一个电连接，
所述第三晶体管的所述源极和所述漏极中的另一个与所述第二电路区块电连接，
所述第四晶体管的源极和漏极中的一个与第三布线电连接，
所述第四晶体管的所述源极和所述漏极中的另一个与所述第三电路区块以及所述第三电容器的一个电极电连接，
所述第三电容器的另一电极与所述第一电容器的所述另一电极以及所述第二电容器的所述一个电极电连接，
并且，所述第二电容器的另一电极与所述第二电路区块电连接。
10.一种发光装置，包括：
底栅型晶体管。
11.一种液晶显示装置，包括：
晶体管，所述晶体管包括第一栅电极以及与所述第一栅电极重叠的第二栅电极。
CN202211061297.3A 2017-11-23 2018-11-15 显示装置及电子设备 Pending CN115346478A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017225270 2017-11-23
JP2017-225270 2017-11-23
PCT/IB2018/058983 WO2019102315A1 (en) 2017-11-23 2018-11-15 Display device and electronic device
CN201880073067.4A CN111328414B (zh) 2017-11-23 2018-11-15 显示装置及电子设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880073067.4A Division CN111328414B (zh) 2017-11-23 2018-11-15 显示装置及电子设备

Publications (1)

Publication Number Publication Date
CN115346478A true CN115346478A (zh) 2022-11-15

Family

ID=66630562

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211061297.3A Pending CN115346478A (zh) 2017-11-23 2018-11-15 显示装置及电子设备
CN201880073067.4A Active CN111328414B (zh) 2017-11-23 2018-11-15 显示装置及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880073067.4A Active CN111328414B (zh) 2017-11-23 2018-11-15 显示装置及电子设备

Country Status (6)

Country Link
US (3) US11335708B2 (zh)
JP (3) JP7143192B2 (zh)
KR (1) KR102642601B1 (zh)
CN (2) CN115346478A (zh)
TW (1) TWI795474B (zh)
WO (1) WO2019102315A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018005219T5 (de) 2017-11-02 2020-06-18 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
CN112119448B (zh) * 2018-05-18 2024-10-29 株式会社半导体能源研究所 显示装置以及显示装置的驱动方法
FI3801536T3 (fi) * 2018-05-30 2024-08-29 Ptc Therapeutics Mp Inc Sepiapteriinin antaminen ilman ruokaa käytettäväksi menetelmässä sepiapteriinin plasma-altistuksen lisäämiseksi
WO2019234543A1 (ja) 2018-06-06 2019-12-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
US10770482B2 (en) 2018-06-06 2020-09-08 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2020089729A1 (ja) 2018-11-02 2020-05-07 株式会社半導体エネルギー研究所 半導体装置、電子機器
WO2020254914A1 (ja) 2019-06-21 2020-12-24 株式会社半導体エネルギー研究所 酸化物半導体を用いる記憶回路
WO2021085679A1 (ko) * 2019-10-31 2021-05-06 엘지전자 주식회사 신호 처리 장치 및 이를 구비하는 영상표시장치
CN112116899A (zh) * 2020-10-12 2020-12-22 北京集创北方科技股份有限公司 驱动装置及电子设备
KR20230050546A (ko) * 2021-10-07 2023-04-17 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758083A2 (en) * 2005-08-01 2007-02-28 Samsung SDI Co., Ltd. Organic light emitting display
CN103839520A (zh) * 2014-02-28 2014-06-04 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
CN104064149A (zh) * 2014-07-07 2014-09-24 深圳市华星光电技术有限公司 像素电路、具备该像素电路的显示面板和显示器
US20150138183A1 (en) * 2012-07-31 2015-05-21 Sharp Kabushiki Kaisha Display device and driving method thereof
US20170062483A1 (en) * 2006-10-26 2017-03-02 Semiconductor Energy Laboratory Co., Ltd. Electronic Device, Display Device, And Semiconductor Device And Method For Driving The Same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903248A (en) 1997-04-11 1999-05-11 Spatialight, Inc. Active matrix display having pixel driving circuits with integrated charge pumps
KR100696266B1 (ko) 2000-08-11 2007-03-19 엘지.필립스 엘시디 주식회사 아날로그 버퍼 및 그의 구동방법
JP4197287B2 (ja) * 2003-03-28 2008-12-17 シャープ株式会社 表示装置
JP2007501953A (ja) 2003-08-08 2007-02-01 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ エレクトロルミネセント表示装置
GB0318613D0 (en) * 2003-08-08 2003-09-10 Koninkl Philips Electronics Nv Electroluminescent display devices
WO2008026350A1 (fr) 2006-08-30 2008-03-06 Sharp Kabushiki Kaisha Dispositif d'affichage
JP5163646B2 (ja) 2007-07-19 2013-03-13 パナソニック株式会社 画像表示装置
JP2011095720A (ja) 2009-09-30 2011-05-12 Casio Computer Co Ltd 発光装置及びその駆動制御方法、並びに電子機器
WO2011052367A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8866802B2 (en) 2009-12-10 2014-10-21 Sharp Kabushiki Kaisha Pixel circuit and display device
JP5495974B2 (ja) 2010-06-24 2014-05-21 株式会社ジャパンディスプレイ 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
TWI444981B (zh) 2010-06-24 2014-07-11 Japan Display West Inc 顯示器件，驅動顯示器件之方法及電子裝置
KR101239231B1 (ko) * 2011-07-22 2013-03-11 한국과학기술연구원 금속을 포함하는 패시배이션 층을 갖는 박막 트랜지스터 및 그 제조 방법
KR101893167B1 (ko) * 2012-03-23 2018-10-05 삼성디스플레이 주식회사 화소 회로, 이의 구동 방법 및 유기 발광 표시 장치
JP6228753B2 (ja) * 2012-06-01 2017-11-08 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び電子機器
KR102417120B1 (ko) 2015-01-21 2022-07-06 삼성디스플레이 주식회사 유기발광표시장치
CN104732929A (zh) * 2015-04-16 2015-06-24 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758083A2 (en) * 2005-08-01 2007-02-28 Samsung SDI Co., Ltd. Organic light emitting display
US20170062483A1 (en) * 2006-10-26 2017-03-02 Semiconductor Energy Laboratory Co., Ltd. Electronic Device, Display Device, And Semiconductor Device And Method For Driving The Same
US20150138183A1 (en) * 2012-07-31 2015-05-21 Sharp Kabushiki Kaisha Display device and driving method thereof
CN103839520A (zh) * 2014-02-28 2014-06-04 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
CN104064149A (zh) * 2014-07-07 2014-09-24 深圳市华星光电技术有限公司 像素电路、具备该像素电路的显示面板和显示器

Also Published As

Publication number Publication date
CN111328414A (zh) 2020-06-23
JP2023174626A (ja) 2023-12-07
US20240162233A1 (en) 2024-05-16
TW201925890A (zh) 2019-07-01
US11876098B2 (en) 2024-01-16
WO2019102315A1 (en) 2019-05-31
KR20200080269A (ko) 2020-07-06
JP2022188062A (ja) 2022-12-20
TWI795474B (zh) 2023-03-11
JP7143192B2 (ja) 2022-09-28
KR20240028571A (ko) 2024-03-05
CN111328414B (zh) 2022-09-23
JP2019095790A (ja) 2019-06-20
US11335708B2 (en) 2022-05-17
US20210210517A1 (en) 2021-07-08
JP7351991B2 (ja) 2023-09-27
US20220271062A1 (en) 2022-08-25
KR102642601B1 (ko) 2024-03-05
TW202334725A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
CN111328414B (zh) 显示装置及电子设备
CN111656430B (zh) 显示装置及电子设备
JP7477672B2 (ja) 表示装置
TWI789472B (zh) 顯示裝置及電子裝置
CN111279408A (zh) 显示装置、显示装置的驱动方法以及电子设备
KR102595701B1 (ko) 표시 장치 및 전자 기기
TWI859745B (zh) 顯示裝置及電子裝置
KR102724767B1 (ko) 표시 장치 및 전자 기기
KR20240158381A (ko) 표시 장치 및 전자 기기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination