CN115332237A - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN115332237A
CN115332237A CN202210036440.7A CN202210036440A CN115332237A CN 115332237 A CN115332237 A CN 115332237A CN 202210036440 A CN202210036440 A CN 202210036440A CN 115332237 A CN115332237 A CN 115332237A
Authority
CN
China
Prior art keywords
conductive
substrate
layer
electronic device
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210036440.7A
Other languages
English (en)
Inventor
纪仁海
陈韵升
何家齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to TW111110751A priority Critical patent/TWI855305B/zh
Priority to US17/722,412 priority patent/US20220367370A1/en
Priority to EP22171527.9A priority patent/EP4099385A3/en
Publication of CN115332237A publication Critical patent/CN115332237A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本揭露提供一种电子装置，包括基板结构、驱动元件以及导电图案。驱动元件以及导电图案形成在基板结构上，其中导电图案的厚度大于或等于0.5μm且小于或等于15μm。

Description

电子装置
技术领域
本揭露涉及一种电子装置。
背景技术
随着科技的进步，电子装置的发展渐趋成熟。然而，电子装置仍有许多问题有待改善，例如散热、电阻电容负载(RC loading)或翘曲等问题。
发明内容
本揭露提供一种电子装置，其有助于改善散热、电阻电容负载或翘曲等问题中的至少一个。
根据本揭露的实施例，电子装置包括基板结构、驱动元件以及导电图案。驱动元件以及导电图案形成在基板结构上，其中导电图案的厚度大于或等于0.5μm且小于或等于15μm。
为让本揭露的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1至图11分别是根据本揭露的一些实施例的电子装置的局部剖面示意图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
本揭露通篇说明书与所附的权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子装置制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求中，“含有”与“包含”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。
本文中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本揭露。在附图中，各附图示出的是特定实施例中所使用的方法、结构和/或材料的通常性特征。然而，这些附图不应被解释为界定或限制由这些实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域和/或结构的相对尺寸、厚度及位置可能缩小或放大。
本揭露中所叙述的一结构(或层别、元件、基材)位于另一结构(或层别、元件、基材)之上/上方，可以指二结构相邻且直接连接，或是可以指二结构相邻而非直接连接。非直接连接是指二结构之间具有至少一中介结构(或中介层别、中介元件、中介基材、中介间隔)，一结构的下侧表面向邻或直接连接于中介结构的上侧表面，另一结构的上侧表面向邻或直接连接于中介结构的下侧表面。而中介结构可以是单层或多层的实体结构或非实体结构所组成，并无限制。在本揭露中，当某结构设置在其它结构“上”时，有可能是指某结构“直接”在其它结构上，或指某结构“间接”在其它结构上，即某结构和其它结构间还夹设有至少一结构。
术语“大约”、“等于”、“相等”或“相同”、“实质上”或“大致上”一般解释为在所给定的值或范围的20％以内，或解释为在所给定的值或范围的10％、5％、3％、2％、1％或0.5％以内。
说明书与权利要求中所使用的序数例如“第一”、“第二”等的用词用以修饰元件，其本身并不意含及代表该(或该些)元件有任何之前的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的元件得以和另一具有相同命名的元件能作出清楚区分。权利要求与说明书中可不使用相同用词，据此，说明书中的第一构件在权利要求中可能为第二构件。
本揭露中所叙述的电耦合包括电性连接以及耦接。本揭露中所叙述的电性连接，可以指直接连接或间接连接，于直接连接的情况下，两电路上元件的端点直接连接，而于间接连接的情况下，两电路上元件的端点之间以一个或多个导体互相连接。本揭露中所叙述的耦接，可以指两电路上元件的端点之间未以任何导体互相连接。
在本揭露中，厚度、长度与宽度的测量方式可以是采用光学显微镜测量而得，厚度或宽度则可以由电子显微镜中的剖面图像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。另外，本揭露中所提到的术语“等于”、“相等”、“相同”、“实质上”或“大致上”通常代表落在给定数值或范围的10％范围内。此外，用语“给定范围为第一数值至第二数值”、“给定范围落在第一数值至第二数值的范围内”表示所述给定范围包括第一数值、第二数值以及它们之间的其它数值。若第一方向垂直于第二方向，则第一方向与第二方向之间的角度可介于80度至100度之间；若第一方向平行于第二方向，则第一方向与第二方向之间的角度可介于0度至10度之间。
须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
除非另外定义，在此使用的全部用语(包含技术及科学用语)具有与本揭露所属技术领域的技术人员通常理解的相同涵义。能理解的是，这些用语例如在通常使用的字典中定义用语，应被解读成具有与相关技术及本揭露的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本揭露实施例有特别定义。
在本揭露中，电子装置可包括显示装置、背光装置、天线装置、感测装置或拼接装置，但不以此为限。电子装置可为可弯折或可挠式电子装置。显示装置可为非自发光型显示装置或自发光型显示装置。天线装置可为液晶型态的天线装置或非液晶型态的天线装置，感测装置可为感测电容、光线、热能或超声波的感测装置，但不以此为限。在本揭露中，电子元件可包括无源元件与有源元件，例如电容、可变电容、电阻、可变电阻、电感、二极管、晶体管等。二极管可包括发光二极管或非发光二极管。发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(quantum dot LED)，但不以此为限。拼接装置可例如是显示器拼接装置或天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。
图1至图11分别是根据本揭露的一些实施例的电子装置的局部剖面示意图。须说明的是，下文中不同实施例所提供的技术方案可相互替换、组合或混合使用，以在未违反本揭露精神的情况下构成另一实施例。
请参照图1，电子装置1可包括基板结构10、驱动元件11以及导电图案12。驱动元件11以及导电图案12形成在基板结构10上，其中导电图案12的厚度T12大于或等于0.5μm且小于或等于15μm。导电图案12的厚度T12指横截面(如图1所示的剖面图)中导电图案12在电子装置1的厚度方向(如方向Z)上的最大厚度。
详细来说，基板结构10可包括一个或多个基板。以图1为例，基板结构10可包括第一基板SUB1以及第二基板SUB2，且第一基板SUB1以及第二基板SUB2例如通过黏合层GL而结合，但不以此为限。
第一基板SUB1以及第二基板SUB2各自可包括聚合物薄膜、多孔薄膜(porousfilm)、玻璃、印刷电路板或由陶瓷、不锈钢板或金属板形成的基层，但不以此为限。黏合层GL可包括光学透明黏着剂(optically clear adhesive，OCA)或光学透明树脂(opticallyclear resin，OCR)，但不以此为限。
驱动元件11形成在基板结构10上。举例来说，驱动元件11可通过黄光工艺而直接形成在基板结构10的一个基板上。以图1为例，驱动元件11例如设置在第一基板SUB1上。
图1示意性示出两个驱动元件11，每一个驱动元件11例如为晶体管且包括栅极GE、源极SE以及漏极DE，但不以此为限。应理解，电子装置1可包括更多的驱动元件11，且驱动元件11的种类可根据需求改变。举例来说，驱动元件11可为非晶硅薄膜晶体管、低温多晶硅薄膜晶体管或氧化物薄膜晶体管(如氧化铟镓锌薄膜晶体管)。各种类的薄膜晶体管可为顶栅极或底栅极形式的薄膜晶体管。其中，底栅极氧化物薄膜晶体管的通道层上可形成或不形成蚀刻阻挡层。
每一个驱动元件11可用以控制电子装置1中的一个或多个电子元件(包括有源元件或无源元件)。这些驱动元件11可直接形成在基板结构10的第一基板SUB1上。替代地，这些驱动元件11可通过引线键合(wire bonding)、倒装芯片(flip chip)、胶带自动粘合(Tape-Automated Bonding，TAB)、表面贴装技术(Surface mount technology，SMT)或板上芯片封装(Chip On Board，COB)等等方式接合在第一基板SUB1上。当驱动元件11为芯片时，其上可为集成电路、晶体管(如薄膜晶体管)电路、硅控制整流器(silicon controlledrectifiers)或上述的组合，但不以此为限。驱动元件11可先形成在基底(未示出)上再接合在第一基板SUB1上。基底的材料可包括聚合物、玻璃、硅、砷化镓、氮化镓、碳化镓或蓝宝石，但不以此为限。
导电图案12形成在基板结构10上。举例来说，导电图案12可通过黄光工艺、电镀或化镀直接形成在基板结构10的一个基板上。以图1为例，导电图案12例如设置在第二基板SUB2上。进一步来说，第二基板SUB2包括面向第一基板SUB1的第一侧S1以及与第一侧S1相对的第二侧S2，且导电图案12例如设置在第一侧S1上，但不以此为限。在其他实施例中，导电图案12可设置在第二侧S2上。
图1示意性示出五个导电图案12，五个导电图案12皆属于导电层M1，但应理解，导电层M1可包括更多或更少的导电图案12。此外，导电图案12的材料可依据导电图案12的用途来选择。举例来说，当导电图案12用于传递信号时，导电图案12的材料可选择导电性高的材料；当导电图案12用于屏蔽电磁波时，导电图案12的材料可选择吸收率或反射率高的材料。在一些实施例中，导电图案12(或导电层M1)的材料可包括铜、铝、其他高导电的材料或上述的组合，但不以此为限。
根据不同的需求，电子装置1还可包括其他的元件或膜层。以图1为例，除了基板结构10、驱动元件11以及导电图案12(导电层M1)之外，电子装置1还可包括介电层DL1、介电层DL2、介电层DL3、介电层DL4、介电层DL5、介电层DL6、钝化层PL1、导电层M2、导电层M3、导电层M4、半导体层(未示出)、多个接垫P1、多个接垫P2(仅示出一个)、多个导电凸块BP、多个电子元件EC、导电材料CM、底部填充件UF以及保护层PT，但不以此为限。
介电层DL1设置在第一基板SUB1上。介电层DL1可用以保护第一基板SUB1、提升第一基板SUB1的阻水能力或提升第一基板SUB1与导电层(如导电层M2)之间的结合力。举例来说，介电层DL1的材料可包括氮化硅、氧化硅、非导电无机材料、非导电聚合物薄膜或胶水等，但不以此为限。
导电层M2设置在介电层DL1上。导电层M2例如为图案化导电层且可包括多个栅极GE以及其他电路(未示出)。导电层M2的材料可包括铜、铝、其他高导电的材料或上述的组合，但不以此为限。
介电层DL2设置在介电层DL1上且覆盖导电层M2。举例来说，介电层DL2的材料可包括氮化硅、氧化硅、非导电无机材料、非导电聚合物薄膜或胶水等，但不以此为限。
半导体层(未示出)设置在介电层DL2上。半导体层例如为图案化半导体层且可包括多个通道图案，多个通道图案设置在多个栅极GE的上方。举例来说，通道图案可在方向Z上与对应的栅极GE至少部分重叠，但不以此为限。半导体层的材料可包括非晶硅、低温多晶硅或氧化物薄膜，但不以此为限。
导电层M3设置在半导体层上。导电层M3例如为图案化导电层且可包括多个导电图案(如多个源极SE、多个漏极DE、电路CK1、电路CK2，但不以此为限)。导电层M3的材料可包括铜、铝、其他高导电的材料或上述的组合，但不以此为限。
介电层DL3设置在介电层DL2上且覆盖导电层M3。举例来说，介电层DL3的材料可包括氮化硅、氧化硅、非导电无机材料、非导电聚合物薄膜或胶水等，但不以此为限。介电层DL3可包括分别曝露出导电层M3的多个导电图案(如多个漏极DE、电路CK1以及电路CK2)的多个开口A1。
导电层M4设置在介电层DL3上。导电层M4例如为图案化导电层且可包括多个导电图案CP。每一个导电图案CP可通过对应的开口A1而与对应的漏极DE、电路CK1或电路CK2电性连接。导电层M4的材料可包括铜、铝、其他高导电的材料或上述的组合，但不以此为限。
介电层DL4设置在介电层DL3上且覆盖导电层M4。举例来说，介电层DL4的材料可包括氮化硅、氧化硅、非导电无机材料、非导电聚合物薄膜或胶水等，但不以此为限。介电层DL4可包括分别曝露出导电层M4的多个导电图案CP的多个开口A2。
钝化层PL1设置在介电层DL4上。举例来说，钝化层PL1的材料可包括有机高分子材料。例如：黑色光阻、灰色光阻、白色光阻或黑矩阵，但不以此为限。钝化层PL1可包括分别曝露出多个导电图案CP的多个开口A3。开口A3对应开口A2设置，即开口A3与开口A2在方向Z上至少部分重叠。
多个接垫P1分别对应多个开口A3设置。接垫P1可用以降低导电凸块BP与导电图案CP之间形成金属间化合物(Intermetallic Compound)的机率。举例来说，接垫P1可包括化学镀镍浸金(Electroless Nickel Immersion Gold，ENIG)、化学镀镍钯浸金(ElectrolessNickel Electroless Palladium Immersion Gold，ENEPIG)、浸银(Immersion Silver)、电解金(Electrolytic Gold)或电解镍(Electrolytic Nickel)，但不以此为限。
介电层DL5设置在第二基板SUB2上，且介电层DL5与多个导电图案12位于第二基板SUB2的同一侧(如第一侧S1)。介电层DL5可用以保护第二基板SUB2、提升第二基板SUB2的阻水能力或提升第二基板SUB2与导电层(如导电层M1)之间的结合力。举例来说，介电层DL5的材料可包括氮化硅、氧化硅、非导电无机材料、非导电聚合物薄膜或胶水等，但不以此为限。
导电层M1设置在介电层DL5上。导电层M1例如为图案化导电层且可包括多个导电图案12，但不以此为限。导电层M1的材料可包括铜、铝、其他高导电的材料或上述的组合，但不以此为限。
介电层DL6设置在介电层DL5上且覆盖导电层M1。举例来说，介电层DL6的材料可包括氮化硅、氧化硅、非导电无机材料、非导电聚合物薄膜或胶水等，但不以此为限。介电层DL6可包括分别曝露出多个导电图案12的多个开口A4(仅示出一个)。
多个接垫P2(仅示出一个)设置在介电层DL6上，且接垫P2可通过对应的开口A4与对应的导电图案12电性连接。接垫P2可用以降低导电材料CM与导电图案12之间形成金属间化合物的机率。举例来说，接垫P2可包括化学镀镍浸金、化学镀镍钯浸金、浸银、电解金或电解镍，但不以此为限。
可通过例如雷射钻孔工艺形成贯孔TH。以图1为例，贯孔TH可贯穿接垫P1、介电层DL3、介电层DL2、介电层DL1、第一基板SUB1以及黏合层GL，以曝露出接垫P2。
导电材料CM形成在贯孔TH中。以图1为例，导电材料CM可接触接垫P2并覆盖对应的接垫P1，但不以此为限。举例来说，导电材料CM可包括锡、铜膏或其他金属材料，且将导电材料CM形成在贯孔TH中的方法可包括印刷，但不以此为限。
多个导电凸块BP分别设置在多个接垫P1上。导电凸块BP的材料可包括锡、铜膏、其他金属材料或异方性导电膜(anisotropic conductive film，ACF)，但不以此为限。
电子元件EC设置在基板结构10上且电耦合至导电图案12。举例来说，电子元件EC可通过多个导电凸块BP而与多个接垫P1接合。如此，电子元件EC可通过导电凸块BP、接垫P1以及导电图案CP而电性连接于驱动元件11，且电子元件EC可通过导电凸块BP、接垫P1、导电图案CP、电路CK1(或电路CK2)、导电材料CM以及接垫P2而电性连接于导电图案12(即，电子元件EC直接电性连接于导电图案12)。另一方面，驱动元件11可通过导电图案CP、接垫P1、导电凸块BP、电子元件EC、电路CK1(或电路CK2)、导电材料CM以及接垫P2而电性连接于导电图案12。
图1示意性示出电子元件EC为发光二极管芯片，但电子元件EC的种类不以此为限。依据不同的应用，电子元件EC也可为电容、电感、可变电容、过滤器(filter)、电阻、二极管、微机电系统(MEMS)或液晶芯片(liquid crystal chip)，但不以此为限。举例来说，当电子装置1作为背光装置或显示装置时，电子元件EC可为发光二极管芯片。当电子装置1作为天线装置时，可以导电层M1屏蔽电磁波，电磁波可经由多个导电图案12之间的间隙G向上传递至电子元件EC，电子元件EC可以电容、电感、可变电容或二极管等取代发光二极管芯片。通过改变施加至可变电容的电压，可使电磁波的相位(phase)和振幅(amplitude)发生相应的变化，进而控制电磁波的方向或提升天线装置的指向性。
底部填充件UF设置在电子元件EC与钝化层PL1之间。底部填充件UF可用以加强电子元件EC的固定、提升可靠性、吸收外部光线、降低反射或保护下方的驱动元件11或电路。举例来说，底部填充件UF的材料可包括硅胶或环氧树脂材料，但不以此为限。
保护层PT形成在电子元件EC上。举例来说，保护层PT可设置在钝化层PL1上且覆盖底部填充件UF以及导电材料CM。保护层PT可用以保护下方的元件或提升可靠性。举例来说，保护层PT的材料可包括硅胶或环氧树脂材料，但不以此为限。
在本实施例中，通过形成厚的导电图案12，例如0.5μm≦厚度T12≦15μm，导电图案12除了可用于传递信号或屏蔽电磁波之外，还可用于散热。例如，导电图案12可利用热传导的方式将电子元件EC工作所产生的热排出。此外，多个导电图案12(图案化的导电层M1)还有助于增加散热面积或使热分布均匀化。另外，通过将需要高温工艺的驱动元件11以及导电图案12分别形成在第一基板SUB1以及第二基板SUB2上，再通过黏合层GL将第一基板SUB1以及第二基板SUB2结合，有助于改善高温工艺造成的翘曲问题。再者，通过第一基板SUB1以及黏合层GL将驱动元件11以及导电图案12间隔开，有助于降低驱动元件11与导电图案12之间的电阻电容负载。
应理解，依据不同的需求，电子装置1可包括更多或更少的膜层，例如更多或更少的介电层、更多或更少的导电层。或者，电子装置1可省略上述的某些膜层。举例来说，电子装置1可省略底部填充件UF，以简化工艺，但不以此为限。替代地，电子装置1可省略保护层PT。
在一些实施例中，电子装置1的制造方法可包括在第一基板SUB1上依序形成介电层DL1、导电层M2、介电层DL2、半导体层(未示出)、导电层M3、介电层DL3、导电层M4、介电层DL4、钝化层PL1以及多个接垫P1。接着，切割第一基板SUB1(可省略)以及将第一基板SUB1薄化(可省略)。然后，将多个电子元件EC通过多个导电凸块BP接合在多个接垫P1上，再形成底部填充件UF。在第二基板SUB2上依序形成介电层DL5、导电层M1、介电层DL6以及多个接垫P2(仅示出一个)。接着，切割第二基板SUB2(可省略)以及将第二基板SUB2薄化(可省略)。然后，通过黏合层GL将第一基板SUB1以及第二基板SUB2结合。接着，通过钻孔工艺形成贯孔TH，并在贯孔TH中形成导电材料CM。然后，形成保护层PT。在其他实施例中，第一基板和第二基板可以先黏合再一起切割。
在一些实施例中，如图2及图3所示，电子装置还可包括驱动电路DK，驱动电路DK可在形成保护层PT之后与基板结构10接合，但不以此为限。
在一些实施例中，驱动电路DK可接合在基板结构10(例如第一基板SUB1)上且可通过上述导电层(如导电层M1、导电层M2、导电层M3以及导电层M4)中的至少一层或其他导电层(如导电层M5)而电性连接于电子元件EC(示出于图1)。驱动电路DK可包括集成电路芯片、薄膜晶体管芯片、软性印刷电路(FPC)、印刷电路板(PCB)、COB(chip on board)或COF(chipon film)，但不以此为限。其中，薄膜晶体管芯片可为薄膜晶体管电路形成于一基材上，再裁切为芯片尺寸。此基材可为玻璃、高分子薄膜、多孔隙薄膜等等。
以图2为例，驱动电路DK可通过导电凸块BP而与形成在第一基板SUB1上的多个导电图案CP’电性连接。多个导电图案CP’例如属于导电层M5，但不以此为限。导电层M5的材料可包括金属氧化物，如氧化铟锡(ITO)，但不以此为限。多个导电图案CP’中的一个导电图案CP’例如通过导电层M3中的电路CK4而电性连接于电子元件EC，且多个导电图案CP’中的另一个导电图案CP’可通过导电层M2中的电路CK3而电性连接于其他元件。
图3与图2类似，差异在于图3中导电凸块BP进一步通过多个接垫P1而与多个导电图案CP’电性连接。
出于说明目的，图2及图3省略示出电子装置的其余元件及膜层。应理解，驱动电路DK与基板结构10的接合方式(例如驱动电路DK所接合的基板或所接合的元件/层别)或驱动电路DK与电子元件EC之间的连接电路的层别可依据需求改变，而不以图2及图3所显示的为限。此外，下述实施例的电子装置皆可进一步包括驱动电路DK和/或其他的主动或无源元件。驱动电路DK、其他的主动或无源元件可通过焊锡、异方性导电膜、金属键合、超生波键合、铜膏(包括纳米铜)、银膏(包括纳米银)或铜柱等方式而与基板结构10接合，以下便不再重述。
请参照图4，电子装置1A与图1的电子装置1的主要差异说明如后。在电子装置1A中，增加了电子元件EC与导电层M1之间连接的数量，以进一步提升散热效果。举例来说，在电子元件EC及与其电性连接的驱动元件11之间可形成有贯孔TH，且贯孔TH中可形成有导电材料CM。导电层M3可进一步包括电路CK3，且电路CK3位于导电材料CM与电子元件EC之间。电子元件EC例如通过导电凸块BP、接垫P1、导电图案CP、电路CK3、导电材料CM、接垫P2以及导电图案12而电性连接于驱动元件11。
请参照图5，电子装置1B与图1的电子装置1的主要差异说明如后。在电子装置1B中，电子元件EC是耦接于导电图案12。也就是说，电子元件EC与导电图案12之间未以任何导体互相连接。如图5所示，电子装置1B可省略贯孔TH以及导电材料CM，而有助于简化工艺、缩减工艺时间、降低工艺成本或使电子装置1D更为轻薄。导电层M3可进一步包括电路CK4，且相邻两个电子元件EC可通过电路CK4而电性连接。
请参照图6，电子装置1C与图5的电子装置1B的主要差异说明如后。在电子装置1C中，介电层DL5、导电层M1以及介电层DL6是设置在第二基板SUB2的第二侧S2上，以提升散热效果或屏蔽电磁波的效果。
请参照图7，电子装置1D与图5的电子装置1B的主要差异说明如后。在电子装置1D中，基板结构10D由一个基板组成，即一第一基板SUB1。介电层DL5以及导电层M1依序设置在第一基板SUB1上。介电层DL1设置在介电层DL5上且覆盖导电层M1。导电层M2、介电层DL2、半导体层(未示出)、导电层M3、介电层DL3以及钝化层PL1依序设置在介电层DL1上。电子装置1D包括多个贯孔TH1以及多个贯孔TH2。贯孔TH1贯穿介电层DL1以及介电层DL2且曝露出对应的导电图案12。导电层M3中的漏极DE还设置在贯孔TH1中并通过贯孔TH1而电性连接于对应的导电图案12。贯孔TH2贯穿介电层DL1、介电层DL2以及介电层DL3且与对应的开口A3在方向Z上至少部分重叠。接垫P1设置在开口A3以及对应的贯孔TH2中并通过开口A3以及贯孔TH2而电性连接于对应的导电图案12。导电凸块BP设置在开口A3中并通过开口A3而电性连接于对应的接垫P1。
电子元件EC可通过导电凸块BP、接垫P1以及导电图案12而电性连接于驱动元件11，且电子元件EC可通过导电凸块BP、接垫P1以及导电图案12而电性连接于相邻的电子元件EC。
在本实施例中，通过减少所需的层别(如基板、导电层或介电层等的数量)，有助于简化工艺、缩减工艺时间、降低工艺成本或使电子装置1D更为轻薄。
在一些实施例中，电子装置1D的制造方法可包括在第一基板SUB1上依序形成介电层DL5、导电层M1、介电层DL1、导电层M2、介电层DL2、半导体层(未示出)、导电层M3、介电层DL3、钝化层PL1以及多个接垫P1。接着，切割第一基板SUB1(可省略)以及将第一基板SUB1薄化(可省略)。然后，将多个电子元件EC通过多个导电凸块BP接合在多个接垫P1上，再形成底部填充件UF。然后，形成保护层PT。在一些实施例中，电子装置1D也可包括如图2及图3所示的驱动电路DK，驱动电路DK可在形成保护层PT之后与基板结构10D接合，但不以此为限。
请参照图8，电子装置1E与图5的电子装置1B的主要差异说明如后。在电子装置1E中，基板结构10D由一个基板组成，即一第一基板SUB1。介电层DL5以及导电层M1依序设置在第一基板SUB1上。介电层DL1设置在介电层DL5上且覆盖导电层M1。介电层DL1上的膜层的相关描述请参照图5的相关描述，于此不再重述。
在本实施例中，通过减少所需的层别(如基板、导电层或介电层等的数量)，有助于简化工艺、缩减工艺时间、降低工艺成本或使电子装置1E更为轻薄。另外，在设置有介电层DL4以及导电层M4的架构下，可依需求增加导电层M1与导电层M2之间的距离、导电层M1与导电层M3之间的距离或导电层M1与导电层M4之间的距离，以降低电阻电容负载。
请参照图9，电子装置1F与图8的电子装置1E的主要差异说明如后。在电子装置1F中，导电层M3中的电路CK4通过贯穿介电层DL1以及介电层DL2的贯孔TH1而连接导电图案12，以进一步提升散热效果。
请参照图10，电子装置1G与图1的电子装置1的主要差异说明如后。在电子装置1G中，基板结构10D由一个基板组成，即一第一基板SUB1。介电层DL5、导电层M1以及介电层DL6依序设置在第一基板SUB1的远离驱动元件11的表面上。此外，电子装置1G还包括钝化层PL2。钝化层PL2设置在介电层DL6上。钝化层PL2可用以保护介电层DL6。举例来说，钝化层PL1的材料可包括硅胶或环氧树脂材料，但不以此为限。接垫P2设置在贯穿接垫P1、介电层DL3、介电层DL2、介电层DL1以及第一基板SUB1的贯孔TH’以及介电层DL5的开口A4中且与对应的导电图案12电性连接。导电材料CM形成在贯孔TH’中。
在本实施例中，通过减少所需的层别(如第二基板SUB2以及黏合层GL)，有助于降低工艺成本或使电子装置1D更为轻薄。此外，通过将导电层M1设置在第一基板SUB1的远离驱动元件11的表面上，有助于降低电阻电容负载。
请参照图11，电子装置1H与图1的电子装置1的主要差异说明如后。电子装置1H还包括第三基板SUB3以及密封件SL，且电子装置1H可不包括保护层PT。第三基板SUB3可包括聚合物薄膜、多孔薄膜(porous film)、玻璃、印刷电路板或由陶瓷形成的基层，但不以此为限。第三基板SUB3覆盖多个电子元件EC，且第三基板SUB3可通过密封件SL固定在基板结构10上。例如，第三基板SUB3可通过密封件SL固定在钝化层PL1上，且第三基板SUB3与钝化层PL1在方向Z上的距离D可通过底部填充件UF来控制。底部填充件UF可选择软性材料，例如硅胶、间隙物(spacer)、胶水或聚合物，但不以此为限。间隙物可包括光阻间隙物(photospacer)、球状间隙物(ball spacer)或黏性球状间隙物(adhesive ball spacer)，但不以此为限。
在一些实施例中，第三基板SUB3与钝化层PL1之间的间隙空间GS可填充空气、惰性气体、胶水、稳定液体或聚合物，但不以此为限。替代地，三基板SUB3与钝化层PL1之间的间隙空间GS可为真空的。
综上所述，在本揭露的实施例中，可通过形成导电图案，来散热、增加散热面积或使热分布均匀化。在一些实施例中，可通过将驱动元件以及导电图案分别形成在不同的基板上，再通过黏合层将两个基板结合，有助于改善高温工艺造成的翘曲问题。此外，通过将驱动元件以及导电图案间隔开，有助于降低驱动元件与导电图案之间的电阻电容负载。
以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。
虽然本揭露的实施例及其优点已揭露如上，但应该了解的是，任何所属技术领域中技术人员，在不脱离本揭露的精神和范围内，当可作更改、替代与润饰，且各实施例间的特征可任意互相混合替换而成其他新实施例。此外，本揭露的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中技术人元可从本揭露揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本揭露使用。因此，本揭露的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本揭露的保护范围也包括各个权利要求及实施例的组合。本揭露的保护范围当视随附的权利要求所界定的为准。

Claims (10)

1.一种电子装置，其特征在于，包括：
基板结构；
导电图案，形成在所述基板结构上；
驱动元件，设置在所述基板结构上且电耦合至该导电图案；以及
电子元件，设置在所述基板结构上且电耦合至该导电图案，
其中所述导电图案的厚度大于或等于0.5μm且小于或等于15μm。
2.根据权利要求1所述的电子装置，其特征在于，所述基板结构包括第一基板以及第二基板，所述驱动元件设置在所述第一基板上，所述导电图案设置在所述第二基板上，且所述第一基板与所述第二基板结合。
3.根据权利要求2所述的电子装置，其特征在于，所述第二基板包括面向所述第一基板的第一侧以及与所述第一侧相对的第二侧，且所述导电图案设置在所述第一侧上。
4.根据权利要求2所述的电子装置，其特征在于，所述第二基板包括面向所述第一基板的第一侧以及与所述第一侧相对的第二侧，且所述导电图案设置在所述第二侧上。
5.根据权利要求2所述的电子装置，其特征在于，所述第一基板以及所述第二基板的至少一个包括贯孔，导电材料形成在所述贯孔中，且所述驱动元件通过所述导电材料而电性连接于所述导电图案。
6.根据权利要求1所述的电子装置，其特征在于，所述驱动元件是晶体管。
7.根据权利要求1所述的电子装置，其特征在于，所述电子元件是直接电性连接于所述导电图案。
8.根据权利要求1所述的电子装置，其特征在于，所述电子元件是耦接于所述导电图案。
9.根据权利要求1所述的电子装置，其特征在于，还包括：
保护层，形成在所述电子元件上。
10.根据权利要求1所述的电子装置，其特征在于，还包括：
第三基板，覆盖电子元件；以及
密封件，所述第三基板通过所述密封件固定在所述基板结构上。
CN202210036440.7A 2021-05-11 2022-01-13 电子装置 Pending CN115332237A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111110751A TWI855305B (zh) 2021-05-11 2022-03-23 電子裝置
US17/722,412 US20220367370A1 (en) 2021-05-11 2022-04-18 Electronic device
EP22171527.9A EP4099385A3 (en) 2021-05-11 2022-05-04 Electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163186808P 2021-05-11 2021-05-11
US63/186,808 2021-05-11

Publications (1)

Publication Number Publication Date
CN115332237A true CN115332237A (zh) 2022-11-11

Family

ID=83916509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210036440.7A Pending CN115332237A (zh) 2021-05-11 2022-01-13 电子装置

Country Status (1)

Country Link
CN (1) CN115332237A (zh)

Similar Documents

Publication Publication Date Title
US11395403B2 (en) Flexible circuit board, COF module and electronic device including the same
EP4099385A2 (en) Electronic device
CN112133729B (zh) 一种显示基板及其制备方法、显示装置
CN112366220B (zh) 一种显示基板及其制备方法、显示装置
EP1753026A2 (en) Semiconductor device
KR20200102622A (ko) 표시 장치
KR20200141933A (ko) 전자 장치 및 타일식 전자 장치
US7728424B2 (en) Semiconductor device and method of manufacturing the same
US7582967B2 (en) Semiconductor device, electronic module, and method of manufacturing electronic module
CN115332237A (zh) 电子装置
TWI855305B (zh) 電子裝置
TW202240713A (zh) 電子裝置的製作方法
EP1750304A2 (en) Semiconductor device
TWI840996B (zh) 電子裝置及其製造方法
US20240128184A1 (en) Electronic device and manufacturing method thereof
US20240162185A1 (en) Electronic device
CN114649215A (zh) 电子装置的制作方法
US20240355985A1 (en) Electronic device
US20230421135A1 (en) Modulation device
US20240047393A1 (en) Electronic substrate and electronic device
US20240079312A1 (en) Chip-on-film package having redistribution pattern between semiconductor chip and connection terminal
US20230036519A1 (en) Chip on film package and display device including the same
KR100587466B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
TW202318693A (zh) 電子裝置以及其製造方法
KR20240071297A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination