CN115332232A - 一种显示面板、显示装置、面板及显示面板的制造方法 - Google Patents
一种显示面板、显示装置、面板及显示面板的制造方法 Download PDFInfo
- Publication number
- CN115332232A CN115332232A CN202210986973.1A CN202210986973A CN115332232A CN 115332232 A CN115332232 A CN 115332232A CN 202210986973 A CN202210986973 A CN 202210986973A CN 115332232 A CN115332232 A CN 115332232A
- Authority
- CN
- China
- Prior art keywords
- display panel
- semiconductor unit
- display
- electrical test
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种显示面板、显示装置、面板及显示面板的制造方法,其中,显示面板包括显示区域;虚拟区域,环绕显示区域设置;虚拟区域设置有多个电学测试垫,以及和每个电学测试垫相对应的半导体单元,每个电学测试垫与其相对应的半导体单元的第一端导电连接,半导体单元的第二端用于连接至显示面板之外设置的电荷释放电路。本发明中通过设置半导体单元,可有效的阻断沿着显示面板边缘的导电层向显示面板内测腐蚀的过程;同时,利用半导体单元的半导体材料特性,在显示面板上的静电电荷积累到一定程度而达到阈值电压时可进行导通,将静电电荷传输至电荷释放电路,从而避免显示面板出现静电导致的不良。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示面板、显示装置、面板及显示面板的制造方法。
背景技术
在显示面板的生产制造过程中,会产生静电并在显示面板上积累;当积累的到一定程度之后,会向金属走线聚集。在不同的膜层之间,会存在金属走线在衬底基板上的正投影重合的情况;在同一膜层中,还存在金属布线或金属电极相互接近的情况,而静电积累到一定程度之后容易在这些重合位置和相互靠近的位置产生静电释放而击穿膜层的现象,从而改变被击穿的膜层的性质,导致显示面板不良。因此,在制造显示面板时也会设置相应的静电释放单元,用来释放显示面板上聚集的静电以避免静电导致的显示面板不良。但是,随着显示产品的应用领域扩大,应用环境也越来越复杂,显示面板需要进行高温高湿和盐雾等高腐蚀性验证项目,在进行高腐蚀性验证项目过程中发现设置静电释放单元的位置容易出现腐蚀现象,导致产品不良率较高。
发明内容
鉴于上述问题,本发明提出了一种显示面板、显示装置、面板及显示面板的制造方法,能够在解决静电导致的显示面板不良的问题的同时提高显示面板的信赖性,从而有效提高显示面板的良率。
第一方面,本申请通过一实施例提供如下技术方案:
一种显示面板,包括:显示区域;虚拟区域,环绕所述显示区域设置;所述虚拟区域设置有多个电学测试垫,以及和每个电学测试垫相对应的半导体单元,每个电学测试垫与其相对应的所述半导体单元的第一端导电连接,所述半导体单元的第二端用于连接至所述显示面板之外设置的电荷释放电路;所述半导体单元被配置为,在所述半导体单元第一端和第二端的电压差达到所述半导体单元的阈值电压时导通,以将所述显示面板的静电电荷传输至所述电荷释放电路。
可选的,所述半导体单元延伸至所述虚拟区域的边缘。
可选的,所述显示区域包括形成晶体管器件的半导体层;所述半导体单元与所述半导体层设置在同一层。
可选的,所述虚拟区域设置有导电连接单元,所述导电连接单元与所述电学测试垫一一对应;每个所述电学测试垫与其相对应的半导体单元的第一端之间通过所述导电连接单元连接。
可选的,所述显示区域包括用于连接像素电极的透明导电层;所述导电连接单元与所述透明导电层设置在同一层。
可选的,所述导电连接单元与对应的所述电学测试垫之间设置有过孔,所述过孔中设置有导电结构,所述导电结构的第一端与所述导电连接单元连接,所述导电结构的第二端连接对应的所述电学测试垫。
可选的,所述虚拟区域还设置有电路板绑定焊盘以及和所述电路板绑定焊盘相对应的半导体单元,所述电路板绑定焊盘与其相对应的所述半导体单元的第一端导电连接,所述半导体单元的第二端用于连接至所述显示面板之外的电荷释放电路。
第二方面,基于同一发明构思,本申请通过一实施例提供如下技术方案:
一种显示装置,包括:前述第一方面中任一所述的显示面板。
第三方面,基于同一发明构思,本申请通过一实施例提供如下技术方案:
一种面板,包括:多个显示区域,每相邻的两个显示区域之间设置有虚拟区域,所述虚拟区域包括切割区域和单层区域;所述切割区域设置有电荷释放电路;所述单层区域设置有多个电学测试垫,以及和每个电学测试垫相对应的半导体单元,每个电学测试垫与其相对应的所述半导体单元的第一端导电连接,所述半导体单元的第二端与所述电荷释放电路连接;所述半导体单元被配置为,在所述半导体单元第一端和第二端的电压差达到所述半导体单元的阈值电压时导通,以将所述显示区域的静电电荷传输至所述电荷释放电路。
第四方面,基于同一发明构思,本申请通过一实施例提供如下技术方案:
一种显示面板的制造方法,包括:
提供衬底;所述衬底划分有显示区域和虚拟区域,所述虚拟区域环绕所述显示区域;在所述虚拟区域形成多个电学测试垫,以及和每个电学测试垫相对应的半导体单元;其中,每个电学测试垫与其相对应的所述半导体单元的第一端导电连接,所述半导体单元的第二端用于连接至所述显示面板之外设置的电荷释放电路;所述半导体单元被配置为,在所述半导体单元第一端和第二端的电压差达到所述半导体单元的阈值电压时导通,以将所述显示面板的静电电荷传输至所述电荷释放电路。
本发明实施例中提供的技术方案,至少具有如下技术效果或优点:
本发明的实施例中提供了一种显示面板、显示装置、面板及显示面板的制造方法,其中,显示面板包括显示区域;虚拟区域,环绕显示区域设置;虚拟区域设置有多个电学测试垫,以及和每个电学测试垫相对应的半导体单元,每个电学测试垫与其相对应的半导体单元的第一端导电连接,半导体单元的第二端用于连接至显示面板之外设置的电荷释放电路;半导体单元被配置为,在半导体单元第一端和第二端的电压差达到半导体单元的阈值电压时导通,以将显示面板的静电电荷传输至电荷释放电路。本发明中通过设置半导体单元,可有效的阻断沿着显示面板边缘的导电层向显示面板内测腐蚀的过程;同时,利用半导体单元的半导体材料特性,在显示面板上的静电电荷积累到一定程度而达到阈值电压时可进行导通,将静电电荷传输至电荷释放电路,从而避免显示面板出现静电导致的不良。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中的第一种显示面板的结构示意图;
图2为图1中区域A的放大结构示意图;
图3为本发明实施例中的第二种显示面板的结构示意图;
图4为本发明实施例中显示面板边缘被腐蚀的显微结构示意图;
图5为本发明实施例中的第三种显示面板的结构示意图;
图6为本发明实施例中的显示面板静电电压和电流大小的曲线示意图;
图7为本发明实施例中显示面板膜层被静电击穿发生对烧和短接的显微结构示意图;
图8为本发明实施例中显示面板边缘发生膜层损坏的显微结构示意图;
图9为本发明实施例中的第四种显示面板的结构示意图;
图10为本发明实施例中的第五种显示面板的结构示意图;
图11为图10中区域E的放大结构示意图;
图12为本发明实施例中一种显示面板的制造方法的流程图。
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中,当将一层/元件称作位于另一层/元件“上”时,该层/元件可以直接位于该另一层/元件上,或者它们之间可以存在居中层/元件。另外,如果在一种朝向中一层/元件位于另一层/元件“上”,那么当调转朝向时,该层/元件可以位于该另一层/元件“下”。
请参阅图1,目前的显示面板大板100包括显示区域110和虚拟区域(Dummy区域)120,每相邻的两个显示区域110间隔设置,相邻的两个显示区域110之间的间隔设置为虚拟区域120;每个显示区域110可对应一显示面板,如图2示出了区域A中的显示面板。其中的显示区域110可包括VA(View Area,可视区)区和BM(Black Matrix,黑色矩阵)区等,虚拟区域120为设置虚拟像素(Dummy Pixel)121的区域,在虚拟区域120还设置有切割线122,沿切割122线对显示面板大板100进行切割可获得单独的显示面板。在生产过程中显示面板会产生静电电荷积累,当积累到一定程度后,显示面板的走线网络之间容易发生放电,从而烧毁走线或膜层。因此,在本申请中为了释放显示面板生产过程中产生和积累的静电,需要设置对应的静电释放单元,以对显示面板上积累的静电电荷进行释放,避免烧毁显示面板的膜层或走线。
请参阅图3,在申请中提供一种显示面板200,包括显示区域210和虚拟区域220,虚拟区域220环绕显示区域210设置。在该显示面板200的虚拟区域220设置用于进行电学测试的电学测试垫(Electrical test Pad,ET Pad)223,还在虚拟区域220设置有导电层224,该导电层224的一端与电学测试垫223连接,导电层224的另一端连接用于存储静电电荷或消除静电电荷的电路。其中的虚拟区域220为设置虚拟像素(Dummy Pixel)的区域。导电层224可采用透明导电层实现,例如ITO(Indium Tin Oxide,氧化铟锡)层,可在制造像素电极对应的走线的同时进行制造该导电层224,降低工艺成本;当然,在一些实现方式中也可单独进行制造该导电层224。通过该将显示面板200中积累的静电电荷通过导电层224传输至存储静电电荷或消除静电电荷的电路中,从而能够有效的保护显示面板200,避免显示面板200中积累的静电电荷达到一定量后发生击穿的风险,并且实现成本低。
通过生产验证,当显示面板200设置上述静电保护结构后能够显著的提高产品良率;在8WU和10.1WU(分辨率标准)的产品中:当显示面板200中未设置上述的静电保护结构时,由静电导致的产品不良率约为1.2%,最高能够达到2%;当显示面板200中设置了上述的静电保护结构时,由静电导致的产品不良率显著下降至0.2%左右,有效的提高了产品良率。
进一步的,在该种实现方式中,导电层224在虚拟区域220布置时会延伸至显示面板200的边缘(切割线222);也就是说当显示面板200对应的显示大板还未进行切割时,导电层224的设置位置会经过显示大板的切割线222,当显示大板从切割线222进行切割后得到该显示面板200后,该显示面板200的边缘会暴露该导电层224。进一步的通过实际应用和试验发现,当该显示面板200应用于高温高湿和盐雾等高腐蚀性环境中时,沿着显示面板200的导电层224会出现腐蚀的现象,出现模组阶段的信赖性问题,影响产品品质,如图4所示,其中,区域B为被严重腐蚀的部分。因此,在该实施例中虽然能够较好的解决静电导致的显示面板200不良的问题,但同时会产生显示面板200的信赖性问题。
针对上述实施例中的显示面板中沿着导电层会出现腐蚀的问题,基于同一发明构思,在本申请的又一实施例中还提供了一种显示面板,通过该显示面板的结构设置可在避免静电导致显示面板不良的同时,解决显示面板出现边缘腐蚀的信赖性问题。
请参阅图5,该显示面板300包括:显示区域310和虚拟区域320,该虚拟区域320环绕显示区域310设置。该显示区域310和虚拟区域320为显示面板300上划分的不同区域,每个区域包括有对应的形成显示面板300的多个膜层结构。
在虚拟区域320设置有多个电学测试垫323,以及和每个电学测试垫323相对应的半导体单元325。每个电学测试垫323与其相对应的半导体单元325的第一端导电连接,半导体单元325的第二端用于连接至显示面板300之外设置的电荷释放电路;该电荷释放电路可用于存储或消除显示面板300中积累静电后释放的静电电荷。半导体单元325被配置为,在半导体单元325第一端和第二端的电压差达到半导体单元325的阈值电压时导通,以将显示面板300的静电电荷传输至电荷释放电路。
本实施例的显示面板300静电保护的工作原理是:在显示面板300的制造、转移和切割过程中所积累的静电电荷在向电学测试垫323连接的走线集中后,会提高半导体单元325第一端的电压,当半导体单元325两端的压差达到导通的阈值电压后就会产生导通电流,静电电荷可传输至半导体单元325第二端的电荷释放电路中。
可以理解的,在本实施例的显示面板300中,用于导出显示面板300中的静电电荷的结构中设置了半导体单元325,可有效的阻断沿着显示面板300边缘的导电层向显示面板300内测腐蚀的过程;同时,利用半导体单元325的半导体材料特性,在显示面板300上的静电电荷积累到一定程度而达到半导体单元325两端的电压差达到阈值电压时可进行导通,将静电电荷传输至电荷释放电路,从而避免显示面板300出现静电导致的不良。例如,避免了显示面板300的走线之间出现静电电荷释放,导致膜层或走线烧毁。
在一些实现方式中,还可设置半导体单元325延伸至虚拟区域320的边缘,也就是说设置的半导体单元325可延伸至显示面板300的切割面(切割线322),使得切面表面不会暴露出导电层,从而在显示面板300的边缘即可避免腐蚀,非从显示面板300虚拟区域320的中间位置阻断腐蚀过程,进一步的提高了产品信赖性;保证产品在高温高湿环境下的应用可靠性。
该显示面板300的显示区域310包括形成晶体管器件的半导体层,因此,在一些实现方式中还可将半导体单元325与该半导体层设置在同一层。也就是说,在制造显示面板300的TFT(Thin Film Transistor,薄膜晶体管)基板中的半导体层的同时制造该半导体单元325,该半导体单元325由制造半导体层时形成的半导体沟道实现;该半导体层可以是非晶硅(a-Si)半导体层、低温多晶硅半导体层,也可以是氧化物半导体层,可基于制造的显示面板300的类型进行确定,不做限制;在一些实施例中可采用非晶硅(a-Si)半导体层实现,以便于对阈值电压进行控制。采用该种结构设计可实现半导体单元325的制造时,可避免过度增加的工艺步骤,控制工艺成本。当然,在另外的一些实现方式中,也可单独在虚拟区域320的任一膜层上制造该半导体单元325,不做限制。
在一些实现方式中,在虚拟区域320还可设置导电连接单元324。该导电连接单元324与电学测试垫323一一对应,每个电学测试垫323与其相对应的半导体单元325的第一端之间通过导电连接单元324连接,从而将显示面板300中的各个走线上的静电电荷通过导电连接单元324引出至。
在显示面板300的显示区域310包括用于连接像素电极的透明导电层,在一些实现方式中该透明导电层为1ITO层。可将导电连接单元324与该透明导电层设置在同一层,也就是说,在显示区域310制造该透明导电层的同时制造该导电连接结构,也即该导电连接结构也为透明导电层。该设计方式可避免工艺步骤过度增加的情况下完成该导电连接单元324的制造,在实现导出显示面板300静电的情况下,避免工艺成本的增加。当然,在另一些实现方式中也可单独设置和制造导电连接单元324,不做限制。
在一些实现方式中,导电连接单元324和电学测试垫323位于不同的膜层,因此可导电连接单元324和电学测试垫323之间开设过孔,并在过孔中设置相应的导电结构,导电结构的第一端与导电连接单元324连接,导电结构的第二端连接对应的电学测试垫323;也即,导电结构的两端分别与导电连接单元324和电学测试垫323之间形成导电接触。导电结构的大小可与过孔的大小相适应。该过孔和导电结构也可在制造显示面板300的显示区域310的相应结构时进行同步制造,避免增加工艺成本。
在一些实现方式中,还可通过在显示面板300的虚拟区域320中设置每个电学测试垫323对应的薄膜晶体管来实现。可以理解的,在显示面板300还未在显示大板上切割前,该薄膜晶体管的半导体沟道的至少一部分位于切割线322的靠近该显示面板300的一侧。该薄膜晶体管可在制造TFT阵列的时候同步制造,且该薄膜晶体管是孤立于TFT阵列之外。进一步的,还可在制造过程中去除该薄膜晶体管的栅极,避免半导体单元325(此处为薄膜晶体管的半导体沟道)的放电间隙,出现晶体管的源/漏极和栅极之间发生放电现象,出现短路,损坏晶体管膜层。
例如,在未除去薄膜晶体管栅极的情况下,当电压达到一定程度之后半导体沟道仍然可以导通,实现静电电荷的导出,起到静电保护作用。但此时在半导体沟道位置的耐击穿电压约为2.0KV。当去除薄膜晶体管栅极之后,半导体沟道的耐击穿电压可达到4.0KV,并且还可以避免晶体管器件的源/漏极和栅极之间发生放电短接,出现膜层损坏不良。
可以理解的,放电间隙具有很强的稳压作用,当达到半导体沟道的阈值电压(动作电压)后,半导体沟道导通,其导通电流随指数上升,最后半导体沟道两端的电压基本恒定,如图6所示。图6中,容许最大持续运行电压表示半导体单元325两端能够持续稳定的最大电压;额定电压表示半导体单元325两端最大的稳定瞬间电压,低于该电压放电间隙不作用,也不会消耗放电间隙寿命,超过该电压放电间隙就会出现微弱的电流,少量电荷通过,达到放电间隙的亚工作状态;起始动作电压表示半导体单元325导通的阈值电压(图6中为1mA对应的电压),残压为显示面板300中膜层被静电击穿烧毁的电压。相比具有栅极的半导体沟道而言,该实现方式中的半导体沟道的放电间隙可以有更低的阈值电压,并且可以承受更高的极限电压和电流而其本身不受损伤。具有栅极的半导体沟道的放电间隙的动作电压更高,当静电电压过高时,极容易将晶体管膜层击穿,造成短路。如图7所示,在静电电荷积累到电压达到2.5KV时,在相邻两个源/漏极之间发生了击穿现象(位置C1),即发生对烧;在源/漏极和栅极之间也发生了击穿现象(位置C2),产生短接。当静电电荷积累到电压达到4.5KV时,在显示面板300的边缘连接电荷释放电路的位置也会在放电间隙出现源/漏极和栅极之间发生放电短接,出现膜层损坏不良(位置D),如图8所示。
请参阅图9,在一些实现方式中,在显示面板300的虚拟区域320设置有电路板绑定焊盘(Bonding Pad)326,以及和该电路板绑定焊盘326相对应的半导体单元325。该电路板绑定焊盘326可用于在后端进行测试时与测试用的电路板,如FPC(柔性电路板FlexiblePrinted Circuit,FPC),进行压接。该电路板绑定焊盘326与其相对应的半导体单元325的第一端导电连接,半导体单元325的第二端用于连接至显示面板300之外的电荷释放电路。在该实现方式中进一步的扩大了静电保护的走线网络范围,可有效增加走线线宽较小的显示面板300的抗静电能力。
综上所述,本实施例中提供的一种显示面板300能够在实现静电导出,避免显示面板300出现由静电导致的不良的同时,还能够提高显示面板300边缘的抗腐蚀性能,提高了显示面板300在不同使用环境下的信赖性。
基于同一发明构思,在本申请的又一实施例中还提供了一种显示装置,包括:前述实施例中任一所述的显示面板。本实施例中的显示装置可以是手机、电视、电脑显示器、笔记本电脑、广告机、平板电脑、等等,不做限制。
需要说明的是,本实施例中的显示装置是基于前述实施例中的显示面板所实现,显示面板的结构可参见前述实施例中的阐述和说明。同时,本实施例中的显示装置所具备的有益效果也可参见前述实施例中的显示面板所具备的有益效果,在本实施例中不再赘述。
请参阅图10和图11(图11为图10中区域E的放大结构示意图),基于同一发明构思,在本发明的又一实施例中还提供了一种面板400,该面板400包括:多个显示区域410;每相邻的两个显示区域410之间设置有虚拟区域420,虚拟区域420包括切割区域420b和单层区域420a。
切割区域420b设置有电荷释放电路450,单层区域420a设置有多个电学测试垫423,以及和每个电学测试垫423相对应的半导体单元425,每个电学测试垫423与其相对应的半导体单元425的第一端导电连接,半导体单元425的第二端与电荷释放电路450连接;半导体单元425被配置为,在半导体单元425第一端和第二端的电压差达到半导体单元425的阈值电压时导通,以将显示区域410的静电电荷传输至电荷释放电路450。
可以理解的,在单层区域420a设置有电路板绑定焊盘426,以及与电路板绑定焊盘426相对应的半导体单元425(图中未示出)。具体实现,可参见前述实施例中电路板绑定焊盘326的说明,
该电荷释放电路450可采用较大面积的导电材料制成。在每个显示区域410周围的切割区域420b均可环绕显示区域410设置该导电材料,形成用于存储电荷的环形存储电路,从而增加导电材料的面积,提高静电电荷的容纳量。每个相邻两个显示区域410之间的环形存储电路可进行共用,所有显示区域410的环形存储电路可连接为一个整体的电荷释放电路450,从而在任一显示区域410中出现静电电荷导出时,在电荷释放电路450中均能够有足够大的电荷容纳能力,保证良好的抗静电效果。
电荷释放电路450可与前述实施例中的导电连接单元424设置在同一层,并且采用同样的材料制造。也就是说,该电荷释放电路450可在制造导电连接单元424的同时进行制造,例如采用1ITO层实现。
当然在一些实现方式中,该电荷释放电路450可连接所有的半导体单元425后进行接地以释放静电电荷。
可以理解的,该面板400为还未进行切割的显示大板,其中切割时可沿切割线422进行切割。每个显示区域410与对应的设置电学测试垫423的单层区域420a均可对应前述实施例中的一显示面板;其中,单层区域420a与前述实施例中设置电学测试垫423的虚拟区域420对应;在一些实现方式中,可理解为指代的同一区域。也就是说,本实施例中的面板400中的每个显示区域410、半导体单元425、电学测试垫423等结构的具体实现以及对应的有益效果,可参见前述的显示面板实施例中的说明,此处不再赘述。
需要说明的是,在前述各个实施例的附图(图1-图10)中为对应显示面板或面板的各个结构的平面位置关系的示意和说明,或者说是各个结构在基底上的正投影的相对位置关系,从而便于读者易于理解本发明的构思。因此,本领域技术人员应当理解这些图示并非指这些结构设置在显示面板或面板的表面。
请参阅图12,基于同一发明构思,在本实施例中提供的一种显示面板的制造方法,该方法可用于制造前述实施例中的显示面板或面板,该显示面板的制造方法包括:
步骤S10:提供衬底;所述衬底划分有显示区域和虚拟区域,所述虚拟区域环绕所述显示区域;
步骤S20:在所述虚拟区域形成多个电学测试垫,以及和每个电学测试垫相对应的半导体单元;其中,每个电学测试垫与其相对应的所述半导体单元的第一端导电连接,所述半导体单元的第二端用于连接至所述显示面板之外设置的电荷释放电路;所述半导体单元被配置为,在所述半导体单元第一端和第二端的电压差达到所述半导体单元的阈值电压时导通,以将所述显示面板的静电电荷传输至所述电荷释放电路。
需要说明的是,本实施例提供的一种显示面板的制造方法,其中各个步骤的所形成的结构可参照前述的显示面板及面板实施例,所产生的有益效果已在前述关于显示面板及面板的实施例中进行阐述,具体可参见前述关于显示面板及面板的实施例,本实施例中不再赘述。每个结构被制作时的具体工艺实现可采用现有的工艺技术,本实施例中不作限制。
在以上的描述中,对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解,可以通过各种技术手段,来形成所需形状的层、区域等。另外,为了形成同一结构,本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外,尽管在以上分别描述了各实施例,但是这并不意味着各个实施例中的措施不能有利地结合使用。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种显示面板,其特征在于,包括:
显示区域;
虚拟区域,环绕所述显示区域设置;
所述虚拟区域设置有多个电学测试垫,以及和每个电学测试垫相对应的半导体单元,每个电学测试垫与其相对应的所述半导体单元的第一端导电连接,所述半导体单元的第二端用于连接至所述显示面板之外设置的电荷释放电路;
所述半导体单元被配置为,在所述半导体单元第一端和第二端的电压差达到所述半导体单元的阈值电压时导通,以将所述显示面板的静电电荷传输至所述电荷释放电路。
2.根据权利要求1所述的显示面板,其特征在于,所述半导体单元延伸至所述虚拟区域的边缘。
3.根据权利要求1所述的显示面板,其特征在于,所述显示区域包括形成晶体管器件的半导体层;所述半导体单元与所述半导体层设置在同一层。
4.根据权利要求1所述的显示面板,其特征在于,所述虚拟区域设置有导电连接单元,所述导电连接单元与所述电学测试垫一一对应;每个所述电学测试垫与其相对应的半导体单元的第一端之间通过所述导电连接单元连接。
5.根据权利要求4所述的显示面板,其特征在于,所述显示区域包括用于连接像素电极的透明导电层;所述导电连接单元与所述透明导电层设置在同一层。
6.根据权利要求4所述的显示面板,其特征在于,所述导电连接单元与对应的所述电学测试垫之间设置有过孔,所述过孔中设置有导电结构,所述导电结构的第一端与所述导电连接单元连接,所述导电结构的第二端连接对应的所述电学测试垫。
7.根据权利要求1所述的显示面板,其特征在于,所述虚拟区域还设置有电路板绑定焊盘以及和所述电路板绑定焊盘相对应的半导体单元,所述电路板绑定焊盘与其相对应的所述半导体单元的第一端导电连接,所述半导体单元的第二端用于连接至所述显示面板之外的电荷释放电路。
8.一种显示装置,其特征在于,包括:权利要求1-7中任一所述的显示面板。
9.一种面板,其特征在于,包括:
多个显示区域,每相邻的两个显示区域之间设置有虚拟区域,所述虚拟区域包括切割区域和单层区域;
所述切割区域设置有电荷释放电路;
所述单层区域设置有多个电学测试垫,以及和每个电学测试垫相对应的半导体单元,每个电学测试垫与其相对应的所述半导体单元的第一端导电连接,所述半导体单元的第二端与所述电荷释放电路连接;
所述半导体单元被配置为,在所述半导体单元第一端和第二端的电压差达到所述半导体单元的阈值电压时导通,以将所述显示区域的静电电荷传输至所述电荷释放电路。
10.一种显示面板的制造方法,其特征在于,包括:
提供衬底;所述衬底划分有显示区域和虚拟区域,所述虚拟区域环绕所述显示区域;
在所述虚拟区域形成多个电学测试垫,以及和每个电学测试垫相对应的半导体单元;
其中,每个电学测试垫与其相对应的所述半导体单元的第一端导电连接,所述半导体单元的第二端用于连接至所述显示面板之外设置的电荷释放电路;所述半导体单元被配置为,在所述半导体单元第一端和第二端的电压差达到所述半导体单元的阈值电压时导通,以将所述显示面板的静电电荷传输至所述电荷释放电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210986973.1A CN115332232A (zh) | 2022-08-17 | 2022-08-17 | 一种显示面板、显示装置、面板及显示面板的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210986973.1A CN115332232A (zh) | 2022-08-17 | 2022-08-17 | 一种显示面板、显示装置、面板及显示面板的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115332232A true CN115332232A (zh) | 2022-11-11 |
Family
ID=83923657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210986973.1A Pending CN115332232A (zh) | 2022-08-17 | 2022-08-17 | 一种显示面板、显示装置、面板及显示面板的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115332232A (zh) |
-
2022
- 2022-08-17 CN CN202210986973.1A patent/CN115332232A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109935571B (zh) | 显示基板及其制作方法、裂纹检测方法、显示装置 | |
US10409121B2 (en) | Array substrate and display device including the same | |
US11024695B2 (en) | Display panel and display apparatus including the same | |
US20190139990A1 (en) | Display device with different circuit groups | |
CN106773424B (zh) | 一种显示面板及显示装置 | |
US10573595B2 (en) | Array substrate, fabricating method thereof, and display device | |
US7470942B2 (en) | Thin film transistor array and electrostatic discharge protective device thereof | |
US20060017139A1 (en) | Thin film semiconductor device and method of manufacturing the same, electro-optical device, and electronic apparatus | |
CN108899316B (zh) | 一种显示面板及显示装置 | |
CN108717939B (zh) | 静电释放保护电路、阵列基板和显示装置 | |
WO2014166153A1 (zh) | 阵列基板及其制造方法、显示装置 | |
CN100376993C (zh) | 用于液晶显示器的薄膜晶体管阵列板 | |
US7358536B2 (en) | Active matrix substrate | |
CN111863885A (zh) | 一种待切割显示面板、显示面板的制作方法及显示装置 | |
CN112258991A (zh) | 一种阵列基板、显示面板及显示装置 | |
US7629614B2 (en) | Electrostatic discharge protection circuit and diode thereof | |
CN109727972B (zh) | 显示母板及其制备方法、显示基板及显示装置 | |
CN111323984B (zh) | 一种阵列基板、显示面板及显示装置 | |
US11360361B2 (en) | Array substrate motherboard and display panel moiherboard | |
CN115332232A (zh) | 一种显示面板、显示装置、面板及显示面板的制造方法 | |
CN115732480A (zh) | 静电防护结构、显示基板和显示装置 | |
CN101369586A (zh) | 主动元件阵列基板 | |
US20070131989A1 (en) | Thin film transistor array substrate for reducing electrostatic discharge damage | |
CN214410572U (zh) | 一种阵列基板、显示面板及显示装置 | |
CN114842778A (zh) | 测试电路、显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |