CN115332217A - 电容器结构及其制造方法 - Google Patents

Abstract

所公开的电容器结构包括支撑结构，支撑结构包括每个沿纵向方向、横向方向和垂直方向延伸的多个细长结构。多个细长结构包括第一介电层和第二介电层的交替堆叠件、形成在支撑结构上方的底部电极、形成在底部电极上方的第三介电层以及形成在第三介电层上方的顶部电极。第一介电层的每个包括沿横向方向的第一宽度，并且第二介电层的每个包括沿横向方向的第二宽度。在各个实施例中，第一宽度可以小于第二宽度，从而使得多个细长结构的每个包括壁，壁包括作为沿垂直方向的距离的函数的波纹宽度轮廓。电容器结构可以在BEOL工艺中形成。本申请的实施例还涉及电容器结构及其制造方法。

Description

电容器结构及其制造方法

技术领域

本申请的实施例涉及电容器结构及其制造方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电感器、电容器等)的集成密度不断提高，半导体工业得到了发展。在大多数情况下，集成密度中的这种提高来自于最小部件尺寸的连续减小，这允许将更多组件集成至给定区域中。在这方面，单独的晶体管、互连件和相关结构已经变得越来越小，并且存在开发半导体器件和互连件的新材料、工艺和设计以允许进一步发展的持续需求。

由氧化物半导体制成的薄膜晶体管(TFT)是用于后段制程(BEOL)集成的有吸引力的选择，因为TFT可以在低温下处理，并且因此不会损坏先前制造的器件。例如，制造条件和技术可以不损坏先前制造的前段制程(FEOL)和中段制程(MEOL)器件。基于TFT器件的电路还可以包括可以在BEOL工艺中制造的其它组件，诸如电容器、电感器、电阻器和集成无源器件。

发明内容

本申请的一些实施例提供了一种电容器结构，包括：支撑结构，包括每个沿纵向方向、横向方向和垂直方向延伸的多个细长结构，其中，所述多个细长结构的每个包括交替介电堆叠件，所述交替介电堆叠件包括第一介电层和第二介电层；底部电极，形成在所述支撑结构上方；第三介电层，形成在所述底部电极上方；以及顶部电极，形成在所述第三介电层上方。

本申请的另一些实施例提供了一种电容器结构，包括：第一电极；第二电极；以及电容器介电层，位于所述第一电极和所述第二电极之间，其中，所述电容器介电层沿所述第一电极的相对侧壁延伸，以及其中，所述第一电极的部分位于所述第二电极的第一部分和所述第二电极的第二部分之间。

本申请的又一些实施例提供了一种制造电容器结构的方法，包括：在衬底上形成包括第一介电层和第二介电层的交替介电堆叠件；穿过所述第一介电层和第二介电层的交替堆叠件形成沟槽；从所述沟槽蚀刻所述第一介电层以在所述第二介电层之间形成凹口；形成覆盖所述第一介电层和所述第二介电层的底部电极层；在所述底部电极层上方形成第三介电层；以及在所述第三介电层上方形成顶部电极层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据各个实施例的在形成互补金属氧化物半导体(CMOS)晶体管、形成在下层级介电材料层中的第一金属互连结构和隔离介电层之后的第一示例性结构的垂直截面图。

图2是根据各个实施例的可以用于形成电容器结构的中间结构的垂直截面图。

图3是根据各个实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图4是根据各个实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图5是根据各个实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图6是根据各个实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图7是根据各个实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图8是根据各个实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图9是根据各个实施例的电容器结构的垂直截面图。

图10是根据各个其它实施例的可以用于形成电容器结构的中间结构的垂直截面图。

图11是根据各个其它实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图12是根据各个其它实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图13是根据各个其它实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图14是根据各个其它实施例的电容器结构的垂直截面图。

图15是根据各个其它实施例的进一步电容器结构的垂直截面图。

图16是根据各个实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图17是根据各个实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图18是根据各个实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图19是根据各个实施例的电容器结构的垂直截面图。

图20是根据各个实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图21是根据各个实施例的电容器结构的垂直截面图。

图22是根据各个实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图23是根据各个实施例的电容器结构的垂直截面图。

图24是根据各个实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图25是根据各个实施例的可以用于形成电容器结构的进一步中间结构的垂直截面图。

图26是根据各个实施例的进一步电容器结构的垂直截面图。

图27是示出根据各个实施例的制造电容器结构的方法的操作的流程图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。除非另有明确说明，否则具有相同参考标号的每个元件假定为具有相同的材料成分并且假定为具有相同厚度范围内的厚度。

根据本发明的各个实施例，提供了电容器结构，其可以在BEOL工艺中形成并且可以与诸如TFT器件的其它BEOL电路组件结合。因此，所公开的电容器结构可以包括可以在低温下处理的材料，并且因此可以不损坏先前制造的器件(例如，FEOL和MEOL器件)。

所公开的实施例电容器结构可以包括支撑结构，支撑结构包括每个沿纵向方向、横向方向和垂直方向延伸的多个细长结构。多个细长结构可以包括第一介电层和第二介电层的交替介电堆叠件。所公开的电容器结构还可以包括形成在支撑结构上方的底部电极、形成在底部电极上方的第三介电层以及形成在第三介电层上方的顶部电极。第一介电层的每个可以包括沿横向方向的第一宽度和沿垂直方向的第一高度，第二介电层的每个可以包括沿横向方向的第二宽度和沿垂直方向的第二高度。在各个实施例中，第一宽度可以小于第二宽度，从而使得多个细长结构的每个包括壁，该壁包括作为沿垂直方向的距离的函数的波纹宽度轮廓。

图1示出了根据各个实施例的第一示例性半导体结构100。第一示例性结构100包括衬底102，其可以是半导体衬底，诸如市场上可买到的硅衬底。衬底102可以至少在其上部部分处包括半导体材料层104。半导体材料层104可以是块状半导体衬底的表面部分，或者可以是绝缘体上半导体(SOI)衬底的顶部半导体层。在一个实施例中，半导体材料层104包括单晶半导体材料，诸如单晶硅。在一个实施例中，衬底102可以包括单晶硅衬底(包括单晶硅材料)。

可以在半导体材料层104的上部部分中形成包括诸如氧化硅的介电材料的浅沟槽隔离结构106。可以在由浅沟槽隔离结构106的部分横向包围的每个区域内形成合适的掺杂半导体阱，诸如p型阱和n型阱。可以在半导体材料层104的顶面上方形成场效应晶体管108。例如，每个场效应晶体管108可以包括源电极110、漏电极112、包括衬底102的在源电极110和漏电极112之间延伸的表面部分的半导体沟道114以及栅极结构116。半导体沟道114可以包括单晶半导体材料。每个栅极结构116可以包括栅极介电层118、栅电极120、栅极覆盖电介质122和介电栅极间隔件124。可以在每个源电极110上形成源极侧金属半导体合金区域126，并且可以在每个漏电极112上形成漏极侧金属半导体合金区域128。

第一示例性结构可以包括存储器阵列区域130，其中可以随后形成存储器单元阵列。第一示例性结构还可以包括外围区域132，其中提供用于铁电存储器器件阵列的金属布线。通常，CMOS电路134中的场效应晶体管108可以通过相应的金属互连结构组电连接至相应的铁电存储器单元的电极。

外围区域132中的器件(诸如场效应晶体管108)可以提供操作随后要形成的存储器单元阵列的功能。具体地，外围区域中的器件可以配置为控制存储器单元阵列的编程操作、擦除操作和感测(读取)操作。例如，外围区域中的器件可以包括感测电路和/或编程电路。形成在半导体材料层104的顶面上的器件可以包括互补金属-氧化物-半导体(CMOS)晶体管以及可选地额外的半导体器件(诸如电阻器、二极管、电容器等)，并且统称为CMOS电路134。

CMOS电路134中的场效应晶体管108中的一个或多个可以包括半导体沟道114，半导体沟道114包含衬底102中的半导体材料层104的部分。如果半导体材料层104包括单晶半导体材料，诸如单晶硅，则CMOS电路134中的每个场效应晶体管108的半导体沟道114可以包括单晶半导体沟道，诸如单晶硅沟道。在一个实施例中，CMOS电路134中的多个场效应晶体管108可以包括相应的节点，相应的节点随后电连接至相应的铁电存储器单元的随后要形成的节点。例如，CMOS电路134中的多个场效应晶体管108可以包括随后电连接至相应的铁电存储器单元的随后要形成的节点的相应的源电极110或相应的漏电极112。

在一个实施例中，CMOS电路134可以包括：编程控制电路，配置为控制可以用于编程相应的存储器单元(例如，铁电存储器单元)的场效应晶体管108组的栅极电压，并且配置为控制随后将形成的晶体管(例如，TFT)的栅极电压。在该实施例中，编程控制电路可以配置为提供第一编程脉冲，第一编程脉冲将所选铁电存储器单元中的相应的铁电介电材料层编程为第一极化状态，其中铁电介电材料层中的电极化指向所选铁电存储器单元的第一电极，并且配置为提供第二编程脉冲，第二编程脉冲将所选铁电存储器单元中的铁电介电材料层编程为第二极化状态，其中铁电介电材料层中的电极化指向所选铁电存储器单元的第二电极。

在一个实施例中，衬底102可以包括单晶硅衬底，并且场效应晶体管108可以包括单晶硅衬底的相应的部分作为半导体沟道。如本文所用，“半导体”元件是指具有在从1.0x10^-6S/cm至1.0x10⁵S/cm范围内的电导率的元件。如本文所用，“半导体材料”是指在其中不存在电掺杂剂的情况下具有在从1.0x10^-6S/cm至1.0x10⁵S/cm范围内的电导率的材料，并且在适当掺杂有电掺杂剂时能够产生具有在从1.0S/cm至1.0x10⁵S/cm范围内的电导率的掺杂材料。

根据本发明的方面，场效应晶体管108可以随后电连接至包括将形成在场效应晶体管108之上的半导体金属氧化物极板的存取晶体管的漏电极和栅电极。在一个实施例中，场效应晶体管108的子集可以随后电连接至漏电极和栅电极中的至少一个。例如，场效应晶体管108可以包括：第一字线驱动器，配置为通过将随后形成的下层级金属互连结构的第一子集向第一字线施加第一栅极电压；以及第二字线驱动器，配置为通过下层级金属互连结构的第二子集向第二字线施加第二栅极电压。此外，场效应晶体管108可以包括：位线驱动器，配置为向将随后形成的位线施加位线偏置电压；以及感测放大器，配置为检测在读取操作期间流过位线的电流。

随后可以在衬底102和其上的半导体器件(诸如场效应晶体管108)上方形成形成在介电材料层内的各个金属互连结构。在说明性实例中，介电材料层可以包括例如可以是围绕连接至源极和漏极的接触结构的层的第一介电材料层136(有时称为接触层级介电材料层136)、第一互连层级介电材料层138以及第二互连层级介电材料层140。金属互连结构可以包括形成在第一介电材料层136中并且接触CMOS电路134的相应的组件的器件接触通孔结构142、形成在第一互连层级介电材料层138中的第一金属线结构144、形成在第二互连层级介电材料层140的下部部分中的第一金属通孔结构146以及形成在第二互连层级介电材料层140的上部部分中的第二金属线结构148。

介电材料层(136、138、140)的每个可以包括介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、非晶氟化碳、它们的多孔变体或它们的组合。金属互连结构(142、144、146、148)的每个可以包括至少一种导电材料，其可以是金属衬垫(诸如金属氮化物或金属碳化物)和金属填充材料的组合。每个金属衬垫可以包括TiN、TaN、WN、TiC、TaC和WC，并且每个金属填充材料部分可以包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、它们的合金和/或它们的组合。也可以使用在考虑的公开范围内的其它合适的金属衬垫和金属填充材料。在一个实施例中，第一金属通孔结构146和第二金属线结构148可以通过双重镶嵌工艺形成为集成线和通孔结构。介电材料层(136、138、140)在本文中称为下层级介电材料层。形成在下层级介电材料层内的金属互连结构(142、144、146、148)在本文中称为下层级金属互连结构。

虽然本发明使用可以在第二线和通孔层级介电材料层140上方形成存储器单元阵列的实施例来描述，但是本文明确考虑了存储器单元阵列可以形成在不同金属互连层级处的实施例。

随后可以在其中已经形成金属互连结构(142、144、146、148)的介电材料层(136、138、140)上方沉积薄膜晶体管阵列和铁电存储器单元(或其它类型的存储器单元)阵列。在形成薄膜晶体管阵列或铁电存储器单元阵列之前形成的所有介电材料层组统称为下层级介电材料层(136、138、140)。形成在下层级介电材料层(136、138、140)内的所有金属互连结构组在本文中称为第一金属互连结构(142、144、146、148)。通常，形成在至少一个下层级介电材料层(136、138、140)内的第一金属互连结构(142、144、146、148)可以形成在位于衬底102中的半导体材料层104上方。

根据本发明的实施例，随后可以在位于包含下层级介电材料层(136、138、140)和第一金属互连结构(142、144、146、148)的金属互连层级上面的金属互连层级中形成薄膜晶体管(TFT)。在一个实施例中，可以在下层级介电材料层(136、138、140)上方形成具有均匀厚度的平面介电材料层。平面介电材料层在本文中称为绝缘基质层150。绝缘基质层150可以包括介电材料，诸如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃或多孔介电材料，并且可以通过化学气相沉积来沉积。绝缘基质层150的厚度可以在从20nm至300nm的范围内，但是也可以使用更小和更大的厚度。

通常，可以在半导体器件上方形成其中包含金属互连结构(诸如第一金属互连结构(142、144、146、148))的互连层级介电层(诸如下层级介电材料层(136、138、140))。绝缘基质层150可以形成在互连层级介电层上方。可以在BEOL工艺中形成其它无源器件。例如，各个电容器结构可以与其它BEOL器件一起使用。

图2是根据各个实施例的可以用于形成电容器结构的中间结构200的垂直截面图。中间结构200可以包括可以在BEOL工艺中形成的衬底202。因此，衬底202可以是可以嵌入一个或多个互连结构204的介电层(例如，来自图1的层间电介质或绝缘基质层150)。一个或多个互连结构204可以电连接至形成在衬底202下方的各个其它互连结构(例如，图1中的第一金属互连结构(142、144、146、148))。一个或多个互连结构204的每个可以包括至少一种导电材料，其可以是金属衬垫层(诸如金属氮化物或金属碳化物)和金属填充材料的组合。每个金属衬垫层可以包括TiN、TaN、WN、TiC、TaC和WC，并且每个金属填充材料部分可以包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、它们的合金和/或它们的组合。也可以使用在考虑的公开范围内的其它合适的材料。

衬底202可以包括例如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃(例如，通过正硅酸乙酯(TEOS)的分解来沉积)、有机硅酸盐玻璃、氮氧化硅或碳氮化硅。其它介电材料在考虑的公开范围内。衬底202的介电材料可以通过共形沉积工艺(诸如化学气相沉积工艺)或自平坦化沉积工艺(诸如旋涂)来沉积。衬底202的厚度可以在从约15nm至约60nm的范围内，诸如从约20nm至约40nm，但是也可以使用更小和更大的厚度。

形成一个或多个互连结构204可以通过在衬底202上方沉积掩模层以及实施各个光刻步骤以在衬底202中蚀刻通孔来完成。可以通过诸如物理气相沉积(PVD)、化学气相沉积(CVD)或自平坦化沉积工艺(诸如旋涂)的多种沉积技术中的任何一种来实施至少一种导电材料的沉积，至少一种导电材料可以是金属衬垫层(诸如金属氮化物或金属碳化物)和金属填充材料的组合。其它共形沉积工艺可以包括等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)、高密度等离子体CVD(HDPCVD)工艺、金属有机CVD(MOCVD)工艺、溅射工艺、激光烧蚀等。

图3是根据各个实施例的可以用于形成电容器结构的进一步中间结构300的垂直截面图。中间结构300可以通过在图2的中间结构200上方沉积多个介电层来形成。在这方面，可以通过沉积第一介电层302L以及随后的第二介电层304L来形成介电层的交替堆叠件。该工艺可以重复一次或多次，从而产生中间结构300。在该实例中，第一介电层302L和第二介电层304L可以形成为平面毯式层(即，未图案化的)，平面毯式层每个层具有相应的平面顶面和相应的平面底面。此外，介电层的每个可以具有共同的厚度。在其它示例性实施例中，第一介电层302L和第二介电层304L的厚度可以不同，或者各个介电层的厚度可以随着垂直距离而变化，如下所述。

第一介电层302L和第二介电层304L的每个可以包括或由合适的介电材料形成，诸如二氧化硅(SiO₂)、氮化硅(SiN、Si₃N₄)、碳化硅(SiC)、未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、非晶氟化碳、它们的多孔变体或它们的组合。其它绝缘材料在考虑的公开范围内。

第一介电层302L和第二介电层304L的每个可以通过共形沉积工艺(诸如低压化学气相沉积(CVD))或自平坦化沉积工艺(诸如旋涂)来沉积。其它共形沉积工艺可以包括等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、物理气相沉积(PVD)、高密度等离子体CVD(HDPCVD)工艺、金属有机CVD(MOCVD)工艺、溅射工艺、激光烧蚀等。通过平坦化工艺，例如通过化学机械平坦化(CMP)，可以从中间结构300的顶面之上去除沉积的第二介电层304L的过量部分。

图4是根据各个实施例的可以用于形成电容器结构的进一步中间结构400的垂直截面图。中间结构400可以通过对图3的中间结构300实施各向异性蚀刻以去除介电层的交替堆叠件的部分来形成。在这方面，可以在图3的中间结构300上方沉积光刻胶(未显示)。然后可以使用光刻技术图案化光刻胶以在光刻胶中产生开口。

然后图案化的光刻胶可以用作用于图案化介电层的交替堆叠件的掩模。在这方面，可以实施各向异性蚀刻工艺以去除介电层的交替堆叠件中的每对层中的第一介电层302L和第二介电层304L的区域，从而产生多个沟槽402，如图4中所示。在蚀刻之后，可以通过灰化或通过利用溶剂溶解来去除任何残留的光刻胶。

如图4中所示，蚀刻工艺可以产生沟槽402，沟槽402可以通过介电层的交替堆叠件的剩余部分408彼此分隔开。如图所示，剩余部分408的每个包括图案化的第一介电层302和图案化的第二介电层304。剩余部分408的每个形成在纵向方向上(即，进入图4的平面)、在横向方向上(即，沿图4中的方向X)以及在垂直方向上(即，沿图4中的方向Z)延伸的细长结构。可以实施上述蚀刻工艺以由此向下蚀刻至互连结构204的每个并且暴露互连结构204的每个的顶面。

图5是根据各个实施例的可以在形成电容器结构中用作支撑结构500的进一步中间结构的垂直截面图。支撑结构500可以通过实施选择性蚀刻工艺来形成，从而在第一介电层302和第二介电层304的堆叠件中形成多个凹口502。在这方面，第一介电层302可以包括可以被蚀刻至比第二介电层304的材料更大程度的材料。例如，第一介电层302可以包括氧化硅，而第二介电层304可以包括氮化硅。在考虑的公开范围内的其它合适的介电材料也可以用于第一介电层302和第二介电层304。

如图5中所示，第一介电层302的每个沿纵向方向延伸(即，沿y方向进入图5的平面)并且包括沿横向方向(即，沿图5中的X方向)的第一宽度W1 504和沿垂直方向(即，沿图5中的Z方向)的第一高度H1 506。在一些实施例中，第一高度H1 506可以在从约20nm至约50nm的范围内。此外，第二介电层304的每个沿纵向方向延伸(即，沿y方向进入图5的平面)并且包括沿横向方向(即，沿图5中的X方向)的第二宽度W2 508和沿垂直方向(沿图5中的z方向)的第二高度H2 510。在一些实施例中，第二高度H2 510可以大于20nm。如图5中所示，第一宽度W1 504可以小于第二宽度W2 508，从而使得图5的支撑结构500包括多个细长结构512(即，沿纵向方向延伸)，细长结构512每个包括具有作为沿垂直方向的距离的函数的波纹宽度轮廓的壁。在一些实施例中，第二宽度W2 508可以大于10nm。第一介电层302和第二介电层304的尺寸(W1、W2、H1、H2)可以基于具体应用的工艺限制和设计考虑而具有宽范围的值，如下文更详细描述。例如，H1可以选择为满足H1≥2*(T1+T2)，其中T1是底部电极602(例如，见图7)的厚度，并且T2是随后将形成的介电层802(例如，见图8)的厚度，如下面参考图7至图9更详细描述。

如图5中所示，波纹宽度轮廓可以包括形成在相邻的第二介电层304之间的多个凹口502。多个凹口502的每个可以具有第三宽度W3 516，第三宽度W3 516可以约等于第二宽度W2 508和第一宽度W1 504之间的差W3＝W2-W1。此外，每个凹口502可以具有约等于第一高度H1 506的高度。在示例性实施例中，第一宽度W1 504可以大于或约等于10nm并且第三宽度W3 516可以大于或约等于15nm。在其它实施例中，第一宽度W1 504和第三宽度W3 516可以具有各种其它值。图5的支撑结构500可以包括多个细长结构512，以及衬底202的位于细长结构512之间的部分，包括互连结构204。

如图5中所示，多个细长结构512可以形成在衬底202上，从而使得多个细长结构512的每个可以具有第三高度H3 514。此外，多个细长结构中的相邻的细长结构512可以分隔开第四宽度W4 518。互连结构的每个可以具有第五宽度W5 520，第五宽度W5 520可以小于第四宽度W4 518。此外，第四宽度W4 518可以大于或约等于20nm。细长结构的各个尺寸(H1、H2、H3、W1、W2、W3、W4、W5)可以具有较宽范围的值，取决于用于具体应用的工艺限制和设计考虑，只要W4≥W5并且H3约是H1+H2的倍数。

图6是根据各个实施例的可以用于形成电容器结构的进一步中间结构600的垂直截面图。中间结构600可以通过在图5的支撑结构500上方沉积导电层602L来形成。导电层602L可以包括导电金属氮化物或导电金属碳化物，诸如TiN、TaN、WN、TiC、TaC和/或WC。也可以使用在本发明的考虑范围内的其它合适的导电材料。导电层602L可以沉积为从而与互连结构204形成导电接触件。导电层602L可以通过任何合适的技术来沉积，诸如CVD、PECVD、ALD等。如图所示，导电层602L可以具有厚度T1 604。在某些实施例中，厚度T1 604可以大于3nm。

图7是根据各个实施例的可以用于形成电容器结构的进一步中间结构700的垂直截面图。中间结构700可以通过图案化导电层602L(例如，见图6)来形成，从而在相邻的沟槽402中的导电层602L的部分之间形成间隙702。在这方面，可以在图6的中间结构600上方沉积光刻胶(未显示)。然后可以使用光刻技术图案化光刻胶以在光刻胶中产生开口。然后图案化的光刻胶可以用作用于图案化导电层602L的掩模。在这方面，可以实施蚀刻工艺以去除导电层602L的部分，从而产生间隙702，如图7中所示。在蚀刻之后，可以通过灰化或通过利用溶剂溶解来去除任何残留的光刻胶。因此，图案化导电层602L可以形成用于将随后形成的电容器结构的底部电极602。

图8是根据各个实施例的可以用于形成电容器结构的进一步中间结构800的垂直截面图。中间结构800可以通过在图7的中间结构700上方沉积第一高k介电层802来形成。根据实施例，第一高k介电层802可以共形沉积并且可以包括高k介电材料，高k介电材料包括但不限于氧化铪(HfO₂)、氧化硅铪(HfSiO)、氧化钽铪(HfTaO)、氧化钛铪(HfTiO)、氧化锆铪(HfZrO)、氧化锆、氧化钛、氧化铝和二氧化铪-氧化铝(HfO₂-Al₂O₃)。其它合适的介电材料在考虑的公开范围内。在各个实施例中，第一高k介电层802可以具有厚度T2 804，厚度T2 804可以在从约3nm至约10nm的范围内。其它实施例可以包括具有更大或更小的厚度的高k电介质。

图9是根据各个实施例的电容器结构900的垂直截面图。电容器结构900可以通过沉积导电材料以在图8的中间结构800上方形成顶部电极902来形成。顶部电极902可以包括金属衬垫材料和金属填充材料。金属衬垫材料可以包括导电金属氮化物或导电金属碳化物，诸如TiN、TaN、WN、TiC、TaC和/或WC。金属填充材料可以包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、它们的合金和/或它们的组合。也可以使用在本发明的考虑范围内的其它合适的导电材料。

如图9中所示，顶部电极902和底部电极602可以由第一高k介电层802分隔开。顶部电极902可以具有延伸至凹口502中的具有厚度T3 904的部分(例如，见图5和图9)。底部电极602的厚度T1 604(例如，见图6)、第一高k介电层802的厚度T2(例如，见图8)以及顶部电极902的部分的厚度T3 904可以配置为满足W3>T1+T2+T3，以及H1>2T1+2T2+T3，其中W3 516是凹口502的宽度，并且H1 506是凹口502的高度(例如，见图5)。

T1、T2、T3、H1和W3的这些条件确保包括底部电极602、第一高k介电层802和顶部电极902的导电材料的多层结构延伸至电容器结构900的凹口502中，如图9中所示。在这方面，顶部电极层可以包括延伸至凹口502中的部分，从而使得顶部电极902的底面的宽度906大于在蚀刻以形成凹口502(例如，见图5)之前的沟槽402(例如，见图4和图9)的宽度518(例如，见图4)。

在各个实施例中，顶部电极902和底部电极602可以包括相同的材料，而在其它实施例中，顶部电极902和底部电极602可以包括不同的材料。此外，第一高k介电层802的厚度T2可以大于底部电极602的厚度T1。在其它实施例中，第一高k介电层802的厚度T2可以小于底部电极602的厚度T1。在进一步实施例中，底部电极602、第一高k介电层802和顶部电极902可以每个具有相同的厚度T1＝T2＝T3。在其它实施例中，底部电极602、第一高k介电层802和顶部电极902可以具有不同的厚度。

图10是根据各个其它实施例的可以用于形成电容器结构的中间结构1000的垂直截面图。如图中所示，图10的中间结构1000包括介电层的交替堆叠件，介电层包括第一介电层302L和第二介电层304L。因此，中间结构1000类似于图3的中间结构300。但是，与图3的中间结构300相比，第一介电层302L可以具有第一厚度1002，而第二介电层304L可以具有第二厚度1004。图10的中间结构1000可以如上面参考图4至图9所描述的被进一步处理以产生类似于图9的电容器结构900的电容器结构。

图11是根据各个其它实施例的可以用于形成电容器结构的进一步中间结构1100的垂直截面图。如图所示，图11的中间结构1100包括介电层的交替堆叠件，介电层包括第一介电层302aL、第二介电层304aL、第三介电层302bL和第四介电层304bL。第一介电层302aL和第三介电层302bL的每个可以包括第一介电材料，并且第二介电层304aL和第四介电层304bL的每个可以包括第二介电材料。因此，中间结构1100类似于图3的中间结构300。

但是，与图3的中间结构300相比，第一介电层302aL、第二介电层304aL、第三介电层302bL和第四介电层304bL的每个可以具有不同相应的厚度。在这方面，第一介电层302aL可以具有第一厚度1102，第二介电层304aL可以具有第二厚度1104，第三介电层302bL可以具有第三厚度1106，并且第四介电层304bL可以具有第四厚度1108。图11的中间结构1100可以如上面参考图4至图9所描述的被进一步处理以产生类似于图9的电容器结构900的电容器结构。

图12是根据各个其它实施例的可以用于形成电容器结构的进一步中间结构1200的垂直截面图。如图所示，图12的中间结构1200包括介电层的交替堆叠件，介电层包括第一介电层302L和第二介电层304L。因此，中间结构1200类似于图3的中间结构300。但是，与图3的中间结构300相比，图12的中间结构1200可以包括额外的层。在这方面，中间结构1200包括四对层，每对层包括第一介电层302L和第二介电层304L，与图3的中间结构300相比，中间结构300仅包括两对层，包括第一介电层302L和第二介电层304L。其它实施例可以在介电材料的交替堆叠件中包括各种其它数量的介电层。此外，额外的实施例可以包括具有变化厚度和变化成分的层。因此，可选实施例的中间结构不必限于仅包括第一介电层302L和第二介电层304L。

图13是根据各个实施例的可以用于形成电容器结构的进一步中间结构1300的垂直截面图。在这方面，中间结构1300类似于图4的中间结构400。但是，图13的中间结构1300对于沟槽402的高度514和宽度516，以及对于在蚀刻之后的介电层的交替堆叠件的剩余部分408的宽度508具有不同的值。如图13中所示，沟槽402的宽度516可以大于高度514，与图4的中间结构400相比，在图4中，高度和宽度具有类似的值。各个其它实施例可以包括相应的高度和宽度关系。

图14是根据各个实施例的进一步电容器结构1400的垂直截面图。电容器结构1400可以使用类似于可以用于制造图9的电容器结构900的那些工艺来制造。但是，不是利用导电材料填充图8的中间结构800以形成图9的电容器结构900的顶部电极902，而是图14的电容器结构1400中的顶部电极902可以通过沉积导电材料的薄层来形成。然后可以在图14的电容器结构1400中的顶部电极902上方沉积介电填充材料1402。介电填充材料1402可以是氧化物或氮化物。在其它实施例中可以使用各种其它介电填充材料1402。如图14中所示，介电填充材料1402可以沉积在顶部电极902上方，从而使得介电填充材料1402的最底部部分1406低于第二介电层304的最底面1408。然后可以在介电填充材料1402中形成通孔结构1404。通孔结构1404可以配置为制成与顶部电极902电接触。

图15是根据各个实施例的进一步电容器结构1500的垂直截面图。电容器结构1500可以使用类似于可以用于制造图14的电容器结构1400的那些工艺来制造。但是，不是形成通孔结构1404(例如，见图14)，而是可以平坦化介电填充材料1402(例如，通过CMP)，并且然后可以在平坦化的介电填充材料1402上方沉积顶部导电部分1502，如图15中所示。顶部导电部分1502可以配置为制成与顶部电极902导电连接。

图16是根据各个实施例的可以用于形成电容器结构的进一步中间结构1600的垂直截面图。中间结构1600类似于图9的电容器结构900。在这方面，中间结构1600可以配置为用作具有由第一高k介电层802分隔开的底部电极602和顶部电极902的电容器。但是，在该实施例中，中间结构1600可以被进一步处理以去除支撑结构(即，第一介电层302和第二介电层304)，以添加额外的高k介电层，并且以添加导电材料的额外层以形成顶部电极，如下面参考图17至图23更详细描述。

图17是根据各个实施例的可以用于形成电容器结构的进一步中间结构1700的垂直截面图。中间结构1700可以通过从图16的中间结构1600去除支撑结构(即，第一介电层302和第二介电层304)来形成。在这方面，可以去除底部电极602、第一高k介电层802和顶部电极902(例如，见图16)的部分1602，从而暴露第二介电层304的顶部部分。去除顶部电极902的部分使得顶部电极902被分隔成多个断开的导体1702，如图17中所示。

通过沉积光刻胶并且使用光刻技术图案化光刻胶可以在图16的中间结构1600上方形成图案化光刻胶(未显示)。然后图案化光刻胶可以用于蚀刻底部电极602、第一高k介电层802和顶部电极902的部分1602以暴露第二介电层304。然后可以实施湿化学蚀刻以相对于底部电极602选择性去除第二介电层304和第一介电层。根据实施例，可以使用HF溶液来实施湿蚀刻工艺。可选实施例可以使用其它合适的蚀刻剂。

图18是根据各个实施例的可以用于形成电容器结构的进一步中间结构1800的垂直截面图。中间结构1800可以通过在图17的中间结构1700上方沉积第二高k介电层1802来形成。根据实施例，第二高k介电层1802可以共形沉积并且可以包括高k介电材料，高k介电材料包括但不限于氧化铪(HfO₂)、氧化硅铪(HfSiO)、氧化钽铪(HfTaO)、氧化钛铪(HfTiO)、氧化锆铪(HfZrO)、氧化锆、氧化钛、氧化铝和二氧化铪-氧化铝(HfO₂-Al₂O₃)。其它合适的介电材料在考虑的公开范围内。在各个实施例中，第二高k介电层802可以具有可以在从约3nm至约10nm的范围内的厚度。其它实施例可以包括具有更大或更小的厚度的高k电介质。第一高k介电层802和第二高k介电层1802可以是相同的材料，或者可以是不同的材料。

如图18中所示，沉积第二高k介电层1802使得在第一高k介电层802和第二高k介电层1802之间形成界面1804。界面1804可以使用透射电子显微镜(TEM)以及能量色散X射线分析(EDX)成像。第一高k介电层802和第二高k介电层1802之间的界面1804可以配置为防止底部电极602和断开的导体1702之间的导电接触。因此，第一高k介电层802和第二高k介电层1802有效地形成均匀的介电层，均匀的介电层形成在第一电极602的相对侧壁上。

图19是根据各个实施例的电容器结构1900的垂直截面图。电容器结构1900可以通过沉积导电材料以在图18的中间结构1800上方形成顶部电极1902来形成。顶部电极1902可以包括金属衬垫材料和金属填充材料。金属衬垫材料可以包括导电金属氮化物或导电金属碳化物，诸如TiN、TaN、WN、TiC、TaC和/或WC。金属填充材料可以包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、它们的合金和/或它们的组合。也可以使用在本发明的考虑范围内的其它合适的导电材料。

如图19中所示，电容器结构1900包括底部电极602、断开的导体1702、将底部电极602与断开的导体1702分隔开的第一高k介电层802、顶部电极1902以及将底部电极602与顶部电极1902分隔开的第二高k介电层1802。由于不存在支撑结构、占据先前由支撑结构占据的体积的部分的第二高k介电层1802和具有导电材料的顶部电极1902，电容器结构1900相对于图9的电容器结构900可以具有增加的电容。

图20是根据各个实施例的可以用于形成电容器结构的进一步中间结构2000的垂直截面图，并且图21是根据各个实施例的进一步电容器结构2100的垂直截面图。中间结构2000可以通过平坦化图19的电容器结构1900来形成。在这方面，可以实施平坦化工艺(例如，CMP)以去除顶部电极1902的部分和第二高k介电层1802的顶部，从而暴露断开的导体1702的顶部部分，如图所示。然后通过沉积额外的导电材料形成电容器结构2100，从而电连接先前断开的导体1702，从而使得该结构成为顶部电极1902的一部分并且电连接至顶部电极1902。因此，顶部电极1902包括第一部分2110a和第二部分2110b，从而使得第一电极602的部分位于第二电极的第一部分2110a和第二电极1902的第二部分2110b之间。然后可以在顶部电极1902上方形成一个或多个互连结构，从而将顶部电极1902连接至其它电路组件，诸如接地元件。

在示例性实施例中，图21的电容器结构2100可以包括约20nm的堆叠层厚度2102、约20nm的沟槽宽度2104和约15nm的蚀刻深度2106。底部电极可以具有在从约3nm至约10nm的范围内的厚度2108，并且第一介电层802和第二介电层1802的厚度可以每个在从约3nm至约10nm的范围内。在其它实施例中可以使用其它厚度。电容器结构2100的电容可以通过调整各个参数来调整，诸如堆叠层厚度2102、沟槽宽度2104、蚀刻深度2106、堆叠层数量等。

图22是根据各个实施例的可以用于形成电容器结构的进一步中间结构2200的垂直截面图，并且图23是根据各个实施例的电容器结构2300的垂直截面图。中间结构2200可以通过平坦化图16的中间结构1600从而去除底部电极602、第一高k介电层802和顶部电极902的顶部层来形成。然后可以去除支撑结构(即，第一介电层302和第二介电层304)，如上面参考图16和图17所描述。然后可以形成第二高k介电层1802，如上面参考图18所描述，并且可以形成顶部电极1902，如上面参考图19所描述。在某些实施例中，图23的电容器结构2300可以在没有图19和图21的实施例的最上部结构的情况下具有更大的机械稳定性。例如，与图19和图21的实施例相关的潜在膜弯曲问题可以通过图23的电容器结构2300来避免。

图24和图25分别是根据各个实施例的可以用于形成电容器结构的进一步中间结构2400和2500的垂直截面图。中间结构2400和2500可以每个通过在类似于图3的中间结构300的中间结构中蚀刻沟槽402来形成。在这方面，中间结构2400包括具有倾斜侧壁的沟槽402并且中间结构2500包括弯曲侧壁2502。中间结构2500的弯曲侧壁2502可以通过实施各向同性蚀刻来形成。中间结构2400和2500的每个可以被进一步处理以形成底部电极、高k介电层和顶部电极，如上面在各个实施例中所描述(例如，见上面的图4至图9和图13至图23以及相关描述)。

图26是根据各个实施例的进一步电容器结构2600的垂直截面图。电容器结构2600可以由图18的中间结构1800形成。在这方面，可以在图18的中间结构1800上方形成顶部电极1902，随后在顶部电极1902上方形成介电材料2602。但是，与图19的电容器结构1900相比，顶部电极1902可以形成为具有与底部电极602的厚度相当的厚度的薄膜(例如，在从约3nm至约10nm的范围内)。

根据实施例，介电材料2602可以是氧化物。此外，介电材料2602可以是与用于衬底202的材料相同的材料。在某些实施例中，沉积介电材料2602可能比沉积一定体积的导电材料更容易形成图19的电容器结构1900的顶部电极1902。因此，相对于相当体积的导电材料，诸如图19的电容器结构1900中的顶部电极1902，电容器结构2600可能不太容易在介电材料2602内形成空隙。在某些实施例中，可以图案化顶部电极1902以形成一个或多个间隙(例如，见图7的中间结构700中的间隙702)，从而形成不同的电容器结构。

所有上述实施例是示例性的，并且可以通过改变上述实施例的组件的材料和尺寸来产生许多进一步实施例。例如，底部电极、顶部电极、介电层的材料和厚度可以变化。此外，可以通过添加一个或多个导电层、介电层等来改变给定的实施例。所有这样的变化被认为在所公开的实施例的范围内。

图27是示出根据各个实施例的制造电容器结构的方法2700的操作的流程图。在操作2702中，方法2700可以包括在衬底202上形成第一介电层302L和第二介电层304L的交替堆叠件(例如，见图3和图10至图12)。在操作2704中，方法2700还可以包括穿过第一介电层302L和第二介电层304L的交替堆叠件形成沟槽402。在操作2706中，方法2700可以包括从沟槽402选择性蚀刻第一介电层302以在第二介电层304之间形成凹口502，并且在操作2708中，方法2700可以包括形成覆盖第一介电层302和第二介电层304的底部电极602。在操作2710中，方法2700可以包括在底部电极602上方形成第三介电层802，并且在操作2712中，方法2700可以包括在第三介电层802上方形成顶部电极902。

方法2700还可以包括：在衬底202内的互连结构(例如，图1中的第一金属互连结构(142、144、146、148))中形成互连结构204；以及形成沟槽402还包括暴露互连结构204。此外，形成底部电极602可以包括将底部电极602电耦接至互连结构内的互连结构204。方法2700还可以包括在顶部电极902上方形成第四介电层(例如，介电填充材料1402；见图14和图15)，从而使得第四介电层的最底部部分1406低于第二介电层304的最底面1408。

方法2700还可以包括形成顶部电极902，从而使得顶部电极层包括延伸至凹口502中的部分，从而使得顶部电极902的底面的宽度906(例如，见图9)大于沟槽402(例如，见图4)的宽度518(例如，见图5)。方法2700还可以包括在形成第三介电层802之前图案化底部电极层602L。如上面参考图7所描述，图案化底部电极层602L的工艺可以由此在相邻的沟槽402中的导电层602L的部分之间形成间隙702。因此，图案化的导电层602L可以形成用于将随后形成的各个电容器结构(例如，见图9、图14和图15)的底部电极602。

在进一步实施例中，方法可以包括在两个或多个工艺中形成顶部电极。例如，如图16中所示，方法可以包括在第三介电层802上方形成顶部电极的第一部分902，以及随后去除第一介电层302和第二介电层304以暴露底部电极602的第一侧壁，底部电极602的第一侧壁与底部电极的第二侧壁相对，底部电极的第二侧壁与第三介电层802接触，如图17中所示。方法还可以包括：在底部电极602的第一侧壁上方形成第四介电层1802(例如，见图17)；以及在第四介电层1802上方形成顶部电极的第二部分1902(例如，见图19)，从而使得顶部电极的第一部分902和顶部电极的第二部分1902电连接。

参考所有附图并且根据本发明的各个实施例，提供了电容器结构(900、1400、1500、1900、2100、2300、2600)。电容器结构(900、1400、1500、1900、2100、2300、2600)可以包括支撑结构500(例如，见图5)，支撑结构500包括多个细长结构512，每个细长结构512沿纵向方向(例如，进入图5的平面(即，图5中的方向Y))、横向方向(即，图5中的方向X)和垂直方向(即，图5中的方向Z)延伸，其中，多个细长结构512的每个可以包括：第一介电层302和第二介电层304的交替介电堆叠件；形成在支撑结构500上方的底部电极602；形成在底部电极602上方的第三介电层802；以及形成在第三介电层802上方的顶部电极902。

第一介电层302的每个沿纵向方向延伸并且可以包括沿横向方向的第一宽度W1504和沿垂直方向的第一高度H1 506，并且第二介电层304的每个沿纵向方向延伸并且可以包括沿横向方向的第二宽度W2 508和沿垂直方向的第二高度H2 510。

在各个实施例中，第一宽度W1 504可以小于第二宽度W2 508，从而使得多个细长结构512的每个包括壁，壁包括作为沿垂直方向的距离的函数的波纹宽度轮廓。波纹宽度轮廓可以包括形成在相邻的第二介电层304之间的多个凹口502(例如，见图5)，并且多个凹口502的每个可以由包括第一厚度T1 604的底部电极的第一部分(例如，见图6)、包括第二厚度T2 804的第三介电层802的第二部分(例如，见图8)以及包括第三厚度T3 904的顶部电极的第三部分(例如，见图9)覆盖。

多个凹口502的每个可以包括第三宽度W3 516，第三宽度W3 516可以约等于第二宽度W2 508和第一宽度W1 504之间的差W3＝W2-W1，并且每个凹口502可以包括可以约等于第一高度H1的第三高度。在各个实施例中，第一宽度W1 504可以大于或约等于10nm，并且第三宽度W3 516可以大于或约等于15nm。在各个实施例中，第三宽度W3 516可以满足W3>T1+T2+T3，并且第三高度满足H1>2T1+2T2+T3。

支撑结构500还可以包括衬底202，衬底202包括互连结构204，并且多个细长结构512可以形成在衬底202上，从而使得多个细长结构512的每个可以具有第三高度H3 514(例如，见图5)。互连结构204可以位于多个细长结构中的相邻的细长结构512之间并且可以电耦接至底部电极602(例如，见图6)，并且多个细长结构中的相邻的细长结构512可以分隔开第四宽度W4 518(例如，见图5)。互连结构204可以每个具有可小于第四宽度W4 518的第五宽度W5 520。在各个实施例中，第四宽度W4 518可以大于或约等于20nm，并且第三介电层802可以包括高k介电材料。

在进一步实施例中，电容器结构(900、1400、1500、1900、2100、2300、2600)可以包括衬底202以及形成在衬底202上的多个细长结构512(例如，见图5)，细长结构512的每个沿纵向方向(例如，进入图9、图14、图15、图19、图21、图23和图26的平面)、横向方向(例如，x方向)和垂直方向(例如，z方向)延伸，其中，多个细长结构512的每个可以包括作为沿垂直方向的距离的函数的波纹宽度轮廓(例如，见图5)。

多个细长结构512可以包括第一高度514，并且其中，多个细长结构中的相邻的细长结构512可以彼此分隔开第一宽度518。电容器结构(900、1400、1500、1900、2100、2300、2600)可以包括：形成在衬底202和细长结构512上方的底部电极602；形成在底部电极602上方的第一介电层802；以及形成在第一介电层802上方的顶部电极902。

细长结构512每个还可以包括第二介电层302和第三介电层304的交替堆叠件，第二介电层302的每个沿纵向方向延伸并且包括沿横向方向的第二宽度504和沿垂直方向的第二高度506。第三介电层304的每个可以沿纵向方向延伸，并且可以包括沿横向方向的第三宽度508和沿垂直方向的第三高度510。第二宽度504可以小于第三宽度508，从而使得凹口502形成在相邻的第二介电层302之间。此外，底部电极602、第一介电层802和顶部电极902可以每个具有延伸至凹口中的部分(例如，见图9)。

形成在衬底202中的互连结构204可以位于多个细长结构中的相邻的细长结构512之间(例如，见图5)。此外，互连结构204可以电耦接至底部电极602，并且互连结构可以具有第四宽度520，从而使得第四宽度520可以小于第一宽度518。在某些实施例中，电容器结构(1400和1500)可以包括形成在顶部电极902上方的第四介电层(例如，介电填充材料1402)。

在进一步实施例中，电容器结构(2100、2300)可以包括第一电极602、第二电极1902以及位于第一电极602和第二电极1902之间的电容器介电层(802、1802)，从而使得电容器介电层(802、1802)沿第一电极602的相对侧壁延伸，并且从而使得第一电极602的部分位于第二电极1902的第一部分2110a和第二电极的第二部分2110b之间(例如，见图21和图23)。在进一步实施例中，电容器结构(1900、2600)还可以包括通过电容器介电层802与第一电极602分隔开的断开的导体1702。

各个公开的电容器结构及其制造方法提供了优于现有电容器结构的优势。在这方面，提供了电容器结构(900、1400、1500、1900、2100、2300、2600)，其可以在BEOL工艺中形成并且可以与诸如TFT器件的其它BEOL电路组件结合。因此，所公开的电容器结构可以包括可以在低温下处理的材料，并且因此可以不损坏先前制造的器件(例如，FEOL和MEOL器件)。所公开的电容器结构可以包括可以在BEOL工艺中形成的衬底202。

因此，衬底202可以是可以嵌入一个或多个互连结构204的介电层(例如，来自图1的层间电介质或绝缘基质层150)。一个或多个互连结构204可以电连接至形成在衬底202下方的各个其它互连结构(例如，图1中的第一金属互连结构(142、144、146、148))。所公开的电容器结构以矩形几何形状形成并且包括可以容易地连接至形成在电容器结构之上的额外结构的顶部电极。

所公开的实施例电容器结构包括在纵向方向上延伸的鳍状几何形状。可以通过选择沿纵向方向的适当长度来调整电容。可以通过沿纵向方向选择足够长的长度来实现大电容。增加的电容进而可以增加包括所公开的电容器结构的DRAM器件中的动态随机存取存储器(DRAM)器件感测裕度。较大的电容也可以增加DRAM器件的数据保留。

本申请的一些实施例提供了一种电容器结构，包括：支撑结构，包括每个沿纵向方向、横向方向和垂直方向延伸的多个细长结构，其中，所述多个细长结构的每个包括交替介电堆叠件，所述交替介电堆叠件包括第一介电层和第二介电层；底部电极，形成在所述支撑结构上方；第三介电层，形成在所述底部电极上方；以及顶部电极，形成在所述第三介电层上方。

在一些实施例中，所述第一介电层的每个沿所述纵向方向延伸，并且包括沿所述横向方向的第一宽度W1和沿所述垂直方向的第一高度H1，以及其中，所述第二介电层的每个沿所述纵向方向延伸，并且包括沿所述横向方向的第二宽度W2和沿所述垂直方向的第二高度H2。在一些实施例中，所述第一宽度W1小于所述第二宽度W2，从而使得所述多个细长结构的每个包括壁，所述壁包括作为沿所述垂直方向的距离的函数的波纹宽度轮廓。在一些实施例中，所述波纹宽度轮廓包括形成在相邻的所述第二介电层之间的多个凹口，以及其中，所述多个凹口的每个由包括第一厚度T1的所述底部电极的第一部分、包括第二厚度T2的所述第三介电层的第二部分以及包括第三厚度T3的所述顶部电极的第三部分覆盖。在一些实施例中，所述多个凹口的每个包括第三宽度W3，所述第三宽度W3等于所述第二宽度W2和所述第一宽度W1之间的差W3＝W2-W1，以及其中，每个凹口包括约等于所述第一高度H1的高度。在一些实施例中，所述第一宽度W1大于或等于10nm，并且所述第三宽度W3大于或等于15nm。在一些实施例中，所述第三宽度W3满足W3＞T1+T2+T3，以及其中，所述第一高度满足H1＞2T1+2T2+T3。在一些实施例中，所述支撑结构还包括衬底，所述衬底包括互连结构，其中，所述互连结构位于所述多个细长结构中的相邻的细长结构之间并且电耦接至所述底部电极，以及其中，所述多个细长结构中的相邻的细长结构分隔开第四宽度W4。在一些实施例中，所述互连结构的每个具有小于所述第四宽度W4的第五宽度W5。在一些实施例中，W4大于或等于20nm。在一些实施例中，所述第三介电层包括高k介电材料。

本申请的另一些实施例提供了一种电容器结构，包括：第一电极；第二电极；以及电容器介电层，位于所述第一电极和所述第二电极之间，其中，所述电容器介电层沿所述第一电极的相对侧壁延伸，以及其中，所述第一电极的部分位于所述第二电极的第一部分和所述第二电极的第二部分之间。

在一些实施例中，所述第一电极和所述第二电极的每个包括沿纵向方向、横向方向和垂直方向延伸的细长结构，其中，所述多个细长结构的每个包括波纹宽度轮廓，所述波纹宽度轮廓在所述横向方向上具有作为沿所述垂直方向的距离的函数而变化的宽度。在一些实施例中，所述波纹宽度轮廓包括凹口，从而使得所述第一电极、所述电容器介电层和所述第二电极的每个具有延伸至所述凹口中的部分。在一些实施例中，电容器结构还包括通过所述电容器介电层与所述第一电极分隔开的断开的导体。

本申请的又一些实施例提供了一种制造电容器结构的方法，包括：在衬底上形成包括第一介电层和第二介电层的交替介电堆叠件；穿过所述第一介电层和第二介电层的交替堆叠件形成沟槽；从所述沟槽蚀刻所述第一介电层以在所述第二介电层之间形成凹口；形成覆盖所述第一介电层和所述第二介电层的底部电极层；在所述底部电极层上方形成第三介电层；以及在所述第三介电层上方形成顶部电极层。

在一些实施例中，方法还包括：在所述衬底内的互连结构中形成通孔结构，其中，形成所述沟槽还包括暴露所述通孔结构，以及其中，形成所述底部电极层还包括将所述底部电极层电耦接至所述互连结构内的所述通孔。在一些实施例中，方法还包括：在所述顶部电极层上方形成第四介电层，从而使得所述第四介电层的最底部部分低于所述第二介电层的最底面。在一些实施例中，方法还包括：形成所述顶部电极层，从而使得所述顶部电极层包括延伸至所述凹口中的部分，从而使得所述顶部电极层的底面的宽度大于所述沟槽的宽度。在一些实施例中，形成所述顶部电极还包括实施操作，包括：在所述第三介电层上方形成顶部电极的第一部分；去除所述第一介电层和所述第二介电层，以暴露底部电极的第一侧壁，所述底部电极的第一侧壁与所述底部电极的第二侧壁相对，所述底部电极的第二侧壁与所述第三介电层接触；在所述底部电极的所述第一侧壁上方形成第四介电层；以及在所述第四介电层上方形成所述顶部电极的第二部分，从而使得所述顶部电极的第一部分和所述顶部电极的第二部分电连接。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种电容器结构，包括：

支撑结构，包括每个沿纵向方向、横向方向和垂直方向延伸的多个细长结构，其中，所述多个细长结构的每个包括交替介电堆叠件，所述交替介电堆叠件包括第一介电层和第二介电层；

底部电极，形成在所述支撑结构上方；

第三介电层，形成在所述底部电极上方；以及

顶部电极，形成在所述第三介电层上方。

2.根据权利要求1所述的电容器结构，其中，所述第一介电层的每个沿所述纵向方向延伸，并且包括沿所述横向方向的第一宽度W1和沿所述垂直方向的第一高度H1，以及

其中，所述第二介电层的每个沿所述纵向方向延伸，并且包括沿所述横向方向的第二宽度W2和沿所述垂直方向的第二高度H2。

3.根据权利要求2所述的电容器结构，其中，所述第一宽度W1小于所述第二宽度W2，从而使得所述多个细长结构的每个包括壁，所述壁包括作为沿所述垂直方向的距离的函数的波纹宽度轮廓。

4.根据权利要求3所述的电容器结构，其中，所述波纹宽度轮廓包括形成在相邻的所述第二介电层之间的多个凹口，以及

其中，所述多个凹口的每个由包括第一厚度T1的所述底部电极的第一部分、包括第二厚度T2的所述第三介电层的第二部分以及包括第三厚度T3的所述顶部电极的第三部分覆盖。

5.根据权利要求4所述的电容器结构，其中，所述多个凹口的每个包括第三宽度W3，所述第三宽度W3等于所述第二宽度W2和所述第一宽度W1之间的差W3＝W2-W1，以及

其中，每个凹口包括等于所述第一高度H1的高度。

6.根据权利要求5所述的电容器结构，其中，所述第一宽度W1大于或等于10nm，并且所述第三宽度W3大于或等于15nm。

7.根据权利要求5所述的电容器结构，其中，所述第三宽度W3满足W3＞T1+T2+T3，以及

其中，所述第一高度满足H1＞2T1+2T2+T3。

8.根据权利要求1所述的电容器结构，其中，所述支撑结构还包括衬底，所述衬底包括互连结构，

其中，所述互连结构位于所述多个细长结构中的相邻的细长结构之间并且电耦接至所述底部电极，以及

其中，所述多个细长结构中的相邻的细长结构分隔开第四宽度W4。

9.一种电容器结构，包括：

第一电极；

第二电极；以及

电容器介电层，位于所述第一电极和所述第二电极之间，

其中，所述电容器介电层沿所述第一电极的相对侧壁延伸，以及

其中，所述第一电极的部分位于所述第二电极的第一部分和所述第二电极的第二部分之间。

10.一种制造电容器结构的方法，包括：

在衬底上形成包括第一介电层和第二介电层的交替介电堆叠件；

穿过所述第一介电层和第二介电层的交替堆叠件形成沟槽；

从所述沟槽蚀刻所述第一介电层以在所述第二介电层之间形成凹口；

形成覆盖所述第一介电层和所述第二介电层的底部电极层；

在所述底部电极层上方形成第三介电层；以及

在所述第三介电层上方形成顶部电极层。

Images