CN115312514A - 瞬时电压抑制装置 - Google Patents

瞬时电压抑制装置 Download PDF

Info

Publication number
CN115312514A
CN115312514A CN202210907230.0A CN202210907230A CN115312514A CN 115312514 A CN115312514 A CN 115312514A CN 202210907230 A CN202210907230 A CN 202210907230A CN 115312514 A CN115312514 A CN 115312514A
Authority
CN
China
Prior art keywords
type
region
lightly doped
doped
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210907230.0A
Other languages
English (en)
Inventor
陈致维
林冠宇
林昆贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amazing Microelectronic Corp
Original Assignee
Amazing Microelectronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amazing Microelectronic Corp filed Critical Amazing Microelectronic Corp
Publication of CN115312514A publication Critical patent/CN115312514A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Control Of Eletrric Generators (AREA)
  • Details Of Television Scanning (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种瞬时电压抑制装置，其包括至少一个P型轻掺杂结构与至少一个静电放电结构。静电放电结构包括一N型轻掺杂阱区、一N型阱区、一第一P型重掺杂区与一第一N型重掺杂区。N型轻掺杂阱区位于P型轻掺杂结构中，N型阱区位于N型轻掺杂阱区中，N型轻掺杂阱区的掺杂浓度小于N型阱区的掺杂浓度。第一P型重掺杂区位于N型阱区中，第一N型重掺杂区位于P型轻掺杂结构中。

Description

瞬时电压抑制装置
技术领域
本发明涉及一种抑制装置，且特别涉及一种瞬时电压抑制装置。
背景技术
静电放电(ESD)伤害成为采用纳米级互补式金氧半制程的互补式金氧半集成电路产品的主要可靠性问题。静电放电保护装置一般设计为释放静电放电能量，从而防止集成电路芯片受到ESD伤害。
静电放电保护装置的工作原理如图1所示。在图1中，静电放电保护装置1与集成电路芯片上的保护电路2并联。当静电放电事件发生时，静电放电保护装置1将立即被触发。如此一来，静电放电保护装置1就可以提供一个极低电阻的路径来释放瞬时静电放电电流，从而使瞬时静电放电电流的能量可以被静电放电保护装置1释放。图2为现有技术的硅控整流器的结构剖视图。请参阅图2，硅控整流器3包括一P型基板30、一N型阱区31、一N型重掺杂区32、一P型重掺杂区33、一N型重掺杂区34、一P型重掺杂区35、一第一接脚36与一第二接脚37。N型阱区31位于P型基板30中，N型重掺杂区32与P型重掺杂区33位于N型阱区31中，N型重掺杂区34与P型重掺杂区35位于P型基板30中。N型重掺杂区32与P型重掺杂区33耦接第一接脚36，N型重掺杂区34与P型重掺杂区35耦接第二接脚37。当正静电放电电压施加在第一接脚36，且第二接脚37接地时，静电放电电流从第一接脚36经由P型重掺杂区33、N型阱区31、P型基板30与N型重掺杂区34流向第二接脚37。为了增加硅控整流器3的握持电压，需增加N型阱区31的掺杂浓度。然而，N型阱区31的高掺杂浓度将增加N型阱区31与P型基板30之间的接面电容。此外，静电放电电流沿着P型基板30的表面流动，以降低硅控整流器3的静电放电耐受度。
因此，本发明在针对上述的困扰，提出一种瞬时电压抑制装置，以解决现有技术所产生的问题。
发明内容
本发明的目的在于提供一种瞬时电压抑制装置，其增加握持电压，并具有低电容量。
在本发明的一实施例中，提供一种瞬时电压抑制装置，其包括至少一个P型轻掺杂结构与至少一个静电放电结构。静电放电结构设于P型轻掺杂结构中。静电放电结构包括一N型轻掺杂阱区、一N型阱区、一第一P型重掺杂区与一第一N型重掺杂区。N型轻掺杂阱区设于P型轻掺杂结构中，N型阱区设于N型轻掺杂阱区中，其中N型轻掺杂阱区的掺杂浓度小于N型阱区的掺杂浓度。第一P型重掺杂区设于N型阱区中，第一N型重掺杂区设于P型轻掺杂结构中。
在本发明的一实施例中，第一P型重掺杂区与N型轻掺杂阱区耦接一第一接脚，第一N型重掺杂区与P型轻掺杂结构耦接一第二接脚。
在本发明的一实施例中，静电放电结构还包括一第二N型重掺杂区与一第二P型重掺杂区。第二N型重掺杂区设于N型轻掺杂阱区中，其中第一P型重掺杂区位于第二N型重掺杂区与第一N型重掺杂区之间，N型轻掺杂阱区通过第二N型重掺杂区耦接第一接脚。第二P型重掺杂区设于P型轻掺杂结构中，其中P型轻掺杂结构通过第二P型重掺杂区耦接第二接脚。
在本发明的一实施例中，静电放电结构还包括一第三N型重掺杂区，其设于N型轻掺杂阱区中，并位于第一P型重掺杂区与第一N型重掺杂区之间，其中第三N型重掺杂区为电性浮接。
在本发明的一实施例中，静电放电结构还包括一P型阱区，其设于P型轻掺杂结构中，其中P型阱区的掺杂浓度大于P型轻掺杂结构的掺杂浓度，第一N型重掺杂区与第二P型重掺杂区设于P型阱区中，P型轻掺杂结构通过第二P型重掺杂区与P型阱区耦接第二接脚。
在本发明的一实施例中，第二N型重掺杂区环绕N型阱区与第一P型重掺杂区。
在本发明的一实施例中，至少一个静电放电结构还包括两个静电放电结构，所有静电放电结构的第一N型重掺杂区通过一导电线互相耦接，所有静电放电结构的其中一个的第一P型重掺杂区与N型轻掺杂阱区耦接一第一接脚，所有静电放电结构的另一个的第一P型重掺杂区与N型轻掺杂阱区耦接一第二接脚。
在本发明的一实施例中，至少一个静电放电结构还包括两个静电放电结构，至少一个P型轻掺杂结构包括两个P型轻掺杂结构，所有静电放电结构的第一N型重掺杂区与所有P型轻掺杂结构通过一导电线互相耦接，所有静电放电结构的其中一个的第一P型重掺杂区与N型轻掺杂阱区耦接一第一接脚，所有静电放电结构的另一个的第一P型重掺杂区与N型轻掺杂阱区耦接一第二接脚。
在本发明的一实施例中，P型轻掺杂结构为P型轻掺杂基板。
在本发明的一实施例中，P型轻掺杂结构为P型轻掺杂磊晶层，P型轻掺杂磊晶层设于一N型轻掺杂基板上。
基于上述，瞬时电压抑制装置形成N型阱区于N型轻掺杂阱区与第一P型重掺杂区之间，进而增加握持电压，并具有低电容量。
附图说明
图1为现有技术的连接集成电路芯片上的欲保护电路的静电放电保护装置的示意图。
图2为现有技术的硅控整流器的结构剖视图。
图3为本发明的瞬时电压抑制装置的第一实施例的结构剖视图。
图4为本发明的瞬时电压抑制装置的第二实施例的结构剖视图。
图5为本发明的瞬时电压抑制装置的第三实施例的结构剖视图。
图6为本发明的第一、第二与第三实施例的瞬时电压抑制装置的电流与电压曲线图。
图7为本发明的瞬时电压抑制装置的第四实施例的结构剖视图。
图8为本发明的瞬时电压抑制装置的第五实施例的结构剖视图。
图9为本发明的瞬时电压抑制装置的第六实施例的结构剖视图。
图10为本发明的瞬时电压抑制装置的第七实施例的结构剖视图。
附图标记说明：3-硅控整流器；30-P型基板；31-N型阱区；32-N型重掺杂区；33-P型重掺杂区；34-N型重掺杂区；35-P型重掺杂区；36-第一接脚；37-第二接脚；4-瞬时电压抑制装置；40-P型轻掺杂结构；41-N型轻掺杂阱区；42-N型阱区；43-第一P型重掺杂区；44-第一N型重掺杂区；45-第一接脚；46-第二接脚；47-第二N型重掺杂区；48-第二P型重掺杂区；49-第三N型重掺杂区；50-P型阱区；S-静电放电结构；Vop-操作电压；W-导电线。
具体实施方式
本发明的实施例将通过下文配合相关图式进一步加以解说。尽可能的，于图式与说明书中，相同标号代表相同或相似构件。于图式中，基于简化与方便标示，形状与厚度可能经过夸大表示。可以理解的是，未特别显示于图式中或描述于说明书中的元件，为所属技术领域中具有通常技术者所知的形态。本领域的通常技术者可依据本发明的内容而进行多种的改变与修改。
除非特别说明，一些条件句或字词，例如“可以(can)”、“可能(could)”、“也许(might)”，或“可(may)”，通常是试图表达本案实施例具有，但是也可以解释成可能不需要的特征、元件，或步骤。在其他实施例中，这些特征、元件，或步骤可能是不需要的。
于下文中关于“一个实施例”或“一实施例”的描述是指关于至少一实施例内所相关连的一特定元件、结构或特征。因此，于下文中多处所出现的“一个实施例”或“一实施例”的多个描述并非针对同一实施例。再者，于一或多个实施例中的特定构件、结构与特征可依照一适当方式而结合。
在说明书及权利要求书中使用了某些词汇来指称特定的元件。然而，所属技术领域中具有通常知识者应可理解，同样的元件可能会用不同的名词来称呼。说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异来作为区分的基准。在说明书及权利要求书所提及的“包括”为开放式的用语，故应解释成“包括但不限定于”。另外，“耦接”在此包括任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件，或者通过其他元件或连接手段间接地电性或信号连接至所述第二元件。
本发明特别以下述例子加以描述，这些例子仅用以举例说明而已，因为对于熟习此技艺者而言，在不脱离本揭示内容的精神和范围内，当可作各种的更动与润饰，因此本发明内容的保护范围当视的权利要求书所界定者为准。在通篇说明书与权利要求书中，除非内容清楚指定，否则“一”以及“所述”的意义包括这一类叙述包括“一或至少一”所述元件或成分。此外，如本发明所用，除非从特定上下文明显可见将复数个排除在外，否则单数冠词亦包括复数个元件或成分的叙述。而且，应用在此描述中与全部权利要求书中时，除非内容清楚指定，否则“在其中”的意思可包括“在其中”与“在其上”。在通篇说明书与权利要求书所使用的用词(terms)，除有特别注明，通常具有每个用词使用在此领域中、在此发明的内容中与特殊内容中的平常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论，以提供从业人员(practitioner)在有关本发明的描述上额外的引导。在通篇说明书的任何地方的例子，包括在此所讨论的任何用词的例子的使用，仅用以举例说明，当然不限制本发明或任何例示用词的范围与意义。同样地，本发明并不限于此说明书中所提出的各种实施例。
在下面的描述中，将提供一种瞬时电压抑制装置，其形成N型阱区于N型轻掺杂阱区与第一P型重掺杂区之间，进而增加握持电压，并具有低电容量。
图3为本发明的瞬时电压抑制装置的第一实施例的结构剖视图。请参阅图3，以下介绍瞬时电压抑制装置4的第一实施例。瞬时电压抑制装置4包括至少一个P型轻掺杂结构40与至少一个静电放电结构S。为了方便与清晰，第一实施例以一个P型轻掺杂结构40与一个静电放电结构S为例。静电放电结构S设于P型轻掺杂结构40中。静电放电结构S包括一N型轻掺杂阱区41、一N型阱区42、一第一P型重掺杂区43、一第一N型重掺杂区44、一第一接脚45与一第二接脚46。在第一实施例中，P型轻掺杂结构40以P型轻掺杂基板为例。N型轻掺杂阱区41设于P型轻掺杂结构40中，N型阱区42设于N型轻掺杂阱区41中。N型轻掺杂阱区41的掺杂浓度小于N型阱区42的掺杂浓度。第一P型重掺杂区43设于N型阱区42中，第一N型重掺杂区44设于P型轻掺杂结构40中。第一P型重掺杂区43与N型轻掺杂阱区41可耦接第一接脚45。第一N型重掺杂区44与P型轻掺杂结构40可耦接第二接脚46。
在某些实施例中，静电放电结构S还可包括一第二N型重掺杂区47与一第二P型重掺杂区48。第二N型重掺杂区47的掺杂浓度高于N型阱区42的掺杂浓度。第二N型重掺杂区47设于N型轻掺杂阱区41中，第一P型重掺杂区43位于第二N型重掺杂区47与第一N型重掺杂区44之间。N型轻掺杂阱区41通过第二N型重掺杂区47耦接第一接脚45，第二P型重掺杂区48设于P型轻掺杂结构40中。P型轻掺杂结构40通过第二P型重掺杂区48耦接第二接脚46。
在正静电放电电压施加在第一接脚45，且第二接脚46接地时，静电放电电流从第一接脚45通过第一P型重掺杂区43、N型阱区42、N型轻掺杂阱区41、P型轻掺杂结构40与第一N型重掺杂区44流向第二接脚46。在此例中，瞬时电压抑制装置4可作为硅控整流器使用。为了具有低电容，瞬时电压抑制装置4需要在N型轻掺杂阱区41与P型轻掺杂结构40之间具有低接面电容。第一P型重掺杂区43、N型阱区42、N型轻掺杂阱区41与P型轻掺杂结构40形成PNP双载子接面晶体管。因为有N型阱区42的存在，通过提高或改变N型阱区42的掺杂浓度，此PNP双载子接面晶体管的电流增益会降低，以增加瞬时电压抑制装置4的握持电压。且因为N型轻掺杂阱区41与P型轻掺杂结构40之间的接面并未改变，仍可维持低接面电容的特性。当正静电放电电压施加在第二接脚46，且第一接脚45接地时，静电放电电流从第二接脚46通过第二P型重掺杂区48、P型轻掺杂结构40、N型轻掺杂阱区41与第二N型重掺杂区47。在此例中，瞬时电压抑制装置4可作为二极管使用。
图4为本发明的瞬时电压抑制装置的第二实施例的结构剖视图。请参阅图4，以下介绍瞬时电压抑制装置4的第二实施例。相较第一实施例，第二实施例的静电放电结构S还包括一第三N型重掺杂区49，其设于N型轻掺杂阱区41中，并位于第一P型重掺杂区43与第一N型重掺杂区44之间，其中第三N型重掺杂区49为电性浮接，其余特征已公开于第一实施例中，于此不再赘述。
在某些实施例中，第一P型重掺杂区43、N型阱区42、第三N型重掺杂区49、N型轻掺杂阱区41与P型轻掺杂结构40形成一水平PNP双载子接面晶体管。由于第三N型重掺杂区49是电性浮接且掺杂浓度高于N型轻掺杂阱区41，所以水平PNP双载子接面晶体管的电流增益小于由第一P型重掺杂区43、N型阱区42、N型轻掺杂阱区41与P型轻掺杂结构40形成的垂直PNP双载子接面晶体管的电流增益。因此，当正静电放电电压施加在第一接脚45，且第二接脚46接地时，第二实施例的握持电压高于第一实施例的握持电压。因为水平PNP双载子接面晶体管的电流增益被抑制，所以当正静电放电电压施加在第一接脚45，且第二接脚46接地时，大部分的静电放电电流会通过较深的垂直PNP双载子接面晶体管，以增强瞬时电压抑制装置4的静电放电耐受度。
在正静电放电电压施加在第二接脚46，且第一接脚45接地时，静电放电电流从第二接脚46通过第二P型重掺杂区48、P型轻掺杂结构40、N型轻掺杂阱区41、第三N型重掺杂区49、N型阱区42与第二N型重掺杂区47流向第一接脚45。通过第二P型重掺杂区48、P型轻掺杂结构40、N型轻掺杂阱区41与第二N型重掺杂区47的第一路径远离P型轻掺杂结构40的表面。通过第二P型重掺杂区48、P型轻掺杂结构40、N型轻掺杂阱区41、第三N型重掺杂区49、N型阱区42与第二N型重掺杂区47的第二路径接近P型轻掺杂结构40的表面。因此，第二路径短于第一路径，且第二路径的导通阻抗小于第一路径的导通阻抗，可使整体二极管在静电放电路径上的导通阻抗降低。
图5为本发明的瞬时电压抑制装置的第三实施例的结构剖视图。请参阅图5，以下介绍瞬时电压抑制装置4的第三实施例。相较第一实施例，第三实施例的第二N型重掺杂区47环绕N型阱区42与第一P型重掺杂区43，其余特征已公开于第一实施例中，于此不再赘述。
在第三实施例中，第一P型重掺杂区43、N型阱区42、第二N型重掺杂区47、N型轻掺杂阱区41与P型轻掺杂结构40形成一水平PNP双载子接面晶体管。由于第二N型重掺杂区47是正向偏压，所以当正静电放电电压施加在第一接脚45，且第二接脚46接地时，水平PNP双载子接面晶体管的电流增益会小于垂直PNP双载子接面晶体管的电流增益。因此，当正静电放电电压施加在第一接脚45，且第二接脚46接地时，第三实施例的握持电压会大于第二实施例的握持电压。因为水平PNP双载子接面晶体管的电流增益被抑制，所以当正静电放电电压施加在第一接脚45，且第二接脚46接地时，大部分的静电放电电流会通过较深的垂直PNP双载子接面晶体管，以增强瞬时电压抑制装置4的静电放电耐受度。
在正静电放电电压施加在第二接脚46，且第一接脚45接地时，静电放电电流从第二接脚46通过第二P型重掺杂区48、P型轻掺杂结构40、N型轻掺杂阱区41、第二N型重掺杂区47、N型阱区42与第二N型重掺杂区47流向第一接脚45。通过第二P型重掺杂区48、P型轻掺杂结构40、N型轻掺杂阱区41与第二N型重掺杂区47的第一路径远离P型轻掺杂结构40的表面。通过第二P型重掺杂区48、P型轻掺杂结构40、N型轻掺杂阱区41、第二N型重掺杂区47、N型阱区42与第二N型重掺杂区47的第二路径接近P型轻掺杂结构40的表面。因此，第二路径短于第一路径，且第二路径的导通阻抗小于第一路径的导通阻抗，可使整体二极管在静电放电路径上的导通阻抗降低。
图6为本发明的第一、第二与第三实施例的瞬时电压抑制装置的电流与电压曲线图。请参阅图6，其为现有技术、第一、第二与第三实施例的硅控整流器的电流与电压曲线图。如图6所示，现有技术的硅控整流器的握持电压低于欲保护电路的操作电压Vop。相反地，第一、第二与第三实施例的硅控整流器的握持电压高于欲保护电路的操作电压Vop。此外，第三实施例的硅控整流器的握持电压高于第二实施例的硅控整流器的握持电压。第二实施例的硅控整流器的握持电压高于第一实施例的硅控整流器的握持电压。
图7为本发明的瞬时电压抑制装置的第四实施例的结构剖视图。请参阅图7，以下介绍瞬时电压抑制装置4的第四实施例。相较第二实施例，第四实施例的静电放电结构S还包括一P型阱区50，其设于P型轻掺杂结构40中。P型阱区50的掺杂浓度大于P型轻掺杂结构40的掺杂浓度，第一N型重掺杂区44与第二P型重掺杂区48设于P型阱区50中。P型轻掺杂结构40通过第二P型重掺杂区48与P型阱区50耦接第二接脚46，其余特征已公开于第二实施例中，于此不再赘述。
在第四实施例中，N型阱区42、第三N型重掺杂区49、N型轻掺杂阱区41、P型轻掺杂结构40、P型阱区50与第一N型重掺杂区44形成一水平NPN双载子接面晶体管。由于P型阱区50的掺杂浓度高于P型轻掺杂结构40的掺杂浓度，所以水平NPN双载子接面晶体管的电流增益会被抑制。因此，当正静电放电电压施加在第一接脚45，且第二接脚46接地时，第四实施例的握持电压高于第二实施例的握持电压。因为水平NPN双载子接面晶体管的电流增益会被抑制，所以当正静电放电电压施加在第一接脚45，且第二接脚46接地时，大部分的静电放电电流会通过较深的垂直PNP双载子接面晶体管，以增强瞬时电压抑制装置4的静电放电耐受度。
在正静电放电电压施加在第二接脚46，且第一接脚45接地时，静电放电电流从第二接脚46通过第二P型重掺杂区48、P型阱区50、P型轻掺杂结构40、N型轻掺杂阱区41、第三N型重掺杂区49、N型阱区42与第二N型重掺杂区47流向第一接脚45。
P型阱区50亦可应用于图3、图4与图5的架构。当P型阱区50应用于图3、图4与图5的架构时，P型阱区50设于P型轻掺杂结构40中。此外，P型阱区50的掺杂浓度高于P型轻掺杂结构40的掺杂浓度。第一N型重掺杂区44与第二P型重掺杂区48设于P型阱区50中。
为了形成一具有高握持电压的双向瞬时电压抑制装置，以下介绍本发明的第五实施例与第六实施例。
图8为本发明的瞬时电压抑制装置的第五实施例的结构剖视图。请参阅图8，第五实施例与第一实施例差别在于第五实施例形成两个静电放电结构S。此外，静电放电结构S的第一N型重掺杂区44与第二P型重掺杂区48通过一导电线W彼此互相耦接。静电放电结构S的其中一个的第一P型重掺杂区43、N型轻掺杂阱区41与第二N型重掺杂区47耦接第一接脚45，静电放电结构S的其中一个的第一P型重掺杂区43、N型轻掺杂阱区41与第二N型重掺杂区47耦接第二接脚46。
在正静电放电电压施加在第一接脚45，且第二接脚46接地时，静电放电电流从第一接脚45通过第一P型重掺杂区43、N型阱区42、N型轻掺杂阱区41、P型轻掺杂结构40、第一N型重掺杂区44、导电线W、第二P型重掺杂区48、P型轻掺杂结构40、N型轻掺杂阱区41、N型阱区42与第二N型重掺杂区47流向第二接脚46。当正静电放电电压施加在第二接脚46，且第一接脚45接地时，静电放电电流从第二接脚46通过第一P型重掺杂区43、N型阱区42、N型轻掺杂阱区41、P型轻掺杂结构40、第一N型重掺杂区44、导电线W、第二P型重掺杂区48、P型轻掺杂结构40、N型轻掺杂阱区41、N型阱区42与第二N型重掺杂区47。
图9为本发明的瞬时电压抑制装置的第六实施例的结构剖视图。请参阅图9，第六实施例与第一实施例差别在于第六实施例形成两个静电放电结构S与两个P型轻掺杂结构40。此外，静电放电结构S的第一N型重掺杂区44与第二P型重掺杂区48及P型轻掺杂结构40通过一导电线W互相耦接。静电放电结构S的其中一个的第一P型重掺杂区43、N型轻掺杂阱区41与第二N型重掺杂区47耦接第一接脚45，静电放电结构S的其中一个的第一P型重掺杂区43、N型轻掺杂阱区41与第二N型重掺杂区47耦接第二接脚46。
在正静电放电电压施加在第一接脚45，且第二接脚46接地时，静电放电电流从第一接脚45通过第一P型重掺杂区43、N型阱区42、N型轻掺杂阱区41、P型轻掺杂结构40、第一N型重掺杂区44、导电线W、第二P型重掺杂区48、P型轻掺杂结构40、N型轻掺杂阱区41、N型阱区42与第二N型重掺杂区47流向第二接脚46。当正静电放电电压施加在第二接脚46，且第一接脚45接地时，静电放电电流从第二接脚46通过第一P型重掺杂区43、N型阱区42、N型轻掺杂阱区41、P型轻掺杂结构40、第一N型重掺杂区44、导电线W、第二P型重掺杂区48、P型轻掺杂结构40、N型轻掺杂阱区41、N型阱区42与第二N型重掺杂区47。
图10为本发明的瞬时电压抑制装置的第七实施例的结构剖视图。请参阅图10，以下介绍第七实施例。第七实施例与第一实施例差别在于P型轻掺杂结构40。在第七实施例中，P型轻掺杂结构40为P型轻掺杂磊晶层，P型轻掺杂磊晶层设于一N型轻掺杂基板51上，其余特征已公开于第一实施例中，于此不再赘述。
图7中的P型阱区50亦可应用在图8、图9与图10的架构上。当P型阱区50应用在图8、图9与图10的架构上时，P型阱区50设于每一P型轻掺杂结构40中。此外，P型阱区50的掺杂浓度高于P型轻掺杂结构40的掺杂浓度，且第一N型重掺杂区44与第二P型重掺杂区48设于P型阱区50中。
根据上述实施例，瞬时电压抑制装置形成N型阱区于N型轻掺杂阱区与第一P型重掺杂区之间，进而增加握持电压，并具有低电容量。
以上所述仅为本发明一优选实施例而已，并非用来限定本发明实施的范围，故举凡依本发权利要求书所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的保护范围内。

Claims (10)

1.一种瞬时电压抑制装置，其特征在于，包括：
至少一个P型轻掺杂结构；以及
至少一个静电放电结构，设于所述至少一个P型轻掺杂结构中，其中所述至少一个静电放电结构包括：
一N型轻掺杂阱区，设于所述至少一个P型轻掺杂结构中；
一N型阱区，设于所述N型轻掺杂阱区中，其中所述N型轻掺杂阱区的掺杂浓度小于所述N型阱区的掺杂浓度；
一第一P型重掺杂区，设于所述N型阱区中；以及
一第一N型重掺杂区，设于所述至少一个P型轻掺杂结构中。
2.如权利要求1所述的瞬时电压抑制装置，其特征在于，所述第一P型重掺杂区与所述N型轻掺杂阱区耦接一第一接脚，所述第一N型重掺杂区与所述至少一个P型轻掺杂结构耦接一第二接脚。
3.如权利要求2所述的瞬时电压抑制装置，其特征在于，所述至少一个静电放电结构还包括：
一第二N型重掺杂区，设于所述N型轻掺杂阱区中，其中所述第一P型重掺杂区位于所述第二N型重掺杂区与所述第一N型重掺杂区之间，所述N型轻掺杂阱区通过所述第二N型重掺杂区耦接所述第一接脚；以及
一第二P型重掺杂区，设于所述至少一个P型轻掺杂结构中，其中所述至少一个P型轻掺杂结构通过所述第二P型重掺杂区耦接所述第二接脚。
4.如权利要求3所述的瞬时电压抑制装置，其特征在于，所述至少一个静电放电结构还包括一第三N型重掺杂区，其设于所述N型轻掺杂阱区中，并位于所述第一P型重掺杂区与所述第一N型重掺杂区之间，其中所述第三N型重掺杂区为电性浮接。
5.如权利要求4所述的瞬时电压抑制装置，其特征在于，所述至少一个静电放电结构还包括一P型阱区，其设于所述至少一个P型轻掺杂结构中，其中所述P型阱区的掺杂浓度大于所述至少一个P型轻掺杂结构的掺杂浓度，所述第一N型重掺杂区与所述第二P型重掺杂区设于所述P型阱区中，所述至少一个P型轻掺杂结构通过所述第二P型重掺杂区与所述P型阱区耦接所述第二接脚。
6.如权利要求3所述的瞬时电压抑制装置，其特征在于，所述第二N型重掺杂区环绕所述N型阱区与所述第一P型重掺杂区。
7.如权利要求1所述的瞬时电压抑制装置，其特征在于，所述至少一个静电放电结构还包括两个静电放电结构，所述两个静电放电结构的所述第一N型重掺杂区通过一导电线互相耦接，所述两个静电放电结构的其中一个的所述第一P型重掺杂区与所述N型轻掺杂阱区耦接一第一接脚，所述两个静电放电结构的另一个的所述第一P型重掺杂区与所述N型轻掺杂阱区耦接一第二接脚。
8.如权利要求1所述的瞬时电压抑制装置，其特征在于，所述至少一个静电放电结构还包括两个静电放电结构，所述至少一个P型轻掺杂结构包括两个P型轻掺杂结构，所述两个静电放电结构的所述第一N型重掺杂区与所述两个P型轻掺杂结构通过一导电线互相耦接，所述两个静电放电结构的其中一个的所述第一P型重掺杂区与所述N型轻掺杂阱区耦接一第一接脚，所述两个静电放电结构的另一个的所述第一P型重掺杂区与所述N型轻掺杂阱区耦接一第二接脚。
9.如权利要求1所述的瞬时电压抑制装置，其特征在于，所述至少一个P型轻掺杂结构为P型轻掺杂基板。
10.如权利要求1所述的瞬时电压抑制装置，其特征在于，所述至少一个P型轻掺杂结构为P型轻掺杂磊晶层，所述P型轻掺杂磊晶层设于一N型轻掺杂基板上。
CN202210907230.0A 2022-06-27 2022-07-29 瞬时电压抑制装置 Pending CN115312514A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/849,824 2022-06-27
US17/849,824 US11978809B2 (en) 2022-06-27 2022-06-27 Transient voltage suppression device

Publications (1)

Publication Number Publication Date
CN115312514A true CN115312514A (zh) 2022-11-08

Family

ID=83858382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210907230.0A Pending CN115312514A (zh) 2022-06-27 2022-07-29 瞬时电压抑制装置

Country Status (3)

Country Link
US (1) US11978809B2 (zh)
CN (1) CN115312514A (zh)
TW (1) TWI807931B (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959820A (en) 1998-04-23 1999-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Cascode LVTSCR and ESD protection circuit
TW457689B (en) 2000-01-11 2001-10-01 Winbond Electronics Corp High current ESD protection circuit
US7781826B2 (en) * 2006-11-16 2010-08-24 Alpha & Omega Semiconductor, Ltd. Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
US7554839B2 (en) 2006-09-30 2009-06-30 Alpha & Omega Semiconductor, Ltd. Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
TWI357070B (en) 2006-12-29 2012-01-21 Hon Hai Prec Ind Co Ltd Optical disk drive
TW200905860A (en) 2007-07-31 2009-02-01 Amazing Microelectroing Corp Symmetric type bi-directional silicon control rectifier
US7773356B2 (en) 2008-03-19 2010-08-10 Fairchild Korea Semiconductor Ltd Stacked SCR with high holding voltage
US7786507B2 (en) 2009-01-06 2010-08-31 Texas Instruments Incorporated Symmetrical bi-directional semiconductor ESD protection device
US8350355B2 (en) 2010-03-01 2013-01-08 Infineon Technologies Ag Electrostatic discharge devices
US8872223B2 (en) 2012-02-08 2014-10-28 Robert Newton Rountree Programmable SCR for ESD protection
CN106298764B (zh) 2015-05-19 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件和电子装置
TWI584382B (zh) * 2016-02-01 2017-05-21 力祥半導體股份有限公司 暫態電壓抑制器之二極體元件及其製造方法
TWI601287B (zh) * 2016-12-21 2017-10-01 新唐科技股份有限公司 瞬間電壓抑制二極體裝置及其製造方法
US10141300B1 (en) 2017-10-19 2018-11-27 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor
TWI724256B (zh) * 2017-11-24 2021-04-11 源芯半導體股份有限公司 暫態電壓抑制器
DE102018213633B4 (de) * 2018-08-13 2024-08-29 Infineon Technologies Ag Halbleitervorrichtung
US10930637B2 (en) * 2018-09-06 2021-02-23 Amazing Microelectronic Corp. Transient voltage suppressor
US10825805B2 (en) * 2018-10-26 2020-11-03 Alpha & Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor including a punch-through silicon controlled rectifier as low-side steering diode
TWI765166B (zh) * 2019-07-16 2022-05-21 源芯半導體股份有限公司 暫態電壓抑制元件
US11652097B2 (en) 2020-11-30 2023-05-16 Amazing Microelectronic Corp. Transient voltage suppression device

Also Published As

Publication number Publication date
US11978809B2 (en) 2024-05-07
TWI807931B (zh) 2023-07-01
TW202401736A (zh) 2024-01-01
US20230420576A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
US10354990B2 (en) Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US9461031B1 (en) Latch-up free vertical TVS diode array structure using trench isolation
US7880223B2 (en) Latch-up free vertical TVS diode array structure using trench isolation
US7554839B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US6353247B1 (en) High voltage electrostatic discharge protection circuit
US6690066B1 (en) Minimization and linearization of ESD parasitic capacitance in integrated circuits
US8513737B2 (en) ESD protection element
US20030075726A1 (en) Method of forming a substrate-triggered scr device in cmos technology
US9704850B2 (en) Electrostatic discharge protection device comprising a silicon controlled rectifier
US6777721B1 (en) SCR device for ESD protection
US7755143B2 (en) Semiconductor device
US8030683B2 (en) Protection circuit
US7067887B2 (en) High voltage device and high voltage device for electrostatic discharge protection circuit
US9111752B1 (en) Electrostatic discharge protection device
US10559560B2 (en) Semiconductor electrostatic discharge protection device
US20050179087A1 (en) LDMOS transistor with improved ESD protection
US9633992B1 (en) Electrostatic discharge protection device
US10431578B2 (en) Electrostatic discharge (ESD) protection device and method for operating an ESD protection device
CN115312514A (zh) 瞬时电压抑制装置
KR100927808B1 (ko) 폴리실리콘 유계 스냅백 장치
CN112271177A (zh) 垂直式静电放电保护装置
KR20070092637A (ko) 반도체 장치
US20020060345A1 (en) Esd protection circuit triggered by low voltage
CN116013923A (zh) 静电放电保护装置
CN115148786A (zh) 一种ggnmos器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination