CN115312407A - 半导体模块封装方法及半导体模块 - Google Patents

半导体模块封装方法及半导体模块 Download PDF

Info

Publication number
CN115312407A
CN115312407A CN202110490751.6A CN202110490751A CN115312407A CN 115312407 A CN115312407 A CN 115312407A CN 202110490751 A CN202110490751 A CN 202110490751A CN 115312407 A CN115312407 A CN 115312407A
Authority
CN
China
Prior art keywords
metal layer
conductive metal
ceramic substrate
sided copper
clad ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110490751.6A
Other languages
English (en)
Inventor
戚云越
杨洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Huajing Microelectronics Co Ltd
Original Assignee
Wuxi China Resources Huajing Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Huajing Microelectronics Co Ltd filed Critical Wuxi China Resources Huajing Microelectronics Co Ltd
Priority to CN202110490751.6A priority Critical patent/CN115312407A/zh
Publication of CN115312407A publication Critical patent/CN115312407A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本申请提供一种半导体模块封装方法及半导体模块。该半导体模块封装方法包括：将芯片贴装于双面覆铜陶瓷基板上，芯片的背面朝向第一导电金属层，且芯片的背面通过第一导电金属层与第二导电金属层电连接；将单面覆铜陶瓷基板的第三导电金属层朝向芯片的正面贴装于双面覆铜陶瓷基板和芯片上，芯片的正面依次通过第三导电金属层、第一导电金属层与第二导电金属层电连接；通过包封层对芯片、第一导电金属层以及第三导电金属层进行塑封形成包括一个或多个半导体模块的半导体封装结构。该半导体模块通过该半导体模块封装方法制得。本申请通过设置双面覆铜陶瓷基板和单面覆铜陶瓷基板实现芯片的双面散热；且能够降低了封装电阻和电感。

Description

半导体模块封装方法及半导体模块
技术领域
本申请涉及一种半导体技术领域，尤其涉及一种半导体模块封装方法及半导体模块。
背景技术
QFN封装(英文全称：Quad Flat No-leads Package，方形扁平无引脚封装)是目前芯片封装的一个主流封装外形之一，但是对高压功率器件芯片来讲，在QFN8mm×8mm这种大面积的贴片封装上实现封装的结构，存在产品散热和HTRB可靠性考核的问题。
具体地，高压功率器件在HTRB(英文全称：High Temperature Gate Bias，高温栅偏试验)可靠性考核中会产生较高的结温，现有封装的散热能力有限(热阻较大)，在HTRB考核过程中产生的漏电持续上升以致器件失效。
因此，如果提高产品的散热能力，解决HTRB可靠性问题是本技术领域亟待解决的问题。
发明内容
本申请的一个方面提供半导体模块封装方法，其包括：
S1：提供一双面覆铜陶瓷基板，所述双面覆铜陶瓷基板相对的两侧分别设置有图形化且电连接的第一导电金属层和第二导电金属层；将芯片贴装于所述双面覆铜陶瓷基板的第一导电金属层上，所述芯片的背面朝向所述第一导电金属层，且所述芯片的背面通过所述第一导电金属层与所述第二导电金属层电连接；
S2：提供单面覆铜陶瓷基板，所述单面覆铜陶瓷基板的一侧设置有图形化的第三导电金属层；将所述单面覆铜陶瓷基板的第三导电金属层朝向所述芯片的正面贴装于所述双面覆铜陶瓷基板和所述芯片的正面上，所述芯片的正面依次通过所述第三导电金属层、所述第一导电金属层与所述第二导电金属层电连接；
S3：通过包封层填充于所述双面覆铜陶瓷基板与单面覆铜陶瓷基板之间，对所述芯片、所述第一导电金属层以及所述第三导电金属层进行塑封形成半导体封装结构，所述半导体封装结构中包括一个或多个半导体模块。
可选的，在步骤S1中包括：通过在所述双面覆铜陶瓷基板的第一导电金属层上形成第一金属连接层，以将所述芯片通过所述第一金属连接层固定于所述第一导电金属层上；和/或，
在步骤S2中包括：通过在所述双面覆铜陶瓷基板的第一导电金属层以及所述芯片的正面上形成第二金属连接层，以将所述单面覆铜陶瓷基板的第三导电金属层朝向所述芯片的正面固定于所述双面覆铜陶瓷基板上和所述芯片的正面。
可选的，在步骤S3之后，还包括：对所述半导体封装结构进行切割，得到单独的一个或多个半导体模块；
在步骤S1中，所述双面覆铜陶瓷基板朝向所述芯片的一侧上设有第一切割槽。
可选的，在步骤S2中，所提供的单面覆铜陶瓷基板的数量为一个，所述单面覆铜陶瓷基板上设有第二切割槽。
可选的，在步骤S2中，所提供的单面覆铜陶瓷基板的数量对应于所述半导体模块的数量，相邻的两个所述单面覆铜陶瓷基板之间设置有间隙；
在步骤S3中，所述包封层还塑封所述间隙。
本申请的第二个方面提供一种半导体模块，其包括：
相对设置的双面覆铜陶瓷基板和单面覆铜陶瓷基板，所述双面覆铜陶瓷基板相对的两侧分别设置有图形化且电连接的第一导电金属层和第二导电金属层；所述单面覆铜陶瓷基板的一侧设置有图形化的第三导电金属层；
芯片，位于所述双面覆铜陶瓷基板和单面覆铜陶瓷基板之间，所述芯片包括相对设置的正面和背面，所述芯片的正面朝向所述单面覆铜陶瓷基板的第三导电金属层，所述芯片的正面依次通过所述第三导电金属层、所述第一导电金属层与所述第二导电金属层电连接；所述芯片的背面朝向所述第一导电金属层，且所述芯片的背面通过所述第一导电金属层与所述第二导电金属层电连接；
所述包封层位于所述双面覆铜陶瓷基板与单面覆铜陶瓷基板之间，包封于所述芯片、所述第一导电金属层以及所述第三导电金属层的外侧。
可选的，所述半导体模块还包括：
第一金属连接层，所述第一金属连接层位于所述双面覆铜陶瓷基板的第一导电金属层与所述芯片的背面之间，用于将所述芯片固定于所述第一导电金属层上；和/或，
第二金属连接层，所述第二金属连接层位于所述双面覆铜陶瓷基板的第一导电金属层上和所述单面覆铜陶瓷基板的第三导电金属层之间、以及所述芯片的正面和所述单面覆铜陶瓷基板的第三导电金属层之间，用于将所述单面覆铜陶瓷基板固定于所述双面覆铜陶瓷基板上和所述芯片的正面。
可选的，所述半导体模块还包括在外部金属连接层，所述外部金属连接层位于所述双面覆铜陶瓷基板的所述第二导电金属层上。
可选的，所所述双面覆铜陶瓷基板的第一导电金属层包括与所述芯片对应设置的第一主体和与所述第一主体隔离设置的第一引脚部，所述第一主体与所述芯片的背面电连接，所述第一引脚部位于所述第一主体的一侧，且靠近所述双面覆铜陶瓷基板的边缘设置；
所述双面覆铜陶瓷基板的第二导电金属层包括与所述第一主体对应设置的第二主体和与所述第一引脚部对应设置的第二引脚部，所述第二引脚部位于所述第二主体的一侧，且靠近所述双面覆铜陶瓷基板的边缘设置；
其中，所述第二导电金属层的第二主体与所述第一导电金属层的第一主体电连接，所述第二导电金属层的第二引脚部与所述第一导电金属层的第一引脚部电连接。
可选的，所述单面覆铜陶瓷基板的第三导电金属层包括与所述第一引脚部对应设置的第三引脚部，且所述第三引脚部靠近所述单面覆铜陶瓷基板的边缘设置；
其中，所述第三引脚部与所述第二引脚部的长度相同；
所述单面覆铜陶瓷基板的第三导电金属层还包括支撑部，所述支撑部相对于所述第三引脚部设置于所述芯片的另一侧，且靠近所述单面覆铜陶瓷基板的边缘设置，所述支撑部远离所述单面覆铜陶瓷基板的一端抵接于所述双面覆铜陶瓷基板。
本申请实施例提供的上述半导体模块封装方法及半导体模块，通过双面覆铜陶瓷基板和单面覆铜陶瓷基板实现芯片的双面散热；且由于整体结构中无引线互连，能够避免了芯片的键合损伤和虚焊问题，降低了封装电阻和电感。
需要说明的是，由于陶瓷的散热系数和金属相近，因此本实施例的半导体模块能够通过设置在芯片正面的单面覆铜陶瓷基板实现芯片的正面的散热，通过设置在芯片的双面覆铜陶瓷基板芯片背面的散热，从而实现芯片的双面散热，其散热能力相比传统QFN封装产品大幅提高。
附图说明
图1是根据本申请的实施例1提出的半导体模块封装方法的流程图。
图2-图11是根据本申请的实施例1提出的中半导体模块封装方法的工艺流程图。
图12是根据本申请的实施例1提出的半导体模块的剖视结构示意图。
图13是根据本申请的实施例1提出的半导体模块的从双面覆铜陶瓷基板方向观察的结构示意图。
图14是根据本申请的实施例1提出的半导体模块的从单面覆铜陶瓷基板方向观察的结构示意图。
图15是根据本申请的实施例1提出的半导体模块的双面覆铜陶瓷基板的剖视结构示意图。
图16是根据本申请的实施例1提出的半导体模块的单面覆铜陶瓷基板的剖视结构示意图。
图17是根据本申请的实施例2提出的中半导体模块封装方法的工艺流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
如图1至图16所示，本申请提供一种半导体模块封装方法及半导体模块1。
图1是根据本申请一实例性实施例提出的半导体模块封装方法的流程图。
如图1所示，所述半导体模块封装方法包括下述步骤：
步骤100：提供一双面覆铜陶瓷基板，所述双面覆铜陶瓷基板相对的两侧分别设置有图形化且电连接的第一导电金属层和第二导电金属层；将芯片贴装于双面覆铜陶瓷基板的第一导电金属层上，所述芯片的背面朝向所述第一导电金属层，且所述芯片的背面通过所述第一导电金属层与所述第二导电金属层电连接；
步骤200：提供单面覆铜陶瓷基板，所述单面覆铜陶瓷基板的一侧设置有图形化的第三导电金属层；将所述单面覆铜陶瓷基板的第三导电金属层朝向所述芯片的正面贴装于所述双面覆铜陶瓷基板和所述芯片的正面上，所述芯片的正面依次通过所述第三导电金属层、所述第一导电金属层与所述第二导电金属层电连接；
步骤300：通过包封层填充于所述双面覆铜陶瓷基板与单面覆铜陶瓷基板之间，对所述芯片、所述第一导电金属层以及所述第三导电金属层进行塑封形成半导体封装结构，所述半导体封装结构中包括一个或多个半导体模块。
本实施例的半导体模块封装方法，通过双面覆铜陶瓷基板和单面覆铜陶瓷基板实现芯片的双面散热；且由于整体结构中无引线互连，能够避免了芯片的键合损伤和虚焊问题，降低了封装电阻和电感。
需要说明的是，由于陶瓷的散热系数和金属相近，因此本实施例的半导体模块能够通过设置在芯片正面的单面覆铜陶瓷基板实现芯片的正面的散热，通过设置在芯片的双面覆铜陶瓷基板芯片背面的散热，从而实现芯片的双面散热，其散热能力相比传统QFN封装产品大幅提高。
具体地，在步骤100中，具体地，如图2中双面覆铜陶瓷基板的剖视结构所示，双面覆铜陶瓷基板10包括依次叠设的第一导电金属层11、第一绝缘层12和第二导电金属层13，其中，第一导电金属层11和第二导电金属层13相对设置在第一绝缘层12的两侧。第一导电金属层11和第二导电金属层13均为图形化金属层。第一导电金属层11和第二导电金属层13通过穿设于第一绝缘层12中的导电柱14连接，以实现第一导电金属层11和第二导电金属层13的电连接。
第一导电金属层11包括与芯片20对应设置的第一主体111和与第一主体111隔离设置的第一引脚部112，第一主体111与芯片20的背面22电连接，第一引脚部112位于第一主体111的一侧，且靠近双面覆铜陶瓷基板10的边缘设置。第一主体111的数量对应于芯片20的数量设置，第一引脚部112的数量对应于芯片20的正面21需要引出的电气端部的数量设置。
第一主体111的设置方式可以是对应于芯片20的整个背面22，即第一主体111为一整块，且覆设于芯片20的整个背面22。但不限于此，第一主体111的设置方式也可以是对应于芯片20的部分背面22，即第一主体111覆设于芯片20的部分背面22；更进一步，也可以是多个第一主体111覆设于同一个芯片20的不同位置的部分背面22。
双面覆铜陶瓷基板10的第二导电金属层13包括与第一主体111对应设置的第二主体131和与第一引脚部112对应设置的第二引脚部132，第二引脚部132位于第二主体131的一侧，且靠近双面覆铜陶瓷基板10的边缘设置。
第二导电金属层13的第二主体131与第一导电金属层11的第一主体111电连接，第二导电金属层13的第二引脚部132与第一导电金属层11的第一引脚部112电连接。
第一导电金属层11和第二导电金属层13可采用相同的材料，如铜等金属材料；第一绝缘层12的材料为陶瓷材料。
在本实施例中，在后续步骤中，还包括：对所述半导体封装结构进行切割，得到单独的一个或多个半导体模块；而双面覆铜陶瓷基板10的陶瓷材质的绝缘层的硬度较高，因此在双面覆铜陶瓷基板10朝向芯片20的一侧上在待切割的位置C设置第一切割槽15，以便于切割工序的生产。
接续，将芯片20贴装于双面覆铜陶瓷基板10的第一导电金属层11上。进一步，可以通过在双面覆铜陶瓷基板10的第一导电金属层11上形成第一金属连接层30，以将芯片20通过第一金属连接层30固定于第一导电金属层11上。
如图3所示，可在双面覆铜陶瓷基板10的第一导电金属层11上形成第一金属连接层30。具体地，在第一导电金属层11的第一主体111形成第一金属连接层30。第一金属连接层30的材料可以为锡金属。
芯片20包括设有焊垫(图中未标示)的正面21、以及相对于正面21设置的背面22，背面22设有金属层(图中未标示)，从而待封装芯片20的正面21及背面22均有电气引出。芯片20的数量据设计要求可以调整。
如图4所示，芯片20的背面22朝向第一导电金属层11，通过第一金属连接层30固定于第一导电金属层11上。芯片20的背面22依次通过第一金属连接层30、第一导电金属层11与第二导电金属层13电连接，而实现芯片20的背面22的电气引出。即，芯片20的背面22依次通过第一金属连接层30、第一导电金属层11的第一主体111与第二导电金属层13的第二主体131电连接，而实现芯片20的背面22的电气引出。
在步骤200中，具体地，如图5和图6所示，单面覆铜陶瓷基板40包括叠设的第二绝缘层41和第三导电金属层42，其中，第三导电金属层42设置在第二绝缘层41的一侧。其中，图5是单面覆铜陶瓷基板的剖视结构示意图，图6是单面覆铜陶瓷基板的从第三导电金属层一侧观察的结构示意图。
第三导电金属层42为图形化金属层。第三导电金属层42包括与第一引脚部112对应设置的第三引脚部421，且第三引脚部421靠近单面覆铜陶瓷基板40的边缘设置。其中，第三引脚部421的长度L2与第二引脚部132的长度L1相同。这样，通过设置第三引脚部421与第二引脚部132的长度相同，能够在贴装单面覆铜陶瓷基板40起到对位作用。
第三导电金属层42还包括支撑部422，支撑部422相对于第三引脚部421设置于芯片20的另一侧，且靠近单面覆铜陶瓷基板40的边缘设置，支撑部422远离单面覆铜陶瓷基板40的一端抵接于双面覆铜陶瓷基板10。这样通过设置支撑部422，能够起到支撑单面覆铜陶瓷基板40的作用，使单面覆铜陶瓷基板40的边缘不会变形，从而使单面覆铜陶瓷基板40始终保持在同一平面。
第三导电金属层42还包括与芯片20的正面21的焊垫对应设置的引出部423，引出部423一端与芯片20的正面21连接，另一端与相应的第三引脚部421连接，且引出部423的高度h2小于第三引脚部421的高度h1，从而使单面覆铜陶瓷基板40整体保持平整性，以避引出部423在靠近芯片20边缘的位置与芯片20接触，造成短路失效。
在本实施例中，单面覆铜陶瓷基板40的数量对应于最终的半导体模块1的数量，相邻的两个单面覆铜陶瓷基板40之间设置有间隙50。
接续，将单面覆铜陶瓷基板40的第三导电金属层42朝向芯片20的正面21贴装于双面覆铜陶瓷基板10和芯片20的正面21上。进一步，可以通过在双面覆铜陶瓷基板10的第一导电金属层11以及芯片20的正面21上形成第二金属连接层60，以将单面覆铜陶瓷基板40的第三导电金属层42朝向芯片20的正面21固定于双面覆铜陶瓷基板10上和芯片20的正面21。
如图7所示，在双面覆铜陶瓷基板10的第一导电金属层11以及芯片20的正面21上形成第二金属连接层60。具体地，在第一导电金属层11的第一引脚部112以及芯片20的正面21上形成第二金属连接层60，且第一导电金属层11位于芯片20正面21的部分与位于第一导电金属层11的第一引脚部112的部分相互隔离。第二金属连接层60的材料可以为锡金属。
如图8所示，将单面覆铜陶瓷基板40的第三导电金属层42朝向芯片20的正面21贴装于双面覆铜陶瓷基板10和芯片20的正面21上。
芯片20的正面21依次通过第二金属连接层60、第三导电金属层42、第一导电金属层11与第二导电金属层13电连接，而实现芯片20的正面21的电气引出。即，芯片20的正面21依次通过第二金属连接层60(位于芯片20的正面21的部分)、第三导电金属层42的引出部423、第三导电金属层42的第三引脚部421、第二金属连接层60(位于第一导电金属层11的第一引脚部112的部分)、第一导电金属层11的第一引脚部112与第二导电金属层13的第二引脚部132电连接，而实现芯片20的正面21的电气引出。
在进入步骤300之前，还包括回流焊接工艺，以将第一金属连接层30和第二金属连接层60按照其特性进行一定温度回流焊接，使芯片20的正面21与单面镀铜陶瓷基板、背面22与双面镀铜陶瓷基板连接。
需要说明的是，在回流焊接工艺中，由于第三引脚部421与第二引脚部132的长度相同，可以利用第二金属连接层60融化的自对准性起到定位作用。另外，在回流焊接工艺中，通过第三导电金属层42的支撑部422、以及位于第三引脚部421和第一引脚部112之间的第二金属连接层60融化的自对准特性保持水平方向的对位；通过第三导电金属层42的支撑部422、以及引出部423和第三引脚部421的高度设置，可以回流焊接时垂直方向的平整度。
在步骤300中，如图9所示，通过包封层70填充于双面覆铜陶瓷基板10与单面覆铜陶瓷基板40之间，对芯片20、第一导电金属层11以及第三导电金属层42进行塑封形成半导体封装结构2，半导体封装结构2中包括一个或多个半导体模块。由于相邻的两个单面覆铜陶瓷基板40之间设置有间隙50，因此，包封层70还塑封间隙50。
包封层70可通过对环氧树脂化合物进行注塑成型(Injection molding)、压模成型(CompreS1ion molding)或转移成型(Transfer molding)的方式形成。
在步骤300之后，还包括步骤400：如图10所示，在双面覆铜陶瓷基板10的第二导电金属层13上刷上外部金属连接层80。半导体模块1通过外部金属连接层80实现和外部的电气连接，并通过外部金属连接层80进行下一步安装。
所形成的半导体封装结构2的剖视结构示意图如图11所示。
其中，外部金属连接层80的材料为锡，但不限于锡，也可以是镍金合金，或者其他金属。
在步骤400之后，还包括通过激光或机械切割方式将整个半导体封装结构2切割成多个半导体模块，该步骤的图示省略。
在其他实施例中，也可以不包括步骤400，通过在待安装半导体模块1的其他模块(如PBC板)的表面形成外部金属连接层80，而通过对位将半导体模块1安装上去。在此情况下，如果是多个半导体模块1一起封装，在完成步骤300后，直接通过激光或机械切割方式将整个封装结构切割成多个半导体模块1。
如图12至图16所示，是根据本申请的实施例提供的利用上述半导体模块封装方法得到的半导体模块1的结构示意图。半导体模块1包括：双面覆铜陶瓷基板10、单面覆铜陶瓷基板40、芯片20、包封层70、第一金属连接层30和第二金属连接层60。双面覆铜陶瓷基板10和单面覆铜陶瓷基板40相对设置。芯片20位于双面覆铜陶瓷基板10和单面覆铜陶瓷基板40之间，芯片20包括相对设置的正面21和背面22，芯片20的正面21设有焊垫(图中未标示)，芯片20的背面22设有金属层(图中未标示)，从而待封装芯片20的正面21及背面22均有电气引出。芯片20的数量据设计要求可以调整。
双面覆铜陶瓷基板10相对的两侧分别设置有图形化且电连接的第一导电金属层11和第二导电金属层13；单面覆铜陶瓷基板40的一侧设置有图形化的第三导电金属层42。
具体地，双面覆铜陶瓷基板10包括依次叠设的第一导电金属层11、第一绝缘层12和第二导电金属层13，其中，第一导电金属层11和第二导电金属层13相对设置在第一绝缘层12的两侧。第一导电金属层11和第二导电金属层13均为图形化金属层。第一导电金属层11和第二导电金属层13通过穿设于第一绝缘层12中的导电柱14连接，以实现第一导电金属层11和第二导电金属层13的电连接。
第一导电金属层11包括与芯片20对应设置的第一主体111和与第一主体111隔离设置的第一引脚部112，第一主体111与芯片20的背面22电连接，第一引脚部112位于第一主体111的一侧，且靠近双面覆铜陶瓷基板10的边缘设置。第一主体111的数量对应于芯片20的数量设置，第一引脚部112的数量对应于芯片20的正面21需要引出的电气端部的数量设置。
第一主体111的设置方式可以是对应于芯片20的整个背面22，即第一主体111为一整块，且覆设于芯片20的整个背面22。但不限于此，第一主体111的设置方式也可以是对应于芯片20的部分背面22，即第一主体111覆设于芯片20的部分背面22；更进一步，也可以是多个第一主体111覆设于同一个芯片20的不同位置的部分背面22。
双面覆铜陶瓷基板10的第二导电金属层13包括与第一主体111对应设置的第二主体131和与第一引脚部112对应设置的第二引脚部132，第二引脚部132位于第二主体131的一侧，且靠近双面覆铜陶瓷基板10的边缘设置。
第二导电金属层13的第二主体131与第一导电金属层11的第一主体111电连接，第二导电金属层13的第二引脚部132与第一导电金属层11的第一引脚部112电连接。
第一导电金属层11和第二导电金属层13可采用相同的材料，如铜等金属材料；第一绝缘层12的材料为陶瓷材料。
由于需要对所述半导体封装结构进行切割，才能得到单独的一个或多个半导体模块；而双面覆铜陶瓷基板10的陶瓷材质的绝缘层的硬度较高，因此在双面覆铜陶瓷基板10朝向芯片20的一侧上在待切割的位置设置第一切割槽15，以便于切割工序的生产。
单面覆铜陶瓷基板40包括叠设的第二绝缘层41和第三导电金属层42，其中，第三导电金属层42设置在第二绝缘层41的一侧。
第三导电金属层42为图形化金属层。第三导电金属层42包括与第一引脚部112对应设置的第三引脚部421，且第三引脚部421靠近单面覆铜陶瓷基板40的边缘设置。其中，第三引脚部421的长度L2与第二引脚部132的长度L1，第二引脚部132的长度L1请复参阅图3，第三引脚部421的长度L2请复参阅图6。这样，通过设置第三引脚部421与第二引脚部132的长度相同，能够在贴装单面覆铜陶瓷基板40起到对位作用。
第三导电金属层42还包括支撑部422，支撑部422相对于第三引脚部421设置于芯片20的另一侧，且靠近单面覆铜陶瓷基板40的边缘设置，支撑部422远离单面覆铜陶瓷基板40的一端抵接于双面覆铜陶瓷基板10。这样通过设置支撑部422，能够起到支撑单面覆铜陶瓷基板40的作用，使单面覆铜陶瓷基板40的边缘不会变形，从而使单面覆铜陶瓷基板40始终保持在同一平面。
第三导电金属层42还包括与芯片20的正面21的焊垫对应设置的引出部423，引出部423一端与芯片20的正面21连接，另一端与相应的第三引脚部421连接，且引出部423的高度h2小于第三引脚部421的高度h1，从而使单面覆铜陶瓷基板40整体保持平整性，以避引出部423在靠近芯片20边缘的位置与芯片20接触，造成短路失效。
在本实施例中，单面覆铜陶瓷基板40的数量对应于最终的半导体模块1的数量，在封装过程中，相邻的两个单面覆铜陶瓷基板40之间设置有间隙50。
第一金属连接层30位于双面覆铜陶瓷基板10的第一导电金属层11与芯片20的背面22之间，用于将芯片20固定于第一导电金属层11上。
第二金属连接层60位于双面覆铜陶瓷基板10的第一导电金属层11上和单面覆铜陶瓷基板40的第三导电金属层42之间、以及芯片20的正面21和单面覆铜陶瓷基板40的第三导电金属层42之间，用于将单面覆铜陶瓷基板40固定于双面覆铜陶瓷基板10上和芯片20的正面21。第一导电金属层11位于芯片20的正面21的部分与位于第一导电金属层11的第一引脚部112的部分相互隔离。
第一金属连接层30与第二金属连接层60的材料可以均为锡金属。
芯片20的正面21朝向单面覆铜陶瓷基板40的第三导电金属层42，芯片20的正面21依次通过第三导电金属层42、第一导电金属层11与第二导电金属层13电连接。即，芯片20的正面21依次通过第二金属连接层60(位于芯片20的正面21的部分)、第三导电金属层42、第二金属连接层60(位于第一导电金属层11的第一引脚部112的部分)、第一导电金属层11与第二导电金属层13电连接，而实现芯片20正面21的电气引出。即，芯片20的正面21依次通过第二金属连接层60(位于芯片20的正面21的部分)、第三导电金属层42的引出部423、第三导电金属层42的第三引脚部421、第二金属连接层60(位于第一导电金属层11的第一引脚部112的部分)、第一导电金属层11的第一引脚部112与第二导电金属层13的第二引脚部132电连接，而实现芯片20的正面21的电气引出。
芯片20的背面22朝向第一导电金属层11，且芯片20的背面22通过第一导电金属层11与第二导电金属层13电连接。芯片20的背面22依次通过第一金属连接层30、第一导电金属层11与第二导电金属层13电连接，而实现芯片20的背面22的电气引出。即，芯片20的背面22依次通过第一金属连接层30、第一导电金属层11的第一主体111与第二导电金属层13的第二主体131电连接，而实现芯片20背面22的电气引出。
请复参阅图12，包封层70位于双面覆铜陶瓷基板10与单面覆铜陶瓷基板40之间，包封于芯片20、第一导电金属层11以及第三导电金属层42的外侧。而且，如上文中提及，如图9中所示，在封装过程中，由于相邻的两个单面覆铜陶瓷基板40之间设置有间隙50，因此，包封层70还位于间隙50内，即包封层70还包封于单面覆铜陶瓷基板40的侧部的周缘。
包封层70可通过对环氧树脂化合物进行注塑成型(Injection molding)、压模成型(CompreS1ion molding)或转移成型(Transfer molding)的方式形成。
在本实施例中，半导体模块1还包括在外部金属连接层80，外部金属连接层80位于双面覆铜陶瓷基板10的第二导电金属层13上。半导体模块1通过外部金属连接层80实现和外部的电气连接，并通过外部金属连接层80进行下一步安装。但不限于此，也可以不包括外部金属连接层80，可以通过在待安装半导体模块1的其他模块(如PBC板)的表面形成外部金属连接层80，而通过对位将半导体模块1安装上去。
本实施例中的半导体模块1，通过双面覆铜陶瓷基板10和单面覆铜陶瓷基板40实现芯片20的双面散热；且由于整体结构中无引线互连，能够避免了芯片20的键合损伤和虚焊问题，降低了封装电阻和电感。
需要说明的是，由于陶瓷的散热系数和金属相近，因此本实施例的半导体模块1能够通过设置在芯片20的正面21的单面覆铜陶瓷基板40实现芯片20的正面21的散热，通过设置在芯片20的双面覆铜陶瓷基板10芯片20的背面22的散热，从而实现芯片20的双面散热，其散热能力相比传统QFN封装产品大幅提高。
实施例2
本实施例的半导体模块1的封装方法的整体工艺步骤基本和实施例1中的结构相同，其不同的之处在于，在步骤200中，图17所示，单面覆铜陶瓷基板40的数量为一个，单面覆铜陶瓷基板40的尺寸对应于双面覆铜陶瓷基板10的尺寸；在单面覆铜陶瓷基板40朝向芯片20的一侧的待切割的位置上设置第二切割槽43。
如实施例1中所述，由于在后续步骤中，还包括：对所述半导体封装结构进行切割，得到单独的一个或多个半导体模块；而单面覆铜陶瓷基板40的陶瓷材质的绝缘层的硬度较高，在单面覆铜陶瓷基板40朝向芯片20的一侧的待切割的位置上设置第二切割槽43，即，单面覆铜陶瓷基板40设置有第三导电金属层42的一侧上设置第二切割槽43，以便于切割工序的生产。
但不限于此，在其他实施例中，也可以是在单面覆铜陶瓷基板40背向芯片20的一侧的待切割的位置上设置第二切割槽，同样也可以起到便于切割的作用。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种半导体模块封装方法，其特征在于，其包括：
S1：提供一双面覆铜陶瓷基板，所述双面覆铜陶瓷基板相对的两侧分别设置有图形化且电连接的第一导电金属层和第二导电金属层；将芯片贴装于双面覆铜陶瓷基板的第一导电金属层上，所述芯片的背面朝向所述第一导电金属层，且所述芯片的背面通过所述第一导电金属层与所述第二导电金属层电连接；
S2：提供单面覆铜陶瓷基板，所述单面覆铜陶瓷基板的一侧设置有图形化的第三导电金属层；将所述单面覆铜陶瓷基板的第三导电金属层朝向所述芯片的正面贴装于所述双面覆铜陶瓷基板和所述芯片的正面上，所述芯片的正面依次通过所述第三导电金属层、所述第一导电金属层与所述第二导电金属层电连接；
S3：通过包封层填充于所述双面覆铜陶瓷基板与单面覆铜陶瓷基板之间，对所述芯片、所述第一导电金属层以及所述第三导电金属层进行塑封形成半导体封装结构，所述半导体封装结构中包括一个或多个半导体模块。
2.如权利要求1所述的半导体模块封装方法，其特征在于，
在步骤S1中包括：通过在所述双面覆铜陶瓷基板的第一导电金属层上形成第一金属连接层，以将所述芯片通过所述第一金属连接层固定于所述第一导电金属层上；和/或，
在步骤S2中包括：通过在所述双面覆铜陶瓷基板的第一导电金属层以及所述芯片的正面上形成第二金属连接层，以将所述单面覆铜陶瓷基板的第三导电金属层朝向所述芯片的正面固定于所述双面覆铜陶瓷基板上和所述芯片的正面。
3.如权利要求1所述的半导体模块封装方法，其特征在于，在步骤S3之后，还包括：对所述半导体封装结构进行切割，得到单独的一个或多个半导体模块；
在步骤S1中，所述双面覆铜陶瓷基板朝向所述芯片的一侧上设有第一切割槽。
4.如权利要求3所述的半导体模块封装方法，其特征在于，
在步骤S2中，所提供的单面覆铜陶瓷基板的数量为一个，所述单面覆铜陶瓷基板上设有第二切割槽。
5.如权利要求3所述的半导体模块封装方法，其特征在于，
在步骤S2中，所提供的单面覆铜陶瓷基板的数量对应于所述半导体模块的数量，相邻的两个所述单面覆铜陶瓷基板之间设置有间隙；
在步骤S3中，所述包封层还塑封所述间隙。
6.一种半导体模块，其特征在于，其包括：
相对设置的双面覆铜陶瓷基板和单面覆铜陶瓷基板，所述双面覆铜陶瓷基板相对的两侧分别设置有图形化且电连接的第一导电金属层和第二导电金属层；所述单面覆铜陶瓷基板的一侧设置有图形化的第三导电金属层；
芯片，位于所述双面覆铜陶瓷基板和单面覆铜陶瓷基板之间，所述芯片包括相对设置的正面和背面，所述芯片的正面朝向所述单面覆铜陶瓷基板的第三导电金属层，所述芯片的正面依次通过所述第三导电金属层、所述第一导电金属层与所述第二导电金属层电连接；所述芯片的背面朝向所述第一导电金属层，且所述芯片的背面通过所述第一导电金属层与所述第二导电金属层电连接；
包封层，所述包封层位于所述双面覆铜陶瓷基板与单面覆铜陶瓷基板之间，包封于所述芯片、所述第一导电金属层以及所述第三导电金属层的外侧。
7.如权利要求6所述的半导体模块，其特征在于，所述半导体模块还包括：
第一金属连接层，所述第一金属连接层位于所述双面覆铜陶瓷基板的第一导电金属层与所述芯片的背面之间，用于将所述芯片固定于所述第一导电金属层上；和/或，
第二金属连接层，所述第二金属连接层位于所述双面覆铜陶瓷基板的第一导电金属层上和所述单面覆铜陶瓷基板的第三导电金属层之间、以及所述芯片的正面和所述单面覆铜陶瓷基板的第三导电金属层之间，用于将所述单面覆铜陶瓷基板固定于所述双面覆铜陶瓷基板上和所述芯片的正面。
8.如权利要求6所述的半导体模块，其特征在于，
所述半导体模块还包括在外部金属连接层，所述外部金属连接层位于所述双面覆铜陶瓷基板的所述第二导电金属层上。
9.如权利要求6所述的半导体模块，其特征在于，
所述双面覆铜陶瓷基板的第一导电金属层包括与所述芯片对应设置的第一主体和与所述第一主体隔离设置的第一引脚部，所述第一主体与所述芯片的背面电连接，所述第一引脚部位于所述第一主体的一侧，且靠近所述双面覆铜陶瓷基板的边缘设置；
所述双面覆铜陶瓷基板的第二导电金属层包括与所述第一主体对应设置的第二主体和与所述第一引脚部对应设置的第二引脚部，所述第二引脚部位于所述第二主体的一侧，且靠近所述双面覆铜陶瓷基板的边缘设置；
其中，所述第二导电金属层的第二主体与所述第一导电金属层的第一主体电连接，所述第二导电金属层的第二引脚部与所述第一导电金属层的第一引脚部电连接。
10.如权利要求9所述的半导体模块，其特征在于，所述单面覆铜陶瓷基板的第三导电金属层包括与所述第一引脚部对应设置的第三引脚部，且所述第三引脚部靠近所述单面覆铜陶瓷基板的边缘设置；
其中，所述第三引脚部与所述第二引脚部的长度相同；
所述单面覆铜陶瓷基板的第三导电金属层还包括支撑部，所述支撑部相对于所述第三引脚部设置于所述芯片的另一侧，且靠近所述单面覆铜陶瓷基板的边缘设置，所述支撑部远离所述单面覆铜陶瓷基板的一端抵接于所述双面覆铜陶瓷基板。
CN202110490751.6A 2021-05-06 2021-05-06 半导体模块封装方法及半导体模块 Pending CN115312407A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110490751.6A CN115312407A (zh) 2021-05-06 2021-05-06 半导体模块封装方法及半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110490751.6A CN115312407A (zh) 2021-05-06 2021-05-06 半导体模块封装方法及半导体模块

Publications (1)

Publication Number Publication Date
CN115312407A true CN115312407A (zh) 2022-11-08

Family

ID=83853391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110490751.6A Pending CN115312407A (zh) 2021-05-06 2021-05-06 半导体模块封装方法及半导体模块

Country Status (1)

Country Link
CN (1) CN115312407A (zh)

Similar Documents

Publication Publication Date Title
US6506625B1 (en) Semiconductor package having stacked dice and leadframes and method of fabrication
CN101378051B (zh) 半导体器件及其制造方法
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US6956741B2 (en) Semiconductor package with heat sink
US9159588B2 (en) Packaged leadless semiconductor device
CN100576524C (zh) 引线框架、半导体封装及其制造方法
US9263375B2 (en) System, method and apparatus for leadless surface mounted semiconductor package
US4835120A (en) Method of making a multilayer molded plastic IC package
CN101165866B (zh) 一种集成电路封装体及其制造方法
US20030062541A1 (en) High-frequency chip packages
US6713317B2 (en) Semiconductor device and laminated leadframe package
KR20040008827A (ko) 듀얼 다이 패키지 제조 방법
US6955941B2 (en) Methods and apparatus for packaging semiconductor devices
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
US9466588B2 (en) Method and apparatus for multi-chip structure semiconductor package
US11830784B2 (en) Leadframe spacer for double-sided power module
WO2022021799A1 (zh) 半导体封装方法及半导体封装结构
GB2199988A (en) Multi-layer molded plastic ic package
CN100463152C (zh) 制造一种直接芯片连接装置及结构的方法
US20120025358A1 (en) Semiconductor element with semiconductor die and lead frames
JP2651427B2 (ja) 半導体装置の製造方法
CN115312407A (zh) 半导体模块封装方法及半导体模块
US20120326304A1 (en) Externally Wire Bondable Chip Scale Package in a System-in-Package Module
CN102024777A (zh) 半导体芯片封装结构及封装方法
CN101894811A (zh) 具有散热块外露的四面扁平封装结构、电子组装体与制程

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination