CN115295054B - 一种存储芯片的读取方法、装置、电子设备及存储介质 - Google Patents

Abstract

本申请涉及存储芯片技术领域，具体提供了一种存储芯片的读取方法、装置、电子设备及存储介质，待读取存储阵列包括至少四条连续设置的字线，该方法包括步骤：S1、以所述待读取存储阵列的中间字线为读取字线；S2、对所述读取字线上所有存储单元的数据进行读取操作；S3、将所述待读取存储阵列中尚未读取的且与所述读取字线的距离最大的字线设为新的读取字线，返回步骤S2，直至所述待读取存储阵列中的所有所述存储单元均完成读取操作；该方法能够有效地提高字线电压的建立速度和存储芯片的读取速度。

Description

一种存储芯片的读取方法、装置、电子设备及存储介质

技术领域

本申请涉及存储芯片技术领域，具体而言，涉及一种存储芯片的读取方法、装置、电子设备及存储介质。

背景技术

在存储芯片中，存储阵列由位线和字线组成，存储芯片通过地址寻址变化来实现字线和位线的变化来实现数据的获取。现有的存储芯片处于连续读模式时，需要建立与当前读取的字线相邻的字线的字线电压，由于存储芯片的读取速度与字线电压的建立速度正相关，而当前读取的字线上的字线电压会对相邻的字线的字线电压的建立起阻碍作用，因此存储芯片的读取速度慢。

针对上述问题，目前尚未有有效的技术解决方案。

发明内容

本申请的目的在于提供一种存储芯片的读取方法、装置、电子设备及存储介质，能够有效地提高字线电压的建立速度和存储芯片的读取速度。

第一方面，本申请提供了一种存储芯片的读取方法，待读取存储阵列包括至少四条连续设置的字线，上述存储芯片的读取方法包括以下步骤：

S1、以上述待读取存储阵列的中间字线为读取字线；

S2、对上述读取字线上所有存储单元的数据进行读取操作；

S3、将上述待读取存储阵列中尚未读取的且与上述读取字线的距离最大的字线设为新的读取字线，返回步骤S2，直至上述待读取存储阵列中的所有上述存储单元均完成读取操作。

本申请提供的一种存储芯片的读取方法，先以待读取存储阵列的中间字线为读取字线，在完成对当前读取字线上所有存储单元的数据的读取操作后，切换至待读取存储阵列中尚未读取且与当前读取字线的距离最大的字线以对该字线进行读取操作，由于在后续每次切换字线时至少间隔有中间字线，因此在后续每次切换字线时不会形成耦合电容，也即结束当前读取的读取字线的字线上的字线电压不会影响下一读取字线上的字线电压的建立，从而有效地提高字线电压的建立速度和存储芯片的读取速度。

可选地，若上述待读取存储阵列包括2n条上述字线，n≥2，则上述中间字线为第n条或第n+1条字线；若述待读取存储阵列包括2n+1条上述字线，n≥2，则上述中间字线为第n+1条字线。

可选地，上述待读取存储阵列包括顺序排列的第一字线、第二字线、第三字线、第四字线和第五字线，上述中间字线为第三字线，与上述中间字线的距离最大的字线为上述第一字线或上述第五字线。

可选地，上述待读取存储阵列包括顺序排列的第一字线、第二字线、第三字线和第四字线，上述中间字线为上述第三字线，上述待读取存储阵列的读取顺序为：上述第三字线、上述第一字线、上述第四字线、上述第二字线。

可选地，上述待读取存储阵列包括顺序排列的第一字线、第二字线、第三字线和第四字线，上述中间字线为上述第二字线，上述待读取存储阵列的读取顺序为：上述第二字线、上述第四字线、上述第一字线、上述第三字线。

可选地，上述存储芯片的读取方法用于读取存储区域的存储数据，上述存储区域包括多个上述待读取存储阵列，上述存储芯片的读取方法还包括步骤：

S4、切换至下一上述待读取存储阵列，返回步骤S1，直至上述存储区域内的所有待读取存储阵列均完成读取操作。

该技术方案能实现读取存储区域中的多个待读取存储阵列。

可选地，基于上述字线的地址差值的绝对值确认上述与上述读取字线的距离最大的字线。

第二方面，本申请还提供了一种存储芯片的读取装置，用于执行上述第一方面提供的存储芯片的读取方法，待读取存储阵列包括至少四条连续设置的字线，上述存储芯片的读取装置包括：

选择模块，用于以上述待读取存储阵列的中间字线为读取字线；

读取模块，用于对上述读取字线上所有存储单元进行读取操作；

读取字线重新确认模块，用于将上述待读取存储阵列中尚未读取的且与上述读取字线的距离最大的字线设为新的读取字线。

本申请提供的一种存储芯片的读取装置，先以待读取存储阵列的中间字线为读取字线，在完成对当前读取字线上所有存储单元的数据的读取操作后，切换至待读取存储阵列中尚未读取且与当前读取字线的距离最大的字线以对该字线进行读取操作，由于在后续每次切换字线时至少间隔有中间字线，因此在后续每次切换字线时不会形成耦合电容，也即结束当前读取的读取字线的字线上的字线电压不会影响下一读取字线上的字线电压的建立，从而有效地提高字线电压的建立速度和存储芯片的读取速度。

第三方面，本申请还提供了一种电子设备，包括处理器以及存储器，上述存储器存储有计算机可读取指令，当上述计算机可读取指令由上述处理器执行时，运行如上述第一方面提供的方法中的步骤。

第四方面，本申请还提供了一种存储介质，其上存储有计算机程序，上述计算机程序被处理器执行时运行如上述第一方面提供的方法中的步骤。

由上可知，本申请提供的一种存储芯片的读取方法、装置、电子设备及存储介质，先以待读取存储阵列的中间字线为读取字线，在完成对当前读取字线上所有存储单元的数据的读取操作后，切换至待读取存储阵列中尚未读取且与当前读取字线的距离最大的字线以对该字线进行读取操作，由于在后续每次切换字线时至少间隔有中间字线，因此在后续每次切换字线时不会形成耦合电容，也即结束当前读取的读取字线的字线上的字线电压不会影响下一读取字线上的字线电压的建立，从而有效地提高字线电压的建立速度和存储芯片的读取速度。

本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。

附图说明

图1为存储芯片处于连续读模式时，现有的字线切换方法的切换顺序图。

图2为本申请实施例提供的一种存储芯片的读取方法的流程图。

图3为本申请实施例一提供的一种存储芯片的读取方法的读取顺序图。

图4为本申请实施例二提供的一种存储芯片的读取方法的读取顺序图。

图5为本申请实施例提供的一种存储芯片的读取装置的结构示意图。

图6为本申请实施例提供的一种电子设备的结构示意图。

附图标记：1、选择模块；2、读取模块；3、读取字线重新确认模块；401、处理器；402、存储器；403、通信总线。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在存储芯片中，存储阵列由位线和字线组成，存储芯片通过地址寻址变化来实现字线和位线的变化。存储芯片处于连续读模式时，存储芯片基于对应的字线、位线配置电压读取一片连续区域的存储阵列中的数据，如图1所示，图1为存储芯片处于连续读模式时，现有的字线切换方法的切换顺序图，现有的字线切换方法按照字线的顺序进行字线切换（如图1中的WL0切换至WL1、WL1切换至WL2），在完成对当前读取的字线上的数据的读取操作后，需要结束施加在当前读取的字线上的字线电压并建立相邻的下一条字线的字线电压。由于进行切换的两条字线为相邻关系，因此在切换字线时两条字线之间会形成耦合电容，当前读取的字线相当于耦合电容的上极板，相邻的下一条字线相当于耦合电容的下极板，结束施加在当前读取的字线上的字线电压相当于上极板放电，建立相邻的下一条字线的字线电压相当于下极板充电，由于存储芯片的读取速度与字线电压的建立速度正相关，而上极板的放电会阻碍下极板的充电，因此该字线切换方法的字线电压的建立速度慢，从而导致存储芯片的读取速度慢。

第一方面，如图2-图3所示，本申请提供了一种存储芯片的读取方法，待读取存储阵列包括至少四条连续设置的字线，存储芯片的读取方法包括以下步骤：

S1、以待读取存储阵列的中间字线为读取字线；

S2、对读取字线上所有存储单元的数据进行读取操作；

S3、将待读取存储阵列中尚未读取的且与读取字线的距离最大的字线设为新的读取字线，返回步骤S2，直至待读取存储阵列中的所有存储单元均完成读取操作。

其中，待读取存储阵列为存储芯片中需要进行读取操作的存储阵列，待读取存储阵列包括至少四条连续设置的字线，每一字线均包括多个用于存储数据的存储单元。步骤S1根据字线的数量获取待读取存储阵列的中间字线，并以中间字线为读取字线。若上述待读取存储阵列包括2n条上述字线，n≥2，则上述中间字线为第n条或第n+1条字线；如字线的数量为4条，n为2，则中间字线为第二条或第三条字线；又例如字线的数量为6条，n为3，则中间字线为第三条或第四条字线。若述待读取存储阵列包括2n+1条上述字线，n≥2，则上述中间字线为第n+1条字线，例如字线的数量为5条，n为2，则中间字线为第三条字线；又例如字线的数量为7条，n为3，则中间字线为第四条字线。

步骤S2相当于对读取字线建立字线电压，以读取读取字线上所有存储单元的数据。步骤S3先获取待读取存储阵列中尚未读取的且与当前读取的字线的距离最大的字线，并将该字线设为新的读取字线，该步骤相当于结束施加在当前读取的字线上的字线电压，然后返回步骤S2以切换至新的读取字线并对新的读取字线上所有存储单元的数据进行读取操作，步骤S2和步骤S3重复执行至待读取存储阵列中的所有存储单元均完成读取操作。步骤S3获取待读取存储阵列中尚未读取的字线为现有技术，此处不再进行详细论述。由于多条字线按顺序排列在待读取存储阵列中，因此步骤S3可以基于字线的地址差值的绝对值来确认与读取字线的距离最大的字线，与当前读取的字线的地址差值的绝对值最大的字线即为与读取字线的距离最大的字线，例如待读取存储阵列包括顺序排列的第一字线、第二字线、第三字线和第四字线，第三字线为中间字线，若当前读取的字线（即读取字线）为第二字线且只有第三字线已被读取，则与当前读取的字线的地址差值的绝对值最大的字线为第四字线；若当前读取的字线（即读取字线）为第一字线且只有第三字线已被读取，则与当前读取的字线的地址差值的绝对值最大的字线为第四字线。

该实施例的工作原理为：由于现有的字线切换方法进行字线切换的两条字线为相邻关系，因此在切换字线时相邻的两条字线之间会形成耦合电容，而由于本申请在后续每次进行字线切换的两条字线之间至少间隔有中间字线，因此在字线切换时不相邻的两条字线之间不会形成耦合电容，因此结束当前读取的读取字线的字线上的字线电压不会影响下一读取字线上的字线电压的建立，且由于存储芯片的读取速度与读取字线的字线电压的建立速度正相关，因此相较于现有技术，该实施例能够有效地提高字线电压的建立速度和存储芯片的读取速度。

本申请提供的一种存储芯片的读取方法，先以待读取存储阵列的中间字线为读取字线，在完成对当前读取字线上所有存储单元的数据的读取操作后，切换至待读取存储阵列中尚未读取且与当前读取字线的距离最大的字线以对该字线进行读取操作，由于在后续每次切换字线时至少间隔有中间字线，因此在后续每次切换字线时不会形成耦合电容，也即结束当前读取的读取字线的字线上的字线电压不会影响下一读取字线上的字线电压的建立，从而有效地提高字线电压的建立速度和存储芯片的读取速度。

在一些实施例中，待读取存储阵列包括2n+1（n≥2）条连续设置且顺序排列的字线，中间字线为第n+1条字线，与中间位线的距离最大的位线为第一条或最后一条字线，因此该实施例在第一次进行字线切换（完成对中间字线上所有存储单元的数据的读取操作）时，可以切换至第一条字线，也可以切换至最后一条字线，即待读取存储阵列包括2n+1（n≥2）条字线时，第一次进行字线切换的切换方向为两个之一。例如，待读取存储阵列包括顺序排列的第一字线、第二字线、第三字线、第四字线和第五字线，中间字线为第三字线，与中间字线的距离最大的字线为第一字线或第五字线，待读取存储阵列的读取顺序可以为：第三字线、第一字线、第五字线、第二字线、第四字线，待读取存储阵列的读取顺序也可以为：第三字线、第五字线、第一字线、第四字线、第二字线。

实施例1

如图3所示，图3为本申请实施例一提供的一种存储芯片的读取方法的读取顺序图，待读取存储阵列包括顺序排列的第一字线（图中的WL0）、第二字线（图中的WL1）、第三字线（图中的WL2）和第四字线（图中的WL3），该实施例以第三字线为中间字线，存储芯片先对第三字线上所有存储单元进行读取操作，待读取存储阵列的读取顺序为：第三字线、第一字线、第四字线、第二字线。

实施例2

如图4所示，图4为本申请实施例二提供的一种存储芯片的读取方法的读取顺序图，待读取存储阵列包括顺序排列的第一字线（图中的WL0）、第二字线（图中的WL1）、第三字线（图中的WL2）和第四字线（图中的WL3），该实施例以第二字线为中间字线，存储芯片先对第二字线上所有存储单元进行读取操作，待读取存储阵列的读取顺序为：第二字线、第四字线、第一字线、第三字线。

图1、图3和图4中的Cc为用于连接相邻字线的连接电容，Cgnd为接地电容，在建立字线电压时需要对该字线连接的所有电容进行充电，因此读取字线的字线电容为Cgnd+2Cc，但由于现有的字线切换方法在字线切换过程中，当前读取的字线放电会令与下一字线连接的连接电容的上极板放电，以使该连接电容的电容值耦合至2Cc，因此读取字线的字线电容会上升至Cgnd+3Cc。以55nm的ETOX NOR Flash存储芯片为例，Cgnd=506fF，Cc=169fF，因此现有的字线切换方法的字线电容为1013fF，实施例1和实施例2的一种存储芯片的读取方法的字线电容为844fF，实施例1和实施例2形成的字线电容比现有技术形成的字线电容小16.7%，因此本申请提供的一种存储芯片的读取方法能够有效地提高字线电压的建立速度和存储芯片的读取速度。

由于上述实施例仅能用于连续读取存储芯片中一待读取存储阵列的存储数据，当需要读取的存储数据存储在多个存储阵列时，上述实施例无法读取多个存储阵列中的存储数据，即上述实施例无法读取多个待读取存储阵列。为了解决该技术问题，在一些实施例中，存储芯片的读取方法用于读取存储区域的存储数据，存储区域包括多个待读取存储阵列，存储芯片的读取方法还包括步骤：

S4、切换至下一待读取存储阵列，返回步骤S1，直至存储区域内的所有待读取存储阵列均完成读取操作。

其中，该实施例的工作原理为：在步骤S2和步骤S3的循环结束（待读取存储阵列中的所有存储单元均完成读取操作）后，切换至下一待读取存储阵列并返回步骤S1以对下一待读取存储阵列中的所有存储单元进行读取操作，步骤S4循环执行至存储区域内的所有待读取存储阵列均完成读取操作，从而实现读取存储区域中的多个待读取存储阵列。

应当理解的是，待读取存储阵列优选包括四条连续设置的字线，当存储区域中存在四条以上需要进行读取操作且连续设置的字线时，可以对存储区域进行划分以得到多个待读取存储阵列，划分方法为：若需要进行读取操作且连续设置的字线的数量为4的整数倍，将每四条连续设置的字线划分成一个待读取存储阵列，例如需要进行读取操作且连续设置的字线的数量为8条，则将前四条字线划分为一个待读取存储阵列，将后四条字线换分为另一个待读取存储阵列；若需要进行读取操作且连续设置的字线的数量为4的非整数倍，将每四条连续设置的划分成一个待读取存储阵列，最后一个待读取存储阵列还包括剩余的字线，即最后一个待读取存储阵列的字线的数量不等于4，例如需要进行读取操作且连续设置的字线的数量为10条，则将前四条字线划分为一个待读取存储阵列，将后六条字线划分为另一个待读取存储阵列，又例如需要进行读取操作且连续设置的字线的数量为13条，则将前八条字线划分成两个待读取存储阵列，将后五条字线划分为另外的待读取存储阵列。

由上可知，本申请提供的一种存储芯片的读取方法，先以待读取存储阵列的中间字线为读取字线，在完成对当前读取字线上所有存储单元的数据的读取操作后，切换至待读取存储阵列中尚未读取且与当前读取字线的距离最大的字线以对该字线进行读取操作，由于在后续每次切换字线时至少间隔有中间字线，因此在后续每次切换字线时不会形成耦合电容，也即结束当前读取的读取字线的字线上的字线电压不会影响下一读取字线上的字线电压的建立，从而有效地提高字线电压的建立速度和存储芯片的读取速度。

第二方面，如图5所示，本申请还提供了一种存储芯片的读取装置，用于执行上述第一方面提供的存储芯片的读取方法，待读取存储阵列包括至少四条连续设置的字线，存储芯片的读取装置包括：

选择模块1，用于以待读取存储阵列的中间字线为读取字线；

读取模块2，用于对读取字线上所有存储单元进行读取操作；

读取字线重新确认模块3，用于将待读取存储阵列中尚未读取的且与读取字线的距离最大的字线设为新的读取字线。

其中，本申请实施例提供的一种存储芯片的读取装置的工作原理与上述第一方面提供的一种存储芯片的读取方法的工作原理相同，此处不再进行详细论述。

由上可知，本申请提供的一种存储芯片的读取装置，先以待读取存储阵列的中间字线为读取字线，在完成对当前读取字线上所有存储单元的数据的读取操作后，切换至待读取存储阵列中尚未读取且与当前读取字线的距离最大的字线以对该字线进行读取操作，由于在后续每次切换字线时至少间隔有中间字线，因此在后续每次切换字线时不会形成耦合电容，也即结束当前读取的读取字线的字线上的字线电压不会影响下一读取字线上的字线电压的建立，从而有效地提高字线电压的建立速度和存储芯片的读取速度。

第三方面，请参照图6，图6为本申请实施例提供的一种电子设备的结构示意图，本申请提供一种电子设备，包括：处理器401和存储器402，处理器401和存储器402通过通信总线403和/或其他形式的连接机构（未标出）互连并相互通讯，存储器402存储有处理器401可执行的计算机程序，当计算设备运行时，处理器401执行该计算机程序，以执行时执行实施例的任一可选的实现方式中的方法，以实现以下功能：S1、以待读取存储阵列的中间字线为读取字线；S2、对读取字线上所有存储单元的数据进行读取操作；S3、将待读取存储阵列中尚未读取的且与读取字线的距离最大的字线设为新的读取字线，返回步骤S2，直至待读取存储阵列中的所有存储单元均完成读取操作。

第四方面，本申请实施例提供一种存储介质，其上存储有计算机程序，计算机程序被处理器执行时，执行实施例的任一可选的实现方式中的方法，以实现以下功能：S1、以待读取存储阵列的中间字线为读取字线；S2、对读取字线上所有存储单元的数据进行读取操作；S3、将待读取存储阵列中尚未读取的且与读取字线的距离最大的字线设为新的读取字线，返回步骤S2，直至待读取存储阵列中的所有存储单元均完成读取操作。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static Random Access Memory, 简称SRAM），电可擦除可编程只读存储器（Electrically Erasable Programmable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（Erasable Programmable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。

由上可知，本申请提供的一种存储芯片的读取方法、装置、电子设备及存储介质，先以待读取存储阵列的中间字线为读取字线，在完成对当前读取字线上所有存储单元的数据的读取操作后，切换至待读取存储阵列中尚未读取且与当前读取字线的距离最大的字线以对该字线进行读取操作，由于在后续每次切换字线时至少间隔有中间字线，因此在后续每次切换字线时不会形成耦合电容，也即结束当前读取的读取字线的字线上的字线电压不会影响下一读取字线上的字线电压的建立，从而有效地提高字线电压的建立速度和存储芯片的读取速度。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个机器人，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以上升至一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种存储芯片的读取方法，其特征在于，待读取存储阵列包括至少四条连续设置的字线，所述存储芯片的读取方法包括以下步骤：

S1、以所述待读取存储阵列的中间字线为读取字线；

S2、对所述读取字线上所有存储单元的数据进行读取操作；

S3、将所述待读取存储阵列中尚未读取的且与所述读取字线的距离最大的字线设为新的读取字线，返回步骤S2，直至所述待读取存储阵列中的所有所述存储单元均完成读取操作。

2.根据权利要求1所述的存储芯片的读取方法，其特征在于，若所述待读取存储阵列包括2n条所述字线，n≥2，则所述中间字线为第n条或第n+1条字线；若述待读取存储阵列包括2n+1条所述字线，n≥2，则所述中间字线为第n+1条字线。

3.根据权利要求2所述的存储芯片的读取方法，其特征在于，所述待读取存储阵列包括顺序排列的第一字线、第二字线、第三字线、第四字线和第五字线，所述中间字线为第三字线，与所述中间字线的距离最大的字线为所述第一字线或所述第五字线。

4.根据权利要求2所述的存储芯片的读取方法，其特征在于，所述待读取存储阵列包括顺序排列的第一字线、第二字线、第三字线和第四字线，所述中间字线为所述第三字线，所述待读取存储阵列的读取顺序为：所述第三字线、所述第一字线、所述第四字线、所述第二字线。

5.根据权利要求2所述的存储芯片的读取方法，其特征在于，所述待读取存储阵列包括顺序排列的第一字线、第二字线、第三字线和第四字线，所述中间字线为所述第二字线，所述待读取存储阵列的读取顺序为：所述第二字线、所述第四字线、所述第一字线、所述第三字线。

6.根据权利要求2所述的存储芯片的读取方法，其特征在于，所述存储芯片的读取方法用于读取存储区域的存储数据，所述存储区域包括多个所述待读取存储阵列，所述存储芯片的读取方法还包括步骤：

S4、切换至下一所述待读取存储阵列，返回步骤S1，直至所述存储区域内的所有待读取存储阵列均完成读取操作。

7.根据权利要求1所述的存储芯片的读取方法，其特征在于，基于所述字线的地址差值的绝对值确认所述与所述读取字线的距离最大的字线。

8.一种存储芯片的读取装置，其特征在于，用于执行如权利要求1所述的存储芯片的读取方法，待读取存储阵列包括至少四条连续设置的字线，所述存储芯片的读取装置包括：

选择模块（1），用于以所述待读取存储阵列的中间字线为读取字线；

读取模块（2），用于对所述读取字线上所有存储单元进行读取操作；

读取字线重新确认模块（3），用于将所述待读取存储阵列中尚未读取的且与所述读取字线的距离最大的字线设为新的读取字线。

9.一种电子设备，其特征在于，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如权利要求1-7任一项所述方法中的步骤。

10.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时运行如权利要求1-7任一项所述方法中的步骤。

Images