CN115279013A - 选择性封装结构及封装结构的制备方法 - Google Patents

选择性封装结构及封装结构的制备方法 Download PDF

Info

Publication number
CN115279013A
CN115279013A CN202210612654.4A CN202210612654A CN115279013A CN 115279013 A CN115279013 A CN 115279013A CN 202210612654 A CN202210612654 A CN 202210612654A CN 115279013 A CN115279013 A CN 115279013A
Authority
CN
China
Prior art keywords
packaging
dam
region
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210612654.4A
Other languages
English (en)
Inventor
韩阿润
刘家政
刘文科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Microelectronic Research Institute Co ltd
Original Assignee
Qingdao Goertek Microelectronic Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Microelectronic Research Institute Co ltd filed Critical Qingdao Goertek Microelectronic Research Institute Co ltd
Priority to CN202210612654.4A priority Critical patent/CN115279013A/zh
Publication of CN115279013A publication Critical patent/CN115279013A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation

Abstract

本发明公开了一种选择性封装结构及封装结构的制备方法,所述选择性封装结构包括基板,所述基板具有待封装区以及非封装区,所述待封装区用于设置第一类电子元件,所述非封装区用于设置第二类电子元件,所述非封装区和所述待封装区间隔设置;封装层,所述第一类电子元件位于所述封装层内,所述封装层覆盖所述待封装区;以及围坝结构,所述围坝结构围绕所述非封装区设置,以将所述非封装区与所述待封装区隔开,所述围坝结构与所述基板连接,所述围坝结构对所述封装层形成阻隔。

Description

选择性封装结构及封装结构的制备方法
技术领域
本发明涉及封装技术领域,具体地,涉及一种选择性封装结构及封装结构的制备方法。
背景技术
PCB基板是用于搭载各类电子元件的载体。连接在基板上的电子元件需要被封装,以对该电子元件形成保护。但是有的电子元件不宜被封装,例如,一些光电元件、感应元件等。目前,选择性封装技术的运用能够同时满足需要封装的电子元件和第二类电子元件的封装需要。
在设置围坝结构的基板的封装结构中,围坝结构通常设置在基板的封装区域内。在封装完成后,围坝结构顶端的引脚伸出封装结构外,引脚用于将封装结构与外部元器件连接。
在对上述具有围坝结构的基板进行选择性封装的过程中,为了防止待封装区域的封装料外溢至非封装区域,通常在封装模具上额外设置阻挡结构。在脱膜的过程中,需要再将该阻挡结构与封装结构分离,在分离过程中,容易对封装层造成拉扯。这会导致模具结构冗杂,封装结构的良品率低。此外,在对该结构进行选择性封装的过程中,需要根据每个产品的封装需要进行封装设计并开模,模具也只能应用于特定产品的封装。这样,会增加产品封装的成本,造成能源的浪费。
发明内容
本发明的一个目的是提供一种选择性封装结构及封装结构的制备方法的新技术方案。
本发明的一个方面,提供了一种选择性封装结构,所述选择性封装结构包括基板,所述基板具有待封装区以及非封装区,所述待封装区用于设置第一类电子元件,所述非封装区用于设置第二类电子元件,所述非封装区和所述待封装区间隔设置;
封装层,所述第一类电子元件位于所述封装层内,所述封装层覆盖所述待封装区;以及
围坝结构,所述围坝结构围绕所述非封装区设置,以将所述非封装区与所述待封装区隔开,所述围坝结构与所述基板连接,所述围坝结构对所述封装层形成阻隔。
可选地,所述围坝结构还包括围坝本体和防溢层,所述防溢层位于所述基板上,所述围坝本体与所述基板之间形成密封连接。
可选地,当所述围坝结构包括多个围坝本体时,所述防溢层还位于相邻的两个所述围坝本体之间。
可选地,所述围坝本体的底部设置有锯齿结构,所述防溢层嵌入所述锯齿结构中。
可选地,在所述围坝本体内,沿所述围坝本体的高度方向设置有金属化通孔,在所述围坝本体的顶端和底端与所述金属化通孔对应的位置设置有焊盘,所述围坝本体通过位于底端的所述焊盘与所述基板连接。
可选地,围坝本体具有多个金属化通孔,多个所述金属化通孔间隔设置。
可选地,所述防溢层为具有粘性的有机高分子材料。
本发明的另一个方面,提供了一种封装结构的制备方法,所述封装结构的制备方法包括:
提供基板,所述基板包括待封装区,以及与所述待封装区分隔设置的非封装区,围绕所述非封装区设置围坝结构,将第一类电子元件贴装于所述封装区,将第二类电子元件贴装于所述非封装区;
将所述基板放入模腔中并合模,所述围坝结构将模腔分为待封装腔体与非封装腔体;
在待封装腔体内填充封装料,以形成封装层,所述围坝结构对所述封装层形成阻隔;
对所述封装层进行固化,以形成所述选择性封装结构;
将所述选择性封装结构与模腔分离。
可选地,在围绕所述非封装区设置围坝结构的步骤中包括:
所述围坝结构包括围坝本体和防溢层,将围坝本体围绕非封装区设置,在围坝本体与基板之间形成防溢层;
对所述防溢层进行固化,以形成所述围坝结构。
可选地,当所述围坝结构具有多个围坝本体时,在对所述防溢层进行固化之前,
在相邻的两个围坝本体之间,填充所述防溢层。
围坝结构起到了阻隔封装层的作用,能够避免在封装的过程中,封装料由待封装区外溢至封装区内。此外,提高了该封装结构的适应性,降低了产品封装的成本,节约了能源。
通过以下参照附图对本说明书的示例性实施例的详细描述,本说明书的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本说明书的实施例,并且连同其说明一起用于解释本说明书的原理。
图1是本发明实施例中的选择性封装结构的结构示意图之一;
图2是本发明实施例中的选择性封装结构的结构示意图之二;
图3是本发明实施例中的选择性封装结构的结构示意图之三;
图4是本发明实施例中的选择性封装结构的俯视图之一;
图5是本发明实施例中的选择性封装结构的俯视图之二;
图6是本发明实施例中的封装结构的制备方法的流程示意图。
附图标记说明:
100、基板;110、待封装区;120、非封装区;130、第一类电子元件;140、第二类电子元件;210、围坝本体;220、焊盘;300、防溢层;400、封装层。
具体实施方式
下面将详细描述本发明的实施例,实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书中的术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本发明的描述中,需要理解的是,术语“中心”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
根据本发明的一个实施例,提供了一种选择性封装结构,如图4和图5所示的选择性封装结构包括基板100,所述基板100具有待封装区110、非封装区120以及分隔区。所述待封装区110用于设置第一类电子元件130,所述非封装区120用于设置第二类电子元件140,所述非封装区120和所述待封装区110间隔设置。该选择性封装结构具有围坝结构,所述围坝结构围绕所述非封装区120设置,以将所述非封装区120与所述待封装区110隔开,所述围坝结构与所述基板100连接。
例如,基板100为PCB基板100,也可以是陶瓷基板100等。基板100中设置金属走线层,金属走线层能够与位于基板100上的电子元件形成连接。电子元件可以通过贴装的方式与基板100形成连接,例如,电子元件通过焊接、导电胶粘结等方式与基本形成连接。将第一类电子元件130均集中贴装于待封装区110。第一类电子元件130为需要封装的电子元件;第二类电子元件140为无需封装的电子元件。将第二类电子元件140集中贴装于非封装区120。第二类电子元件140例如为传感元件、光电元件等。
如图4和图5所示,围坝结构与基板100通过焊接的方式连接,围坝结构与第一类电子元件130与第二类电子元件140均连接于基板100的同侧。围坝结构的底端与基板100电连接,例如,围坝结构的底端与基板100通过焊盘220进行焊接,或通过导电胶进行粘接。这样,围坝结构与基板100的走线层电连接,从而与基板100上的电子元件形成电连接。非封装结构的边缘设置围坝结构,围坝结构环绕封封装结构设置,以围合成非封装腔体。围坝结构可以为一体结构,也可以为多个围坝共同组成围坝结构。围坝结构起到将非封装区120和待封装区110隔开的作用。
例如,如图3及图5所示,上述选择性封装结构还包括封装层400,所述第一类电子元件130位于所述封装层400内,所述封装层400覆盖所述待封装区110。封装层400为固态的有机高分子材料,有机高分子材料将第一类电子元件130封装于待封装区110内。在封装结束后,沿封装层400厚度方向的侧壁与围坝结构的局部的外壁连接。这样,提高了围坝结构的稳定性。
例如,所述围坝结构对所述封装层400形成阻隔。在围坝结构内为非封装区120,在围坝结构的外为待封装区110。在封装的过程中,在待封装区110内填充液态的封装料。在重力的作用下,封装料在待封装区110内缓慢覆盖待封装区110,直至将待封装电子元件包裹至封装层400中。同时,由于围坝结构的阻拦,避免封装料溢出至非封装区120域。
如图1-图5所示,基板100为规则的形状,如矩形,沿矩形基板100的长边方向排列设置有非封装区120和待封装区110,以及围坝结构。在封装的过程中,围坝结构能够对封装层400起到阻隔的作用。
通过这样的方式,围坝结构起到了阻隔封装层400的作用,能够避免在封装的过程中,封装料由待封装区110外溢至封装区。同时,改变了现有技术中围坝结构位于待封装区110的设计,使围坝结构环绕非封装区120设置,使围坝结构在起到导通作用的同时,起到分隔待封装区110与封装区之的作用。此外,围坝结构替代了现有技术中封装模具的阻挡结构。这样,简化了模具的结构。也避免了模具的阻挡结构在脱模的过程中与封装层400之间产生应力,提高了封装的良品率。
此外,避免了现有技术中的模具需要根据每个不同的选择性封装结构的设计需要,来设置不同的阻挡结构。通过将第一类电子元件130集中设置在待封装区110,将第二类电子元件140集中设置在非封装区120,围坝结构围绕非封装区设置并阻隔封装层400的方式,提高了封装结构的适应性,降低了产品封装的成本,节约了能源。
在本发明的一个例子中,所述围坝结构还包括防溢层300,所述防溢层300位于所述基板100上。所述围坝本体210与所述基板100之间形成密封连接。
如图2所示,围坝结构包括围坝本体210和防溢层300,防溢层300为有机高分子材料,防溢层300具有粘性。例如,防溢层300为环氧类胶层、有机硅类胶层、聚氨酯胶层或紫外线光固化胶层。防溢层300通过点胶的方式形成。当围坝本体210为整体结构时,在将围坝本体210与基板100形成连接后,围坝本体210的底端与基板100的表面形成缝隙。这样,在封装过程中,防溢层300能够防止封装料通过围坝本体210与基板100之间的缝隙外溢至非封装区120域内。
在一个例子中,当所述围坝结构包括多个围坝本体210时,所述防溢层300还位于相邻的两个所述围坝本体210之间。
当围坝结构具有多个围坝本体围成时,在相邻的围坝本体210之间形成缝隙(图中未示出),相邻围坝本体210之间的缝隙沿围坝结构的高度方向延伸,防溢层300填充于相邻的围坝本体210之间的缝隙内。这样,能够防止在封装的过程中,封装料通过相邻的围坝本体210之间的缝隙由待封装区110外溢至非封装区120。
这样,围坝结构围绕非封装区120设置,围坝结构与基板100形成密封,从而,围坝结构将非封装区120围合成侧壁密封的非封装腔体。
例如,所述围坝本体210的底部设置有锯齿结构,所述防溢层300在所述锯齿结构中。围坝本体210为聚合物。通过注塑或切割的方式形成具有凹凸结构的围坝本体210。凹凸结构可以凸点结构或锯齿结构等。防溢层300嵌入凹凸结构内,这样,能够增加基板100与围坝本体210的连接面积,增加围坝与基板100之间的连接强度。
例如,如图1-图5所示,在所述围坝本体210内,沿所述围坝本体210的高度方向设置有金属化通孔,在所述围坝本体210的顶端和底端与所述金属化通孔对应的位置设置有焊盘220。围坝本体210通过位于底端的焊盘220与基板100连接。
如图1-图5所示,位于围坝本体210顶端的焊盘220与金属化通孔的口部相对设置,位于围坝本体210底端的焊盘220与金属化通孔的另一口部相对设置,焊盘220与金属化通孔形成电性连接。位于围坝本体210底端的焊盘220与基板100通过焊锡或导电胶形成连接。位于围坝本体210顶端的焊盘220凸出于所述封装层400顶面所在的平面以外。
例如,围坝本体210具有多个金属化通孔,每个金属化通孔与对应的电子元件形成电连接。通金属化孔沿围坝的高度方向贯穿围坝本体210,多个金属化通孔间隔设置。金属化通孔用于导通封装结构与外部元器件。
如图3-图5所示,在封装层400形成后,封装层400的底面与基板100连接,封装层400的顶面覆盖第一类电子元件130,并形成平面。封装层400的顶面所在的平面由封装层400的顶面延伸以形成。位于围坝本体210的顶端的焊盘220突出于封装层400顶面的延伸面。这样,方便封装结构与外界的元器件电连接。
在本发明的另一个实施例中,提供了一种模具,所述模具包括顶板、底板和侧壁。所述顶板、所述底板和所述侧壁围成模腔,所述模腔用于容纳基板100。在所述顶板上设置有避让结构,所述避让结构被构造为用于与围坝结构的顶端相匹配,以在封装的过程中容纳所述围坝结构的顶端。
具体地,在模具内无需设置将待封装区110与非封装区120分隔的阻挡结构。在顶板与围坝结构相对应的表面形成避让结构。例如,避让结构为凹槽,或通孔。在封装的过程中,使得围坝结构将顶端伸入凹槽中,以使得顶板、基板100、模具的侧壁和围坝结构靠近待封装区110一侧的侧壁共同围成待封装腔体。
通过这样的方式,简化了封装模具的结构,在封装模具不设置阻挡结构的情况下,仍可以对选择性封装结构进行封装。
在本发明的一个例子中,所述顶板为中空结构,所述顶板的靠近所述底板的表面设置有通孔,所述围坝结构的顶端通过所述通孔伸入所述顶板的中空部内。
中空部位于顶板内,避让结构为通孔,围坝结构的顶端通过通孔伸入中空部内。这样,能够减轻模具的重量,同时对围坝结构的顶端进行进一步的保护。
例如,围坝结构包括围坝本体210和位于围坝本体210顶端的焊盘220,焊盘220位于围坝本体210的顶端。在封装的过程中,中空部对焊盘220形成防护。这样,避免了在封装过程中,焊盘220被封装料污染。
在本发明的另一个例子中,顶板、底板和侧壁围成模腔,在顶板和底板之间还设置有封装膜,封装膜具有弹性。封装膜的边缘与侧壁连接。封装膜贴附于顶板上。
在注塑的过程中,底板承载基板100,围坝本体210位于第一腔,围坝结构顶端的焊盘220弹性嵌入对应的封装膜内,或围坝结构顶端嵌入封装膜中。
这样,在封装的过程中,围坝结构的顶端能伸入封装膜中,并实现密封,从而避免了封装料外溢至围坝结构顶端的焊盘220上或者围坝结构内部。
根据本发明的一个例子,提供了一种封装上述选择性封装结构的方法,该方法包括:
S1、提供基板100,所述基板100包括待封装区110,以及与所述待封装区110分隔设置的非封装区120,围绕所述非封装区120设置围坝结构,将第一类电子元件130贴装于所述封装区,将第二类电子元件140贴装于所述非封装区120;
S2、将所述基板100放入模腔中并合模,所述围坝结构将模腔分为待封装腔体与非封装腔体;
S3、在待封装腔体内填充封装料,以形成封装层400,所述围坝结构对所述封装层400形成阻隔;
S4、对所述封装层400进行固化,以形成所述选择性封装结构;
S5、将所述选择性封装结构与模腔分离。
例如,如图6所示,围坝结构通过焊接或是导电胶粘结的方式与基板100连接。将基板100放入模腔中,模腔被围坝结构分隔为待封装腔体与非封装腔体。待封装腔体用于填充封装层400,非封装腔体用于承载第二类电子元件140。
通过这样的方式,基板100上的围坝结构在封装的过程中,起到阻隔待封装腔体与非封装腔体的作用,避免在模具中单独设置分隔待封装腔体与非封装腔体的阻挡结构。
如图6所示,在基板100上设置围坝结构,围坝结构环绕基板100的非封装区120设置。在非封装区120内通过贴装的方式设置第二类电子元件140。围坝结构与非封装区120共同围成非封装腔体。
在一个例子中,在将围坝结构围绕所述非封装区120设置的步骤中包括:
所述围坝结构包括围坝本体210和防溢层300,将围坝本体210围绕非封装区120设置,在围坝本体210与基板100之间形成防溢层300。对所述防溢层300进行固化,以形成所述围坝结构。
通过点胶机在围坝本体210与基板100之间进行点胶,以密封围坝本体210与基板100之间的缝隙,从而避免封装胶由围坝本体210与基板100之间的缝隙溢出至非封装腔体内。防溢层300为具有粘性的高分子聚合物,例如防溢层300为环氧树脂、树脂或聚氨酯。
在一个例子中,当所述围坝本体210由多个围坝共同组成时,在对所述防溢层300进行固化之前,在相邻的两个围坝之间,填充所述防溢层300。
通过点胶机在相邻的两个围坝之间的缝隙填充防溢层300,从而避免封装胶由待封装腔体溢出至非封装腔体。
在一个例子中,在将所述基板100放入模腔中,所述围坝结构将模腔分为待封装腔体与非封装腔体的步骤中包括:
所述模腔由模具的顶板、底板和侧壁共同围成,所述基板100放置于所述底板上。所述围坝结构还包括位于所述围坝本体210顶端的焊盘220,在所述顶板上设置有避让结构,所述焊盘220伸入所述避让结构中。所述顶板、所述侧壁、所述待封装区110与所述围坝本体210围合形成待封装腔体,所述顶板、所述非封装区120与所述围坝本体210共同围合形成非封装腔体。
围坝结构包括围坝本体210,在围坝本体210内设置金属化通孔,在围坝本体210的顶端和底端设置有焊盘220。基板100上的电子元件通过围坝本体210底端的焊盘220与金属化通孔与围坝本体210顶端的焊盘220形成电连接。围坝本体210顶端的焊盘220伸入顶板的避让结构中。顶板朝向底板的表面与围坝本体210以及侧壁共同围成待封装腔体。在封装层400被填充于待封装腔体时,围坝本体210顶端的电连接伸入避让结构中,从而,避免了围坝本体210顶端的焊盘220被封装于封装层400内,从而使得上述选择性封装结构的焊盘220位于封装层400上表面的延伸面之外。从而实现上述选择性封装结构与外界电子元件形成插接或连接。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。

Claims (10)

1.一种选择性封装结构,其特征在于,包括:
基板,所述基板具有待封装区以及非封装区,所述待封装区用于设置第一类电子元件,所述非封装区用于设置第二类电子元件,所述非封装区和所述待封装区间隔设置;
封装层,所述第一类电子元件位于所述封装层内,所述封装层覆盖所述待封装区;以及
围坝结构,所述围坝结构围绕所述非封装区设置,以将所述非封装区与所述待封装区隔开,所述围坝结构与所述基板连接,所述围坝结构对所述封装层形成阻隔。
2.根据权利要求1所述的选择性封装结构,其特征在于,所述围坝结构还包括围坝本体和防溢层,所述防溢层位于所述基板上,所述围坝本体与所述基板之间形成密封连接。
3.根据权利要求2所述的选择性封装结构,其特征在于,当所述围坝结构包括多个围坝本体时,所述防溢层还位于相邻的两个所述围坝本体之间。
4.根据权利要求2所述的选择性封装结构,其特征在于,所述围坝本体的底部设置有锯齿结构,所述防溢层嵌入所述锯齿结构中。
5.根据权利要求2所述的选择性封装结构,其特征在于,在所述围坝本体内,沿所述围坝本体的高度方向设置有金属化通孔,在所述围坝本体的顶端和底端与所述金属化通孔对应的位置设置有焊盘,所述围坝本体通过位于底端的所述焊盘与所述基板连接。
6.根据权利要求5所述的选择性封装结构,其特征在于,围坝本体具有多个金属化通孔,多个所述金属化通孔间隔设置。
7.根据权利要求2所述的选择性封装结构,其特征在于,所述防溢层为具有粘性的有机高分子材料。
8.一种封装结构的制备方法,其特征在于,包括;
提供基板,所述基板包括待封装区,以及与所述待封装区分隔设置的非封装区,围绕所述非封装区设置围坝结构,将第一类电子元件贴装于所述封装区,将第二类电子元件贴装于所述非封装区;
将所述基板放入模腔中并合模,所述围坝结构将模腔分为待封装腔体与非封装腔体;
在待封装腔体内填充封装料,以形成封装层,所述围坝结构对所述封装层形成阻隔;
对所述封装层进行固化,以形成选择性封装结构;
将所述选择性封装结构与模腔分离。
9.根据权利要求8所述的封装结构的制备方法,其特征在于,在围绕所述非封装区设置围坝结构的步骤中包括:
所述围坝结构包括围坝本体和防溢层,将围坝本体围绕非封装区设置,在围坝本体与基板之间形成防溢层;
对所述防溢层进行固化,以形成所述围坝结构。
10.根据权利要求9所述的封装结构的制备方法,其特征在于,当所述围坝结构具有多个围坝本体时,在对所述防溢层进行固化之前,
在相邻的两个围坝本体之间,填充所述防溢层。
CN202210612654.4A 2022-05-31 2022-05-31 选择性封装结构及封装结构的制备方法 Pending CN115279013A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210612654.4A CN115279013A (zh) 2022-05-31 2022-05-31 选择性封装结构及封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210612654.4A CN115279013A (zh) 2022-05-31 2022-05-31 选择性封装结构及封装结构的制备方法

Publications (1)

Publication Number Publication Date
CN115279013A true CN115279013A (zh) 2022-11-01

Family

ID=83760371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210612654.4A Pending CN115279013A (zh) 2022-05-31 2022-05-31 选择性封装结构及封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN115279013A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117135822A (zh) * 2023-02-15 2023-11-28 荣耀终端有限公司 电路板组件和电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117135822A (zh) * 2023-02-15 2023-11-28 荣耀终端有限公司 电路板组件和电子设备

Similar Documents

Publication Publication Date Title
US8508034B2 (en) Electronic devices
US10490510B2 (en) Cavity package with composite substrate
US7541658B2 (en) Optically interactive device package array
CN102486425B (zh) 压力传感器及其组装方法
CN102589753B (zh) 压力传感器及其封装方法
CN104584209A (zh) 薄型衬底PoP结构
US10332816B2 (en) Circuit device and method of manufacturing the same
CN107619020B (zh) 底部封装体暴露的裸片mems压力传感器集成电路封装体设计
US9024448B2 (en) Lower semiconductor molding die, semiconductor package, and method of manufacturing the semiconductor package
CN105609490B (zh) 一种复合传感器模块的封装结构及其制造方法
US8466009B2 (en) Method of fabricating a semiconductor package with mold lock opening
CN115279013A (zh) 选择性封装结构及封装结构的制备方法
US9721859B2 (en) Semi-hermetic semiconductor package
WO2022021094A1 (zh) 一种功率模块及制备模具、设备
US20040217451A1 (en) Semiconductor packaging structure
EP2545584B1 (en) Package having spaced apart heat sink
US7358598B2 (en) Process for fabricating a semiconductor package and semiconductor package with leadframe
US20230275008A1 (en) Semiconductor package with overlapping leads and die pad
US11862757B2 (en) Electronic package
CN117198901B (zh) 功率模块封装方法及功率模块
KR20100028960A (ko) 반도체 패키지 제조용 몰드 금형 및 이를 이용한 반도체 패키지의 몰드 방법
US20240128185A1 (en) Semiconductor device and pre-forming adaptor thereof
US20230343806A1 (en) Image sensor package
CN116705747A (zh) 芯片封装结构和芯片封装方法
CN116825774A (zh) 封装结构、封装结构制作方法、摄像模组及电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination