CN115276638A - 一种较强抗干扰电平转换器电路 - Google Patents

一种较强抗干扰电平转换器电路 Download PDF

Info

Publication number
CN115276638A
CN115276638A CN202211186360.6A CN202211186360A CN115276638A CN 115276638 A CN115276638 A CN 115276638A CN 202211186360 A CN202211186360 A CN 202211186360A CN 115276638 A CN115276638 A CN 115276638A
Authority
CN
China
Prior art keywords
pmos
tube
nmos
electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211186360.6A
Other languages
English (en)
Inventor
莫昌文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan Jusheng Microelectronics Co ltd
Zhuhai Jusheng Technology Co ltd
Original Assignee
Foshan Jusheng Microelectronics Co ltd
Zhuhai Jusheng Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan Jusheng Microelectronics Co ltd, Zhuhai Jusheng Technology Co ltd filed Critical Foshan Jusheng Microelectronics Co ltd
Priority to CN202211186360.6A priority Critical patent/CN115276638A/zh
Publication of CN115276638A publication Critical patent/CN115276638A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本发明申请公开了一种较强抗干扰电平转换器电路，通过设置第一驱动反相器、PMOS输入对、NMOS正反馈放大电路、NMOS输入对和PMOS正反馈放大电路，并通过第一驱动反相器给PMOS输入对提供驱动能力和电平保持能力，通过PMOS输入对检测第一驱动反相器的电平变化，基于PMOS管的特性抵抗地的信号干扰；通过NMOS正反馈放大电路和PMOS正反馈放大电路进行电压转换，使得较弱的干扰信号无法打破晶体管的截止状态，有效提升了抗干扰能力；通过NMOS输入对处理电源的转换，抑制了直流电平的差异和干扰的差异，进一步提升了抗干扰能力。

Description

一种较强抗干扰电平转换器电路
技术领域
本发明涉及集成电路领域，尤其是一种较强抗干扰电平转换器电路。
背景技术
对于电源地的引脚，由于模拟电路和数字电路的工作特性不同，通常在芯片内部会分为模拟地和数字地、模拟电源和数字电源。在一般情况下模拟电路的工作电流不会发生较大的突变，而数字电路存在边沿突变，且通常是纳秒级的突变，其电流会在短时间内有较大幅度的变化，因此若数字电路和模拟电路存在共有路径，数字电路的工作电流会对模拟电路的工作电流进行干扰，从而影响模拟电路工作的精准度。同时，在较少封装引脚的应用中，多个电源信号或者多个地信号会封装绑定到同一个引脚上，从而使得数字电路对模拟电路形成较强的信号干扰。
发明内容
为解决上述技术问题，本发明实施例提供了一种较强抗干扰电平转换器电路。
本发明实施例所采取的技术方案是：
一种较强抗干扰电平转换器电路，包括第一驱动反相器、PMOS输入对、NMOS正反馈放大电路、NMOS输入对和PMOS正反馈放大电路；
所述第一驱动反相器用于给所述PMOS输入对提供驱动能力和电平保持能力，所述PMOS输入对用于检测所述第一驱动反相器的电平变化，所述NMOS正反馈放大电路和所述PMOS正反馈放大电路用于电压转换，所述NMOS输入对用于处理电源的转换。
作为一种可选的实施方式，所述较强抗干扰电平转换器电路还包括第二驱动反相器，所述第二驱动反相器用于给输出端提供驱动能力。
作为一种可选的实施方式，所述第一驱动反相器包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；
所述第一PMOS管的源极用于连接第一电源，所述第一PMOS管的源极与所述第二PMOS管的源极连接，所述第二PMOS管的栅极与所述第一PMOS管的漏极连接，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，所述第一NMOS管的漏极与所述第二NMOS管的栅极连接，所述第二NMOS管的源极与所述第一NMOS管的源极连接，所述第一NMOS管的源极用于连接第一地信号，所述第一NMOS管的栅极与所述第一PMOS管的栅极连接，所述第一PMOS管的栅极连接输入端，所述第二PMOS管的漏极与所述第二NMOS管的漏极连接。
作为一种可选的实施方式，所述PMOS输入对包括第三PMOS管和第四PMOS管；
所述第三PMOS管的栅极与所述第二NMOS管的漏极连接，所述第三PMOS管的源极与所述第二PMOS管的源极连接，所述第二PMOS管的源极与所述第四PMOS管的源极连接，所述第四PMOS管的栅极与所述第一PMOS管的漏极连接。
作为一种可选的实施方式，所述NMOS正反馈放大电路包括第三NMOS管和第四NMOS管；
所述第三NMOS管的漏极与所述第三PMOS管的漏极连接，所述第三PMOS管的漏极与所述第四NMOS管的栅极连接，所述第四NMOS管的漏极与所述第四PMOS管的漏极连接，所述第四PMOS管的漏极与所述第三NMOS管的栅极连接，所述第三NMOS管的源极与所述第四NMOS管的源极连接，所述第四NMOS管的源极用于连接第二地信号。
作为一种可选的实施方式，所述NMOS输入对包括第五NMOS管和第六NMOS管；
所述第五NMOS管的栅极与所述第三NMOS管的漏极连接，所述第三NMOS管的源极与所述第五NMOS管的源极连接，所述第五NMOS管的源极与所述第六NMOS管的源极连接，所述第六NMOS管的栅极与所述第四NMOS管的漏极连接。
作为一种可选的实施方式，所述PMOS正反馈放大电路包括第五PMOS管和第六PMOS管；
所述第五PMOS管的漏极与所述第五NMOS管的漏极连接，所述第五NMOS管的漏极与所述第六PMOS管的栅极连接，所述第六PMOS管的漏极与所述第六NMOS管的漏极连接，所述第六NMOS管的漏极与所述第五PMOS管的栅极连接，所述第五PMOS管的源极与所述第六PMOS管的源极连接，所述第六PMOS管的源极用于连接第二电源。
作为一种可选的实施方式，所述第二驱动反相器包括第七PMOS管和第七NMOS管；
所述第七PMOS管的源极与所述第六PMOS管的源极连接，所述第七PMOS管的栅极与所述第六PMOS管的漏极连接，所述第六PMOS管的漏极与所述第七NMOS管的栅极连接，所述第七NMOS管的源极与所述第六NMOS管的源极连接，所述第七NMOS管的漏极与所述第七PMOS管的漏极连接，所述第七PMOS管的漏极连接所述输出端。
本发明实施例的较强抗干扰电平转换器电路，通过设置第一驱动反相器、PMOS输入对、NMOS正反馈放大电路、NMOS输入对和PMOS正反馈放大电路，并通过第一驱动反相器给PMOS输入对提供驱动能力和电平保持能力，通过PMOS输入对检测第一驱动反相器的电平变化，基于PMOS管的特性抵抗地的信号干扰；通过NMOS正反馈放大电路和PMOS正反馈放大电路进行电压转换，使得较弱的干扰信号无法打破晶体管的截止状态，有效提升了抗干扰能力；通过NMOS输入对处理电源的转换，抑制了直流电平的差异和干扰的差异，进一步提升了抗干扰能力。
附图说明
图1为本发明实施例较强抗干扰电平转换器电路的电路连接示意图。
附图标记：101、第一驱动反相器；102、PMOS输入对；103、NMOS正反馈放大电路；104、NMOS输入对；105、PMOS正反馈放大电路；106、第二驱动反相器；M1、第一PMOS管；M2、第一NMOS管；M3、第二PMOS管；M4、第二NMOS管；M5、第三PMOS管；M6、第三NMOS管；M7、第四PMOS管；M8、第四NMOS管；M9、第五PMOS管；M10、第五NMOS管；M11、第六PMOS管；M12、第六NMOS管；M13、第七PMOS管；M14、第七NMOS管；VDD1、第一电源；VDD2、第二电源；VSS1、第一地信号；VSS2、第二地信号；IN、输入端；OUT、输出端。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
本申请的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
对于电源地的引脚，由于模拟电路和数字电路的工作特性不同，通常在芯片内部会分为模拟地和数字地、模拟电源和数字电源。在一般情况下模拟电路的工作电流不会发生较大的突变，而数字电路存在边沿突变，且通常是纳秒级的突变，其电流会在短时间内有较大幅度的变化，因此若数字电路和模拟电路存在共有路径，数字电路的工作电流会对模拟电路的工作电流进行干扰，从而影响模拟电路工作的精准度。同时，在较少封装引脚的应用中，多个电源信号或者多个地信号会封装绑定到同一个引脚上，从而使得数字电路对模拟电路形成较强的信号干扰。为此，本发明实施例提出了一种较强抗干扰电平转换器电路，通过设置第一驱动反相器、PMOS输入对、NMOS正反馈放大电路、NMOS输入对和PMOS正反馈放大电路，并通过第一驱动反相器给PMOS输入对提供驱动能力和电平保持能力，通过PMOS输入对检测第一驱动反相器的电平变化，基于PMOS管的特性抵抗地的信号干扰；通过NMOS正反馈放大电路和PMOS正反馈放大电路进行电压转换，使得较弱的干扰信号无法打破晶体管的截止状态，有效提升了抗干扰能力；通过NMOS输入对处理电源的转换，抑制了直流电平的差异和干扰的差异，进一步提升了抗干扰能力。
如图1所示，本发明实施例提出了一种较强抗干扰电平转换器电路，包括第一驱动反相器101、PMOS输入对102、NMOS正反馈放大电路103、NMOS输入对104和PMOS正反馈放大电路105；
第一驱动反相器101用于给PMOS输入对102提供驱动能力和电平保持能力，PMOS输入对102用于检测第一驱动反相器101的电平变化，NMOS正反馈放大电路103和PMOS正反馈放大电路105用于电压转换，NMOS输入对104用于处理电源的转换。
其中，第一驱动反相器101可通过提高晶体管的宽长比获取更强的驱动能力，使得输出的信号具有低阻抗，并跟随电源地的干扰变化。
PMOS输入对102利用类似差分的方式提升对高低电平转换的可靠性。本发明实施例的PMOS输入对102的重要特征在于利用PMOS的特性抵抗地的信号干扰。
NMOS输入对104处理电源的转换，电源的差异包括直流电平的差异和干扰的差异，其中直流差异为不同电源之间的差异。
作为一种可选的实施方式，本发明实施例的较强抗干扰电平转换器电路还包括第二驱动反相器106，第二驱动反相器106用于给输出端OUT提供驱动能力。
其中，第二驱动反相器106给输出端OUT提供驱动能力，驱动输出的信号到达其他模块。
作为一种可选的实施方式，第一驱动反相器101包括第一PMOS管M1、第二PMOS管M3、第一NMOS管M2和第二NMOS管M4；
第一PMOS管M1的源极用于连接第一电源VDD1，第一PMOS管M1的源极与第二PMOS管M3的源极连接，第二PMOS管M3的栅极与第一PMOS管M1的漏极连接，第一PMOS管M1的漏极与第一NMOS管M2的漏极连接，第一NMOS管M2的漏极与第二NMOS管M4的栅极连接，第二NMOS管M4的源极与第一NMOS管M2的源极连接，第一NMOS管M2的源极用于连接第一地信号VSS1，第一NMOS管M2的栅极与第一PMOS管M1的栅极连接，第一PMOS管M1的栅极连接输入端IN，第二PMOS管M3的漏极与第二NMOS管M4的漏极连接。
作为一种可选的实施方式，PMOS输入对102包括第三PMOS管M5和第四PMOS管M7；
第三PMOS管M5的栅极与第二NMOS管M4的漏极连接，第三PMOS管M5的源极与第二PMOS管M3的源极连接，第二PMOS管M3的源极与第四PMOS管M7的源极连接，第四PMOS管M7的栅极与第一PMOS管M1的漏极连接。
其中，可以理解的是，当输入端IN输入高电平时，第一NMOS管M2的漏极电平接近第一地信号VSS1的电平。当干扰来自第一地信号VSS1时，如第一地信号VSS1瞬间、大幅升高，由于第一PMOS管M1、第二PMOS管M3、第三PMOS管M5和第四PMOS管M7处于强导通状态，只有在干扰强度大于VDD1-Vthp时干扰信号才能穿过第一PMOS管M1、第二PMOS管M3、第三PMOS管M5和第四PMOS管M7。其中Vthp表示第一PMOS管M1、第二PMOS管M3、第三PMOS管M5和第四PMOS管M7的阈值电压。
可选地，在本发明的一个实施例中，可通过调整第一PMOS管M1、第二PMOS管M3、第三PMOS管M5和第四PMOS管M7的尺寸调整Vthp。
作为一种可选的实施方式，NMOS正反馈放大电路103包括第三NMOS管M6和第四NMOS管M8；
第三NMOS管M6的漏极与第三PMOS管M5的漏极连接，第三PMOS管M5的漏极与第四NMOS管M8的栅极连接，第四NMOS管M8的漏极与第四PMOS管M7的漏极连接，第四PMOS管M7的漏极与第三NMOS管M6的栅极连接，第三NMOS管M6的源极与第四NMOS管M8的源极连接，第四NMOS管M8的源极用于连接第二地信号VSS2。
可以理解的是，由于第二NMOS管M4的漏极输出仅与第三PMOS管M5的栅极连接，使得较弱的干扰信号无法打破第二NMOS管M4的截止状态。
可选地，在本发明的一个实施例中，通过调小第二NMOS管M4的驱动能力增加抗干扰能力。
作为一种可选的实施方式，NMOS输入对104包括第五NMOS管M10和第六NMOS管M12；
第五NMOS管M10的栅极与第三NMOS管M6的漏极连接，第三NMOS管M6的源极与第五NMOS管M10的源极连接，第五NMOS管M10的源极与第六NMOS管M12的源极连接，第六NMOS管M12的栅极与第四NMOS管M8的漏极连接。
作为一种可选的实施方式，PMOS正反馈放大电路105包括第五PMOS管M9和第六PMOS管M11；
第五PMOS管M9的漏极与第五NMOS管M10的漏极连接，第五NMOS管M10的漏极与第六PMOS管M11的栅极连接，第六PMOS管M11的漏极与第六NMOS管M12的漏极连接，第六NMOS管M12的漏极与第五PMOS管M9的栅极连接，第五PMOS管M9的源极与第六PMOS管M11的源极连接，第六PMOS管M11的源极用于连接第二电源VDD2。
作为一种可选的实施方式，第二驱动反相器106包括第七PMOS管M13和第七NMOS管M14；
第七PMOS管M13的源极与第六PMOS管M11的源极连接，第七PMOS管M13的栅极与第六PMOS管M11的漏极连接，第六PMOS管M11的漏极与第七NMOS管M14的栅极连接，第七NMOS管M14的源极与第六NMOS管M12的源极连接，第七NMOS管M14的漏极与第七PMOS管M13的漏极连接，第七PMOS管M13的漏极连接输出端OUT。
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (8)

1.一种较强抗干扰电平转换器电路，其特征在于，包括第一驱动反相器、PMOS输入对、NMOS正反馈放大电路、NMOS输入对和PMOS正反馈放大电路；
所述第一驱动反相器用于给所述PMOS输入对提供驱动能力和电平保持能力，所述PMOS输入对用于检测所述第一驱动反相器的电平变化，所述NMOS正反馈放大电路和所述PMOS正反馈放大电路用于电压转换，所述NMOS输入对用于处理电源的转换。
2.根据权利要求1所述的一种较强抗干扰电平转换器电路，其特征在于，还包括第二驱动反相器，所述第二驱动反相器用于给输出端提供驱动能力。
3.根据权利要求2所述的一种较强抗干扰电平转换器电路，其特征在于，所述第一驱动反相器包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；
所述第一PMOS管的源极用于连接第一电源，所述第一PMOS管的源极与所述第二PMOS管的源极连接，所述第二PMOS管的栅极与所述第一PMOS管的漏极连接，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，所述第一NMOS管的漏极与所述第二NMOS管的栅极连接，所述第二NMOS管的源极与所述第一NMOS管的源极连接，所述第一NMOS管的源极用于连接第一地信号，所述第一NMOS管的栅极与所述第一PMOS管的栅极连接，所述第一PMOS管的栅极连接输入端，所述第二PMOS管的漏极与所述第二NMOS管的漏极连接。
4.根据权利要求3所述的一种较强抗干扰电平转换器电路，其特征在于，所述PMOS输入对包括第三PMOS管和第四PMOS管；
所述第三PMOS管的栅极与所述第二NMOS管的漏极连接，所述第三PMOS管的源极与所述第二PMOS管的源极连接，所述第二PMOS管的源极与所述第四PMOS管的源极连接，所述第四PMOS管的栅极与所述第一PMOS管的漏极连接。
5.根据权利要求4所述的一种较强抗干扰电平转换器电路，其特征在于，所述NMOS正反馈放大电路包括第三NMOS管和第四NMOS管；
所述第三NMOS管的漏极与所述第三PMOS管的漏极连接，所述第三PMOS管的漏极与所述第四NMOS管的栅极连接，所述第四NMOS管的漏极与所述第四PMOS管的漏极连接，所述第四PMOS管的漏极与所述第三NMOS管的栅极连接，所述第三NMOS管的源极与所述第四NMOS管的源极连接，所述第四NMOS管的源极用于连接第二地信号。
6.根据权利要求5所述的一种较强抗干扰电平转换器电路，其特征在于，所述NMOS输入对包括第五NMOS管和第六NMOS管；
所述第五NMOS管的栅极与所述第三NMOS管的漏极连接，所述第三NMOS管的源极与所述第五NMOS管的源极连接，所述第五NMOS管的源极与所述第六NMOS管的源极连接，所述第六NMOS管的栅极与所述第四NMOS管的漏极连接。
7.根据权利要求6所述的一种较强抗干扰电平转换器电路，其特征在于，所述PMOS正反馈放大电路包括第五PMOS管和第六PMOS管；
所述第五PMOS管的漏极与所述第五NMOS管的漏极连接，所述第五NMOS管的漏极与所述第六PMOS管的栅极连接，所述第六PMOS管的漏极与所述第六NMOS管的漏极连接，所述第六NMOS管的漏极与所述第五PMOS管的栅极连接，所述第五PMOS管的源极与所述第六PMOS管的源极连接，所述第六PMOS管的源极用于连接第二电源。
8.根据权利要求7所述的一种较强抗干扰电平转换器电路，其特征在于，所述第二驱动反相器包括第七PMOS管和第七NMOS管；
所述第七PMOS管的源极与所述第六PMOS管的源极连接，所述第七PMOS管的栅极与所述第六PMOS管的漏极连接，所述第六PMOS管的漏极与所述第七NMOS管的栅极连接，所述第七NMOS管的源极与所述第六NMOS管的源极连接，所述第七NMOS管的漏极与所述第七PMOS管的漏极连接，所述第七PMOS管的漏极连接所述输出端。
CN202211186360.6A 2022-09-28 2022-09-28 一种较强抗干扰电平转换器电路 Pending CN115276638A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211186360.6A CN115276638A (zh) 2022-09-28 2022-09-28 一种较强抗干扰电平转换器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211186360.6A CN115276638A (zh) 2022-09-28 2022-09-28 一种较强抗干扰电平转换器电路

Publications (1)

Publication Number Publication Date
CN115276638A true CN115276638A (zh) 2022-11-01

Family

ID=83756530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211186360.6A Pending CN115276638A (zh) 2022-09-28 2022-09-28 一种较强抗干扰电平转换器电路

Country Status (1)

Country Link
CN (1) CN115276638A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315784A (zh) * 2000-03-23 2001-10-03 华为技术有限公司 高速数字信号驱动电路
US20040207450A1 (en) * 2003-02-24 2004-10-21 Kabushiki Kaisha Toshiba Voltage level shifter and system mounting voltage level shifter therein
CN101459425A (zh) * 2008-12-30 2009-06-17 上海贝岭股份有限公司 一种电平位移电路
CN101764605A (zh) * 2008-12-23 2010-06-30 北京芯技佳易微电子科技有限公司 负电压电平切换电路
CN104506180A (zh) * 2014-12-12 2015-04-08 长沙景嘉微电子股份有限公司 一种高速电平转换电路
CN104883178A (zh) * 2015-05-27 2015-09-02 中国航天科技集团公司第九研究院第七七一研究所 一种抑制直流通路的负压电平转换电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315784A (zh) * 2000-03-23 2001-10-03 华为技术有限公司 高速数字信号驱动电路
US20040207450A1 (en) * 2003-02-24 2004-10-21 Kabushiki Kaisha Toshiba Voltage level shifter and system mounting voltage level shifter therein
CN101764605A (zh) * 2008-12-23 2010-06-30 北京芯技佳易微电子科技有限公司 负电压电平切换电路
CN101459425A (zh) * 2008-12-30 2009-06-17 上海贝岭股份有限公司 一种电平位移电路
CN104506180A (zh) * 2014-12-12 2015-04-08 长沙景嘉微电子股份有限公司 一种高速电平转换电路
CN104883178A (zh) * 2015-05-27 2015-09-02 中国航天科技集团公司第九研究院第七七一研究所 一种抑制直流通路的负压电平转换电路

Similar Documents

Publication Publication Date Title
US7511555B2 (en) Level conversion circuit and input-output device using same
KR100231091B1 (ko) 레벨 시프터 회로
US6714060B2 (en) Master slave flip-flop circuit functioning as edge trigger flip-flop
US20060170462A1 (en) Reliability comparator with hysteresis
US6040729A (en) Digital output buffer for multiple voltage system
US10505519B1 (en) Dynamic comparator
US20110316505A1 (en) Output Buffer With Improved Output Signal Quality
US7239176B2 (en) Voltage tolerant protection circuit for input buffer
US20090140768A1 (en) Low-noise PECL output driver
EP2143206B1 (en) Electronic device with a high voltage tolerant unit
US20180287615A1 (en) Level shifter and level shifting method
CN101741374B (zh) 无相位失真的电压电平转换器
CN100411056C (zh) 以小读取电流侦测电子式熔丝状态的小型电路及方法
CN115276638A (zh) 一种较强抗干扰电平转换器电路
CN202602615U (zh) 一种轨到轨使能信号的控制电路及电平转换电路
US20120098582A1 (en) Flip-Flop Circuit Design
CN214504253U (zh) 一种低输入电源幅度的电平转换电路
CN103312313A (zh) 一种轨到轨使能信号的控制方法、电路及电平转换电路
US9407255B2 (en) Circuit
CN110058092B (zh) 天线检测电路、芯片及终端设备
US8629692B1 (en) State definition and retention circuit
US20050041343A1 (en) Voltage limiting semiconductor pass gate circuit
CN104467799A (zh) 输入输出电路装置
US20230327652A1 (en) Semiconductor device and input signal controlling method
CN113078896A (zh) 一种低输入电源幅度的电平转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20221101