CN115274959A - 发光二极管外延片及其制备方法 - Google Patents

发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN115274959A
CN115274959A CN202210806496.6A CN202210806496A CN115274959A CN 115274959 A CN115274959 A CN 115274959A CN 202210806496 A CN202210806496 A CN 202210806496A CN 115274959 A CN115274959 A CN 115274959A
Authority
CN
China
Prior art keywords
layer
sub
epitaxial wafer
emitting diode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210806496.6A
Other languages
English (en)
Inventor
尚玉平
张奕
陆香花
肖云飞
梅劲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202210806496.6A priority Critical patent/CN115274959A/zh
Publication of CN115274959A publication Critical patent/CN115274959A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种发光二极管外延片及其制备方法,所述外延片包括衬底和依次层叠在所述衬底上的N型层、多量子阱层以及P型层,所述多量子阱层包括多个周期交替生长的阱层和垒层,至少一个所述阱层包括依次层叠的第一子层、第二子层和第三子层,所述第一子层为掺Si的InGaN层,所述第二子层为掺C的InGaN层,第三子层为掺Mg和Si的InGaN层。采用本公开能够提高发光二极管外延片的发光一致性以及发光效率。

Description

发光二极管外延片及其制备方法
技术领域
本公开涉及半导体技术领域,特别涉及一种发光二极管外延片及其制备方法。
背景技术
LED(Light Emitting Diode,发光二极管)是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源,正在被迅速广泛地得到应用,而发光二极管外延片在发光二极管的功能实现上起到了举足轻重的作用。
目前,发光二极管外延片包括衬底、以及依次层叠在所述衬底上的N型层、有源层和P型层。所述有源层包括交替生长的多个量子阱层和多个量子垒层,每个所述量子阱层均包括依次层叠的第一量子阱层、第二量子阱层和第三量子阱层,第一量子阱层和第三量子阱层均为InxGa1-xN层,第二量子阱层为GaN层。量子阱层通过采用In脉冲生长的方式,来减小In富集中心形成的概率,改善量子阱InGaN材料中富In局域态效应,使In组分稳定集中分布在量子阱层中。
然而,目前发光二极管外延片在发光一致性方面(例如亮度一致性以及波长一致性等)以及发光效率方面较差。
发明内容
本公开实施例提供了发光二极管外延片及其制备方法,能够提高发光二极管外延片的发光一致性以及发光效率。所述技术方案如下:
第一方面,本公开实施例提供了一种发光二极管外延片,所述外延片包括衬底和依次层叠在所述衬底上的N型层、多量子阱层以及P型层,所述多量子阱层包括多个周期交替生长的阱层和垒层,至少一个所述阱层包括依次层叠的第一子层、第二子层和第三子层,所述第一子层为掺Si的InGaN层,所述第二子层为掺C的InGaN层,第三子层为掺Mg和Si的InGaN层。
可选地,所述第二子层中C的掺杂浓度范围为5×1016cm-3~1×1018cm-3
可选地,所述第二子层以三乙基镓和三甲基镓为镓源生成,且所述第二子层中的C由所述三甲基镓提供。
可选地,所述第一子层中Si的掺杂浓度范围为1×1016cm-3~1×1018cm-3
可选地,所述第一子层中,In组分含量从靠近所述N型层的一侧到靠近所述P型层的一侧逐渐增大,且In组分含量的最大值的取值范围为10%~30%。
可选地,所述Mg的掺杂浓度范围为1×1017cm-3~1×1018cm-3
可选地,所述第一子层的厚度范围为
Figure BDA0003737915560000021
所述第二子层的厚度范围为
Figure BDA0003737915560000022
所述第三子层的厚度范围为
Figure BDA0003737915560000023
第二方面,本公开实施例提供了一种发光二极管外延片的制备方法,所述制备方法包括:
提供一衬底;
在所述衬底上依次层叠生长N型层、多量子阱层以及P型层,其中,所述多量子阱层包括多个周期交替生长的阱层和垒层,至少一个所述阱层包括依次层叠的第一子层、第二子层和第三子层,所述第一子层为掺Si的InGaN层,所述第二子层为掺C的InGaN层,第三子层为掺Mg和Si的InGaN层。
可选地,所述第二子层中C的浓度范围为5×1016cm-3~1×1018cm-3
可选地,所述第二子层采用以下方式形成:以三乙基镓和三甲基镓为镓源生长第二子层,其中,所述三甲基镓在三乙基镓和三甲基镓混合物中的质量分数的占比为(0,10%]。
本公开实施例提供的技术方案带来的有益效果是:
在本公开实施例中,在第三子层中掺Mg有利于提高发光效率,其原因主要包括以下几点:(1)Mg离化产生的空穴可将阱层和垒层界面处的部分压电极化负电荷中和,降低界面极化电荷密度,从而能够有效地削弱压电极化场和抑制量子限制斯塔克效应,进而提高载流子在多量子阱层的辐射复合率;(2)能够抑制InGaN层中的相分离和应力弛豫现象,提高InGaN层的晶体质量;(3)阱层与垒层所形成的高表面势垒限制载流子迁移到位错中心的位置,从而抑制了位错中心位置的非辐射复合,从而提高了发光效率。
此外,在第二子层掺C能够降低第二子层的导电性,促使电子和空穴横向扩展,实现载流子在阱层中平面铺展,扩展阱层的电流分布,从而能够有效提高发光的均匀性,进而得到发光波长一致的外延片。
再者,在第一子层和第三子层中掺Si能够降低阱层与垒层之间的极化电场,从而提高InGaN层的内量子效率,进而提高发光二极管的发光效率。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种微型发光二极管外延片的结构示意图;
图2是本公开实施例提供的一种微型发光二极管外延片中单个周期量子阱垒的结构示意图;
图3是本公开实施例提供的一种微型发光二极管外延片的制备方法的流程图;
图4是本公开实施例提供的又一种微型发光二极管外延片的制备方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
本公开实施例中的发光二极管适用于显示屏,其中,显示屏包括普通尺寸LED制备的显示屏、由miniLED或MicroLED制备的显示屏,下面结合附图,本公开实施例方式的发光二极管以MicroLED为例进行说明。图1为本公开实施例提供的一种微型发光二极管外延片的结构示意图。如图1所示,所述微型二极管外延片包括衬底10和依次层叠在所述衬底10上的N型层11、多量子阱层12以及P型层13,多量子阱层12包括多个周期交替生长的阱层121和垒层122。
图2是本公开实施例提供的一种微型发光二极管外延片中单个周期量子阱垒的结构示意图。如图2所示,阱层121包括依次层叠的第一子层1211、第二子层1212和第三子层1213,第一子层1211为掺Si的InGaN层,第二子层1212为掺C的InGaN层,第三子层1213为掺Mg和Si的InGaN层。
在本公开实施例中,在第三子层1213中掺Mg有利于提高发光效率,其原因主要包括以下几点:(1)在第三子层1213中掺杂Mg,可实现阱层121与垒层122的界面改性。界面改性是指,Mg离化产生的空穴可将阱层121和垒层122界面处的部分压电极化负电荷中和,降低界面极化电荷密度,从而能够有效地削弱压电极化场和抑制量子限制斯塔克效应,进而提高载流子在多量子阱层12的辐射复合率,并且,X射线光电子谱和扫描透射电镜表征发现,Mg的界面改性能够促进阱层121InGaN材料的生长,且使得阱层121中的In组分分布更均匀,从而提高微型发光二极管的发光效率。(2)Mg的掺杂能够抑制阱层121中相分离、应力弛豫和相关缺陷的产生,提高InGaN层(即第三子层1213)的晶体质量;(3)由于Mg原子倾向于在位错坑附近聚集,抑制了InGaN材料在阱层121与垒层122界面处该区域的生长,从而在该区域形成较薄的阱层121,而薄阱所形成的高表面势垒可有效地阻止载流子迁移到位错中心位置进行非辐射复合,从而提高了发光效率。
此外,在第二子层1212掺C能够增大第二子层1212的电阻,降低第二子层1212的导电性,当载流子在经过阻抗较大第二子层1212,电子和空穴会横向扩展,可使载流子均匀分布在整个阱层中,降低载流子分布不均的概率,使得在通电流情况下电流能够均匀扩展,从而能够有效提高发光的均匀性,进而得到发光波长一致的外延片。
再者,在GaN极性面上生长InGaN材料时,其内建极化场会大幅降低InGaN层的内量子效率,在第一子层和第三子层中掺Si能够降低阱层121与垒层122之间的极化电场,从而提高InGaN层的内量子效率,进而提高微型发光二极管的发光效率。
可选地,第二子层1212中C的掺杂浓度范围为5×1016cm-3~1×1018cm-3
一定掺杂浓度的C能够降低量子阱第二子层1212导电性,促使电子和空穴横向扩展,从而实现载流子在发光量子阱中平面铺展,得到发光波长一致的外延片。而C的掺杂浓度过高,会引起阻抗较大,载流子迁移率大大降低,引起电子和空穴复合时损失能量较大,造成非辐射复合,降低LED器件的内量子效率,造成LED器件工作电压升高。而C的掺杂浓度过低,则无法达到促进外延片发光一致性的效果。
可选地,第二子层1212以三乙基镓和三甲基镓为镓源生成,且所述第二子层1212中的C由所述三甲基镓提供。
通过采用少量的三甲基镓作为镓源可使量子阱第二子层1212达到一定含C浓度,从而降低量子阱第二子层1212导电性,促使电子和空穴横向扩展,从而实现载流子在发光量子阱中平面铺展,扩展量子阱层121的电流分布,从而能够有效提高发光的均匀性,进而得到发光波长一致的外延片。并且,无需采用额外的工艺即可实现C的掺杂,实现方便。
可选地,第二子层中的In组分含量为恒定值,该恒定值的取值范围为(30%,50%)。
由于第二子层1212中为重掺In组分,可以使得外延片的发光更集中在第二子层1212中,从而提高外延片的亮度一致性。
可选地,第一子层1211中Si的掺杂浓度范围为1×1016cm-3~1×1018cm-3
Si掺杂能够缓解阱层121与垒层122二者之间的极化效应,此处的Si掺杂范围为低掺,由于Si原子远远少于Ga/In原子,Si可以填充第一子层1211中缺陷空位,减少漏电通道,提高LED的抗静电能力。
可选地,第一子层1211中,In组分含量从靠近所述N型层的一侧到靠近所述P型层的一侧逐渐增大,且In组分含量的最大值的取值范围为10%~30%。例如,第一子层1211中,靠近P型层的一侧的In组分含量为20%。
In组分从0逐渐增大能够使垒层122材料到阱层121材料有良好的过渡,降低晶格失配,从而提高微型发光二极管的发光效率。
第一子层1211低掺Si和渐变增加的In组分,提供了高质量的第一子层1211,从而使得第一子层1211更好地过渡到第二子层1212。
可选地,第三子层1213中,Mg的掺杂浓度范围为1×1017cm-3~1×1018cm-3。第三子层1213中,Si的掺杂浓度范围为1×1016cm-3~1×1018cm-3
第三子层1213通过微掺杂Si和Mg,可以实现发光量子阱实现局部等电子掺杂,减少In富集团簇现象,提高发光亮度的一致性。
第三子层1213InGaN层中In组分含量从靠近N型层11的一侧到靠近P型层13的一侧逐渐降低,且In组分含量的最大值的取值范围为(10%,30%)。
由于第三子层1213中In组分含量渐变降低,阻碍了In原子扩散至垒层122中,降低了阱层121与垒层122之间的极化效应,降低了发光阱层121的能带倾斜程度,从而提高发光波长一致性。
可选地,第一子层1211的厚度范围为
Figure BDA0003737915560000051
第二子层1212的厚度范围为
Figure BDA0003737915560000061
第三子层1213的厚度范围为
Figure BDA0003737915560000062
在一些示例中,第一子层1211的厚度为
Figure BDA0003737915560000063
所述第二子层1212的厚度为
Figure BDA0003737915560000064
第三子层1213的厚度为
Figure BDA0003737915560000065
由于第一子层1211和第三子层1213都是低In组分,厚度小于
Figure BDA0003737915560000066
起不到过渡层的作用,厚度大于
Figure BDA0003737915560000067
会导致阱层121整体厚度偏厚,从而加剧阱层121与垒层122之间的极化效应,导致发光一致性较差;第二子层1212是高In组分,厚度小于
Figure BDA0003737915560000068
时导致量子阱发光强度不够,厚度大于
Figure BDA0003737915560000069
时导致多量子阱区晶体质量严重下降导致LED器件可靠性差。
综上所述,第一子层1211厚度在合适范围内可更好地过渡层作用;第二子层1212的厚度范围设置能够使重掺In组分发光更集中在第二子层1212中,从而达到提高亮度一致性目的;由于第三子层1213靠近垒层122,其厚度设置能够降低In原子扩散至垒层122中。因此,三个子层的厚度设置可以有效降低阱层121与垒层122之间的极化效应,降低阱层121的能带倾斜程度,提高发光波长一致性。示例性地,衬底10可以为蓝宝石衬底、硅衬底或碳化硅衬底,其中,蓝宝石衬底为一种常用衬底,技术成熟,成本低。可选地,衬底10可以为平片衬底,也可以为图形化衬底。
示例性地,N型层为N型GaN层。其中,N型GaN层掺杂有Si,且Si的掺杂浓度范围为1×1018~1×1019cm-3。Si的掺杂浓度过高会降低晶体质量,导致缺陷的增加,Si的掺杂浓度过低会降低N型GaN层的电导率。将Si的掺杂浓度控制在1×1018~1×1019cm-3范围内,能够使N型GaN层具有较好的晶体质量,同时也具有足够的电导率,从而有助于提高微型发光二极管的发光效率。
示例性地,N型GaN层的厚度范围可以为0.5μm~3μm。
示例性地,多量子阱层12包括多个周期交替生长的阱层121和垒层122,其中,多个周期可以为8~15个周期。例如,8、10、13或者15个周期。
示例性地,每个阱层的厚度为2nm~5nm。
示例性地,垒层122为GaN层。示例性地,每个垒层122的厚度为8~20nm。
再次参见图1,在一些示例中,该微型发光二极管外延片还包括缓冲层14、3D成核层15、U型GaN层16(即未掺杂的GaN层)。缓冲层14、3D成核层15、U型GaN层16依次层叠在衬底10和N型层11之间。
缓冲层14用于减小衬底10与后续结构之间的晶格失配,有利于减少外延层中的晶格缺陷。
示例性地,缓冲层14可以是AlN缓冲层等。
示例性地,缓冲层的厚度范围为10nm~50nm,例如缓冲层的厚度为10nm、20nm、37nm或者49nm等。缓冲层的厚度不同,最终形成的外延层的质量也会不同,若缓冲层的厚度过薄,则会导致缓冲层的表面较为疏松和粗糙,不能为后续结构的生长提供一个好的模板,随着缓冲层厚度的增加,缓冲层的表面逐渐变得较为致密和平整,有利于后续结构的生长,但是若缓冲层的厚度过厚,则会导致缓冲层的表面过于致密,同样不利于后续结构的生长,无法减少外延层中的晶格缺陷。
3D成核层15用于为后续结构的生长提供必要的成核中心,有利于后续结构的吸附以及横向生长。示例性地,3D成核层为GaN层。
示例性地,3D成核层15的厚度范围为0.3μm~0.5μm。
U型GaN层16用于减少缺陷,提高外延片的晶格质量,以进一步提高微型发光二极管的发光效率。
示例性地,U型GaN层的厚度为0.5μm~3μm。U型GaN层16的厚度设置的过薄,对于位错缺陷的减少作用比较小,厚度设置的过厚,会增大电阻。
在一些示例中,P型层13可以包括依次层叠在多量子阱层12上的低温P型层131、电子阻挡层132、高温P型层133以及P型接触层134。
其中,低温P型层13用于提供空穴,并且避免温度过高破坏多量子阱层12的活性。
示例性地,低温P型层为掺杂Mg的AlwGa1-wN层,其中,0.1<w<0.3,且Mg的掺杂浓度为5×1019~1×1021cm-3
示例性地,低温P型层的厚度范围为50nm~100nm。
电子阻挡层132用于阻挡电子从多量子阱层12中逃逸,从而避免导致内量子效率降低。
示例性地,电子阻挡层132可以为AlkGa1-kN(0.2<k<0.5)层。
示例性地,电子阻挡层132的厚度为20nm~100nm。
高温P型层133用于提供为外延片提供空穴,并且,高温P型层133生长过程中较高的温度可以对低温P型层133的低温缺陷进行修复,有助于提高微型发光二极管的发光效率。
示例性地,高温P型层133为掺Mg的GaN层,且Mg的掺杂浓度为5×1019cm-3~1×1021cm-3。示例性地,高温P型层133的厚度范围为100nm~200nm。
P型接触层134用于与后续制作的电极等结构接触,减小接触电阻。
示例性地,P型接触层为掺Mg的GaN层,且Mg的掺杂浓度为1×1020cm-3~1×1021cm-3
示例性地,P型接触层134的厚度的取值范围为10nm~50nm。
需要说明的是,图1中的微型发光二极管外延片结构仅为示例,微型发光二极管外延片结构可以包括更多的膜层或者去除缓冲层14、3D成核层15、U型GaN层16中的部分膜层。只要包括N型层11、多量子阱层12以及P型层13,且阱层包括第一子层1211、第二子层1212以及第三子层1213。
基于上述微型发光二极管外延片的结构示意图,本公开实施例还提供了一种微型发光二极管外延片的制备方法。
图3是本公开实施例提供的一种微型发光二极管外延片的制备方法的流程图。如图3所示,该制备方法包括:
S31:提供一衬底。
S32:在衬底上依次生长N型层、多量子阱层以及P型层。其中,多量子阱层包括多个周期交替生长的阱层和垒层。阱层包括依次层叠的第一子层、第二子层和第三子层,所述第一子层为掺Si的InGaN层,所述第二子层为掺C的InGaN层,所述第三子层为掺Mg和Si的InGaN层。
图4是本公开实施例提供的又一种微型发光二极管外延片的制备方法的流程图。该制备方法包括:
S41:在衬底上生长缓冲层。
示例性地,衬底为蓝宝石衬底,缓冲层为AlN层。
在S41中,对蓝宝石衬底利用PVD(Physical Vapour Deposition,物理气相沉积)磁控溅射沉积AlN层,在此沉积过程中,控制PVD设备中的生长温度在400~800℃(例如取值为400℃、570℃、800℃等),溅射功率在3000W~5000W(例如取值为3000W、4000W、4500W、4691W等),压力在2mTorr~20mTorr(例如,2mTorr、3mTorr、5mTorr、18mTorr、19.5mTorr),从而在衬底10上生长AlN层。
S42:在缓冲层上生长3D成核层。
在S42中,将形成有缓冲层的衬底放入MOCVD(Metal-organic Chemical VaporDeposition,金属有机化合物化学气相沉淀)反应室中,控制MOCVD反应室温度在950℃~1080℃,反应室压力在200Torr~500Torr,在氮气、氢气以及氨气的混合气氛条件下,在缓冲层上生长3D成核层。
S43:在3D成核层上生长U型GaN层。
在S43中,将MOCVD反应室中温度设置在1000℃~1100℃,反应室的压力设置在100Torr~300Torr,在3D成核层上生成U型GaN层。
S44:在U型GaN层上生长N型层。
在S44中,将MOCVD反应室中的温度设置在1000℃~1100℃,MOCVD反应室中的压力设置在100Torr~300Torr,在U型GaN层上生长N型GaN层。
S45:在N型层上生长多量子阱层。
多量子阱层包括多个周期交替生长的阱层和垒层,其中,多个周期为8~15周期的InGaN层/GaN层交替生长。
在S45中,垒层的生长条件为:生长温度为800℃~960℃,生长压力为100Torr~300Torr。阱层的生长条件包括:生长温度为700℃~850℃,生长压力为200Torr~500Torr。
其中,阱层包括依次层叠的第一子层、第二子层和第三子层,第一子层为掺Si的InGaN层,上述第二子层为掺C的的InGaN层,第三子层为掺C和Mg的InGaN层。
在本公开实施例中,每个阱层的形成过程包括以下步骤。
第一步、在N型GaN层上生长第一子层。
例如,第一子层的生长温度为820℃,生长压力为200Torr,在生长过程中通入氮气和氨气的混合气体,在N型GaN层或者垒层上生长量子阱层的第一子层。
在第一子层的生长过程中,通过离子注入的方法向第一子层1211中进行Si掺杂,且Si的掺杂浓度为1×1016cm-3~1×1018cm-3。此外,也可以通过共熔法、投入法以及气相掺杂法。
在第一步中,使用三乙基镓作为InGaN层的镓源,且向反应室内通入In源,并通过控制通入In的速率来控制In组分的含量,使得In组分含量沿着第一子层的生长方向从零逐渐增大,且最大值的取值范围为(10%,30%),例如,InGaN层中的In组分含量从零到20%逐渐增大。
第二步、在第一子层生长第二子层。
例如,第二子层的生长温度为800℃,生长压力为200Torr,并向反应室中通入氮气和氨气的混合气体,在第一子层上生长第二子层。
在第二步中,向反应室内匀速通入In源生长第二子层,使得第二子层中的In组分含量为恒定值,该恒定值范围为(30%,50%)。在第二步中,可采用气相沉积的方法,向反应室中通入三乙基镓和三甲基镓的混合物,使用三甲基镓和三乙基镓作为镓源生长第二子层,其中,三甲基镓在三乙基镓和三甲基镓混合物中的质量分数的占比为(0,10%]。
由于三乙基镓(Ga(C2H5)3)为具有较大配位基的Ⅲ族有机源,乙基基团表面束缚较弱,在反应生长碳之前便可脱附,复杂的基团也能够在表面分解,三乙基镓在脱附的分子中产生碳碳双键,并且在表面留下H原子而不产生含C的物质。而三甲基镓(Ga(CH3)3)的配位基较小,基团表面束缚较强,碳的脱附能力较弱,从而产生含碳的物质。通过调节三甲基镓在三乙基镓和三甲基镓混合物中的含量来实现一定浓度的C掺杂。因此,通过调节三甲基镓的占比来控制第二子层中C的掺杂浓度为5×1016cm-3~1×1018cm-3
第三步、在第二子层上生长第三子层。
例如,第三子层的生长温度为850℃,生长压力为200Torr,并通入氮气和氨气的混合气体,在第二子层上生长第三子层。在第三步中,向反应室内通入In源生长第三子层InGaN层,In组分含量从靠近所述N型层的一侧到靠近所述P型层的一侧逐渐降低,且In组分含量的最大值的取值范围为(10%,30%)。
可选地,第三子层采用离子注入的方法,或者采用共熔法、投入法以及气相掺杂法进行Mg和Si的掺杂。
第三子层中掺杂Si跟第一子层中Si的掺杂有相似的作用,这里不再赘述。
S46:在多量子阱层生长低温P型层。
示例性地,低温P型GaN层为AlwGa1-wN,其中,0.1<w<0.3。
在S46中,将反应室的温度控制在700℃~800℃,压力控制在200Torr~500Torr范围内,在多量子阱层上生长低温P型层。并且,在生长过程中进行Mg的掺杂,且Mg的掺杂浓度为5×1019~1×1021cm-3
可选地,低温P型GaN层厚度范围为50nm~100nm。
S47:在低温P型层上生长电子阻挡层。
示例性地,电子阻挡层132可以为AlkGa1-kN(0.2<k<0.5)层。
在S47中,将反应室中的温度调节至800℃~1000℃,控制反应室中的压力在100Torr~300Torr,在低温P型层上生长电子阻挡层。
示例性地,电子阻挡层的厚度为2nm~100nm。
S48:在电子阻挡层上生长高温P型层。
示例性地,高温P型层133为GaN层。
在S48中,将反应室的温度控制为800℃~1000℃,反应室的压力控制在200Torr-600Torr的环境下,在高温P型层上生长厚度范围为100nm~200nm的高温P型层。在高温P型层的生长过程中进行Mg的掺杂,且Mg的掺杂浓度为5×1019cm-3~1×1021cm-3
S49:在高温P型层上生长P型接触层。
在S49中,将反应室中的温度控制在850℃~1000℃,反应室的压力控制在100Torr~300Torr,在电子阻挡层上生长P型接触层。在P型接触层的生长过过程中进行Mg的掺杂,且Mg的掺杂浓度范围为1×1020cm-3~1×1021cm-3
可选地,该制备方法还包括:在微型发光二极管的外延层生长结束后,对外延片进行退火处理。例如,降低反应室的温度,在氮气气氛中进行退火处理,退火温度范围为650℃~850℃,退火处理5到15分钟,之后关闭加热系统和供气系统,待反应室温度降低至室温,降至室温外延生长结束。
对外延片进行退火后,还可以对该外延片进行后续制程,以制备微型LED,例如制作电极等。
采用图4所示方法制备的微型发光二极管外延片与相关技术中微型发光二极管外延片(下文称为对照组)进行对比。
对照组的外延片的结构与图1所示的结构基本相同,区别在于,将包含三个子层的阱层替换为单层结构的阱层。且该单层结构的阱层为IngGa1-gN层,其中,0.2<g<0.5。且IngGa1-gN层的厚度范围为2nm~5nm。
相应的,对照组的外延片的制备过程与图3所示过程基本相同。除了将步骤S45中阱层的生长过程替换为:向反应室内通入纯氮气,并控制反应室的生长温度在700℃~850℃范围内,生长压力控制在200Torr~500Torr范围内,生长IngGa1-gN层,其中,0.2<g<0.5;向反应室内通入氮气和氢气的混合气体,并控制反应室的生长温度在800℃~960℃范围内,生长压力控制在100Torr~300Torr范围内,生长GaN层。
对图4所示方法制备出的外延片和对照组的外延片采用同样的方式进行测试发光一致性(例如亮度一致性、波长一致性)以及发光效率,图4所示方法制备出的外延片的发光一致性好且发光效率高。
示例性地,利用PL(photoluminescence,光致发光)测试手段进行测试,验证图4所示方法制备出的外延片与对照组的外延片在发光一致性方面的对比。选取对照组的方案制备100片外延片与本公开(图4所示方法)制备100片外延片,利用光致发光测试手段测试峰值波长的波长集中度,例如,在一片外延片上选取N个点来作为测试的样本,并对这N个点的峰值波长进行测试,测试出来的波长在规定波长范围的点数为n,则该波长集中度为(n/N)*100%。在本次测试实验中,N取500,且实验结果可参见表1,表1为对照组与本公开制备的外延片的波长集中度的结果对比。
表1,对照组与本公开制备的外延片的波长集中度的结果对比
Figure BDA0003737915560000121
Figure BDA0003737915560000131
Figure BDA0003737915560000141
根据测试结果对比,本公开方案制备的外延片的波长集中度的均值高于对照组制备的外延片的波长集中度3.5%左右,由此可见,本公开方案制备出的外延片的发光波长的一致性较好。
以上所述仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (10)

1.一种发光二极管外延片,其特征在于,所述外延片包括衬底和依次层叠在所述衬底上的N型层、多量子阱层以及P型层,
所述多量子阱层包括多个周期交替生长的阱层和垒层,至少一个所述阱层包括依次层叠的第一子层、第二子层和第三子层,所述第一子层为掺Si的InGaN层,所述第二子层为掺C的InGaN层,第三子层为掺Mg和Si的InGaN层。
2.根据权利要求1所述的发光二极管外延片,其特征在于,所述第二子层中C的掺杂浓度范围为5×1016cm-3~1×1018cm-3
3.根据权利要求2所述的发光二极管外延片,其特征在于,所述第二子层以三乙基镓和三甲基镓为镓源生成,且所述第二子层中的C由所述三甲基镓提供。
4.根据权利要求1-3任一项所述的发光二极管外延片,其特征在于,所述第一子层中Si的掺杂浓度范围为1×1016cm-3~1×1018cm-3
5.根据权利要求4所述的发光二极管外延片,其特征在于,所述第一子层中,In组分含量从靠近所述N型层的一侧到靠近所述P型层的一侧逐渐增大,且In组分含量的最大值的取值范围为10wt%~30wt%。
6.根据权利要求1-3任一项所述的发光二极管外延片,其特征在于,所述Mg的掺杂浓度范围为1×1017cm-3~1×1018cm-3
7.根据权利要求1-3任一项所述的发光二极管外延片,其特征在于,所述第一子层的厚度范围为
Figure FDA0003737915550000011
所述第二子层的厚度范围为
Figure FDA0003737915550000012
所述第三子层的厚度范围为
Figure FDA0003737915550000013
8.一种发光二极管外延片的制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在所述衬底上依次层叠生长N型层、多量子阱层以及P型层,其中,所述多量子阱层包括多个周期交替生长的阱层和垒层,至少一个所述阱层包括依次层叠的第一子层、第二子层和第三子层,所述第一子层为掺Si的InGaN层,所述第二子层为掺C的InGaN层,第三子层为掺Mg和Si的InGaN层。
9.根据权利要求8所述的制备方法,其特征在于,所述第二子层中C的浓度范围为5×1016cm-3~1×1018cm-3
10.根据权利要求9所述的制备方法,其特征在于,所述第二子层采用以下方式形成:
以三乙基镓和三甲基镓为镓源生长第二子层,其中,所述三甲基镓在三乙基镓和三甲基镓混合物中的质量分数的占比为(0,10%]。
CN202210806496.6A 2022-07-08 2022-07-08 发光二极管外延片及其制备方法 Pending CN115274959A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210806496.6A CN115274959A (zh) 2022-07-08 2022-07-08 发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210806496.6A CN115274959A (zh) 2022-07-08 2022-07-08 发光二极管外延片及其制备方法

Publications (1)

Publication Number Publication Date
CN115274959A true CN115274959A (zh) 2022-11-01

Family

ID=83765920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210806496.6A Pending CN115274959A (zh) 2022-07-08 2022-07-08 发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN115274959A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117393667A (zh) * 2023-12-13 2024-01-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117393667A (zh) * 2023-12-13 2024-01-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN117393667B (zh) * 2023-12-13 2024-03-12 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Similar Documents

Publication Publication Date Title
CN109920889B (zh) 氮化镓基发光二极管外延片及其制造方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN114759124B (zh) 一种发光二极管外延片及其制备方法
CN111430515B (zh) 发光二极管外延片的生长方法及发光二极管外延片
CN109950372B (zh) 发光二极管外延片及其制造方法
CN114975704B (zh) 一种led外延片及制备方法
CN109786527B (zh) 一种发光二极管外延片及其制造方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN113206175B (zh) 发光二极管外延片及其制备方法
CN110364598B (zh) 发光二极管外延片及其制作方法
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN113410353B (zh) 发光二极管外延片及其制备方法
CN115274959A (zh) 发光二极管外延片及其制备方法
CN112687773B (zh) 紫外发光二极管的外延片及其制备方法
CN109786526A (zh) 一种发光二极管外延片及其制造方法
CN109087977B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109686821B (zh) 一种发光二极管的外延片的制备方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN116454184A (zh) 一种高光效led外延片及其制备方法、led
CN114823999B (zh) 一种具有氮极性接触层的led外延结构及其制备方法
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
CN114843375A (zh) GaN基发光二极管外延片的制备方法和外延片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination