CN115274581A - 一种具有散热功能的封装结构及其形成方法 - Google Patents

一种具有散热功能的封装结构及其形成方法 Download PDF

Info

Publication number
CN115274581A
CN115274581A CN202210954932.4A CN202210954932A CN115274581A CN 115274581 A CN115274581 A CN 115274581A CN 202210954932 A CN202210954932 A CN 202210954932A CN 115274581 A CN115274581 A CN 115274581A
Authority
CN
China
Prior art keywords
substrate
pad
chip
front surface
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210954932.4A
Other languages
English (en)
Inventor
刘燚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202210954932.4A priority Critical patent/CN115274581A/zh
Publication of CN115274581A publication Critical patent/CN115274581A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种具有散热功能的封装结构，包括：基板；金属柱，其贯穿基板；第一焊盘，其布置在所述基板的正面，并与所述金属柱连接；打线手指，其布置在所述基板的正面，并与芯片通过引线连接；第一焊球，其与所述第一焊盘连接；芯片，其布置在所述基板的正面；第二焊盘，其布置在所述基板的背面，并与所述金属柱连接；绝缘层，其布置在所述基板的背面；第二焊球，其与所述第二焊盘连接；以及塑封层，其将所述芯片塑封。本发明还涉及一种具有散热功能的封装结构的形成方法。该封装结构的芯片与基板之间通过焊球连接，解决了分层问题，基板中的金属柱和基板正面和背面的焊盘打孔，提高该封装结构的散热能力，使器件在工作的过程中能够快速散热。

Description

一种具有散热功能的封装结构及其形成方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种具有散热功能的封装结构及其形成方法。
背景技术
随着IC封装技术的飞速发展，封装尺寸越来越来小，集成度越来越高。基板作为芯片的载体，其散热效果已经成为决定产品稳定性和可靠性的重要因素。常规的散热方案主要是直接通过贴装散热盖等形式提高芯片和封装外部的散热能力。引线键合(WB)产品主要是通过在芯片上方贴装散热片来解决散热问题，而芯片下方的散热导热主要通过打孔解决，或者主要靠裸露芯片下方的大块铜皮来解决，该种方式散热效果有限，且裸露的大块铜皮上金之后可能会造成与焊料的结合不好，导致芯片下方分层。因此，需要设计新研究思路和解决方法，改善引线键合封装结构的散热问题。
发明内容
本发明的任务是提供一种具有散热功能的封装结构及其形成方法，该封装结构的芯片与基板之间通过焊球连接，解决了分层问题，基板中的金属柱和基板正面和背面的焊盘打孔，提高该封装结构的散热能力，使器件在工作过程中能够快速散热。
在本发明的第一方面，针对现有技术中存在的问题，本发明提供一种具有散热功能的封装结构来解决，包括：
基板；
金属柱，其贯穿基板；
第一焊盘，其布置在所述基板的正面，并与所述金属柱连接；
打线手指，其布置在所述基板的正面，并与芯片通过引线连接；
第一焊球，其与所述第一焊盘连接；
芯片，其布置在所述基板的正面；
第二焊盘，其布置在所述基板的背面，并与所述金属柱连接；
绝缘层，其布置在所述基板的背面；
第二焊球，其与所述第二焊盘连接；以及
塑封层，其将所述芯片塑封。
在本发明的一个实施例中，还包括油墨层，其位于所述基板的正面，其中所述第一焊盘和所述打线手指未被油墨层覆盖。
在本发明的一个实施例中，所述第一焊盘位于所述基板的正面的中部，且具有通孔；
所述金属柱和所述第二焊盘具有通孔，其中所述第一焊盘、所述金属柱和所述第二焊盘的通孔连通。
在本发明的一个实施例中，通过所述第一焊球连接所述第一焊盘与所述芯片的背面，所述芯片布置在所述基板的正面。
在本发明的一个实施例中，所述打线手指位于所述第一焊盘的四周；
所述芯片的正面具有引线连接点，通过引线连接所述打线手指与所述引线连接点。
在本发明的第二方面，针对现有技术中存在的问题，本发明提供一种具有散热功能的封装结构的形成方法来解决，包括：
形成贯穿基板的金属柱；
在基板的正面布置第一焊盘和打线手指；
在基板的背面布置绝缘层和第二焊盘；
在第一焊盘、金属柱和第二焊盘中制作通孔；
在芯片的背面布置第一焊球，所述芯片的正面具有引线连接点；
在芯片的背面布置第一焊球；
将芯片布置在基板的正面；
利用引线连接打线手指和引线连接点；以及
将芯片进行塑封形成塑封层，并在第二焊盘布置第二焊球。
在本发明的一个实施例中，还包括：在基板的正面布置油墨层。
在本发明的一个实施例中，通过焊接芯片背面的第一焊球与第一焊盘，将芯片布置在基板的正面。
在本发明的一个实施例中，所述金属柱与所述第一焊盘、所述第二焊盘连接，且所述第一焊盘、所述金属柱和所述第二焊盘的通孔连通。
在本发明的一个实施例中，所述第一焊盘位于所述基板的正面的中部，所述打线手指位于所述第一焊盘的四周。
本发明至少具有下列有益效果：本发明公开的一种具有散热功能的封装结构及其形成方法，该封装结构的芯片与基板之间通过焊球连接，解决了分层问题；芯片通过焊球与基板正面的焊盘连接，加强了芯片与基板之间的散热能力；基板中的金属柱和基板正面和背面的焊盘打孔，若在后续将基板与PCB板连接，能够有效增强基板到PCB板的散热能力。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出了根据本发明一个实施例的具有散热功能的封装结构的示意图。
图2示出了根据本发明一个实施例的基板的俯视图。
图3A至图3F示出了根据本发明一个实施例的形成具有散热功能的封装结构的过程的剖面示意图。
图4示出了根据本发明一个实施例的形成散热基板的流程图。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。
在此还应当指出，在本发明的描述中，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是明示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为明示或暗示相对重要性。
另外，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
图1示出了根据本发明一个实施例的具有散热功能的封装结构的示意图。图2示出了根据本发明一个实施例的散热基板的俯视图。
如图1和图2所示，具有散热功能的封装结构包括基板101、金属柱102、第一焊盘103、打线手指104、油墨层105、第一焊球106、芯片107、引线108、第二焊盘109、绝缘层110、第二焊球111以及塑封层112。
金属柱102，其贯穿基板101。金属柱102为空心柱，具有通孔。
第一焊盘103，其布置在基板101的正面，并与金属柱102连接。第一焊盘103具有通孔1031。多个第一焊盘103位于基板101的正面的中部。
打线手指104，其布置在基板101的正面，且位于第一焊盘103的四周。
油墨层105，其位于基板101的正面。第一焊盘103和打线手指104未被油墨层覆盖。油墨开口1051处露出打线手指104。
第一焊球106，其与第一焊盘103连接。
芯片107，其布置在基板101的正面。通过第一焊球106连接芯片107的背面和第一焊盘103，将芯片107布置在基板101的正面。芯片107的背面与第一焊盘103通过第一焊球106焊接，可以有效解决分层问题，也加强了芯片与基板之间的散热能力。
芯片107的正面具有引线连接点1071，通过引线108将引线连接点1071与打线手指104连接。引线108可以是金线、引线或铜线等金属线，引线108的线径由打线手指104的尺寸决定。
第二焊盘109，其布置在基板101的背面，并与金属柱102连接。第二焊盘109具有通孔。金属柱102、第一焊盘103和第二焊盘109中的通孔连通，能够加强基板的散热能力，若在后续将基板与PCB板连接，能够有效增强基板到PCB板的散热能力。
绝缘层110，其布置在基板101的背面。第二焊盘109位于绝缘层110中，并有部分露出绝缘层110。
第二焊球111，其与第二焊盘109连接。
塑封层112，其将芯片107塑封。塑封层112包裹了第一焊盘103、打线手指104、第一焊球106、芯片107以及引线108。
图3A至图3F示出了根据本发明一个实施例的形成具有散热功能的封装结构的过程的剖面示意图。图4示出了根据本发明一个实施例的形成散热基板的流程图。
形成具有散热功能的封装结构的过程包括：
在步骤1，如图3A和图4所示，形成散热基板包括：
在步骤1.1，提供基板201。
在步骤1.2，形成贯穿基板201的金属柱202。首先刻蚀基板201形成基板通孔，然后填充金属形成金属柱202。金属柱202位于基板的中部。
在步骤1.3，在基板201的正面布置第一焊盘203和打线手指204。第一焊盘203位于基板201正面的中部，并与金属柱202连接。打线手指204位于第一焊盘203的四周。首先在基板的正面压合干膜，然后通过曝光、显影、刻蚀等工序形成第一焊盘图形和打线手指图形，在第一焊盘图形中电镀填充金属形成第一焊盘和打线手指。
在步骤1.4，在基板201的正面布置油墨层205。第一焊盘203和打线手指204未被油墨层205覆盖。在此，可以采用涂覆的方式布置油墨层205。
在步骤1.5，在基板201的背面布置绝缘层206和第二焊盘207。第二焊盘207位于绝缘层206中，且第二焊盘207的表面露出绝缘层206。部分第二焊盘207与金属柱202连接。先在基板201的背面通过涂覆、沉积等方式布置绝缘层206，然后刻蚀绝缘层206形成焊盘图形，在焊盘图形中电镀金属形成第二焊盘207。绝缘层206可以是氧化硅、氮氧硅、硼硅酸盐玻璃、硅酸磷玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化玻璃硅酸盐玻璃(FSG)、low-K介质等无机材料；也可以为聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB(双苯环丁烯树脂)或者PBO(苯基苯并二恶唑树脂)等有机材料。
在步骤1.6，在第一焊盘203、金属柱202和第二焊盘207中制作通孔。通过打孔的方式，从第一焊盘203打到第二焊盘207，在第一焊盘203、金属柱202和第二焊盘207中形成了连通的通孔。第一焊盘203、金属柱202和第二焊盘207中的通孔连通，能够加强基板的散热能力，若在后续将基板与PCB板连接，能够有效增强基板到PCB板的散热能力。
在步骤2，如图3B所示，提供正面具有引线连接点2081的芯片208。
在步骤3，如图3C所示，在芯片208的背面布置第一焊球209。
在步骤4，如图3D所示，将芯片208布置在基板201的正面。将芯片208背面的第一焊球209与第一焊盘203焊接。芯片208与基板201之间通过第一焊球连接，解决了分层问题，也加强了芯片与基板之间的散热能力。
在步骤5，如图3E所示，利用引线210连接打线手指204和引线连接点2081。
在步骤6，如图3F所示，将芯片208进行塑封形成塑封层211，并在第二焊盘207上布置第二焊球212。通过植球工艺在第二焊盘207布置第二焊球212。塑封层211包裹了第一焊盘203、打线手指204、第一焊球209、芯片208以及引线210。
本发明至少具有下列有益效果：本发明公开的一种具有散热功能的封装结构及其形成方法，该封装结构的芯片与基板之间通过焊球连接，解决了分层问题；芯片通过焊球与基板正面的焊盘连接，加强了芯片与基板之间的散热能力；基板中的金属柱和基板正面和背面的焊盘打孔，若在后续将基板与PCB板连接，能够有效增强基板到PCB板的散热能力。
虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。

Claims (10)

1.一种具有散热功能的封装结构，其特征在于，包括：
基板；
金属柱，其贯穿基板；
第一焊盘，其布置在所述基板的正面，并与所述金属柱连接；
打线手指，其布置在所述基板的正面，并与芯片通过引线连接；
第一焊球，其与所述第一焊盘连接；
芯片，其布置在所述基板的正面；
第二焊盘，其布置在所述基板的背面，并与所述金属柱连接；
绝缘层，其布置在所述基板的背面；
第二焊球，其与所述第二焊盘连接；以及
塑封层，其将所述芯片塑封。
2.根据权利要求1所述的具有散热功能的封装结构，其特征在于，还包括油墨层，其位于所述基板的正面，其中所述第一焊盘和所述打线手指未被油墨层覆盖。
3.根据权利要求1所述的具有散热功能的封装结构，其特征在于，所述第一焊盘位于所述基板的正面的中部，且具有通孔；
所述金属柱和所述第二焊盘具有通孔，其中所述第一焊盘、所述金属柱和所述第二焊盘的通孔连通。
4.根据权利要求3所述的具有散热功能的封装结构，其特征在于，通过所述第一焊球连接所述第一焊盘与所述芯片的背面，所述芯片布置在所述基板的正面。
5.根据权利要求1所述的具有散热功能的封装结构，其特征在于，所述打线手指位于所述第一焊盘的四周；
所述芯片的正面具有引线连接点，通过引线连接所述打线手指与所述引线连接点。
6.一种具有散热功能的封装结构的形成方法，其特征在于，包括：
形成贯穿基板的金属柱；
在基板的正面布置第一焊盘和打线手指；
在基板的背面布置绝缘层和第二焊盘；
在第一焊盘、金属柱和第二焊盘中制作通孔；
在芯片的背面布置第一焊球，所述芯片的正面具有引线连接点；
在芯片的背面布置第一焊球；
将芯片布置在基板的正面；
利用引线连接打线手指和引线连接点；以及
将芯片进行塑封形成塑封层，并在第二焊盘布置第二焊球。
7.根据权利要求6所述的具有散热功能的封装结构的形成方法，其特征在于，还包括：在基板的正面布置油墨层。
8.根据权利要求6所述的具有散热功能的封装结构的形成方法，其特征在于，通过焊接芯片背面的第一焊球与第一焊盘，将芯片布置在基板的正面。
9.根据权利要求6所述的具有散热功能的封装结构的形成方法，其特征在于，所述金属柱与所述第一焊盘、所述第二焊盘连接，且所述第一焊盘、所述金属柱和所述第二焊盘的通孔连通。
10.根据权利要求6所述的具有散热功能的封装结构的形成方法，其特征在于，所述第一焊盘位于所述基板的正面的中部，所述打线手指位于所述第一焊盘的四周。
CN202210954932.4A 2022-08-10 2022-08-10 一种具有散热功能的封装结构及其形成方法 Pending CN115274581A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210954932.4A CN115274581A (zh) 2022-08-10 2022-08-10 一种具有散热功能的封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210954932.4A CN115274581A (zh) 2022-08-10 2022-08-10 一种具有散热功能的封装结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115274581A true CN115274581A (zh) 2022-11-01

Family

ID=83751405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210954932.4A Pending CN115274581A (zh) 2022-08-10 2022-08-10 一种具有散热功能的封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115274581A (zh)

Similar Documents

Publication Publication Date Title
US11901343B2 (en) Semiconductor device with integrated heat distribution and manufacturing method thereof
CN109216296B (zh) 半导体封装件和方法
US7820480B2 (en) Lead frame routed chip pads for semiconductor packages
TWI538137B (zh) 具有單側基板設計的半導體封裝及其製造方法
US20160043041A1 (en) Semiconductor packages and methods of packaging semiconductor devices
US9391026B2 (en) Semiconductor packages and methods of packaging semiconductor devices
JP2011517069A (ja) 高密度コンタクトを有するリードレス集積回路パッケージ
US11476204B2 (en) Flip-chip packaging substrate and method for fabricating the same
US10636742B2 (en) Very thin embedded trace substrate-system in package (SIP)
US10573590B2 (en) Multi-layer leadless semiconductor package and method of manufacturing the same
US20210257324A1 (en) Semiconductor package
US20220293482A1 (en) Semiconductor device and manufacturing method thereof
US6403460B1 (en) Method of making a semiconductor chip assembly
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
CN115332216B (zh) 一种用于芯片封装的中介层及芯片封装
CN112864104A (zh) 半导体设备封装和其制造方法
US6809407B2 (en) Semiconductor device
US6551861B1 (en) Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
CN115274581A (zh) 一种具有散热功能的封装结构及其形成方法
TWI463622B (zh) 具有單側基板設計的半導體封裝及其製造方法
JP3781998B2 (ja) 積層型半導体装置の製造方法
US11373956B2 (en) Semiconductor device package and method of manufacturing the same
US20240079250A1 (en) Semiconductor package and method of manufacturing
CN114203691A (zh) 一种多芯片高密度互连封装结构及其制作方法
KR20240084468A (ko) 전자 장치 및 전자 장치 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination