CN115273941A - 支持正常编程和提早高速缓存释放编程（ecrp） 两者的数据预处理（dpp）模式 - Google Patents

支持正常编程和提早高速缓存释放编程（ecrp） 两者的数据预处理（dpp）模式 Download PDF

Info

Publication number
CN115273941A
CN115273941A CN202210463916.5A CN202210463916A CN115273941A CN 115273941 A CN115273941 A CN 115273941A CN 202210463916 A CN202210463916 A CN 202210463916A CN 115273941 A CN115273941 A CN 115273941A
Authority
CN
China
Prior art keywords
data
units
cells
column
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210463916.5A
Other languages
English (en)
Inventor
李建杰
万维俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202210463916.5A priority Critical patent/CN115273941A/zh
Priority to US17/808,318 priority patent/US20230350601A1/en
Publication of CN115273941A publication Critical patent/CN115273941A/zh
Priority to KR1020220180097A priority patent/KR20230152549A/ko
Priority to TW111149850A priority patent/TW202343456A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multi Processors (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本文公开了用于编程操作的数据预处理的存储器设备和方法。在一方面中，一种存储器设备包括被配置为存储数据的N个数据锁存器以及耦接至N个数据锁存器的控制器。该控制器被配置为接收包括多个数据单位的数据，并且将数据单位存储在N个数据锁存器中，其中，每个数据单位包括N个位。处理器还被配置为基于第一表格和第二表格转换数据单位，并且基于转换的数据单位对存储器设备的单元进行编程。第一表格和第二表格包括N行和2N列的位，并且在第二表格的第N行中从第2N‑1+2列到第2N列的位是相同的。本公开涉及支持正常编程和提早高速缓存释放编程(ECRP)两者的数据预处理(DPP)模式。

Description

支持正常编程和提早高速缓存释放编程(ECRP)两者的数据预 处理(DPP)模式
技术领域
本说明书涉及用于数据预处理的存储器设备和方法。具体地，该存储器设备和方法提高了编程操作的效率。
背景技术
闪存存储器芯片可以接收要被写入到该闪存存储器芯片的存储器单元中的数据。在一些方面中，闪存存储器芯片将该数据存储到页缓冲器中。例如，页缓冲器可以包括一个或多个数据锁存器，每一数据锁存器可以存储一页数据。在一些方面中，该闪存存储器芯片的存储器单元又被称为该闪存存储器芯片的单元。
在一些方面中，所接收到的数据包括一个或多个数据单位(data units)，每一数据单位对应于该闪存存储器芯片的单元。闪存存储器芯片的控制器通过控制施加至单元的电压电平而将一个或多个数据单位编程到它们的对应单元中。依据包括在一个或多个数据单位中的二进制码，控制器将单元编程至不同电压电平。
在一些方面中，控制器还验证一组单元是否被成功编程。例如，控制器确定该组单元和对应于该组数据单位的目标电压电平。然后，控制器检查该组单元是否满足对应于该目标电压电平的电压要求。
在一些方面中，控制器在选择要被写入到它们的对应单元中的一个或多个数据单位时执行正常编程。例如，控制器可能选择一组数据单位，这些数据单位在其第一位和第二位中具有“0”，而不管其他位的值如何。然而，正常编程可能使控制器错误地选择数据单位。
在一些方面中，一个或多个数据单位被存储在闪存存储器芯片的一个或多个数据锁存器中。控制器可能在对所有的一个或多个数据单位编程之前释放一个或多个数据锁存器。然而，控制器可以比导致系统错误的提早释放要求更晚地释放一个或多个数据锁存器。
发明内容
本公开的一些方面涉及用于数据预处理的存储器设备和方法。例如，提供存储器设备和方法是为了提高编程操作的效率。
本公开的一些方面提供了包括页缓冲器的闪存存储器芯片。闪存存储器芯片可以接收要被写入到该闪存存储器芯片的单元中的数据。在一些方面中，该闪存存储器芯片的单元又被称为该闪存存储器芯片的存储器单元。该闪存存储器芯片可以将接收到的数据存储到页缓冲器中。在一些方面中，页缓冲器包括一个或多个数据锁存器。例如，页缓冲器可以包括三个数据锁存器：下页(LP，lower page)、中间页(MP，middle page)和上页(UP，upper page)。在这样的情况下，所接收到的数据可以包括一个或多个数据单位，每一数据单位包括分别存储在这三个数据锁存器中的三个位。换句话说，数据单位的第一位存储在LP中，该数据单位的第二位存储在MP中，并且该数据单位的第三位存储在UP中。
在一些方面中，闪存存储器芯片的控制器在对单元编程之前将数据单位转换成不同模式。例如，控制器可以基于第一表格和第二表格转换数据单位。第一表格和第二表格可以是3×8二进制表格。控制器可以确定数据单位与第一表格的列匹配，并且将该数据单位转换成第二表格的对应列的二进制码。例如，该数据单位包括二进制码(010)。控制器确定第一表格的第2列也包括二进制码(010)。在这样的情况下，然后控制器从第二表格的第2列检索第二二进制码，例如，(001)，并且将该数据单位转换成该第二二进制码，例如，(001)。
在一些方面中，控制器通过向单元施加电压电平而将一个或多个数据单位编程到它们的对应单元中。依据包括在一个或多个数据单位中的二进制码，控制器将单元编程至不同电压电平。在一些方面中，控制器以批量方式对电压电平的单元编程。例如，由于电压电平取决于包括在数据单位中的二进制码，因此控制器确定一个或多个数据单位中的一组数据单位均包括二进制码，例如，(010)。控制器确定对应于该二进制码的电压电平以及对应于该组数据单位的一组单元。然后，控制器将该组单元编码至该电压电平。
在一些方面中，控制器还验证该组单元是否被成功编程。类似地，控制器以批量方式验证相同电压电平的单元。例如，控制器选择包括该二进制码(例如，(010))的该组数据单位。然后，控制器确定对应于该二进制码的该电压电平以及对应于该组数据单位的该组单元。最后，控制器检查该组单元是否满足对应于该电压电平的电压要求。该电压要求可以是该电压电平或者该电压电平的一定比例。例如，该电压电平可以是1V。该电压要求可以是1V或者作为该电压电平的90％的0.9V。
在一些方面中，控制器基于数据单位中包括的“0”选择该组数据单位。例如，为了选择包括二进制码(010)的数据单位，控制器选择在其第一位和第三位中具有“0”的数据单位。在一些方面中，使控制器搜索“0”而非“1”可能是更有效率的。例如，控制器可以通过搜索0而以较短时间量选择该组数据单位。在该组数据单位被验证之后，控制器将该组数据单位转换成全部为“1”，例如，二进制码(111)。在这样的情况下，该组数据单位不再具有“0”，并且因此不再受到选择。换句话说，控制器将不再在未来的验证中验证对应于该组数据单位的该组单元。
还值得注意的是，在选择包括二进制码(010)的数据单位时，具有二进制码(000)的第二组数据单位也被选择。这是因为二进制码(000)也在其第一位和第三位中具有“0”。在这样的情况下，对应于第二组数据单位的单元可以被使用该电压要求验证。然而，这可能是不期望的，因为第二组数据单位可以对应于高于电压要求的第二电压要求。因此，对应于第二组数据单位的单元即使借助于比第二电压要求低并且比电压要求高的电压也可以通过验证。换句话说，对应于第二组数据单位的单元可能错误地通过验证。为了避免这样的情况，如下文更详细地解释的，可以以某种方式设计数据预处理，该方式使得具有二进制码(000)的第二组数据单位在具有二进制码(010)的该组数据单位之前受到编程和验证。因此，在对应于第二组数据单位的单元受到验证之后，第二组数据单位被转换为(111)并且将不再受到编程和验证。
在一些方面中，控制器可以在所有的数据单位都被写入到它们的对应单元内之前释放页缓冲器的一个或多个数据锁存器。例如，在只有两组数据单位有待编程和验证时，两个数据锁存器就可以足够了。这两组数据单位可以分别具有二进制码(011)和(101)。因此，这两组数据单位的第三位均为“1”，并且不是对这两组数据单位中的任一组进行选择所必需的。在这样的情况下，控制器可以释放存储第三位的数据锁存器，例如，UP锁存器。然后，UP锁存器可以用于接收用于进一步的编程操作的附加数据，并且因此提高效率。在一些方面中，如下文更详细地解释的，第二表格可能影响控制器何时可以释放数据锁存器。
提供这一发明内容仅仅是为了示出一些方面，以提供对本文描述的主题的理解。相应地，上文描述的特征仅为示例，并且不应被理解为缩小本公开的主题的范围或精神。通过下文的具体实施方式、附图和权利要求，本公开的其他特征、方面和优点将变得显而易见。
附图说明
附图被并入本文并且形成说明书的部分。
图1示出了根据本公开的方面的具有NAND闪存存储器的存储系统的示例系统。
图2示出了根据本公开的方面的存储器阵列的示例电路示意图。
图3示出了根据本公开的方面的NAND闪存存储器的示例阈值电压分布。
图4示出了根据本公开的方面的采用正常编程的数据预处理(DPP，datapreprocessing)的示例。
图5示出了根据本公开的方面的采用提早释放操作的数据预处理的示例。
图6示出了根据本公开的方面的采用正常编程和提早释放操作两者的数据预处理的示例。
图7示出了根据本公开的方面的第5级处的提早释放操作的示例。
图8示出了根据本公开的方面的第6级处的提早释放操作的示例。
图9示出了根据本公开的方面的第7级处的提早释放操作的示例。
图10示出了根据本公开的方面的采用预处理进行编程操作的示例方法。
图11是用于实施本公开的一些方面或其(一个或多个)部分的示例计算机系统。
在结合附图时，通过下文阐述的具体实施方式，本发明的特征和优点将变得更加显而易见，在附图中，类似的附图标记始终表示对应的要素。在附图中，类似的附图标记一般指示相同的、功能上类似的和/或结构上类似的要素。
将参考附图描述本公开的各个方面。
具体实施方式
尽管讨论了具体的配置和布置，但是应当理解，这样做仅仅是出于说明的目的。相关领域的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其他配置和布置。对于相关领域的技术人员来说，显然本公开也可以用于各种其他应用。
注意，在本说明书中对“一个实施例”、“实施例”、“示例实施例”、“一些方面”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可以不必包括特定的特征、结构或特性。此外，这样的短语未必是指同一实施例。此外，在结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其他方面实现这样的特征、结构或特性都将在相关领域的技术人员的知识范围之内。
一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。另外，术语“基于”可以被理解为不一定旨在传达排他的一组因素，而是可以允许存在不一定明确描述的附加因素，这同样至少部分地取决于上下文。
如本文所用，术语“标称/标称地”是指在产品或工艺的设计阶段期间设置的用于部件或工艺步骤的特性或参数的期望值或目标值，以及高于和/或低于期望值的值的范围。值的范围可能由于制造工艺或公差的微小变化而产生。如本文所用，术语“大约”指示可以基于与主题半导体设备相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“大约”可以指示在例如值的10％到30％内变化的给定量的值(例如，值的±10％、±20％或±30％)。
图1示出了根据本公开的一些方面的存储系统100。存储系统100还可以被称为固态驱动器(SSD，solid state drive)100，其包括NAND闪存存储器118和主机控制器104。SSD100可以通过主机控制器104与主机计算机102通信，其中，主机控制器104可以经由存储器信道106连接至NAND闪存存储器118。在一些方面中，SSD 100可以具有多于一个的NAND闪存存储器118，而每一NAND闪存存储器118则可以由主机控制器104管理。在一些方面中，主机控制器104包括一个或多个处理器。
主机计算机102发送将被存储到SSD 100处的数据，或者通过读取SSD 100而检索数据。主机控制器104可以处理接收自主机计算机102的I/O请求，确保数据完整性和有效率的存储，并且管理NAND闪存存储器118。存储器信道106可以经由数据总线在主机控制器104与NAND闪存存储器118之间提供数据和控制通信。
NAND闪存存储器118(例如，“闪存”、“NAND闪存”或“NAND”)可以是存储器芯片(封装)、存储器管芯或者存储器管芯的任何部分，并且可以包括一个或多个存储器面120，每个存储器面120可以包括多个存储器块122。在每一存储器面120处可以发生相同和并发的操作。可以是兆字节(MB)的大小的存储器块122是实行擦除操作的最小大小。如图1中所示，示例性NAND闪存存储器118包括四个存储器面120，并且每一存储器面120包括六个存储器块122。每一存储器块122可以包括多个存储器单元，其中，可以通过诸如位线和字线的互连对每一存储器单元寻址。位线和字线可以垂直布设(例如，分别以行和列)，从而形成金属线的阵列。在图1中，位线和字线的方向被标示为“BL”和“WL”。在本公开中，存储器块122又被称为“存储器阵列”或“阵列”。存储器阵列是存储器设备中的执行储存功能的核心区域。
NAND闪存存储器118还包括外围区域124，即围绕存储器面120的区域。外围区域124包含数字、模拟和/或混合信号电路(例如，页缓冲器110、行解码器108、列解码器112、外围电路114以及感测放大器116)来支持存储器阵列的功能。外围电路114包括有源和/或无源半导体设备，例如晶体管、二极管、电容器、电阻器等，这对于本领域技术人员而言将是显而易见的。
应当注意，图1中的SSD 100和NAND闪存存储器118中的电子部件的布局只是作为示例示出的。SSD 100和NAND闪存存储器118可以具有其他布局并且可以包括附加部件。例如，NAND闪存存储器118还可以具有高压电荷泵、I/O电路等。SSD 100还可以包括固件、数据加扰器等。
图2示出了根据本公开的一些方面的存储器块122的示例电路示意图200。示例电路示意图200包括多个存储器串202，每一存储器串202具有多个存储器单元210。存储器串202还在每一端处包括分别通过下部选择栅极(LSG，lower select gate)204和顶部选择栅极(TSG，top select gate)206控制的至少一个场效应晶体管(例如，MOSFET)。并且，这两个相应的晶体管被称为下部选择晶体管204-T和顶部选择晶体管206-T。存储器单元210可以由控制栅极208控制，其中，控制栅极208可以连接至示例电路示意图200的字线。顶部选择晶体管206-T的漏极端子可以连接至位线212，并且下部选择晶体管204-T的源极端子可以连接至阵列公共源极(ACS，array common source)214。阵列公共源极214可以被整个存储器块中的存储器串202共享，并且又被称为公共源极线。
在一些方面中，示例电路示意图200可以是基于浮栅技术形成的。在一些方面中，示例电路示意图200可以是基于电荷捕获技术形成的。基于电荷捕获的NAND闪存存储器可以提供高存储密度和高固有可靠性。存储数据或逻辑状态(例如，存储器单元210的阈值电压Vth)取决于在存储层内捕获的电荷的数量。在一些方面中，NAND闪存存储器118可以是三维(3D)存储器设备，并且示例电路示意图200可以是3D存储器阵列，其中，存储器单元210可以彼此垂直堆叠。
在NAND闪存存储器中，可以在包括共享相同字线的所有存储器单元210的存储器页216中执行读取和写入操作。在NAND存储器中，存储器单元210可以处于擦除状态ER或者编程状态P1。最初，通过在存储器单元的控制栅极208与源极端子(例如，阵列公共源极214)之间实施负电压差，示例电路示意图200中的所有存储器单元210可以被复位至作为逻辑“1”的擦除状态ER，从而可以去除存储器单元210的存储层中的所有捕获到的电子电荷。例如，可以通过将存储器单元210的控制栅极208设置到地并且向阵列公共源极214施加高正电压而引发该负电压差。在擦除状态ER(“状态ER”)处，存储器单元210的阈值电压Vth可以被复位至最低值，并且可以在位线212处被测量或感测。
在编程(即写入)期间，编程电压Vpgm(例如，位于10V与30V之间的正电压脉冲)可以被施加在控制栅极208上，使得电子电荷(例如，电子)可以被注入到存储器单元210的存储层中，并且由此提高存储器单元210的阈值电压Vth。因此，存储器单元210被编程至状态P1。
NAND闪存存储器可以被配置为以单级单元(SLC，single-level cell)模式操作。为了提高存储容量，NAND闪存存储器还可以被配置为以多级单元(MLC，multi-level cell)模式、三级单元(TLC，triple-level cell)模式、四级单元(QLC，quad-level cell)模式或者这些模式的组合操作。在SLC模式中，存储器单元存储“1”位，并且具有两个逻辑状态(“状态”)，即状态ER和P1。在MLC模式中，存储器单元存储2位，并且具有四个状态，即状态ER、P1、P2和P3。在TLC模式中，存储器单元存储3位，并且具有八个状态，即状态ER和状态P1–P7。在QLC模式中，存储器单元存储4位，并且具有16个状态。
图3示出了根据本公开的一些方面的以三级单元(TLC)模式编程的NAND闪存存储器的阈值电压Vth分布。由于各种变化，存储器单元的每一状态包括一定范围的阈值电压Vth(x轴)，其中，每一状态的阈值电压Vth分布可以由概率密度(y轴)表示。在一些方面中，可以通过使用增量步进脉冲编程(ISPP，incremental step pulse programming)方案对八个TLC状态编程，其中，可以通过增加步进脉冲Vstep而使编程电压Vpgm递增式增大。相应地，可以从具有较低阈值电压的状态P1到具有最高阈值电压的状态P7对八个TLC状态编程。
在一些方面中，为了提高编程速度，可以同时对同一存储器页216(图2)中的共享同一条字线(即相同控制栅极208)的存储器单元进行编程。在每一ISPP脉冲之后，可以执行验证读取。在一些方面中，可以通过控制TSG 206和/或LSG 204来禁止对已经达到目标状态(即，目标阈值电压)的存储器单元做进一步编程。在一些方面中，还可以通过提高对应位线上的电压来禁止对存储器单元做进一步编程。
在编程之后，可以通过使用一个或多个读取参考电压VR1-VR7对八个TLC状态ER和P1-P7进行验证。通过向目标存储器单元的控制栅极施加读取参考电压VR1-VR7中的一个或多个电压，可以确定该存储器单元的阈值电压Vth的范围。例如，为了验证目标存储单元340是否处于状态ER，可以使用读取参考电压VR1。如果目标存储器单元处于状态ER，那么目标存储器单元的阈值电压Vth低于读取参考电压VR1。该目标存储器单元可以被导通并且在沟道中形成导电路径。如果目标存储器单元处于状态P1-P7中的任何一个状态，那么目标存储器单元的阈值电压Vth高于读取参考电压VR1。由此目标存储器单元被关断。通过在对应位线处测量或感测通过目标存储器单元的电流，可以验证目标存储器单元的阈值电压Vth或状态。
如上文所描述的，为了确定以SLC模式存储的两个状态ER和P1，只需读取参考电压VR1。为确定MLC模式中的四个状态ER和P1-P3，可以使用读取参考电压VR1、VR2和VR3。为确定TLC模式的八个状态ER和P1-P7，可以使用读取参考电压VR1-VR7。例如，在TLC模式中，状态ER的阈值电压低于VR1，并且状态P7的阈值电压高于VR7，其中，状态P1的阈值电压介于VR1与VR2之间。可以类似地确定状态P2-P6。
在一些方面中，为了提高读取和编程速度，可以同时对多个存储器页(“物理页”)进行读取或编程。在MLC、TLC或QLC模式中，可以基于一个或多个逻辑页对每一存储器页读取或编程。例如，在每存储器单元具有3位的TLC模式中，可以基于3个逻辑页，例如，下页、中间页和上页对存储器页编程。
图4示出了根据本公开的方面的采用正常编程的数据预处理(DPP)的示例。可以关于图1、图2和图11的元件来描述图4。示例400可以由存储系统(例如，图1的存储系统100)执行。示例400也可以由图11的计算机系统1100来执行。但是示例400不限于这些附图中描绘的具体方面，并且可以使用其他系统执行该方法，这是本领域技术人员所理解的。应当认识到，可能并不需要所有的操作，而且可以不以与图4所示的相同的顺序来执行这些操作。
在一些方面中，如上文所描述的，闪存存储器芯片(例如，存储系统100)可以接收要被写入到该闪存存储器芯片的单元中的数据。在一些方面中，闪存存储器芯片的单元又被称为该闪存存储器芯片的存储器单元。所接收的数据可以包括一个或多个数据单位。在编程操作之前，闪存存储器芯片的控制器基于表格402和表格404转换一个或多个数据单位。例如，数据单位可以包括二进制码(010)。控制器确定表格402的第5列包括二进制码(010)。然后，控制器确定表格404的第5列包括二进制码(001)，并且将该数据单位转换成二进制码(001)。
在一些方面中，在转换数据单位之后，控制器执行编程操作。表格404还用作用于编程和验证操作的查找表格。在一些方面中，表格404的每一列对应于一个电压电平。例如，列1对应LV0，其又被称为擦除状态电压电平。列2对应于LV1。在一些方面中，对应于列1到列8的LV0到LV7处于递增顺序。例如，LV7具有最高电压电平，并且LV0具有最低电压电平。在一些方面中，LV0对应于图3的ER，并且LV1到LV7对应于图3的P1到P7，如上文所述。在一些方面中，控制器基于由表格404确定的电压电平对对应于数据单位的单元编程。例如，包括二进制码(010)的数据单位与表格404的列4匹配。因此，控制器对对应于该数据单位的单元编程，直至该单元达到LV3电压。
在一些方面中，该数据单位基于数据锁存器中的位置对应于该单元。如上文所述，页缓冲器，例如，页缓冲器110可以包括一个或多个数据锁存器。例如，这里的页缓冲器包括三个数据锁存器：又被称为D1锁存器、D2锁存器和DC锁存器的LP、MP和UP。一个或多个数据单位中的每一个数据单位包括分别存储在LP、MP和UP中的三个位。控制器可以确定该数据单位占据了LP、MP和UP中的每者中的位置，例如，第10位，并且确定对应于该位置的单元。然后，控制器将要施加至该单元的电压配置为LV3电压。
在一些方面中，控制器通过电压电平批量地对单元编程。例如，控制器可以将单元编程至LV1电压。控制器选择包括二进制码(000)的第一组数据单位。然后，控制器基于第一组数据单位在数据锁存器中的位置而定位出对应于第一组数据单位的第一组单元。最后，控制器将该第一组单元编程至LV1电压。在一些方面中，在对第一组单元编程之后，控制器对该第一组单元进行验证。例如，控制器选择包括二进制码(000)的第一组数据单位并且定位出第一组单元。然后，控制器检查该第一组单元是否满足第一电压要求。在一些方面中，第一电压要求可以是LV1电压或者LV1电压的一定比例。例如，LV1电压可以是-1.4V。第一电压要求可以是-1.4V或者略微低于LV1电压的-1.5V。类似地，LV2电压可以是-0.4V，并且第二电压要求可以是-0.4V或者略微低于LV2电压的-0.5V。LV3电压可以是0.4V，并且第三电压要求可以是0.4V或者作为LV3电压的90％的0.36V。LV3-LV7电压以类似方式对应于电压要求。如果第一组单元满足第一电压要求，那么控制器将第一组数据单位转换为二进制码(111)。
在一些方面中，控制器从较低电压电平到较高电压电平以批量方式对单元进行编程和验证。例如，控制器从LV1开始批量编程，因为LV0对应于擦除状态。在对第一组单元编程之后，控制器将第一组数据单位转换成二进制码(111)，并且开始对对应于LV2的第二组单元编程。例如，控制器选择具有二进制码(100)的第二组数据单位，并且然后基于第二组数据单位选择第二组单元。
在一些方面中，控制器通过选择0来选择数据。例如，在选择包括二进制码(100)的第二组数据单位时，控制器检查数据单位是否在其第二位和第三位中包含“0”。可以看出，第一组数据单位也会被选择，因为第一组数据单位包括二进制码(000)，二进制码(000)也在第二位和第三位中包含“0”。然而，由于控制器先前已经在对第一组单元进行验证之后将第一组数据单位转换成了二进制码(111)，因此第一组数据单位将不再被选择，并且因此避免了选择错误。在一些方面中，如上文所述的通过选择0来选择数据单位被称为正常编程。正常编程可以提高选择的效率，因为选择“0”可以比选择“1”更容易。
为了执行正常编程，对应于较高电压的数据单位具有对应于较低电压的数据单位的“0”位的子集。例如，基于表格404，列3具有位于MP行和UP行中的“0”位。因此，列3的“0”位集合是{MP行，UP行}。因此，对于更晚的列(例如，列4-8)，MP行和UP行内的“0”位集合都是{MP行，UP行}的子集。换句话说，列4-8不包括位于MP行和UP行两者中的“0”位。例如，就列5而言，只有MP行包括“0”位。因此，列5的MP行和UP行中的“0”位集合是{MP行}，其为{MP行，UP行}的子集。通过这种方式，在控制器选择具有位于MP行和UP(第二位和第三位)中的“0”位的数据单位时，对应于列4-8的数据单位将不被选择。
在一些方面中，控制器可以在所有的数据单位都受到编程和验证之前释放数据锁存器。例如，控制器可以在LV7的数据单位受到编程和验证之前释放数据锁存器UP(DC锁存器)。在一些方面中，在验证LV5的单元之后，控制器将对应的数据单位转换成二进制码(111)。在这样的情况下，所接收到的数据单位包括三种二进制码：(111)、(011)和(101)。这是因为，除了对应于(011)和(101)的数据单位之外，所有的数据单位都被验证并且转化成为二进制码(111)。在只有三种可能的二进制码的情况下，控制器可以采用LP和MP数据锁存器中的位进行区分。例如，为了选择对应于LV6或(011)的数据单位，控制器可以采用LP行中的“0”选择数据单位。类似地，控制器可以通过选择MP行中的“0”来选择对应于LV7或(101)的数据单位。因此，控制器可以释放UP数据锁存器，UP数据锁存器可以被用于存储新接收到的数据。然而，应用表格404，控制器可以释放UP数据锁存器的最早时间是在对LV5的单元进行编程和验证之后。这可能不满足提早高速缓存释放编程(ECRP，early cache releaseprogram)，ECRP要求在对LV5的单元进行编程和验证之前释放UP数据锁存器。
图5示出了根据本公开的方面的采用提早释放操作的DPP的示例。可以关于图1、图2和图11的元件来描述图5。示例500可以由存储系统(例如，图1的存储系统100)执行。示例500也可以由图11的计算机系统1100来执行。但是示例500不限于这些附图中描绘的具体方面，并且可以使用其他系统执行该方法，这是本领域技术人员所理解的。应当认识到，可能不需要所有的操作，并且可以不以与图5所示的相同的顺序来执行这些操作。
在一些方面中，如上文所描述的，闪存存储器芯片(例如，存储系统100)接收要被写入到该闪存存储器芯片的单元中的数据。在编程操作之前，闪存存储器芯片的控制器基于表格502和表格504转换一个或多个数据单位。之后，控制器通过从LV1到LV7的电压电平对单元进行编程和验证。在一些方面中，在对LV4的单元进行编程和验证之后，所接收到的数据单位包括四种二进制码：(111)、(000)、(100)和(010)。对应于LV1到LV4的数据单位在被验证之后转换成了二进制码(111)。对应于LV0的数据单位最初就包括二进制码(111)。LV5、LV6和LV7的数据单位对应于二进制码(000)、(100)和(010)。在只有四种可能的二进制码的情况下，控制器可以采用LP和MP数据锁存器中的位区分不同电压电平的数据单位，即，2位对应于四种可能性。例如，为了选择对应于LV5或(000)的数据单位，控制器可以采用LP行和MP行两者中的“0”选择数据单位。类似地，控制器可以通过选择MP行中的“0”来选择对应于LV6或(100)的数据单位。因此，控制器可以在LV4之后就释放UP数据锁存器，这满足了ECRP要求。
另一方面，应用表格504，控制器不可以执行正常编程。例如，在选择LV2的数据单位时，控制器选择MP行中的“0”。除了LV2的数据单位之外，控制器还可能选择了LV5和LV6的数据单位。在这种情况下，控制器将LV5和LV6的单元编程并且验证为具有LV2的电压电平，这将成为错误。此外，在对LV5和LV6的单元进行验证之后，控制器将LV5和LV6的数据单位转换成二进制码(111)，并且因此该错误将无法通过验证被发现。
图6示出了根据本公开的方面的采用正常编程和提早释放操作两者的数据预处理的示例。可以关于图1、图2和图11的元件来描述图6。示例600可以由存储系统(例如，图1的存储系统100)执行。示例600也可以由图11的计算机系统1100来执行。但是示例600不限于这些附图中描绘的具体方面，并且可以使用其他系统执行该方法，这是本领域技术人员所理解的。应当认识到，可能不需要所有操作，并且可以不以与图6所示的相同的顺序来执行这些操作。
在一些方面中，如上文所描述的，闪存存储器芯片(例如，存储系统100)接收要被写入到该闪存存储器芯片的单元中的数据。在编程操作之前，闪存存储器芯片的控制器基于表格602和表格604转换一个或多个数据单位。之上，控制器通过从LV1到LV7的电压电平对单元进行编程和验证。在一些方面中，在对LV4的单元进行编程和验证之后，所接收到的数据单位包括四种二进制码：(111)、(001)、(101)和(011)。对应于LV1到LV4的数据单位在被验证之后转换成了二进制码(111)。对应于LV0的数据单位最初就包括二进制码(111)。LV5、LV6和LV7的数据单位对应于二进制码(001)、(101)和(011)。在只有四种可能的二进制码的情况下，控制器可以采用LP和MP数据锁存器中的位进行区分，即，2位对应于四种可能性。例如，为选择对应于LV5或(001)的数据单位，控制器可以采用LP行和MP行中两者中的“0”选择数据单位。类似地，控制器可以通过选择MP行中的“0”来选择对应于LV6或(101)的数据单位。因此，控制器可以在LV4之后就释放UP数据锁存器，这满足了ECRP要求。
另一方面，应用表格604，控制器还可以执行正常编程。例如，在选择LV2的数据单位时，控制器选择MP行和UP行中的“0”。LV3到LV7的数据单位不会被选择，因为它们当中没有任何一个在MP行和UP行两者中包括“0”。因此，在编程和验证操作中应用表格604满足ECRP要求和正常编程两者。
图7示出了根据本公开的方面的第5级处的提早释放操作的示例。可以关于图1、图2和图11的元件来描述图7。示例700可以由存储系统(例如，图1的存储系统100)执行。示例700也可以由图11的计算机系统1100来执行。但是示例700不限于这些附图中描绘的具体方面，并且可以使用其他系统执行该方法，这是本领域技术人员所理解的。应当认识到，可能不需要所有操作，并且可以不以与图7所示的相同的顺序来执行这些操作。
在一些方面中，通过应用表格604，控制器可以在验证LV4的单元之后释放DC锁存器。控制器将新接收到的数据(例如，下一LP数据锁存器的数据)存储到DC锁存器中。在一些方面中，控制器首先接收LP数据锁存器的数据，然后接收MP数据锁存器的数据，并且最后接收UP数据锁存器的数据。
如上文所描述的，控制器选择D1和D2锁存器中的“0”，以对LV5、LV6和LV7的单元进行编程和验证。例如，控制器选择LV5的数据单位，LV5在D1和D2锁存器中包括“0”。LV6和LV7的数据单位则不会被选择，因为它们在D1锁存器中或在D2锁存器中包括“0”，而非在两者中均包括“0”。
在一些方面中，闪存存储器芯片(例如，存储系统100)还包括DS数据锁存器。换句话说，所接收到的数据单位中的每个数据单位还可以包括第四位。除了LV0的数据单位之外，对于所接收到的数据单位中的每个数据单位，DS数据锁存器最初都包括“0”位。在对应于数据单位的单元被验证之后，控制器将DS数据锁存器的对应部分转换成1。在一些方面中，在对单元编程时，控制器基于DS数据锁存器而非D1数据锁存器(LP)、D2数据锁存器(MP)和DC数据锁存器(UP)来选择数据单位。例如，在对LV1的单元编程时，控制器选择在DS数据锁存器中具有“0”的数据单位，并且向对应单元施加LV1电压。在这样的情况下，LV2到LV7的单元也被编程并且被施加LV1电压。然而，在验证LV1的单元时，控制器基于D1数据锁存器(LP)、D2数据锁存器(MP)和DC数据锁存器(UP)进行选择。如上文所述，LV2到LV7的单元将不被验证。在LV1的单元被验证之后，对应于LV1的数据单位的DS锁存器中的位被转换成1。对于另一示例，在对LV2的单元编程时，控制器选择在DS数据锁存器中具有“0”的数据单位，并且向对应单元施加LV2电压。在这样的情况下，LV3到LV7的单元也被编程并且被施加LV2电压。然而，先前被编程和验证的LV1的单元这里被编程，并且因此避免了向较低电压的LV1的单元施加较高电压的LV2。
图8示出了根据本公开的方面的第6级处的提早释放操作的示例。可以关于图1、图2和图11的元件来描述图8。示例800可以由存储系统(例如，图1的存储系统100)执行。示例800也可以由图11的计算机系统1100来执行。但是示例800不限于这些附图中描绘的具体方面，并且可以使用其他系统执行该方法，这是本领域技术人员所理解的。应当认识到，可能需要所有操作，并且可以不以与图8所示的相同的顺序来执行这些操作。
在一些方面中，通过应用表格604，控制器在验证LV5的单元之后进一步释放D1锁存器。控制器将下一LP数据锁存器的数据移动到新释放的D1锁存器中。控制器还将新接收到的数据(例如，下一MP数据锁存器的数据)存储在DC锁存器中。在一些方面中，控制器首先将新接收的数据存储在DC锁存器中，并且然后按顺序移动到D1和D2锁存器中。
在一些方面中，由于只有一个数据锁存器是可用的，因此控制器选择D2锁存器中的“0”，以对LV6的单元进行编程和验证。例如，控制器选择在D2锁存器中包括“0”的数据单位有LV7的数据单位则不会被选择，因为它们在D2锁存器中包括“1”。
图9示出了根据本公开的方面的第7级处的提早释放操作的示例。可以关于图1、图2和图11的元件来描述图9。示例900可以由存储系统(例如，图1的存储系统100)执行。示例900也可以由图11的计算机系统1100来执行。但是示例900不限于这些附图中描绘的具体方面，并且可以使用其他系统执行该方法，这是本领域技术人员所理解的。应当认识到，可能不需要所有操作，并且可以不以与图9所示的相同的顺序来执行这些操作。
在一些方面中，通过应用表格604，控制器在验证LV6的单元之后进一步释放D2锁存器。控制器将下一MP数据锁存器的数据移动到新释放的D2锁存器中。控制器还将新接收到的数据(例如，下一UP数据锁存器的数据)存储在DC锁存器中。在这样的情况下，接收并且存储了进一步操作的数据单位。
在一些方面中，由于D2也被释放，因此控制器在编程操作和验证两者中都基于DS数据锁存器选择LV7的数据单位。如上文所述，控制器在对单元进行验证之后转换DS数据锁存器的对应位。由于LV7的单元未被编程和验证，因此DS数据锁存器的对应位为“0”，并且控制器基于对应位选择LV7的数据单位。
图10示出了根据本公开的方面的采用预处理进行编程操作的示例方法。为方便而非限制，可以关于图1、图2和图11的元件来描述图10。示例方法1000可以由存储系统(例如，图1的存储系统100)执行。示例方法1000也可以由图11的计算机系统1100来执行。但是示例方法1000不限于这些附图中描绘的具体方面，并且可以使用其他系统执行该方法，这是本领域技术人员所理解的。应当认识到，可能不需要所有操作，并且可以不以与图10所示的相同的顺序来执行这些操作。
在1002处，闪存存储器芯片(例如，存储系统100)接收要被写入到该闪存存储器芯片的单元中的数据。所接收到的数据包括一个或多个数据单位，这些数据单位中的每个数据单位包括一个或多个位。控制器(例如，主机控制器104)将数据单位存储到页缓冲器(例如，页缓冲器110)中。页缓冲器可以包括一个或多个数据锁存器。例如，页缓冲器可以包括三个数据锁存器。对应地，一个或多个数据单位中的每个数据单位包括分别存储在三个数据锁存器中的三个位。
在1004处，控制器基于第一表格和第二表格(例如，图6的表格602和表格604)转换所接收到的一个或多个数据单位。例如，控制器确定数据单位与第一表格的列匹配，并且然后将该数据单位转换成第二表格的对应列的二进制码。
在1006处，控制器基于转换的数据对闪存存储器芯片的单元编程。在一些方面中，控制器从较低电压电平向较高电压电平每次对一个电压电平的单元进行编程。例如，参考表格604，控制器可以首先对LV1的单元编程。具体地，控制器选择对应于LV1的第一组数据单位，即包括(000)的数据单位。然后，控制器定位出LV1的单元，并且施加ISPP电压，直至单元达到LV1电压电平。之后，在对其他电压电平的单元编程之前，控制移动至1008。在一些方面中，由于LV0对应于擦除状态，因此跳过LV0的单元。
在1008处，控制器对在1006中编程的单元进行验证。例如，在对LV1的单元进行编程之后，控制器检查LV1的单元是否满足LV1电压要求。LV1电压要求可以是LV1电压电平或者LV1电压电平的一定比例。控制器还计量未满足LV1电压要求的单元的数量。
在1010处，控制器确定在1006中编程的单元的验证是否成功。例如，如果失败的单元数量超过一定阈值，那么控制器可以确定验证不成功。在这样的情况下，控制移回到1006，并且控制器再次对单元，例如，LV1的单元进行编程。否则，控制器确定验证成功，并且控制移至1012。
在1012处，控制器确定是否有可能释放锁存器。例如，参考表格604，如果在1010中成功验证的单元是LV4的单元，那么控制器可以确定可以释放DC锁存器。如果在1010中成功验证的单元是LV5的单元，那么控制器还可以确定可以释放D1锁存器。如果在1010中成功验证的单元是LV6的单元，那么控制器还可以确定可以释放D2锁存器。在这些情况中的任何情况下，控制移动至1016。
在1016处，控制器释放数据锁存器，例如DC锁存器、D1锁存器或D2锁存器。然后，控制移回到1006，并且控制器对下一电压电平的单元进行编程。
返回参考1012，如果控制器确定不可能释放数据锁存器，那么控制移动至1014。
在1014处，控制器确定是否完成了编程操作。例如，控制器可以确定在1010中成功验证的单元是LV7的单元。在这样的情况下，不可能释放数据锁存器，因为所有的数据锁存器均被释放。然而，由于LV7的单元是最后被编程的，因此控制器完成了对所接收数据单位的编程，并且完成了该编程操作。在这样的情况下，控制移动到1018，并且该编程操作结束。
返回参考1014，控制器可以确定编程操作未完成。例如，在1010中成功验证的单元可以是LV2的单元。因此，此时太早而不能释放数据锁存器，并且还有更多的单元要编程。在这样的情况下，控制移动到1006，并且控制器继续对下一电压电平的单元(例如，具有LV3的单元)编程。
例如，可以使用一个或多个计算机系统(例如，图11中所示的计算机系统1100)来实施各个方面。计算机系统1100可以是能够执行本文描述的功能(例如，图1的存储系统100)的任何公知的计算机。计算机系统1100包括一个或多个处理器(又称为中央处理单元或CPU(central processing unit))，例如，处理器1104。处理器1104连接至通信基础设施1106(例如，总线)。计算机系统1100还包括(一个或多个)用户输入/输出设备1103，例如监视器、键盘、定点设备等，它们通过(一个或多个)用户输入/输出接口1102与通信基础设施1106通信。计算机系统1100还包括主存储器或主要存储器1108，例如，随机存取存储器(RAM，random access memory)。主存储器1108可以包括一级或多级高速缓存。主存储器1108具有存储于其中的控制逻辑(例如，计算机软件)和/或数据。
计算机系统1100还可以包括一个或多个辅助存储设备或存储器1110。辅助存储器1110可以包括(例如)硬盘驱动器1112和/或可移除存储设备或驱动器1114。可移除存储驱动器1114可以是软盘驱动器、磁带驱动器、紧致盘驱动器、光学存储设备、磁带备份设备和/或任何其他存储设备/驱动器。
可移除存储驱动器1114可以与可移除存储单元1118交互。可移除存储单元1118包括计算机可用或可读存储设备，其具有存储于其上的计算机软件(控制逻辑)和/或数据。可移除存储单元1118可以是软盘、磁带、紧致盘、DVD、光学存储盘和/或任何其他计算机数据存储设备。可移除存储驱动器1114以公知方式从可移除存储单元1118读取和/或向可移除存储单元1118写入。
根据一些方面，辅助存储器1110可以包括用于允许计算机程序和/或其他指令和/或数据被计算机系统1100访问的其他机构、措施或其他方案。此类机构、措施或其他方案可以包括(例如)可移除存储单元1122和接口1120。可移除存储单元1122和接口1120的示例可以包括程序盒(program cartridge)和盒接口(例如，发现于视频游戏设备)、可移除存储器芯片(例如EPROM或PROM)和相关联的插口、存储器棒和USB端口、存储器卡和相关联的存储器卡插槽和/或任何其他可移除存储单元和相关联接口。
计算机系统1100还可以包括通信或网络接口1124。通信接口1124使计算机系统1100能够与远程设备、远程网络、远程实体等的任何组合(以附图标记1128单独和统一标示)进行通信和交互。例如，通信接口1124可以允许计算机系统1100通过通信路径1126与远程设备1128通信，通信路径1126可以是有线和/或无线的，并且可以包括LAN、WAN、因特网等的任何组合。可以经由通信路径1126往返于计算机系统1100进行控制逻辑和/或数据的传输。
可以在各种各样的配置和架构中实施前述方面中的操作。因此，前述方面中的操作的一些或全部可以在硬件中执行，在软件中执行，或者在两者中执行。在一些方面中，一种有形的非暂态装置或制品包括在本文中又称为计算机程序产品或程序存储设备的具有存储于其上的控制逻辑(软件)的有形、非暂态计算机可用或可读介质。该装置或制品包括但不限于计算机系统1100、主存储器1108、辅助存储器1110和可移除存储单元1118、1122以及体现前述任何组合的有形制品。此类控制逻辑在由一个或多个数据处理设备(例如，计算机系统1100)执行时使得这样的数据处理设备进行如本文所述的操作。
基于本公开中包含的教导，(一个或多个)相关领域的技术人员将清楚如何使用图11所示的以外的数据处理设备、计算机系统和/或计算机架构来做出和使用本公开的各个方面。特别地，各个方面可以利用本文描述的软件、硬件和/或操作系统实施方式以外的软件、硬件和/或操作系统实施方式进行操作。
总之，本公开描述了存储器存储系统及其实现方法的各个方面。
本公开的一些方面提供了一种存储器设备，该存储器设备包括被配置为存储数据的N个数据锁存器以及耦接至N个数据锁存器的控制器。该控制器被配置为接收包括多个数据单位的数据，并且将数据单位存储在N个数据锁存器中，其中，每个数据单位包括N行，并且N行中的每行包含一位。该处理器还被配置为基于第一表格和第二表格转换数据单位，并且基于转换的数据单位对存储器设备的单元进行编程。第一表格和第二表格包括N行和2N列的位，并且在第二表格的第N行中从第2N-N+1列到第2N列的位是相同的。第二表格还包括第L列，该第L列在其一行或多行中包含K数量的“0”。第二表格的第M列的一行或多行包含小于K数量的0，其中，L小于M。
本公开的一些方面涉及该存储器设备，其中，为了转换数据单位，该控制器还被配置为确定多个数据单位中的其中一个数据单位与第一表格的第I列的位匹配，并且将该数据单位转换成第二表格的第I列的位。
本公开的一些方面涉及该存储器设备，其中，第二表格的列对应于相应的电压电平。
本公开的一些方面涉及该存储器设备，其中，为了将数据单位存储在N个数据锁存器中，该控制器还被配置为将数据单位中的每个数据单位的第J位存储在第J个数据锁存器中。
本公开的一些方面涉及该存储器设备，其中，为了基于转换的数据单位对存储器设备的单元进行编程，该控制器还被配置为：确定转换的数据单位中的一个或多个数据单位与第二表格的目标列匹配；确定对应于该目标列的目标电压电平；确定该存储器设备的单元中的对应于一个或多个数据单位的一个或多个单元；并且向一个或多个单元施加该目标电压电平。
本公开的一些方面涉及该存储器设备，其中，该控制器还被配置为验证一个或多个单元，该控制器被配置为：确定第二表格的该目标列的一组行包含“0”位；基于该组行确定一个或多个数据单位；基于一个或多个数据单位确定一个或多个单元；验证一个或多个单元的电压电平高于电压要求；并且基于该组行将一个或多个数据单位的一行或多行转换成“1”位。
本公开的一些方面涉及该存储器设备，其中，该控制器还被配置为：确定该目标列是第二表格的第2N-1+1列；并且释放该存储器设备的第N个数据锁存器。
本公开的一些方面提供了一种用于操作存储器设备的方法，该方法包括：接收包括多个数据单位的数据，其中，每个数据单位包括N个位；将数据单位存储在N个数据锁存器中；基于第一表格和第二表格转换数据单位；以及基于转换的数据单位对该存储器设备的单元进行编程。第一表格和第二表格包括N行和2N列的位，并且在第二表格的第N行中从第2N-N+1列到第2N列的位是相同的。第二表格还包括第L列，该第L列在其一行或多行中包含K数量的“0”。第二表格的第M列的一行或多行包含小于K数量的0，其中，L小于M。
本公开的一些方面提供了用于操作存储器设备的方法，其中，转换数据单位还包括：确定多个数据单位中的其中一个数据单位与第一表格的第I列的位匹配；以及将该数据单位转换成第二表格的第I列的位。
本公开的一些方面提供了用于操作存储器设备的方法，其中，第二表格的列对应于相应的电压电平。
本公开的一些方面提供了用于操作存储器设备的方法，其中，将数据单位存储在N个数据锁存器中还包括：将数据单位中的每个数据单位的第J位存储在第J个数据锁存器中。
本公开的一些方面提供了用于操作存储器设备的方法，其中，基于转换的数据单位对该存储器设备的单元进行编程还包括：确定转换的数据单位中的一个或多个数据单位与第二表格的目标列匹配；确定对应于该目标列的目标电压电平；确定该存储器设备的单元中的与一个或多个数据单位对应的一个或多个单元；以及向一个或多个单元施加该目标电压电平。
本公开的一些方面提供了用于操作存储器设备的方法，该方法还包括通过以下操作验证一个或多个单元：确定第二表格的该目标列的一组行包含“0”位；基于该组行确定一个或多个数据单位；基于一个或多个数据单位确定一个或多个单元；验证一个或多个单元的电压电平高于电压要求；以及基于该组行将一个或多个数据单位的一行或多行转换成“1”位。
本公开的一些方面提供了用于操作存储器设备的方法，该方法还包括：确定该目标列是第二表格的第2N-1+1列；以及释放该存储器设备的第N数据锁存器。
本公开的一些方面提供了一种包括指令的非暂态计算机可读介质(CRM)，所述指令在由存储器设备的一个或多个处理器执行时使该存储器设备执行操作，所述操作包括：接收包括多个数据单位的数据，其中，每个数据单位包括N个位；将数据单位存储在N个数据锁存器中；基于第一表格和第二表格转换数据单位；以及基于转换的数据单位对该存储器设备的单元进行编程。第一表格和第二表格包括N行和2N列的位，并且在第二表格的第N行中从第2N-N+1列到第2N列的位是相同的。第二表格还包括第L列，该第L列在其一行或多行中包含K数量的“0”。第二表格的第M列的一行或多行包含小于K数量的0，其中，L小于M。
本公开的一些方面提供了该非暂态CRM，其中，转换数据单位还包括：确定多个数据单位中的其中一个数据单位与第一表格的第I列的位匹配；以及将该数据单位转换成第二表格的第I列的位。
本公开的一些方面提供了该非暂态CRM，其中，第二表格的列对应于相应的电压电平。
本公开的一些方面提供了该非暂态CRM，其中，将数据单位存储在N个数据锁存器中还包括：将数据单位中的每个数据单位的第J位存储在第J个数据锁存器中。
本公开的一些方面提供了该非暂态CRM，其中，基于转换的数据单位对该存储器设备的单元进行编程还包括：确定转换的数据单位中的一个或多个数据单位与第二表格的目标列匹配；确定对应于该目标列的目标电压电平；确定该存储器设备的单元中的对应于一个或多个数据单位的一个或多个单元；以及向一个或多个单元施加该目标电压电平。
本公开的一些方面提供了该非暂态CRM，其中，所述操作还包括通过以下操作验证一个或多个单元：确定第二表格的该目标列的一组行包含“0”位；基于该组行确定一个或多个数据单位；基于一个或多个数据单位确定一个或多个单元；验证一个或多个单元的电压电平高于电压要求；以及基于该组行将一个或多个数据单位的一行或多行转换成“1”位。
本公开的一些方面提供了该非暂态CRM，其中，所述操作还包括：确定该目标列是第二表格的第2N-1+1列；以及释放该存储器设备的第N个数据锁存器。
发明内容部分和摘要部分可能阐述了(一个或多个)发明人设想的本公开的一个或多个示例性方面，而非全部的示例性方面，并且因此并非旨在以任何方式对本公开和所附权利要求进行限制。
尽管本文已经参考针对示例性领域和应用的示例性方面描述了本公开，但是应当理解本公开不限于此。其他方面和对其的修改也是可能的，并且处于本公开的范围和精神内。例如，在不限制本段落的一般性的情况下，各个方面不限于附图中所示和/或本文描述的软件、硬件、固件和/或实体。此外，各个方面(不管是否在本文中给出了明确描述)对于超出本文描述的示例的领域和应用具有显著的实用性。
本文已经借助于示出所指定的功能及其关系的实施方式的功能构建块描述了各个方面。为了描述的方便起见，本文已经任意地定义了这些功能构建块的边界。可以定义替代边界，只要适当地执行指定功能和关系(或其等价方案)即可。另外，替代方面可以使用不同于本文描述的那些的顺序来执行功能块、步骤、操作、方法等。
在本文中对“一个方面”、“方面”、“示例方面”或类似短语的引用表明所描述的方面可以包括特定的特征、结构或特性，但未必每个方面可以包括该特定的特征、结构或特特性。此外，这样的短语未必是指相同的方面。此外，在特定的特征、结构或特性被结合一个方面描述时，将这样的特征、结构或特性结合到其他方面(不管本文是否对其做出了明确提及或描述)中是处于(一个或多)相关领域技术人员的知识范围内的。
本公开的宽度和范围不应由上文描述的示例性方面中的任何示例性方面限制，而是仅根据下述权利要求及其等价方案限定。

Claims (20)

1.一种存储器设备，包括：
N个数据锁存器，被配置为存储数据；以及
控制器，耦接至所述N个数据锁存器，并且被配置为：
接收包括多个数据单位的数据，其中，每个数据单位包括N个位；
将所述数据单位存储在所述N个数据锁存器中；
基于第一表格和第二表格转换所述数据单位；以及
基于转换的所述数据单位对所述存储器设备的单元进行编程，
其中，所述第一表格和所述第二表格包括N行和2N列的位；
其中，在所述第二表格的第N行中从第2N-1+2列到第2N列的位是相同的；
其中，所述第二表格的第L列包含在所述第L列的一行或多行中的K数量的“0”，
其中，所述第二表格的第M列的所述一行或多行包含小于K数量的0，并且
其中，L小于M。
2.根据权利要求1所述的存储器设备，其中，为了转换所述数据单位，所述控制器还被配置为：
确定所述多个数据单位中的其中一个数据单位与所述第一表格的第I列的位匹配；以及
将所述数据单位转换成所述第二表格的第I列的位。
3.根据权利要求1所述的存储器设备，其中，所述第二表格的列对应于一组相应的电压电平。
4.根据权利要求1所述的存储器设备，其中，为了将所述数据单位存储在所述N个数据锁存器中，所述控制器还被配置为：
将所述数据单位中的每个数据单位的第J位存储在第J个数据锁存器中。
5.根据权利要求1所述的存储器设备，其中，为了基于转换的所述数据单位对所述存储器设备的所述单元进行编程，所述控制器还被配置为：
确定转换的所述数据单位中的一个或多个数据单位与所述第二表格的目标列匹配；
确定对应于所述目标列的目标电压电平；
确定所述存储器设备的所述单元中的与所述一个或多个数据单位对应的一个或多个单元；以及
将所述一个或多个单元编程到所述目标电压电平。
6.根据权利要求5所述的存储器设备，其中，所述控制器还被配置为验证所述一个或多个单元，所述控制器被配置为：
确定所述第二表格的所述目标列的一组行包含“0”位；
基于所述一组行确定所述一个或多个数据单位；
基于所述一个或多个数据单位确定所述一个或多个单元；
验证所述一个或多个单元的电压电平高于电压要求；以及
基于所述一组行将所述一个或多个数据单位的一行或多行转换成“1”位。
7.根据权利要求6所述的存储器设备，其中，所述控制器还被配置为：
确定所述目标列是所述第二表格的第2N-1+1列；以及
释放所述存储器设备的第N个数据锁存器。
8.一种用于操作存储器设备的方法，包括：
接收包括多个数据单位的数据，其中，每个数据单位包括N个位；
将所述数据单位存储在N个数据锁存器中；
基于第一表格和第二表格转换所述数据单位；以及
基于转换的所述数据单位对所述存储器设备的单元进行编程，
其中，所述第一表格和所述第二表格包括N行和2N列的位；
其中，在所述第二表格的第N行中从第2N-1+2列到第2N列的位是相同的；
其中，所述第二表格的第L列包含在所述第L列的一行或多行中的K数量的“0”，
其中，所述第二表格的第M列的所述一行或多行包含小于K数量的0，并且
其中，L小于M。
9.根据权利要求8所述的方法，其中，转换所述数据单位还包括：
确定所述多个数据单位中的其中一个数据单位与所述第一表格的第I列的位匹配；以及
将所述数据单位转换成所述第二表格的第I列的位。
10.根据权利要求8所述的方法，其中，所述第二表格的列对应于相应的一组电压电平。
11.根据权利要求8所述的方法，其中，将所述数据单位存储在所述N个数据锁存器中还包括：
将所述数据单位中的每个数据单位的第J位存储在第J个数据锁存器中。
12.根据权利要求8所述的方法，其中，基于转换的所述数据单位对所述存储器设备的所述单元进行编程还包括：
确定转换的所述数据单位中的一个或多个数据单位与所述第二表格的目标列匹配；
确定对应于所述目标列的目标电压电平；
确定所述存储器设备的所述单元中的与所述一个或多个数据单位对应的一个或多个单元；以及
将所述一个或多个单元编程到所述目标电压电平。
13.根据权利要求12所述的方法，还包括通过以下操作验证所述一个或多个单元：
确定所述第二表格的所述目标列的一组行包含“0”位；
基于所述一组行确定所述一个或多个数据单位；
基于所述一个或多个数据单位确定所述一个或多个单元；
验证所述一个或多个单元的电压电平高于电压要求；以及
基于所述一组行将所述一个或多个数据单位的一行或多行转换成“1”位。
14.根据权利要求13所述的方法，还包括：
确定所述目标列是所述第二表格的第2N-1+1列；以及
释放所述存储器设备的第N个数据锁存器。
15.一种包括指令的非暂态计算机可读介质(CRM)，所述指令在由存储器设备的一个或多个处理器执行时使所述存储器设备执行操作，所述操作包括：
接收包括多个数据单位的数据，其中，每个数据单位包括N个位；
将所述数据单位存储在N个数据锁存器中；
基于第一表格和第二表格转换所述数据单位；以及
基于转换的所述数据单位对所述存储器设备的单元进行编程，
其中，所述第一表格和所述第二表格包括N行和2N列的位；
其中，在所述第二表格的第N行中从第2N-1+2列到第2N列的位是相同的；
其中，所述第二表格的第L列包含在所述第L列的一行或多行中的K数量的“0”，
其中，所述第二表格的第M列的所述一行或多行包含小于K数量的0，并且
其中，L小于M。
16.根据权利要求15所述的非暂态CRM，其中，转换所述数据单位还包括：
确定所述多个数据单位中的其中一个数据单位与所述第一表格的第I列的位匹配；以及
将所述数据单位转换成所述第二表格的第I列的位。
17.根据权利要求15所述的非暂态CRM，其中，将所述数据单位存储在所述N个数据锁存器中还包括：
将所述数据单位中的每个数据单位的第J位存储在第J个数据锁存器中。
18.根据权利要求15所述的非暂态CRM，其中，基于转换的所述数据单位对所述存储器设备的所述单元进行编程还包括：
确定转换的所述数据单位中的一个或多个数据单位与所述第二表格的目标列匹配；
确定对应于所述目标列的目标电压电平；
确定所述存储器设备的所述单元中的与所述一个或多个数据单位对应的一个或多个单元；以及
将所述一个或多个单元编程到所述目标电压电平。
19.根据权利要求18所述的非暂态CRM，其中，所述操作还包括通过以下操作验证所述一个或多个单元：
确定所述第二表格的所述目标列的一组行包含“0”位；
基于所述一组行确定所述一个或多个数据单位；
基于所述一个或多个数据单位确定所述一个或多个单元；
验证所述一个或多个单元的电压电平高于阈值；以及
基于所述一组行将所述一个或多个数据单位的一行或多行转换成“1”位。
20.根据权利要求19所述的非暂态CRM，其中，所述操作还包括：
确定所述目标列是所述第二表格的第2N-1+1列；以及
释放所述存储器设备的第N个数据锁存器。
CN202210463916.5A 2022-04-27 2022-04-27 支持正常编程和提早高速缓存释放编程（ecrp） 两者的数据预处理（dpp）模式 Pending CN115273941A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202210463916.5A CN115273941A (zh) 2022-04-27 2022-04-27 支持正常编程和提早高速缓存释放编程（ecrp） 两者的数据预处理（dpp）模式
US17/808,318 US20230350601A1 (en) 2022-04-27 2022-06-23 Data preprocessing (dpp) pattern supporting both normal program and early cache release program (ecrp)
KR1020220180097A KR20230152549A (ko) 2022-04-27 2022-12-21 정상 프로그램과 얼리 캐시 릴리스 프로그램 둘 모두를 지원하는 데이터 전처리 패턴
TW111149850A TW202343456A (zh) 2022-04-27 2022-12-25 記憶體裝置、用於操作記憶體裝置的方法以及非暫態電腦可讀媒體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210463916.5A CN115273941A (zh) 2022-04-27 2022-04-27 支持正常编程和提早高速缓存释放编程（ecrp） 两者的数据预处理（dpp）模式

Publications (1)

Publication Number Publication Date
CN115273941A true CN115273941A (zh) 2022-11-01

Family

ID=83758831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210463916.5A Pending CN115273941A (zh) 2022-04-27 2022-04-27 支持正常编程和提早高速缓存释放编程（ecrp） 两者的数据预处理（dpp）模式

Country Status (4)

Country Link
US (1) US20230350601A1 (zh)
KR (1) KR20230152549A (zh)
CN (1) CN115273941A (zh)
TW (1) TW202343456A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102547713B1 (ko) * 2016-09-01 2023-06-26 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102645572B1 (ko) * 2016-11-29 2024-03-11 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US11861212B2 (en) * 2022-02-24 2024-01-02 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence

Also Published As

Publication number Publication date
TW202343456A (zh) 2023-11-01
US20230350601A1 (en) 2023-11-02
KR20230152549A (ko) 2023-11-03

Similar Documents

Publication Publication Date Title
US11688458B2 (en) Semiconductor memory device and memory system
US8130552B2 (en) Multi-pass programming for memory with reduced data storage requirement
US9269444B2 (en) Adaptive initial program voltage for non-volatile memory
KR100902008B1 (ko) 메모리 셀에 멀티 비트 데이터를 저장하는 플래시 메모리를 포함한 메모리 시스템
CN107146639B (zh) 半导体存储装置及存储器系统
US11514986B2 (en) Memory system and semiconductor memory device
US11114173B2 (en) Semiconductor memory device and method of operating the same
US11189326B1 (en) Non-destructive mode cache programming in NAND flash memory devices
US11670366B2 (en) Non-destructive mode cache programming in NAND flash memory devices
US10403367B2 (en) Semiconductor memory device and method of operating the same
EP1702337A1 (en) Nonvolatile semiconductor memory device which uses some memory blocks in multilevel memory as binary memory blocks
US20220076754A1 (en) Memory device and method of operating the same
US20230350601A1 (en) Data preprocessing (dpp) pattern supporting both normal program and early cache release program (ecrp)
US11183243B2 (en) Semiconductor storage device and memory system
US20240112738A1 (en) Method of improving program operation speed in 3d nand systems
US20240127892A1 (en) Memory device and operating method of the memory device
CN115376588A (zh) 存储器设备及其操作方法
CN115798551A (zh) 半导体存储器设备以及半导体存储器设备的操作方法
CN117437959A (zh) 存储器设备及操作其的方法
CN115376597A (zh) 存储器的编程方法、存储器及存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination