CN115249744A - 一种碳化硅mos器件及其制备方法 - Google Patents

一种碳化硅mos器件及其制备方法 Download PDF

Info

Publication number
CN115249744A
CN115249744A CN202110454952.0A CN202110454952A CN115249744A CN 115249744 A CN115249744 A CN 115249744A CN 202110454952 A CN202110454952 A CN 202110454952A CN 115249744 A CN115249744 A CN 115249744A
Authority
CN
China
Prior art keywords
oxide layer
silicon carbide
mos device
gate oxide
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110454952.0A
Other languages
English (en)
Inventor
万彩萍
许恒宇
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110454952.0A priority Critical patent/CN115249744A/zh
Publication of CN115249744A publication Critical patent/CN115249744A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种碳化硅MOS器件及其制备方法，属于半导体功率器件技术领域，解决了采用超高温氧化或者采用不同气氛的高温退火工艺改善栅氧化层工艺复杂、条件苛刻的问题。该器件包括依次层叠的下表面电极、SiC外延片、栅氧化层和多晶硅电极，多晶硅电极内注入的五价元素和/或三价元素扩散至栅氧化层。该方法为对SiC外延片进行氧化处理，上表面的氧化层作为栅氧化层，在上表面的氧化层表面形成多晶硅层；向多晶硅层注入五价元素和/或三价元素，激活退火，使得五价元素和/或三价元素扩散至栅氧化层，对多晶硅层进行构图工艺形成多晶硅电极，得到碳化硅MOS器件(主要包括MOSFET器件及MOS电容器件等)。该碳化硅MOS器件及方法可用于电力电子设备。

Description

一种碳化硅MOS器件及其制备方法
技术领域
本发明涉及半导体功率器件技术领域，尤其涉及一种碳化硅MOS器件及其制备方法。
背景技术
相对于以硅为代表的第一代半导体和以砷化镓为代表的第二代半导体，第三代半导体材料SiC具有更大的禁带宽度和更高的临界击穿场强；相比同等条件下的硅功率器件，SiC的耐压程度约为硅材料的100倍，同时，SiC具有较高的热导率和较低的本征载流子浓度，能够承受约600℃的结温，使得SiC器件的工作温度极限大大提高。另外，SiC器件的电子饱和速率较高、正向导通电阻小、功率损耗较低，适合大电流大功率运用，降低了对散热设备的要求。相对于其它第三代半导体如GaN而言，SiC能够通过热氧化氧化形成二氧化硅，可以是传统的硅MOSFET工艺复制或者转移到碳化硅。所以SiC被认为是新一代高效能电力电子器件重要的发展方向，在新能源汽车、轨道交通、机车牵引、智能电网等领域具有广阔的应用前景。
但在SiC功率器件中，通过热氧化生成的栅氧化层会在SiO2/SiC界面处引入大量的如碳团簇和氧空位等缺陷，导致界面处界面态密度大幅增加，使SiC金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect-Transistor,MOSFET)的反型层载流子有效迁移率大幅下降并且使栅氧化层可靠性降低，阈值电压在使用过程中不稳定，极容易发生漂移，严重制约了SiC功率器件的发展与应用。
对于SiC MOS电容而言，目前主要采用超高温氧化或者采用不同气氛的高温退火工艺改善SiC MOS器件的界面特性及栅氧化层的可靠性，但是，上述工艺通常需要在碳化硅器件特质的氧化炉中进行，制备工艺和设备复杂。
发明内容
鉴于上述的分析，本发明旨在提供一种碳化硅MOS器件及其制备方法，解决了现有技术中采用超高温氧化或者采用不同气氛的高温退火工艺改善栅氧化层工艺复杂、条件苛刻的问题。
本发明的目的主要是通过以下技术方案实现的：
本发明提供了一种碳化硅MOS器件，包括依次层叠的下表面电极、SiC外延片、栅氧化层和多晶硅电极，多晶硅电极内注入的五价元素和/或三价元素扩散至栅氧化层。
进一步地，五价元素为氮或磷中的至少一种，三价元素为硼、铟或镓中的至少一种。
进一步地，五价元素和/或三价元素扩散至全部栅氧化层，即五价元素和/或三价元素扩散至栅氧化层和SiC外延片的界面处。
进一步地，SiC外延片包括依次层叠的SiC衬底和外延层。
进一步地，上述碳化硅MOS器件为MOSFET器件或MOS电容器件。
本发明还提供了一种碳化硅MOS器件的制备方法，包括如下步骤：
提供一SiC外延片，例如，N型SiC外延片或P型SiC外延片；
对SiC外延片进行氧化处理，使得SiC外延片的上表面和下表面形成氧化层，上表面的氧化层作为栅氧化层，在上表面的氧化层表面形成多晶硅层；
向多晶硅层注入五价元素和/或三价元素，得到离子注入样品；
对离子注入样品进行激活退火，激活多晶硅层中的五价元素和/或三价元素，使得五价元素和/或三价元素扩散至栅氧化层，对多晶硅层进行构图工艺(例如，光刻、刻蚀工艺)形成多晶硅电极，得到碳化硅MOS器件。
进一步地，构图工艺为光刻工艺或刻蚀工艺。
进一步地，激活退火温度为900～1100℃(例如，900℃、930℃、970℃、0℃、0℃或1100℃等)，激活退火时间为30～120min(例如，30min、55min、70min、95min、min或120min等)。
进一步地，对SiC外延片进行氧化处理步骤中，氧化处理为干氧氧化或湿氧氧化，氧化处理气氛为氧气气氛，氧化处理温度为1100～1450℃。
进一步地，上述对SiC外延片进行氧化处理包括如下步骤：
在氧气气氛中，在1100～1450℃下，对SiC外延片进行高温干氧氧化处理或高温湿氧氧化处理。
进一步地，在上表面的氧化层表面形成多晶硅层步骤中，采用等离子体增强化学的气相沉积法形成多晶硅层。
进一步地，提供一SiC外延片包括如下步骤：
提供一SiC衬底；
在SiC衬底的上表面形成外延层，该外延层采用4H-SiC。
进一步地，上述MOS器件为MOSFET器件，形成多晶硅电极之后还包括如下步骤：
采用刻蚀(例如，干法刻蚀)或腐蚀(例如，湿法腐蚀)去除下表面的氧化层；
在SiC的下表面形成漏电极。
进一步地，上述MOS器件为MOS电容器件，形成多晶硅电极之后还包括如下步骤：
采用刻蚀(例如，干法刻蚀)或腐蚀(例如，湿法腐蚀)去除下表面的氧化层；
在SiC的下表面形成背电极。
进一步地，干法刻蚀采用刻蚀机，湿法腐蚀采用浓度百分比为5～15％的氢氟酸溶液作为腐蚀液。
进一步地，上述对SiC外延片进行氧化处理之前，还包括如下步骤：
对SiC外延片进行清洗。
进一步地，上述清洗包括如下步骤：
将SiC外延片浸在体积比为1：1～2的浓度为98wt％的浓硫酸和27wt％的双氧水混合液中，于90～100℃温度下水浴加热15～18min，用去离子水清洗后，N2吹干；
将SiC外延片浸在体积比为1：1～1.2的浓度为28wt％的氨水和27wt％的双氧水混合溶液中，水浴加热15～20min，用去离子水清洗后，N2吹干；
将SiC外延片浸在体积比为1：1～1.5的浓度为10wt％的盐酸和27wt％的双氧水混合溶液中，于90～100℃温度下水浴加热15～20min，用去离子水清洗后，N2吹干。
与现有技术相比，本发明至少可实现如下有益效果之一：
a)本发明提供的碳化硅MOS器件，多晶硅电极中注入的五价元素和/或三价元素扩散至栅氧化层，从而将五价元素和/或三价元素引入到栅氧化层中，五价元素和/或三价元素能够与栅氧化层中残留的C团簇和O空位形成Si≡N和C≡N键，降低栅氧化层中的缺陷数量，钝化栅氧化层中存在的悬挂键或其他缺陷，提升栅氧化层的质量，达到传统氧化后退火的效果，能够有效改善碳化硅MOS器件的阈值电压的稳定性、界面性能及栅介质层的可靠性。
b)本发明提供的碳化硅MOS器件，五价元素和/或三价元素扩散至栅氧化层和SiC外延片的界面处，这样，注入的五价元素和/或三价元素能够基本上与栅氧化层中残留的所有C团簇和O空位形成Si≡N和C≡N键，从而能够进一步降低栅氧化层中的缺陷数量，钝化栅氧化层中存在的悬挂键或其他缺陷，提升栅氧化层的质量。
c)本发明提供的碳化硅MOS器件的制备方法，向多晶硅电极中注入五价元素和/或三价元素，并且通过激活退火使得五价元素和/或三价元素扩散至栅氧化层，从而将五价元素和/或三价元素引入到栅氧化层中，五价元素和/或三价元素能够与栅氧化层中残留的C团簇和O空位形成Si≡N和C≡N键，降低栅氧化层中的缺陷数量，钝化栅氧化层中存在的悬挂键或其他缺陷，提升栅氧化层的质量，达到传统氧化后退火的效果，能够有效改善碳化硅MOS器件的阈值电压的稳定性、界面性能及栅介质层的可靠性。
d)本发明提供的碳化硅MOS器件的制备方法，通过激活退火使得五价元素和/或三价元素扩散至栅氧化层，采用一步法实现五价元素和/或三价元素激活形成多晶硅电极和去除栅氧化层中的缺陷数量两重效果，有效简化碳化硅MOS器件的制备流程，缩短制备周期，降低制备成本。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明提供的碳化硅MOS器件的结构示意图；
图2为本发明提供的碳化硅MOS器件的制备方法的流程图；
图3为本发明提供的碳化硅MOS器件的制备方法中五价元素和/或三价元素与栅氧化层中残留的C团簇和O空位形成Si≡N和C≡N键的原理示意图，以五价元素N为例；
图4为本发明实施例一制得的碳化硅MOS器件与现有Al电极样品的平带电压和积累区施加电压曲线对比图；
图5为本发明实施例一制得的碳化硅MOS器件的界面态密度曲线图；
图6为本发明实施例一制得的碳化硅MOS器件的N元素和P元素的SIMS分析谱图。
附图标记：
1-SiC衬底；2-外延层；3-栅氧化层；4-多晶硅层；5-多晶硅电极；6-漏电极；6'-背电极；7-下表面的氧化层。
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本发明的一部分，并与本发明的实施例一起用于阐释本发明的原理。
碳化硅MOS器件界面特性的影响因素主要是界面处的氧化问题引起的悬挂键、碳团簇等，这些界面缺陷的存在，在后期器件使用过程中，会捕获电子或者空穴，从而使阈值电压发生漂移，影响器件使用的可靠性。现有技术中，主要采用的方法是在氧化后对栅氧化层进行氧化后退火工艺(退火氛围NO\N2\POCl3等)来钝化处理悬挂键、碳团簇等。
本发明提供了一种碳化硅MOS器件，参见图1，包括依次层叠的下表面电极、SiC外延片、栅氧化层3和多晶硅电极5，多晶硅电极5内注入的五价元素和/或三价元素(例如，磷P、氮N、硼B、铟In、镓Ga等，)扩散至栅氧化层3。
与现有技术相比，本发明提供的碳化硅MOS器件，多晶硅电极5中注入的五价元素和/或三价元素扩散至栅氧化层3，从而将五价元素和/或三价元素引入到栅氧化层3中，五价元素和/或三价元素能够与栅氧化层3中残留的C团簇和O空位形成Si≡N和C≡N键，降低栅氧化层3中的缺陷数量，钝化栅氧化层3中存在的悬挂键或其他缺陷，提升栅氧化层3的质量，达到传统氧化后退火的效果，能够有效改善碳化硅MOS器件的阈值电压的稳定性、界面性能及栅介质层的可靠性。
值得注意的是，五价元素和/或三价元素的注入深度直接影响栅氧化层3中的缺陷数量，由于残留的C团簇和O空位主要在栅氧化层3与SiC外延片界面处，因此，上述碳化硅MOS器件中，五价元素和/或三价元素扩散至全部栅氧化层3，即五价元素和/或三价元素扩散至栅氧化层3和SiC外延片的界面处，这样，注入的五价元素和/或三价元素能够基本上与栅氧化层3中残留的所有C团簇和O空位形成Si≡N和C≡N键，从而能够进一步降低栅氧化层3中的缺陷数量，钝化栅氧化层3中存在的悬挂键或其他缺陷，提升栅氧化层3的质量。
对于SiC外延片的结构，具体来说，包括层叠的SiC衬底1和外延层2，其中，外延层2采用具有更高击穿电场强度和更高载流子迁移率的4H-SiC材料。
可以理解的是，上述碳化硅MOS器件可以为MOSFET器件或MOS电容器件。相应地，对于MOSFET器件，下表面电极为漏电极6；对于MOS电容器件，下表面电极为背电极6'。
本发明还提供了一种碳化硅MOS器件的制备方法，参见图2，包括如下步骤：
提供一SiC外延片，例如，N型SiC外延片或P型SiC外延片；
对SiC外延片进行氧化处理，使得SiC外延片的上表面和下表面形成氧化层，上表面的氧化层作为栅氧化层3，在上表面的氧化层表面形成多晶硅层4；
向多晶硅层4注入五价元素和/或三价元素，例如，磷P、氮N、硼B、铟In、镓Ga等，得到离子注入样品；
在N2或O2气氛中对离子注入样品进行激活退火，激活多晶硅层4中的五价元素和/或三价元素，使得五价元素和/或三价元素扩散至栅氧化层3，对多晶硅层4进行构图工艺(例如，光刻、刻蚀工艺)形成多晶硅电极5，得到碳化硅MOS器件。
与现有技术相比，本发明提供的碳化硅MOS器件的制备方法，向多晶硅电极5中注入五价元素和/或三价元素，并且通过激活退火使得五价元素和/或三价元素扩散至栅氧化层3，从而将五价元素和/或三价元素引入到栅氧化层3中，五价元素和/或三价元素能够与栅氧化层3中残留的C团簇和O空位形成Si≡N和C≡N键，参见图3，降低栅氧化层3中的缺陷数量，钝化栅氧化层3中存在的悬挂键或其他缺陷，提升栅氧化层3的质量，达到传统氧化后退火的效果，能够有效改善碳化硅MOS器件的阈值电压的稳定性、界面性能及栅介质层的可靠性。
此外，碳化硅MOS器件的制备方法，通过激活退火使得五价元素和/或三价元素扩散至栅氧化层3，采用一步法实现五价元素和/或三价元素激活形成多晶硅电极5和去除栅氧化层3中的缺陷数量两重效果，有效简化碳化硅MOS器件的制备流程，缩短制备周期，降低制备成本。
需要说明的是，本发明的碳化硅MOS器件的制备方法中，激活退火是针对多晶硅电极5的退火，为了在离子注入后进行离子激活，采用普通的炉管即可，激活退火温度为900～1100℃。现有技术中，氧化后退火是针对栅氧化层3，需要在碳化硅高温氧化炉中进行氧化后退火，氧化后退火温度超过1100℃，并且，在氧化后退火后仍然需要进行多晶硅电极5的离子注入和激活退火。
值得注意的是，五价元素和/或三价元素的注入深度直接影响栅氧化层3中的缺陷数量，由于残留的C团簇和O空位主要在栅氧化层3与SiC外延片界面处，因此，上述碳化硅MOS器件的制备方法中，五价元素和/或三价元素扩散至全部栅氧化层3，即五价元素和/或三价元素扩散至栅氧化层3和SiC外延片的界面处，这样，注入的五价元素和/或三价元素能够基本上与栅氧化层3中残留的所有C团簇和O空位形成Si≡N和C≡N键，从而能够进一步降低栅氧化层3中的缺陷数量，钝化栅氧化层3中存在的悬挂键或其他缺陷，提升栅氧化层3的质量。
考虑到五价元素和/或三价元素的注入深度主要取决于注入温度和注入时间，为了能够调节五价元素和/或三价元素扩散至栅氧化层3和SiC外延片的界面处，示例性地，激活退火温度为900～1100℃(例如，900℃、930℃、970℃、0℃、0℃或1100℃等)，激活退火时间为30～120min(例如，30min、55min、70min、95min、min或120min等)。这样，将激活退火温度和激活退火时间限定在上述范围内，能够有效控制五价元素和/或三价元素的注入深度，使其能够扩散至栅氧化层3和SiC外延片的界面处。
示例性地，对SiC外延片进行氧化处理步骤中，氧化处理为干氧氧化或湿氧氧化，氧化处理气氛为氧气气氛，氧化处理温度为1100～1450℃，从而能够在SiC外延片的上表面和下表面形成氧化层。
也就是说，上述对SiC外延片进行氧化处理包括如下步骤：
在氧气气氛中，在1100～1450℃下，对SiC外延片进行高温干氧氧化处理或高温湿氧氧化处理。
此外，在上表面的氧化层表面形成多晶硅层4步骤中，采用等离子体增强化学的气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)形成多晶硅层4。
对于SiC外延片的结构，具体来说，包括层叠的SiC衬底1和外延层2，其中，外延层2采用具有更高击穿电场强度和更高载流子迁移率的3C-SiC/4H-SiC/6H-SiC材料，相应地，上述提供一SiC外延片包括如下步骤：
提供一SiC衬底1；
在SiC衬底1的上表面形成外延层2，该外延层2采用3C-SiC/4H-SiC/6H-SiC。
可以理解的是，上述制备方法可用于具有栅氧化层3和多晶硅电极5结构的MOS器件，示例性地，上述MOS器件可以为MOSFET器件或MOS电容器件。
具体来说，对于MOSFET器件，形成多晶硅电极5之后还包括如下步骤：
采用光刻胶采用刻蚀(例如，干法刻蚀)或腐蚀(例如，湿法腐蚀)去除下表面的氧化层7；
在SiC的下表面形成漏电极6。
这是因为，在对SiC外延片进行氧化处理过程中，不可避免地会在SiC外延片的上表面和下表面形成氧化层，其中，上表面的氧化层可作为栅氧化层3，在形成漏电极6之前，需要去除下表面的氧化层7。
同样地，对于MOS电容器件，形成多晶硅电极5之后还包括如下步骤：
采用刻蚀(例如，干法刻蚀)或腐蚀(例如，湿法腐蚀)去除下表面的氧化层7；
在SiC的下表面形成背电极6'。
这是因为，在对SiC外延片进行氧化处理过程中，不可避免地会在SiC外延片的上表面和下表面形成氧化层，其中，上表面的氧化层可作为栅氧化层3，但是，下表面的氧化层7的存在会影响背电极6'的形成，因此，需要在形成背电极6'之前，去除下表面的氧化层7。
需要说明的是，上述干法刻蚀可以采用刻蚀机，湿法腐蚀可以采用摩尔浓度百分比为5～15％的氢氟酸溶液作为腐蚀液。
为了减少SiC外延片表面的杂质对后续工艺造成影响，上述对SiC外延片进行氧化处理之前，还包括如下步骤：
对SiC外延片进行清洗。
这样，通过清洗工艺能够依次去除SiC外延片的有机沾污、自然氧化膜和金属颗粒等沾污。具体来说，首先，去除SiC外延片表面的有机沾污，避免有机沾污遮盖部分SiC外延片表面，从而使自然形成的氧化膜和金属颗粒等沾污更易去除；然后，氧化层是“沾污陷阱”，会引入外延缺陷，通过清洗工艺，能够溶解氧化膜；最后，去除颗粒金属等沾污，并使得碳化硅片表面钝化。
具体来说，上述清洗包括如下步骤：
首先，将SiC外延片浸在体积比为1：1～2的浓度为98wt％的浓硫酸和27wt％的双氧水混合液中，于90～100℃温度下水浴加热15～18min，用去离子水清洗后，N2吹干；然后，将SiC外延片浸在体积比为1：1～1.2的浓度为28wt％的氨水和27wt％的双氧水混合溶液中，水浴加热15～20min，用去离子水清洗后，N2吹干；最后，将SiC外延片浸在体积比为1：1～1.5的浓度为10wt％的盐酸和27wt％的双氧水混合溶液中，于90～100℃温度下水浴加热15～20min，用去离子水清洗后，N2吹干。
需要说明的是，上述清洗工艺过程仅为RCA清洗工艺的示例，其他标准RCA工艺同样适用于本发明的清洗工艺。
实施例一
本实施例提供了一种碳化硅MOS器件及其制备方法，参见图2，包括如下步骤：
步骤S201：使用3C-SiC/4H-SiC/6H-SiC SiC衬底1，以及具有更高击穿电场强度和更高载流子迁移率的3C-SiC/4H-SiC/6H-SiC材料作为外延层2。
步骤S202：采用标准RCA清洗方法清洗的SiC外延片。具体的：首先，将SiC外延片浸在体积比为1：1的浓度为98wt％的浓硫酸和27wt％的双氧水混合液中，于90℃温度下水浴加热15min，用去离子水清洗后，N2吹干；然后，将SiC外延片浸在体积比为1：1的浓度为28wt％的氨水和27wt％的双氧水混合溶液中，水浴加热15min，用去离子水清洗后，N2吹干；最后，将SiC外延片浸在体积比为1：1的浓度为10wt％的盐酸和27wt％的双氧水混合溶液中，于90℃温度下水浴加热15min，用去离子水清洗后，N2吹干。
步骤S203：利用氮气(N2)排空氧化炉内空气，在N2保护下将清洗后的SiC外延片放入石英舟，在温度为700℃的环境中缓慢推入氧化炉恒温区中，按20℃/min的速率对恒温区进行升温，当温度升至1200℃时，后按低于10℃/min的速率上升至指定氧化温度，同时缓慢通入氧气，在纯干氧气氛中将SiC外延片氧化形成厚度为40～60nm的上表面的氧化层以及400～600nm的下表面氧化层，上表面的氧化层作为栅氧化层3。
步骤S204：关掉氧气，在氮气保护下对恒温区进行降温，降至设备维护温度后取出；
步骤S205：将上述样品表面生长一层8000A左右的多晶硅，进行多晶硅离子注入工艺(注入元素为五价元素和/或三价元素)，进行离子激活工艺，在氧气或者氮气等氛围中进行激活退火，温度为900-1100之间，时间为30-120min不等，具体根据温度调整。
步骤S206：采用光刻、刻蚀工艺形成正面多晶硅电极5。具体的，可以将SiC样品放置于HMDS烘箱中15min，在多晶硅电极5表面涂覆光刻胶；然后对SiC外延片在100℃下进行前烘，前烘时间为2min；冷却2min后，利用第一多晶硅电极5相应的光刻板在光刻胶上刻出第一电极图形，其中，前曝光时间为7s，反转曝光时间为65s；再将SiC样品浸在显影液中显影75s，而后进行115℃热板坚膜90s，露出第一电极的图形以外区域；采用干法刻蚀工艺形成多晶硅电极5。
步骤S207：将SiC外延片多晶硅电极5进行涂光刻胶保护，并采用摩尔浓度百分比为5～10％的氢氟酸溶液作为腐蚀液对下表面氧化层进行腐蚀后，采用溅射工艺/蒸发工艺对下表面溅射/蒸发一厚度为300nm的Al金属层，作为漏电极6或背电极6'；采用丙酮溶液去掉正面的光刻胶，并依次使用新的丙酮、乙醇、去离子水超声清洗5分钟，再用氮气吹干，完成碳化硅MOS器件。
对碳化硅MOS器件进行测试，参见图4至图6。
图4为实施例一制得的碳化硅MOS器件与现有Al电极样品的平带电压和积累区施加电压曲线对比图，从图4可以看出，Al电极样品的平带电压随着测试过程中积累区施加电压的增加，会发生漂移，漂移率达到37％，而本实施例制得的碳化硅MOS器件的平台电压基本未发生变化。
图5为实施例一制得的碳化硅MOS器件的界面态密度曲线图高低频法，从图5可以看出，本实施例制得的碳化硅MOS器件的界面态密度明显小于Al电极样品，说明本实施例制得的碳化硅MOS器件界面处的缺陷少。
图6为实施例一制得的碳化硅MOS器件的N元素和P元素的SIMS分析谱图，从图6可以看出，通过调节激活退火温度和时间，能够使得N元素和P元素扩散至栅氧化层和SiC外延片的界面处。通过SIMS分析结果表明由于N元素和P元素扩散的缘故，与以往的NO、POCl3气体纯化研究成果相似，具有较低界面态密度。
实施例二
本实施例提供了一种碳化硅MOS器件及其制备方法，参见图2，包括如下步骤：
步骤S201：使用SiC衬底1，以及具有更高击穿电场强度和更高载流子迁移率的4H-SiC材料作为外延层2。
步骤S202：采用标准RCA清洗方法清洗的SiC外延片。具体的：首先，将SiC外延片浸在体积比为1：1的浓度为98wt％的浓硫酸和27wt％的双氧水混合液中，于90℃温度下水浴加热15min，用去离子水清洗后，N2吹干；然后，将SiC外延片浸在体积比为1：1的浓度为28wt％的氨水和27wt％的双氧水混合溶液中，水浴加热15min，用去离子水清洗后，N2吹干；最后，将SiC外延片浸在体积比为1：1的浓度为10wt％的盐酸和27wt％的双氧水混合溶液中，于90℃温度下水浴加热15min，用去离子水清洗后，N2吹干。
步骤S203：利用氮气(N2)排空氧化炉内空气，在N2保护下将清洗后的SiC外延片放入石英舟，在温度为700℃的环境中缓慢推入氧化炉恒温区中，按20℃/min的速率对恒温区进行升温，当温度升至1400℃时，后按低于10℃/min的速率上升至指定氧化温度，同时缓慢通入氧气，在纯干氧气氛中将SiC外延片氧化形成厚度为58～60nm的上表面的氧化层以及500～600nm的下表面氧化层，上表面的氧化层作为栅氧化层3。
步骤S204：关掉氧气，在氮气保护下对恒温区进行降温，降至设备维护温度后取出；
步骤S205：将上述样品表面生长一层8000A左右的多晶硅，进行多晶硅离子注入工艺(注入元素为五价元素和/或三价元素)，进行离子激活工艺，在氧气或者氮气等氛围中进行激活退火，温度为1050℃，时间为45min。
步骤S206：采用光刻、刻蚀工艺形成正面多晶硅电极5。具体的，可以将SiC样品放置于HMDS烘箱中15min，在多晶硅电极5表面涂覆光刻胶；然后对SiC外延片在100℃下进行前烘，前烘时间为2min；冷却2min后，利用第一多晶硅电极5相应的光刻板在光刻胶上刻出第一电极图形，其中，前曝光时间为7s，反转曝光时间为65s；再将SiC样品浸在显影液中显影75s，而后进行115℃热板坚膜90s，露出第一电极的图形以外区域(其他标准光刻工艺同样适用)；采用干法刻蚀工艺形成多晶硅电极5。
步骤S207：将SiC外延片多晶硅电极5进行涂光刻胶保护，并采用摩尔浓度百分比为5～10％的氢氟酸溶液作为腐蚀液对下表面氧化层进行腐蚀后，采用溅射工艺对下表面溅射一厚度为300nm的Al金属层，作为漏电极6或背电极6'；采用丙酮溶液去掉正面的光刻胶，并依次使用新的丙酮、乙醇、去离子水超声清洗5分钟，再用氮气吹干，完成碳化硅MOS器件。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种碳化硅MOS器件，其特征在于，包括依次层叠的下表面电极、SiC外延片、栅氧化层和多晶硅电极，所述多晶硅电极内注入的五价元素和/或三价元素扩散至栅氧化层。
2.根据权利要求1所述的碳化硅MOS器件，其特征在于，所述五价元素为磷或氮中的至少一种；
所述三价元素为硼、铟或镓中的至少一种。
3.根据权利要求1所述的碳化硅MOS器件，其特征在于，所述五价元素和/或三价元素扩散至栅氧化层和SiC外延片的界面处。
4.根据权利要求1所述的碳化硅MOS器件，其特征在于，所述SiC外延片包括依次层叠的SiC衬底和外延层。
5.根据权利要求1至4所述的碳化硅MOS器件，其特征在于，所述碳化硅MOS器件为MOSFET器件或MOS电容器件。
6.一种碳化硅MOS器件的制备方法，其特征在于，包括如下步骤：
提供一SiC外延片；
对SiC外延片进行氧化处理，使得SiC外延片的上表面和下表面形成氧化层，上表面的氧化层作为栅氧化层，在上表面的氧化层表面形成多晶硅层；
向多晶硅层注入五价元素和/或三价元素，得到离子注入样品；
对离子注入样品进行激活退火，使得五价元素和/或三价元素扩散至栅氧化层，对多晶硅层进行构图工艺形成多晶硅电极，得到碳化硅MOS器件。
7.根据权利要求6所述的碳化硅MOS器件的制备方法，其特征在于，激活退火温度为900～1100℃，激活退火时间为30～120min。
8.根据权利要求6所述的碳化硅MOS器件的制备方法，其特征在于，所述氧化处理为干氧氧化或湿氧氧化，氧化处理温度为1100～1450℃。
9.根据权利要求6所述的碳化硅MOS器件的制备方法，其特征在于，所述碳化硅MOS器件为MOSFET器件，形成多晶硅电极之后还包括如下步骤：
去除下表面的氧化层；
在SiC的下表面形成漏电极；
或者，所述碳化硅MOS器件为MOS电容器件，形成多晶硅电极之后还包括如下步骤：
去除下表面的氧化层；
在SiC的下表面形成背电极。
10.根据权利要求6所述的碳化硅MOS器件的制备方法，其特征在于，所述对SiC外延片进行氧化处理之前，还包括如下步骤：
对SiC外延片进行清洗。
CN202110454952.0A 2021-04-26 2021-04-26 一种碳化硅mos器件及其制备方法 Pending CN115249744A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110454952.0A CN115249744A (zh) 2021-04-26 2021-04-26 一种碳化硅mos器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110454952.0A CN115249744A (zh) 2021-04-26 2021-04-26 一种碳化硅mos器件及其制备方法

Publications (1)

Publication Number Publication Date
CN115249744A true CN115249744A (zh) 2022-10-28

Family

ID=83696201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110454952.0A Pending CN115249744A (zh) 2021-04-26 2021-04-26 一种碳化硅mos器件及其制备方法

Country Status (1)

Country Link
CN (1) CN115249744A (zh)

Similar Documents

Publication Publication Date Title
US5462898A (en) Methods for passivating silicon devices at low temperature to achieve low interface state density and low recombination velocity while preserving carrier lifetime
CN105355561B (zh) 一种降低SiC MOS界面态密度的表面预处理方法
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN109003895B (zh) 一种提高SiC MOSFET器件性能稳定性的制作方法
CN110350035A (zh) SiC MOSFET功率器件及其制备方法
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
WO2008026181A1 (en) Method for improving inversion layer mobility in a silicon carbide mosfet
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
CN113990750A (zh) 一种碳化硅衬底的处理方法
US20100090227A1 (en) Method for the formation of a gate oxide on a sic substrate and sic substrates and devices prepared thereby
CN111403280A (zh) 一种碳化硅mos电容器件及其制作方法
CN110571140B (zh) 提高SiC MOS器件性能的含氧元素的氧化后处理方法
CN107818915B (zh) 用氮和硼改善4H-SiC MOSFET反型层迁移率的方法
CN105280503B (zh) 提高横向导电结构 SiC MOSFET 沟道迁移率的方法
JP3514178B2 (ja) 半導体装置の製造方法
CN115249744A (zh) 一种碳化硅mos器件及其制备方法
US20170365672A1 (en) Composite gate dielectric layer applied to group iii-v substrate and method for manufacturing the same
CN111725330A (zh) 一种碳化硅mos电容栅氧化层的制备方法
CN113113288A (zh) 一种新型的含氯元素的碳化硅氧化工艺
CN105161526B (zh) 提高垂直导电结构SiC MOSFET沟道迁移率的方法
CN112599408A (zh) 具有复合氧化层的碳化硅金属氧化物半导体制备方法
CN104882367A (zh) 一种改善SiC MOSFET器件沟道迁移率的方法
CN113223940B (zh) 利用含氯元素的氧化后退火技术改进SiC MOSFET器件性能的方法
CN213150782U (zh) 一种沟槽结构碳化硅氧化物场效应管
CN117198867A (zh) 改善SiC器件栅氧界面层质量的方法及其应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination